JPH07120985B2 - 信号判別回路 - Google Patents
信号判別回路Info
- Publication number
- JPH07120985B2 JPH07120985B2 JP62139238A JP13923887A JPH07120985B2 JP H07120985 B2 JPH07120985 B2 JP H07120985B2 JP 62139238 A JP62139238 A JP 62139238A JP 13923887 A JP13923887 A JP 13923887A JP H07120985 B2 JPH07120985 B2 JP H07120985B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- circuit
- pulse
- generating circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stereo-Broadcasting Methods (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、所定周波数の識別信号の存在を判別する信号
判別回路に関するもので、特に前記識別信号の存在を、
カウンタを用いて判別する信号判別回路の誤動作を防止
せんとするものである。
判別回路に関するもので、特に前記識別信号の存在を、
カウンタを用いて判別する信号判別回路の誤動作を防止
せんとするものである。
（ロ）従来の技術 FMステレオ放送のS/Nの改善を計り、サービスエリアの
拡大を計ったものとして、FMXステレオ放送が提案され
ている。前記FMXステレオ放送は、従来のFMステレオ放
送の送信信号に加えて、圧縮されたステレオ差信号を同
時に送信するもので、前記圧縮されたステレオ差信号は
ステレオ差信号がAM変調される38MHz副搬送波に直交関
係に変調されている。また、FMXステレオ放送の送信信
号中には、通常のFMステレオ放送と区別する為、10Hzの
識別信号が含まれている。従って、FMXステレオ受信を
行なう為には、前記識別信号の検出を行ない、受信機の
受信モードをFMXステレオ受信に適する様切換える必要
がある。
拡大を計ったものとして、FMXステレオ放送が提案され
ている。前記FMXステレオ放送は、従来のFMステレオ放
送の送信信号に加えて、圧縮されたステレオ差信号を同
時に送信するもので、前記圧縮されたステレオ差信号は
ステレオ差信号がAM変調される38MHz副搬送波に直交関
係に変調されている。また、FMXステレオ放送の送信信
号中には、通常のFMステレオ放送と区別する為、10Hzの
識別信号が含まれている。従って、FMXステレオ受信を
行なう為には、前記識別信号の検出を行ない、受信機の
受信モードをFMXステレオ受信に適する様切換える必要
がある。
尚、FMXステレオ放送については、雑誌「JAS JOURNAL」
1986年９月号第11頁乃至第15頁に詳述されている。
1986年９月号第11頁乃至第15頁に詳述されている。
ところで、前記10Hzの識別信号を検出する為には、第２
図に示す如き信号判別回路を用いればよい。第２図にお
いて、第１入力端子（１）に印加される19KHzステレオ
パイロット信号は、第１分周回路（２）で約74Hzに分周
され、クロック信号としてカウンタ（３）に印加され
る。一方第２入力端子（４）に印加される10Hz識別信号
は、バンドバスフイルタ（５）を介してパルス発生回路
（６）に印加される為、該パルス発生回路（６）から識
別信号と等しい周波数のパルス信号が発生する。前記パ
ルス信号は、第２分周回路（７）で分周されカウンタ
（３）に動作信号として供給される。その為、前記カウ
ンタ（３）において、前記パルス信号の「Ｈ」期間中ク
ロック信号の計数が行なわれ、前記カウンタ（３）の計
数値が所定値か否かが検出回路（８）で検出される。
図に示す如き信号判別回路を用いればよい。第２図にお
いて、第１入力端子（１）に印加される19KHzステレオ
パイロット信号は、第１分周回路（２）で約74Hzに分周
され、クロック信号としてカウンタ（３）に印加され
る。一方第２入力端子（４）に印加される10Hz識別信号
は、バンドバスフイルタ（５）を介してパルス発生回路
（６）に印加される為、該パルス発生回路（６）から識
別信号と等しい周波数のパルス信号が発生する。前記パ
ルス信号は、第２分周回路（７）で分周されカウンタ
（３）に動作信号として供給される。その為、前記カウ
ンタ（３）において、前記パルス信号の「Ｈ」期間中ク
ロック信号の計数が行なわれ、前記カウンタ（３）の計
数値が所定値か否かが検出回路（８）で検出される。
（ハ）発明が解決しようとする問題点 しかしながら、カウンタを用いて識別信号の存在を判別
する方法においては、識別信号が判別回路に印加されな
くなったとき、カウンタの計数が停止し、判別回路が前
の状態を維持したままになるという問題があった。例え
ば、急激な離調が行なわれたり、車載用受信機において
トンネルに入り信号の遮断が行なわれたりした場合、識
別信号が存在しなくなったにも関わらず、受信機が識別
信号の存在時と同じ状態を保ち、インジケータの誤点灯
等の誤動作を生じていた。
する方法においては、識別信号が判別回路に印加されな
くなったとき、カウンタの計数が停止し、判別回路が前
の状態を維持したままになるという問題があった。例え
ば、急激な離調が行なわれたり、車載用受信機において
トンネルに入り信号の遮断が行なわれたりした場合、識
別信号が存在しなくなったにも関わらず、受信機が識別
信号の存在時と同じ状態を保ち、インジケータの誤点灯
等の誤動作を生じていた。
（ニ）問題点を解決するための手段 本発明は、上述の点に鑑み成されたもので、カウンタに
動作信号として印加される識別信号に応じたパルス信号
よりも長い周期のクロック信号を発生するクローク信号
発生回路と、前記パルス信号と前記クロック信号とを演
算し、識別信号の有無に応じた出力信号を発生し、前記
カウンタの出力信号が印加される検出回路を強制駆動す
る演算回路とを備える点を特徴とする。
動作信号として印加される識別信号に応じたパルス信号
よりも長い周期のクロック信号を発生するクローク信号
発生回路と、前記パルス信号と前記クロック信号とを演
算し、識別信号の有無に応じた出力信号を発生し、前記
カウンタの出力信号が印加される検出回路を強制駆動す
る演算回路とを備える点を特徴とする。
（ホ）作用 本発明に依れば、識別信号に応じたパルス信号と、該パ
ルス信号よりも長い周期のクロック信号とを演算し、強
制駆動信号を発生する様にしているので、識別信号が存
在しなくなったとき、カウンタの出力信号の状態に関わ
らず、検出回路を強制駆動することが出来る。
ルス信号よりも長い周期のクロック信号とを演算し、強
制駆動信号を発生する様にしているので、識別信号が存
在しなくなったとき、カウンタの出力信号の状態に関わ
らず、検出回路を強制駆動することが出来る。
（ヘ）実施例 第１図は、本発明の一実施例を示す回路図で、（９）乃
至（12）は継続接続され分周回路を構成する第１乃至第
4T−FF、（13）は第4T−FF（12）の出力信号とパルス発
生回路（６）の出力信号との論理積をとる第１アンドゲ
ート、（14）は前記第１乃至第4T−FF（９）乃至（12）
の論理積をとる第２アンドゲート、（15）は前記第１ア
ンドゲート（13）の出力をクロック信号とし、前記第２
アンドゲート（14）の出力をリセット信号とする第1D−
FF、及び（16）は該第1D−FF（15）のＱ出力をＤ入力と
し、前記第4T−FF（12）の出力をクロック信号とする第
2D−FFである。尚、第１図における他の回路は、第２図
と同一に付説明を省略する。
至（12）は継続接続され分周回路を構成する第１乃至第
4T−FF、（13）は第4T−FF（12）の出力信号とパルス発
生回路（６）の出力信号との論理積をとる第１アンドゲ
ート、（14）は前記第１乃至第4T−FF（９）乃至（12）
の論理積をとる第２アンドゲート、（15）は前記第１ア
ンドゲート（13）の出力をクロック信号とし、前記第２
アンドゲート（14）の出力をリセット信号とする第1D−
FF、及び（16）は該第1D−FF（15）のＱ出力をＤ入力と
し、前記第4T−FF（12）の出力をクロック信号とする第
2D−FFである。尚、第１図における他の回路は、第２図
と同一に付説明を省略する。
第１入力端子（１）に印加される19KHzステレオパイロ
ット信号は、分周回路（２）で分周され、クロック信号
としてカウンタ（３）に印加されるとともに、第1T−FF
（９）に印加され、第１乃至第4T−FF（９）乃至（12）
で更に分周される。その為、第4T−FF（12）の出力端に
は、識別信号の周波数の1/2よりも低い約4.6Hzのクロッ
ク信号が発生する。前記4.6Hzのクロック信号は、パル
ス発生回路（６）から得られる10Hzの識別信号に応じた
パルス信号とともに第１アンドゲート（13）に印加され
る。パルス発生回路（６）の出力信号は、第３図（イ）
の如くなり、第4T−FF（12）の出力信号は第３図（ロ）
の如くなるので、第１アンドゲート（13）の出力信号は
第３図（ハ）の如くなる。また、入力が第１乃至第4T−
FF（９）乃至（12）の出力に接続された第２アンドゲー
ト（14）からは、第３図（ニ）に示すリセット信号が発
生し、このリセット信号が第1D−FF（15）のリセット端
子に印加される。その為、第1D−FF（15）のＱ出力に
は、第３図（ホ）に示す如く、前記リセット信号に応じ
て「Ｌ」になり、第１アンドゲート（13）の出力信号
（第３図（ハ））の立下りで「Ｈ」となる出力信号が発
生する。第2D−FF（16）のＤ入力には、第1D−FF（15）
のＱ出力が接続され、前記第2D−FF（16）のクロック入
力には、第4T−FF（12）の出力が接続されている。その
為、前記第2D−FF（16）のＱ出力には、第３図（ヘ）に
示す如く、第１アンドゲート（13）の出力信号が間欠的
に発生している限り「Ｈ」となる出力信号が得られる。
前記第2D−FF（16）の出力信号は、第１アンドゲート
（13）の出力信号が発生しなくなると、すなわち第２入
力端子（４）に識別信号が印加されなくなると「Ｌ」に
なる。従って、前記第2D−FF（16）の出力信号により、
識別信号の有無を表わすことが出来る。前記第2D−FF
（16）の出力信号は、検出回路（８）に強制切換信号と
して印加される。その為、カウンタ（３）の出力信号の
状態に関わらず、検出回路（８）から「Ｌ」の出力信号
が発生し、前記「Ｌ」の出力信号が受信機の各部に印加
され、前記受信機の切換えが行なわれる。
ット信号は、分周回路（２）で分周され、クロック信号
としてカウンタ（３）に印加されるとともに、第1T−FF
（９）に印加され、第１乃至第4T−FF（９）乃至（12）
で更に分周される。その為、第4T−FF（12）の出力端に
は、識別信号の周波数の1/2よりも低い約4.6Hzのクロッ
ク信号が発生する。前記4.6Hzのクロック信号は、パル
ス発生回路（６）から得られる10Hzの識別信号に応じた
パルス信号とともに第１アンドゲート（13）に印加され
る。パルス発生回路（６）の出力信号は、第３図（イ）
の如くなり、第4T−FF（12）の出力信号は第３図（ロ）
の如くなるので、第１アンドゲート（13）の出力信号は
第３図（ハ）の如くなる。また、入力が第１乃至第4T−
FF（９）乃至（12）の出力に接続された第２アンドゲー
ト（14）からは、第３図（ニ）に示すリセット信号が発
生し、このリセット信号が第1D−FF（15）のリセット端
子に印加される。その為、第1D−FF（15）のＱ出力に
は、第３図（ホ）に示す如く、前記リセット信号に応じ
て「Ｌ」になり、第１アンドゲート（13）の出力信号
（第３図（ハ））の立下りで「Ｈ」となる出力信号が発
生する。第2D−FF（16）のＤ入力には、第1D−FF（15）
のＱ出力が接続され、前記第2D−FF（16）のクロック入
力には、第4T−FF（12）の出力が接続されている。その
為、前記第2D−FF（16）のＱ出力には、第３図（ヘ）に
示す如く、第１アンドゲート（13）の出力信号が間欠的
に発生している限り「Ｈ」となる出力信号が得られる。
前記第2D−FF（16）の出力信号は、第１アンドゲート
（13）の出力信号が発生しなくなると、すなわち第２入
力端子（４）に識別信号が印加されなくなると「Ｌ」に
なる。従って、前記第2D−FF（16）の出力信号により、
識別信号の有無を表わすことが出来る。前記第2D−FF
（16）の出力信号は、検出回路（８）に強制切換信号と
して印加される。その為、カウンタ（３）の出力信号の
状態に関わらず、検出回路（８）から「Ｌ」の出力信号
が発生し、前記「Ｌ」の出力信号が受信機の各部に印加
され、前記受信機の切換えが行なわれる。
（ト）発明の効果 本発明に依れば、識別信号の存在時には、カウンタによ
り前記識別信号の判別が行なわれるので、雑音等を識別
信号と誤って判断する誤動作を防止出来る。また、識別
信号が無くなると、演算回路の出力信号により検出回路
を強制的に切換制御しているので、カウンタのロックに
起因する誤動作を防止出来る。従って、本発明に依れ
ば、識別信号の有無を正確に判別し得る信号判別回路を
提供出来、特にFMXステレオ放送受信機に用いて好適で
ある。
り前記識別信号の判別が行なわれるので、雑音等を識別
信号と誤って判断する誤動作を防止出来る。また、識別
信号が無くなると、演算回路の出力信号により検出回路
を強制的に切換制御しているので、カウンタのロックに
起因する誤動作を防止出来る。従って、本発明に依れ
ば、識別信号の有無を正確に判別し得る信号判別回路を
提供出来、特にFMXステレオ放送受信機に用いて好適で
ある。
【図面の簡単な説明】 第１図は、本発明の一実施例を示す回路図、第２図は従
来の信号判別回路を示す回路図、第３図（イ）乃至
（ヘ）は本発明の説明に供する為の特性図である。 （３）……カウンタ、（６）……パルス発生回路、
（８）……検出回路、（９）（10）（11）（12）……Ｔ
−FF、（13）（14）……アンドゲート、（15）（16）…
…Ｄ−FF。
来の信号判別回路を示す回路図、第３図（イ）乃至
（ヘ）は本発明の説明に供する為の特性図である。 （３）……カウンタ、（６）……パルス発生回路、
（８）……検出回路、（９）（10）（11）（12）……Ｔ
−FF、（13）（14）……アンドゲート、（15）（16）…
…Ｄ−FF。
Claims (1)
- 【請求項１】識別信号に応じたパルスを発生するパルス
発生回路と、該パルス発生回路の出力パルスに応じてク
ロック信号を計数するカウンタと、該カウンタの計数値
により前記識別信号の存在を検出する検出回路とから成
る信号判別回路において、前記パルス発生回路の出力パ
ルスの周期より長い周期のクロック信号を発生するクロ
ック信号発生回路と、前記パルス発生回路及びクロック
信号発生回路の出力信号を演算して出力信号を発生する
演算回路とを備え、前記演算回路は、クロック信号発生
回路の出力発生状態に応じてリセット信号を発生するリ
セット信号発生回路と、クロック端子に前記クロック信
号が印加され、リセット端子に前記リセット信号が印加
される第1D−FFと、Ｄ入力端子に該第1D−FFの出力信号
が印加され、前記クロック信号発生回路の出力信号がク
ロック端子に印加される第2D−FFとから成り、前記演算
回路の出力信号により検出回路を強制駆動する様にした
ことを特徴とする信号判別回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62139238A JPH07120985B2 (ja) | 1987-06-03 | 1987-06-03 | 信号判別回路 |
| US07/199,935 US4914680A (en) | 1987-06-03 | 1988-05-27 | Signal distinction circuit |
| DE3852718T DE3852718T2 (de) | 1987-06-03 | 1988-06-01 | Signalerkennungsschaltung. |
| EP88108802A EP0293873B1 (en) | 1987-06-03 | 1988-06-01 | A signal distinction circuit |
| CA000568484A CA1314075C (en) | 1987-06-03 | 1988-06-02 | Signal distinction circuit |
| KR88006611A KR960009449B1 (en) | 1987-06-03 | 1988-06-02 | Signal distinction circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62139238A JPH07120985B2 (ja) | 1987-06-03 | 1987-06-03 | 信号判別回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63302632A JPS63302632A (ja) | 1988-12-09 |
| JPH07120985B2 true JPH07120985B2 (ja) | 1995-12-20 |
Family
ID=15240685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62139238A Expired - Lifetime JPH07120985B2 (ja) | 1987-06-03 | 1987-06-03 | 信号判別回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07120985B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61289738A (ja) * | 1985-06-18 | 1986-12-19 | Sanyo Electric Co Ltd | Ａｍステレオ受信機 |
-
1987
- 1987-06-03 JP JP62139238A patent/JPH07120985B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63302632A (ja) | 1988-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5001728A (en) | Method and apparatus for demodulating a biphase signal | |
| US3889250A (en) | Active frequency-responsive glass breakage detector | |
| US4694296A (en) | Vehicle approach sensing apparatus | |
| EP0293873B1 (en) | A signal distinction circuit | |
| JPH07129881A (ja) | 走行状態検出装置 | |
| JPH07120985B2 (ja) | 信号判別回路 | |
| GB2179776A (en) | Digital envelope detection circuit | |
| US4821322A (en) | FM multiplex decoding | |
| KR900005891B1 (ko) | Am스테레오 수신기 | |
| EP0369451B1 (en) | Signal distinction circuit | |
| JPH07120986B2 (ja) | 信号判別回路 | |
| JPH0533086Y2 (ja) | ||
| JP3997914B2 (ja) | 水平同期信号分離回路及び水平同期信号分離装置 | |
| JPS63302633A (ja) | 信号判別回路 | |
| JPH0750883B2 (ja) | ペ−ジヤ | |
| JPH0413904Y2 (ja) | ||
| US5103480A (en) | FMX identification signal detection apparatus | |
| JP2609913B2 (ja) | 信号判別回路 | |
| JPS6214977B2 (ja) | ||
| US5570394A (en) | Signal transmission system | |
| JPS61289738A (ja) | Ａｍステレオ受信機 | |
| JPS61184940A (ja) | Ａｍステレオ受信機 | |
| JPS6133423B2 (ja) | ||
| JPH0666770B2 (ja) | クロツク信号再生回路 | |
| JPH0358212B2 (ja) |