JPH07120813A - Flash system for camera - Google Patents
Flash system for cameraInfo
- Publication number
- JPH07120813A JPH07120813A JP5263476A JP26347693A JPH07120813A JP H07120813 A JPH07120813 A JP H07120813A JP 5263476 A JP5263476 A JP 5263476A JP 26347693 A JP26347693 A JP 26347693A JP H07120813 A JPH07120813 A JP H07120813A
- Authority
- JP
- Japan
- Prior art keywords
- flash
- light emission
- luminous intensity
- main
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Exposure Control For Cameras (AREA)
- Stroboscope Apparatuses (AREA)
- Discharge-Lamp Control Circuits And Pulse- Feed Circuits (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、フラッシュ撮影の際
に、テスト発光を行った後に本発光を行うようになされ
たフラッシュシステムに係り、特に発光期間中における
光度を安定化（フラットに）するためのカメラのフラッ
シュシステムに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flash system adapted to carry out a main flash after a test flash during flash photography, and particularly to stabilize (flatten) the luminous intensity during a flash period. For camera flash system.
【０００２】[0002]
【従来の技術】従来、被写体輝度が不足する場合に、マ
ニュアルで、あるいは撮影準備動作で測光を行い、単に
閾値との大小のみからフラッシュの発光の要否を判断し
て、撮影を行うようになされたカメラが一般的である。
また、フラッシュが装着、内蔵可能なカメラでは、携帯
性からフラッシュ電源として電池が用いられている。こ
の種のカメラの内、フラッシュ発光に先立って電池の残
容量を検出し、電池容量が所定値以下の場合にはフラッ
シュ発光を禁止するようにしたものも知られている。2. Description of the Related Art Conventionally, when the brightness of an object is insufficient, photometry is performed manually or by a shooting preparation operation to determine whether or not a flash is required to emit light based only on the magnitude of a threshold value to perform shooting. Cameras made are common.
In addition, in a camera in which a flash can be attached and built in, a battery is used as a flash power source because of portability. Among this type of camera, there is also known a camera which detects the remaining capacity of the battery before the flash emission and prohibits the flash emission when the battery capacity is equal to or less than a predetermined value.
【０００３】[0003]
【発明が解決しようとする課題】例えばフォーカルプレ
ーンシャッタの走行途中で、メインコンデンサ電圧が低
くなり発光が止まってしまうと、撮影された写真は、適
正光量で撮影された部分と光量不足で撮影された部分と
に分かれた、いわゆる光量ムラのあるものとなってしま
う。For example, if the main capacitor voltage becomes low and the light emission stops while the focal plane shutter is running, the photographed image will be taken with the portion photographed with an appropriate light amount and the light amount insufficient. There is a so-called uneven light amount, which is divided into a broken portion.
【０００４】一方、光量ムラが生じた写真に比べ、光量
が多少不足味みでも、写真全体が均一な露出状態となっ
ている方が再現性、見栄えの点でむしろ好ましいという
ことができる。On the other hand, compared to a photograph in which unevenness of light amount occurs, even if the light amount is slightly insufficient, it can be said that it is more preferable that the entire photograph has a uniform exposure state in terms of reproducibility and appearance.
【０００５】本発明は、上記に鑑みてなされたもので、
発光光度が調光可能なフラッシュを用いるとともに、テ
スト発光により調光を行って、露出時間に亘つて、安定
したフラット本発光を行うようにしたカメラのフラッシ
ュシステムを提供することを目的とするものである。The present invention has been made in view of the above,
An object of the present invention is to provide a flash system for a camera, which uses a flash whose dimming intensity is dimmable and which performs dimming by a test flash to perform stable flat main flash over the exposure time. Is.
【０００６】[0006]
【課題を解決するための手段】本発明は、テスト発光を
行った後に本発光を行うようになされたフラッシュシス
テムであって、設定された光度で発光可能なフラッシュ
と、フラッシュ内部に設けられたメインコンデンサの電
圧を検出する電圧検出手段と、テスト発光による測光デ
ータから本発光における発光光度を求める発光光度算出
手段と、シャッタスピードと幕速によって決まる発光時
間と、上記検出電圧とから本発光の発光光度を補正する
光度補正手段とを備えたものである。DISCLOSURE OF THE INVENTION The present invention is a flash system which is designed to perform a main flash after a test flash, and a flash capable of emitting light with a set luminous intensity, and a flash system provided inside the flash. The voltage detection means for detecting the voltage of the main capacitor, the light emission intensity calculation means for obtaining the light emission intensity in the main emission from the photometric data by the test emission, the emission time determined by the shutter speed and the curtain speed, and the detection voltage And a luminous intensity correction means for correcting the luminous intensity.
【０００７】[0007]
【作用】本発明によれば、撮影に際して、フラッシュ撮
影がマニュアル指示で、あるいは自動設定されていると
テスト発光が行われる。このテスト発光の際の測光デー
タに基づいて発光光度が設定され、また、フラッシュ内
部に設けられたコンデンサ電圧が検出される。そして、
テスト発光時に得られた露出時間、すなわちシャッタス
ピードと幕速によって決まる発光時間と検出されたメイ
ンコンデンサ電圧とから、発光途中に発光が途切れない
レベルの発光光度が求められ、この値がフラッシュの発
光光度として設定される。According to the present invention, when the flash photographing is manually instructed or automatically set at the time of photographing, test light emission is performed. The luminous intensity is set based on the photometric data at the time of the test light emission, and the voltage of the capacitor provided inside the flash is detected. And
From the exposure time obtained during the test flash, that is, the flash time determined by the shutter speed and curtain speed, and the detected main capacitor voltage, the level of luminous intensity at which flashing is not interrupted during flashing is calculated. Set as luminosity.
【０００８】[0008]
【実施例】図３は、本発明に係るカメラのフラッシュシ
ステムにおけるフラッシュ部とカメラ部との信号接続関
係を示す概略図である。図３に示すように、フラッシュ
部１とカメラ部２とはそれぞれの制御部（図中、ＣＰＵ
で示す）１００，２００が複数の信号ラインＦ１〜Ｆ
３，ＧＮＤラインで接続されて制御可能になされてい
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 3 is a schematic diagram showing a signal connection relationship between a flash section and a camera section in a flash system for a camera according to the present invention. As shown in FIG. 3, the flash unit 1 and the camera unit 2 have respective control units (CPU in the figure).
100) is a plurality of signal lines F1 to F
3, Connected by GND line and controllable.
【０００９】信号ラインＦ１はＣＰＵ２００のＳＷＸ端
子から出力される信号に基づいてスイッチ２０１がオン
したとき、またはシャッタが走行を開始した後、接点２
０２がオンされた時のローレベル信号を発光タイミング
信号Ｘとしてフラッシュ部１に伝送するものである。信
号ラインＦ２は、後述するように各種のデータを交信す
るラインであり、信号ラインＦ３はカメラ部２でのレリ
ーズ指示に基づくレリーズフラグ信号をフラッシュ部１
に伝送するラインである。なお、本実施例では、後述す
るようにシャッタとしてフォーカルプレーンシャッタを
用いて説明するが、シャッタは他のタイプでもよい。ま
た、カメラ部２は、測光ＡＥ及び焦点検出ＡＦを行うＡ
Ｅ，ＡＦ部２０３を備えるとともに、半押し状態でオン
する撮影準備ボタンＳ1と、更に押し込んで全押し状態
でオンするレリーズボタンＳ2を有しているものであ
る。The signal line F1 has a contact 2 when the switch 201 is turned on based on a signal output from the SWX terminal of the CPU 200 or after the shutter starts traveling.
The low level signal when 02 is turned on is transmitted to the flash unit 1 as the light emission timing signal X. The signal line F2 is a line for communicating various kinds of data as described later, and the signal line F3 outputs a release flag signal based on a release instruction in the camera unit 2 to the flash unit 1.
Is the line that is transmitted to. In this embodiment, a focal plane shutter will be described as a shutter as described later, but the shutter may be another type. Further, the camera unit 2 performs A for photometric AE and focus detection AF.
The E / AF unit 203 is provided, and a shooting preparation button S 1 that is turned on in the half-pressed state and a release button S 2 that is further pressed and turned on in the fully-pressed state are provided.
【００１０】フラッシュ部１はフラッシュ制御回路とフ
ラッシュ駆動回路とからなり、図１はフラッシュ制御回
路を示し、図２はフラッシュ駆動回路を示している。The flash unit 1 comprises a flash control circuit and a flash drive circuit. FIG. 1 shows the flash control circuit and FIG. 2 shows the flash drive circuit.
【００１１】図１において、ＣＰＵ１００は上記カメラ
部２との間で信号ラインＦ１〜Ｆ３を介してデータ供給
乃至データ交信を行って、フラッシュ部１全体の動作を
制御するものである。ＣＰＵ１００はＸ端子、ＳＩ端子
に入力されるデータに基づいてＦＬＧＡＴＥ端子、ＴＲ
ＩＧＯＮ端子及びＴＲＩＧＯＦＦ端子からＦＬＧＡＴＥ
信号、ＴＲＩＧＯＮ信号及びＴＲＩＧＯＦＦ信号をフラ
ッシュ測光回路１１０、発光制御信号生成回路１３０に
出力するものである。フラッシュ測光部１１０はフラッ
シュの発光光度が所定レベルに達する毎にＦＬＳＴＰ信
号を出力するものである。発光制御信号生成回路１３０
は、ＣＰＵ１００及びフラッシュ測光回路１１０から入
力された上記各信号及び信号ラインＦ３からのレリーズ
フラグ信号に基づいて発光制御信号ＩＧＢＴを生成し、
図２のフラッシュ駆動回路１５０に出力するものであ
る。In FIG. 1, the CPU 100 supplies and communicates data with the camera section 2 through signal lines F1 to F3 to control the overall operation of the flash section 1. The CPU 100 uses the FLGATE terminal, TR
From IGON terminal and TRIGOFF terminal to FLGATE
The signal, the TRIGON signal, and the TRIGOFF signal are output to the flash photometry circuit 110 and the light emission control signal generation circuit 130. The flash metering section 110 outputs an FLSTP signal every time the flash emission intensity reaches a predetermined level. Light emission control signal generation circuit 130
Generates a light emission control signal IGBT based on the signals input from the CPU 100 and the flash metering circuit 110 and the release flag signal from the signal line F3.
It outputs to the flash drive circuit 150 of FIG.
【００１２】先ず、ＣＰＵ１００，２００間で交信され
るデータを表１に示す。First, Table 1 shows data exchanged between the CPUs 100 and 200.
【００１３】[0013]
【表１】 [Table 1]
【００１４】表１の左欄はフラッシュ部１からカメラ部
２へ伝送されるデータＳＯ、右欄はカメラ部２からフラ
ッシュ部１へ伝送されるデータＳＩである。データＳＯ
には、フラッシュが高速同調タイプであることを示す信
号ＳＳＥＮ、フラッシュの最大、最小光度ＬＶＭＡＸ，
ＬＶＭＩＮ、テスト発光光度ＬＶＴＥＳＴの各データが
含まれる。データＳＩには、シャッタスピードＴV、レ
ンズ焦点距離ＦV、本発光の要求光度ＬＶＣ、フラット
発光要求信号ＦＬＡＴＲＥＱ、本発光の発光時間ＦＬＡ
ＴＴＩＭＥ、測光が正常に行われたことを示す信号ＬＶ
ＣＯＫが含まれる。The left column of Table 1 is data SO transmitted from the flash unit 1 to the camera unit 2, and the right column is data SI transmitted from the camera unit 2 to the flash unit 1. Data SO
Includes a signal SSEN indicating that the flash is a fast tuning type, the maximum and minimum luminosity of the flash LVMAX,
Each data of LVMIN and test luminous intensity LVTEST is included. Data SI includes shutter speed T V , lens focal length F V , required light intensity LVC for main light emission, flat light emission request signal FLATREQ, light emission time FLA for main light emission.
TTIME, signal LV indicating that photometry has been normally performed
Includes COK.
【００１５】次に、図１の回路について説明する。ＭＯ
ＤＥキー１０１は、装着、あるいは内蔵フラッシュがフ
ラット発光モードのとき、マニュアル、あるいは自動的
にオンされるスイッチである。トランジスタ１０２は端
子ＳＩと接地間に介設され、ベースは端子ＳＯと接地間
の分圧抵抗１０３の中点に接続されている。そして、信
号ラインＦ２からのデータＳＩのハイ、ローレベルと同
相でトランジスタ１０２がオン、オフすることで、端子
ＳＩにデータＳＩが取り込まれる。端子ＳＣＫにはデー
タＳＩのシリアル伝送の際に同期用のクロックが入力さ
れるようになっている。Next, the circuit of FIG. 1 will be described. MO
The DE key 101 is a switch that is turned on manually or automatically when the device is mounted or the built-in flash is in the flat light emission mode. The transistor 102 is provided between the terminal SI and the ground, and the base is connected to the midpoint of the voltage dividing resistor 103 between the terminal SO and the ground. Then, the transistor 102 is turned on and off in the same phase as the high and low levels of the data SI from the signal line F2, so that the data SI is captured at the terminal SI. A clock for synchronization is input to the terminal SCK during serial transmission of the data SI.
【００１６】また、ＶM端子は後述するフラッシュ駆動
回路１５０内のフラッシュ内部メインコンデンサ電圧を
取り込むものである。ＧＮ端子は後述する発光光度を設
定する調光制御値を出力するものである。Ｆ／ＰMODE端
子はフラット発光モードと通常発光モードとを指示する
モード切換信号を出力するものである。The V M terminal is for taking in the voltage of the flash internal main capacitor in the flash drive circuit 150 described later. The GN terminal outputs a dimming control value that sets the luminous intensity to be described later. The F / P MODE terminal outputs a mode switching signal instructing the flat light emission mode and the normal light emission mode.
【００１７】フラッシュ測光回路１１０はフラッシュ１
５１の発光光度が所定光度に達したことを検出するもの
である。受光素子１１１はフラッシュ１５１の発光光度
に応じたレベル電圧を発生するもので、オペアンプ１１
２の両入力端子間に接続されている。ダイオード１１３
は検出電圧レベルを対数圧縮するものである。Ｄ／Ａ加
算回路１１４はＣＰＵ１００からのＧＮ値をアナログに
変換し、さらにオペアンプ１１２の出力に加算するもの
である。Ｒ，Ｃにそれぞれ介在されたトランジスタ１１
５，１１６は、ＣＰＵ１００のＦ／ＰMODE端子からの出
力がローレベルのとき、トランジスタ１１５がオンに、
トランジスタ１１６がオフになることによりトランジス
タ１１７のコレクタとＶｃｃ間に抵抗Ｒを接続し、一
方、ＣＰＵ１００のＦ／ＰMODE端子からの出力がハイレ
ベルのとき、トランジスタ１１５がオフに、トランジス
タ１１６がオンになることによりトランジスタ１１７の
コレクタとＶｃｃ間にコンデンサＣを接続して、光度を
モニタするか、光量（光度の積分値）をモニタするかを
切り換える回路である。The flash metering circuit 110 is the flash 1
It is to detect that the luminous intensity of 51 has reached a predetermined luminous intensity. The light receiving element 111 generates a level voltage according to the luminous intensity of the flash 151.
It is connected between the two input terminals. Diode 113
Is for logarithmically compressing the detected voltage level. The D / A adder circuit 114 converts the GN value from the CPU 100 into an analog signal and further adds it to the output of the operational amplifier 112. Transistor 11 interposed between R and C
5, 116, when the output from the F / P MODE terminal of the CPU 100 is low level, the transistor 115 is turned on,
When the transistor 116 is turned off, a resistor R is connected between the collector of the transistor 117 and Vcc. On the other hand, when the output from the F / P MODE terminal of the CPU 100 is high level, the transistor 115 is turned off and the transistor 116 is turned on. In this circuit, a capacitor C is connected between the collector of the transistor 117 and Vcc to switch between monitoring light intensity and light intensity (integrated value of light intensity).
【００１８】なお、１１８はレベル反転用のインバータ
である。また、トランジスタ１１９はＣＰＵ１００のＦ
ＬＧＡＴＥ端子からのＦＬＧＡＴＥ信号（ローレベル）
がインバータ１２０を介して出力される間オフになっ
て、オペアンプからなる比較回路１２１の非反転入力端
子への比較電圧の入力を可能にするものである。そし
て、フラッシュ１５１が発光されてその光度が急上昇
し、Ｖｃｃとトランジスタ１１７のコレクタ間の電圧が
電圧Ｅｃを越えると、比較回路１２１からローレベルの
ＦＬＧＡＴＥ信号が出力されるようになっている。Reference numeral 118 is an inverter for level inversion. Further, the transistor 119 is an F of the CPU 100.
FLGATE signal from the LGATE terminal (low level)
Is turned off while being output via the inverter 120, and enables input of the comparison voltage to the non-inverting input terminal of the comparison circuit 121 including an operational amplifier. Then, when the flash 151 emits light and its luminous intensity rises rapidly and the voltage between Vcc and the collector of the transistor 117 exceeds the voltage Ec, the comparison circuit 121 outputs a low-level FLGATE signal.
【００１９】発光制御信号生成回路１３０は、ＯＲ回路
１〜４、ＮＡＮＤ回路１，２、ＡＮＤ回路１，２、イン
バータＩＮＶ１，２及びＲＳフリップフロップ（以下、
ＲＳ−ＦＦという）１３１から構成されている。そし
て、ＴＲＩＧＯＮ信号の入力時からＴＲＩＧＯＦＦ信号
の入力時まで、すなわち発光期間中、ＲＳ−ＦＦ１３１
のＱ端子にハイレベル信号を出力するとともに、ＯＲ回
路４を介して入力されるＦＬＳＴＰ信号によりＡＮＤ回
路２からパルス状の発光制御信号ＩＧＢＴを出力するよ
うになっている。The light emission control signal generating circuit 130 includes OR circuits 1 to 4, NAND circuits 1 and 2, AND circuits 1 and 2, inverters INV 1 and 2, and RS flip-flops (hereinafter
(Referred to as RS-FF) 131. Then, from the input of the TRIGON signal to the input of the TRIGOFF signal, that is, during the light emission period, the RS-FF 131
In addition to outputting a high level signal to the Q terminal, the AND circuit 2 outputs a pulsed light emission control signal IGBT in response to the FLSTP signal input via the OR circuit 4.
【００２０】図２において、１５１は高速同調用のフラ
ッシュチューブまたはＸｅチューブ等であって、所定光
度の範囲内で可変制御可能かつフラット発光可能なフラ
ッシュ（以下、フラッシュチューブという）である。Ｄ
Ｃ−ＤＣコンバータ１５２は電池ＥIN（ＤＣ６Ｖ）を数
百Ｖの直流電圧に昇圧するものである。メインコンデン
サ１５３はダイオード１５４を介して高電圧の下で、Ｄ
Ｃ−ＤＣコンバータ１５２から供給される電流を充電す
るとともに、発光制御信号ＩＧＢＴを受けて、その間充
電電荷の放電を行うものである。なお、分圧抵抗Ｒ１，
Ｒ２はメインコンデンサ１５３の電圧を検出し、ＣＰＵ
１００のＶM端子に導くものである。In FIG. 2, reference numeral 151 denotes a flash tube for high-speed tuning, a Xe tube, or the like, which is variably controllable within the range of a predetermined luminous intensity and capable of flat emission (hereinafter referred to as a flash tube). D
The C-DC converter 152 boosts the voltage of the battery E IN (DC6V) to a DC voltage of several hundreds of volts. The main capacitor 153 is connected to the diode D
The current supplied from the C-DC converter 152 is charged, the light emission control signal IGBT is received, and the charge is discharged during that time. The voltage dividing resistor R1,
R2 detects the voltage of the main capacitor 153, and the CPU
It leads to the V M terminal of 100.
【００２１】フラッシュチューブ１５１は発光電流を制
御するトランジスタ１５５が直列に接続されるととも
に、トリガ電極１５１ａに数千Ｖの高電圧を印加して発
光を励振するためのＬＣ共振回路及び昇圧トランスＴか
らなる昇圧励振回路１５６が設けられている。In the flash tube 151, a transistor 155 for controlling a light emission current is connected in series, and a high voltage of several thousand V is applied to the trigger electrode 151a to excite light emission from an LC resonance circuit and a step-up transformer T. A step-up excitation circuit 156 is provided.
【００２２】また、スイッチＳＷFLはメインスイッチＳ
Ｗに連動してオンオフされ、発光制御用のトランジスタ
１５５に抵抗Ｒ３を介してベース電源を供給するもので
ある。なお、抵抗Ｒ４は電流制限用である。トランジス
タ１５７は、そのベースにインバータ１５８を介して発
光制御信号ＩＧＢＴが入力されるようになっている。The switch SW FL is the main switch S
It is turned on / off in conjunction with W and supplies the base power supply to the transistor 155 for light emission control via the resistor R3. The resistor R4 is for current limitation. The light emission control signal IGBT is input to the base of the transistor 157 via the inverter 158.
【００２３】そして、このトランジスタ１５７は発光制
御信号ＩＧＢＴのハイレベル（インバータ１５８で反転
されてローレベルとなる）期間だけオフになってトラン
ジスタ１５５をオンさる。このため、フラッシュチュー
ブ１５１の両端にメインコンデンサ１５３の高電圧が直
接印加されるとともに、上記ＬＣ共振回路のコンデンサ
Ｃに充電された電荷により共振し、昇圧トランスＴを介
してフラッシュチューブ１５１のトリガ電極１５１ａに
発光励振用の高電圧が印加されて発光が開始される。The transistor 157 is turned off for a high level period of the light emission control signal IGBT (inverted by the inverter 158 to be a low level) and the transistor 155 is turned on. For this reason, the high voltage of the main capacitor 153 is directly applied to both ends of the flash tube 151, and resonance occurs due to the electric charge charged in the capacitor C of the LC resonance circuit, and the trigger electrode of the flash tube 151 passes through the step-up transformer T. A high voltage for exciting light emission is applied to 151a to start light emission.
【００２４】フラッシュチューブ１５１が発光すると、
フラッシュ測光回路１１０により発光光度が上昇して所
定レベルに達すると、ＦＬＳＴＰ信号が出力されること
で発光制御信号ＩＧＢＴが反転され、発光が停止され
る。すると、この発光停止により発光制御信号ＩＧＢＴ
が再びレベル反転して発光が開始される。以後、ＴＲＩ
ＧＯＦＦ端子よりローパルスが入力されるまで、かかる
所定光度に対する間歇発光制御動作が繰り返され、これ
により、フラッシュチューブ１５１はメインコンデンサ
１５３に蓄積されている電荷を放出しつつ、所定光度で
多少のリプルを有して発光制御される。When the flash tube 151 emits light,
When the flash photometry circuit 110 raises the luminous intensity to reach a predetermined level, the FLSTP signal is output to invert the light emission control signal IGBT and the light emission is stopped. Then, due to this emission stop, the emission control signal IGBT
The level is inverted again and light emission is started. After that, TRI
Until the low pulse is input from the GOFF terminal, the intermittent light emission control operation for the predetermined light intensity is repeated, whereby the flash tube 151 discharges the electric charge accumulated in the main capacitor 153 and causes some ripple at the predetermined light intensity. It has light emission control.
【００２５】ここで、図４を用いてリプルについて説明
する。リプル幅（ｂ−ａ）、（ｂ’−ａ’）は回路のス
イッチングスピードに依存するところが大きいため、光
度が変化しても基本的に変化しない。従って、図４
（ａ）のように光度が高い場合の光度ｂと直流成分ａと
の比は、図４（ｂ）のように光度が低い場合の同比に対
して小さく抑えることができ、より定常光に近づけるこ
とが可能となる。これにより、カメラ２側の測光のため
のセンサとして定常光に対して好適に感応するものが採
用されていることに対応させえる。そこで、後述するよ
うにテスト発光においては高光度で発光を行い、測光精
度を確保するようにしている。これは、また、テスト発
光では、被写体距離が不明なことから、被写体が遠方に
存在する場合でも所要レベルの反射光が受光できて好適
な測光データが得られるべく、なるべく高光度で行う必
要があることからも好都合である。Now, the ripple will be described with reference to FIG. Since the ripple widths (ba) and (b'-a ') largely depend on the switching speed of the circuit, they basically do not change even if the light intensity changes. Therefore, FIG.
The ratio of the luminous intensity b to the direct current component a when the luminous intensity is high as shown in (a) can be suppressed to be smaller than the same ratio when the luminous intensity is low as shown in FIG. It becomes possible. This makes it possible to cope with the fact that a sensor that is suitable for the stationary light is adopted as the sensor for photometry on the camera 2 side. Therefore, as will be described later, in the test light emission, light is emitted at a high luminous intensity to ensure the photometric accuracy. This is because, in the test light emission, since the subject distance is unknown, it is necessary to perform as high a luminous intensity as possible so that the required level of reflected light can be received even when the subject is present at a distant position and suitable photometric data can be obtained. It is also convenient because there is one.
【００２６】続いて、撮影準備動作開始から本発光終了
までの動作について図５〜図７を参照しつつ、図８及び
図９のタイムチャートを用いて説明する。Next, the operation from the start of the shooting preparation operation to the end of the main light emission will be described with reference to FIGS. 5 to 7 and using the time charts of FIGS. 8 and 9.
【００２７】図５は本発光時間ＦＬＡＴＴＩＭＥを説明
する図、図６はメインコンデンサ１５３の両端電圧に比
例する電圧ＶMと光度との関係を本発光時間ＦＬＡＴＴ
ＩＭＥをパラメータにして示した図、図７は本発光時間
ＦＬＡＴＴＩＭＥとシャッタスピードＴVとの関係を示
す図である。図９は、図８におけるテスト発光から本発
光終了までの期間を拡大して示している。FIG. 5 is a diagram for explaining the main light emission time FLATTTIME, and FIG. 6 shows the relationship between the voltage V M proportional to the voltage across the main capacitor 153 and the luminous intensity.
FIG. 7 is a diagram showing IME as a parameter, and FIG. 7 is a diagram showing the relationship between the main light emission time FLATTIME and the shutter speed T V. FIG. 9 shows an enlarged view of the period from the test light emission to the end of main light emission in FIG.
【００２８】図８において、最上段の（ａ）は動作内容
を示している。先ず、ｔ１時点で、カメラ部２の撮影準
備のためのボタンＳ1がオン（ローレベル）されると、
測光ＡＥ、焦点検出ＡＦがレリーズボタンＳ2が入るま
で繰り返され、その間に、表１に示すデータＳＯ，ＳＩ
のシリアル交信が行われる。このシリアル交信の期間中
はチップセレクト信号ＣＳＦＬにより、ＣＰＵ１００内
のデータメモリ素子が読出、あるいは書込可能にされて
いる。In FIG. 8, the uppermost part (a) shows the operation contents. First, at time t1, when the button S 1 for the camera unit 2 for preparation for shooting is turned on (low level),
The photometric AE and the focus detection AF are repeated until the release button S 2 is pressed, during which the data SO and SI shown in Table 1 are displayed.
Serial communication is performed. During this serial communication period, the chip select signal CSFL enables the data memory element in the CPU 100 to read or write.
【００２９】続いて、ｔ２時点で、レリーズボタンＳ2
がオンされると、フラッシュ発光がマニュアル設定され
ており、あるいは前記測光ＡＥによりフラッシュ発光が
要求されておれば、テスト発光とそれに伴う露出演算
（（ａ）の斜線で示す期間）が行われる。レリーズボタ
ンＳ2がオンされて、信号ラインＦ１から発光タイミン
グ信号Ｘがフラッシュ部１側に伝送されると、発光制御
信号ＩＧＢＴにより所定時間だけフラットかつ高光度で
のテスト発光が行われる。Then, at time t2, the release button S 2
When is turned on, if the flash light emission is manually set, or if the flash light emission is requested by the photometry AE, the test light emission and the exposure calculation associated therewith (the period shown by the hatched portion in (a)) are performed. When the release button S 2 is turned on and the light emission timing signal X is transmitted from the signal line F1 to the flash section 1 side, the light emission control signal IGBT causes the test light emission to be performed in a flat and high luminous intensity for a predetermined time.
【００３０】図９に示すように、発光タイミング信号Ｘ
を入力すると、ＣＰＵ１００より信号ＴＲＩＧＯＮが生
成される。また、同時に信号ＦＬＧＡＴＥがローレベル
になってトランジスタ１１９がオフになり、測光可能と
なる。その結果、フラッシュ測光回路１１０からの信号
ＦＬＳＴＰがパルス列で送出されて、信号ＩＧＢＴから
トランジスタ１５５が制御され、これにより定常光に近
いフラッシュ発光が所定時間ＴTだけ継続される。As shown in FIG. 9, the light emission timing signal X
When is input, the signal TRIGON is generated from the CPU 100. At the same time, the signal FLGATE becomes low level, the transistor 119 is turned off, and photometry becomes possible. As a result, the signal FLSTP from the flash metering circuit 110 is sent out in a pulse train, and the signal IGBT controls the transistor 155, whereby the flash emission close to the steady light is continued for a predetermined time T T.
【００３１】ＴT時間が終了すると、フォーカルプレー
ンシャッタの第１幕１ｃ、第２幕２ｃを初期位置にチャ
ージする電磁マグネット回路１ＣＭｇ，２ＣＭｇが作動
されて、各幕１ｃ，２ｃがチャージされる。そして、チ
ャージが終了すると、テスト発光に基づくシャッタスピ
ードＴV等の露出演算データがフラッシュ部１側に伝送
される。ＣＰＵ２００は、後述するようにシャッタスピ
ードＴVや幕速に基づいて、本発光時間ＦＬＡＴＴＩＭ
Ｅを求めるとともに、測光ＡＥの測光値とテスト発光の
測光値とを比較演算して本発光時に必要な要求光度ＬＶ
Ｃを算出し、次のシリアル交信ＳＩで本発光時間ＦＬＡ
ＴＴＩＭＥと要求光度ＬＶＣとをフラッシュ部１に送
る。フラッシュ部１は、後述する所定処理の後、本発光
動作を行う。When the T T time ends, the electromagnetic magnet circuits 1CMg and 2CMg for charging the first curtain 1c and the second curtain 2c of the focal plane shutter to their initial positions are activated to charge the respective curtains 1c and 2c. When charging is completed, exposure calculation data such as the shutter speed T V based on the test light emission is transmitted to the flash unit 1 side. The CPU 200, as will be described later, based on the shutter speed T V and the curtain speed, the main light emission time FLATTIM.
While obtaining E, the photometric value of the photometric AE and the photometric value of the test flash are compared and calculated, and the required luminous intensity LV required for the main flash
C is calculated, and the main flash time FLA is calculated by the next serial communication SI.
The TTIME and the required light intensity LVC are sent to the flash unit 1. The flash unit 1 performs a main light emission operation after a predetermined process described later.
【００３２】本発光時間ＦＬＡＴＴＩＭＥは以下のよう
にして設定される。すなわち、図５に示すように、本発
光時間ＦＬＡＴＴＩＭＥは、少なくとも発光安定時間Ｔ
１と幕走行時間Ｔ２とシャッタスピードＴVとの和に一
致するか、それより若干大きく設定されている。また、
本発光は本発光時間ＦＬＡＴＴＩＭＥの間、光度が一定
（フラット）となるように、図６の関係図に基づいて設
定される。図６では、測光結果から得られる露出時間に
より本発光時間ＦＬＡＴＴＩＭＥとして３ms（で示
す），５ms（で示す），７ms（で示す），１０ms
（で示す）が設定可能にされており、電圧ＶMはフラ
ット発光制御可能な２５０Ｖ〜３３０Ｖの範囲で、後述
するように２５０Ｖ以下では、途中の発光切れを防止す
べく発光自体を禁止するようにしている。そして、両者
の関係から、発光光度がＬＶＭＡＸ〜(ＬＶＭＡＸ−１
EV)の範囲で調光されるようになっている。The main light emission time FLATTIME is set as follows. That is, as shown in FIG. 5, the main light emission time FLATTIME is at least the light emission stabilization time T
1 is equal to the sum of the curtain running time T2 and the shutter speed T V , or is set to be slightly larger than that. Also,
The main light emission is set based on the relationship diagram of FIG. 6 so that the light intensity is constant (flat) during the main light emission time FLATTIME. In FIG. 6, the main light emission time FLATTIME is 3 ms (shown by), 5 ms (shown by), 7 ms (shown by), and 10 ms depending on the exposure time obtained from the photometry result.
(Indicated by) is settable, and the voltage V M is in the range of 250 V to 330 V in which flat light emission control is possible. As will be described later, below 250 V, the light emission itself is prohibited in order to prevent light emission interruption in the middle. I have to. From the relationship between the two, the luminous intensity is LVMAX to (LVMAX-1
It is designed to be dimmed in the EV range.
【００３３】表２は、電圧ＶMによる最大発光光度ＬＶ
ＭＡＸに対する補正光度を示すテーブルで、図６に対応
するものである。表２に示すように発光光度は、本発光
時間ＦＬＡＴＴＩＭＥが長くなる程、また電圧ＶMが小
さくなる程、低減されており、これにより発光途中での
発光切れを可及的に防いでいる。Table 2 shows the maximum luminous intensity LV according to the voltage V M.
It is a table showing the corrected luminosity for MAX and corresponds to FIG. As shown in Table 2, the luminous intensity is reduced as the main emission time FLATTIME becomes longer and as the voltage V M becomes smaller, whereby light emission interruption during light emission is prevented as much as possible.
【００３４】[0034]
【表２】 [Table 2]
【００３５】さて、本発光動作は、先ず、電磁マグネッ
ト回路１ＣＭｇによりシャッタの第１幕１ｃが走行開始
され、次いで、シャッタスピードＴV分だけ遅れて電磁
マグネット回路１ＣＭｇにより第２幕２ｃの走行が開始
される。第１幕１ｃの走行開始後撮影画面下端に差し掛
かるまで（露光が開始されるまで）に設定されている微
小時間Ｔ1後に、発光タイミング信号Ｘを受けて発光ス
タートフラグがセットされ、本発光が開始される。この
本発光は、図９に示すように、表２のテーブルに基づい
て設定された本発光時間ＦＬＡＴＴＩＭＥが終了してＴ
ＲＩＧＯＦＦ信号が出力されると、終了する。一方、フ
ィルムの巻上げは、第２幕２ｃ待ちのために設けられて
いる所定時間が経過した後に行われて、次の撮影待ち状
態に入る。In the main light emission operation, first, the first curtain 1c of the shutter is started to run by the electromagnetic magnet circuit 1CMg, and then the second curtain 2c is run by the electromagnetic magnet circuit 1CMg with a delay of the shutter speed T V. Be started. After the minute time T 1 that is set until the bottom of the shooting screen is reached (until exposure is started) after the start of the first curtain 1c, the light emission start signal is received, the light emission start flag is set, and the main light emission is performed. Is started. As shown in FIG. 9, this main light emission is performed when the main light emission time FLATTIME set based on the table of Table 2 is finished and T
When the RIGOFF signal is output, the process ends. On the other hand, film winding is performed after a predetermined period of time provided for waiting for the second curtain 2c has elapsed, and the film is ready for the next shooting.
【００３６】上記において、電圧ＶMに応じた補正をし
ないと、図７（ｂ）に示すようにシャッタの第２幕２ｃ
の走行途中で発光が途切れ、得られた写真Ｆのシャッタ
走行方向の後半側にだけ光量不足のムラが生じることも
あるが、本実施例のように調光を行うことで、図７
（ａ）に示すように第２幕２ｃが走行完了するまでフラ
ッシュ発光を継続させるようにしているので、多少アン
ダー気味でも、光量ムラの発生を防止することができ
る。In the above, if the correction according to the voltage V M is not performed, as shown in FIG.
The light emission may be interrupted during traveling of the image F, and unevenness of insufficient light amount may occur only on the second half side of the obtained photograph F in the shutter traveling direction. However, by performing the light adjustment as in the present embodiment, FIG.
As shown in (a), since the flash emission is continued until the second curtain 2c has finished traveling, it is possible to prevent the occurrence of unevenness in the light amount, even if it is slightly underexposed.
【００３７】次に、テスト発光処理を図１０、図１１に
示すメインフローチャートを用いて説明する。Next, the test light emission process will be described with reference to the main flow charts shown in FIGS.
【００３８】先ず、テスト発光光度ＬＶＴＥＳＴが、被
写体距離が大である場合を配慮してフラッシュチューブ
１５１の最大光度ＬＶＭＡＸに設定される（＃２）。次
いで、メインコンデンサ１５３の電圧ＶMが検出され
（＃４）、電圧ＶMが２７０Ｖ以上かどうかが判別され
（＃６）、２７０Ｖ以上であれば、メインコンデンサ１
５３が本発光可能な残電荷を残していると判断して、フ
ラッシュ測光回路１１０にテスト発光の光度で設定し
（＃８，＃１０）、＃１４に進む。一方、電圧ＶMが２
７０Ｖ未満であれば、残電荷不足と判断してテスト発光
禁止フラグをセットして、＃１４に進む。First, the test luminous intensity LVTEST is set to the maximum luminous intensity LVMAX of the flash tube 151 in consideration of a large subject distance (# 2). Next, the voltage V M of the main capacitor 153 is detected (# 4), and it is determined whether or not the voltage V M is 270 V or higher (# 6).
When it is determined that 53 has remaining electric charge capable of main emission, the flash metering circuit 110 is set with the luminous intensity of test emission (# 8, # 10), and the process proceeds to # 14. On the other hand, the voltage V M is 2
If it is less than 70V, it is determined that the remaining charge is insufficient, the test light emission prohibition flag is set, and the process proceeds to # 14.
【００３９】＃１４では、信号ラインＦ１がローレベル
かどうかが検出され、ハイレベルであればローレベルに
なるまで待ち、ローレベルになったら、＃１６へ進む。
そして、テスト発光禁止フラグがセットされているかど
うかが判別され（＃１６）、セットされていなければ、
ＦＬＧＡＴＥ信号をローレベルにし、フラッシュ測光回
路１１０を測光可能状態にする（＃１８）。次いで、Ｃ
ＰＵ１００内の発光時間タイマがＴTにセットされてタ
イマスタートされる（＃２０）と同時に、信号ＴＲＩＧ
ＯＮのローパルスが出力されてテスト発光が開始される
（＃２２）。そして、発光時間タイマが所定時間ＴTを
経時すると（＃２４）、信号ＴＲＩＧＯＦＦのローパル
スを出力するとともに、ＦＬＧＡＴＥ信号をハイレベル
に戻して（＃２６）、テスト発光を終了する。一方、＃
１６で、テスト発光禁止フラグがセットされているとき
は、本発光禁止フラグをセットして（＃２８）、リター
ンする。At # 14, whether or not the signal line F1 is at the low level is detected. If it is at the high level, it waits until it becomes the low level, and when it becomes at the low level, the process proceeds to # 16.
Then, it is judged whether or not the test light emission prohibition flag is set (# 16), and if it is not set,
The FLGATE signal is set to the low level, and the flash metering circuit 110 is brought into a meterable state (# 18). Then C
At the same time when the light emission time timer in the PU 100 is set to T T and the timer is started (# 20), the signal TRIG
An ON low pulse is output and test light emission is started (# 22). Then, when the light emission time timer has passed the predetermined time T T (# 24), the low pulse of the signal TRIGOFF is output, the FLGATE signal is returned to the high level (# 26), and the test light emission is ended. on the other hand,#
If the test light emission prohibition flag is set at 16, the main light emission prohibition flag is set (# 28), and the process returns.
【００４０】次に、本発光処理を図１２に示すメインフ
ローチャートを用いて説明する。Next, the main light emission processing will be described with reference to the main flow chart shown in FIG.
【００４１】先ず、「発光光度・ＦＤＣ演算」処理が実
行されて（＃４０）、発光光度が演算されるとともに調
光完了信号ＦＤＣの設定が行われる。次いで、「メイン
コンデンサ電圧による光度補正」処理が実行されて（＃
４２）、補正された発光光度が得られる。First, the "luminous light intensity / FDC calculation" process is executed (# 40), the luminous intensity is calculated, and the dimming completion signal FDC is set. Then, the "luminance correction by main capacitor voltage" process is executed (#
42), the corrected luminous intensity is obtained.
【００４２】続いて、発光タイミング信号Ｘがオンされ
ると（＃４４）、本発光禁止フラグがセットされている
かどうかが判別され（＃４６）、セットされておれば、
そのままリターンする。Subsequently, when the light emission timing signal X is turned on (# 44), it is judged whether or not the main light emission prohibition flag is set (# 46), and if it is set,
It returns as it is.
【００４３】一方、本発光禁止フラグがセットされてい
なければ、本発光を行うべく以下の処理が実行される。
すなわち、先ず、ＦＬＧＡＴＥ信号がローレベルにされ
て測光可能状態にされる（＃４８）。次いで、本発光時
間ＦＬＡＴＴＩＭＥが３ms，５ms，７ms，１０msのいず
れかのＦＬＡＴＴＩＭＥの内から選択されて発光時間タ
イマに設定され（＃５０）、タイマスタートされる（＃
５２）と同時に、信号ＴＲＩＧＯＮのローパルスが出力
されて本発光が開始される（＃５４）。そして、発光時
間タイマが、設定された本発光時間ＦＬＡＴＴＩＭＥを
経時すると（＃５６）、信号ＴＲＩＧＯＦＦのローパル
スを出力するとともに、ＦＬＧＡＴＥ信号をハイレベル
に戻して（＃５８）、本発光を終了し、リターンする。On the other hand, if the main light emission prohibition flag is not set, the following processing is executed to perform the main light emission.
That is, first, the FLGATE signal is set to the low level to enable the photometry (# 48). Next, the main light emission time FLATTIME is selected from any of 3 ms, 5 ms, 7 ms, and 10 ms of FLATTIME, set as the light emission time timer (# 50), and the timer is started (#
52) At the same time, the low pulse of the signal TRIGON is output to start the main light emission (# 54). Then, when the light emission time timer elapses the set main light emission time FLATTIME (# 56), a low pulse of the signal TRIGOFF is output and the FLGATE signal is returned to the high level (# 58), and the main light emission is finished, To return.
【００４４】次に、上記＃４０の「発光光度・ＦＤＣ演
算」のサブルーチンについて図１３を用いて説明する。Next, the subroutine of "luminous luminous intensity / FDC calculation" of # 40 will be described with reference to FIG.
【００４５】先ず、本発光の発光光度ＬＶＦ（＝ＬＶＴ
ＥＳＴ＋ＬＶＣ）が求められる（＃７０）。但し、ＬＶ
Ｃは本発光の要求光度で、テスト発光光度ＬＶＴＥＳＴ
に対する相対値としてカメラ部２側で算出され、ＳＩデ
ータとして伝送されたものである。続いて、求められた
発光光度ＬＶＦとフラッシュ駆動回路１５０で制御可能
な最大光度ＬＶＭＡＸ及び最小光度ＬＶＭＩＮとの大小
が比較される（＃７２，＃７６）。発光光度ＬＶＦが最
大光度ＬＶＭＡＸ以上であれば、この最大光度ＬＶＭＡ
Ｘが発光光度ＬＶＦとして設定され（＃７４）、逆に、
発光光度ＬＶＦが最小光度ＬＶＭＩＮ以下であれば、こ
の最小光度ＬＶＭＩＮが発光光度ＬＶＦとして設定され
る（＃７８）。発光光度ＬＶＦが両光度の間であるとき
は（＃７２，＃７６で共にＮＯ）、＃７０で求められた
発光光度がそのまま採用され、次いでテスト発光で測光
ＡＥが正常に行われたかどうかを示すフラグＬＶＣＯＫ
が有効であるかどうかが判別される（＃８０）。フラグ
ＬＶＣＯＫが有効であれば、調光完了信号ＦＤＣとして
「ＯＫ」を示す信号が出力され（＃８２）、有効でなけ
れば、「ＮＧ」を示す信号が出力される（＃８４）。な
お、発光光度ＬＶＦが最大あるいは最小光度に設定され
た場合は（＃７４，＃７８）、調光完了信号ＦＤＣは、
一律に「ＮＧ」として出力される（＃８４）。First, the luminous intensity LVF (= LVT) of the main light emission.
EST + LVC) is required (# 70). However, LV
C is the required luminous intensity of the main emission, and the test luminous intensity LVTEST
Is calculated on the side of the camera unit 2 as a relative value to and transmitted as SI data. Then, the magnitude of the obtained luminous intensity LVF is compared with the maximum luminous intensity LVMAX and the minimum luminous intensity LVMIN which can be controlled by the flash drive circuit 150 (# 72, # 76). If the luminous intensity LVF is greater than or equal to the maximum luminous intensity LVMAX, this maximum luminous intensity LVMA
X is set as the luminous intensity LVF (# 74), and conversely,
If the luminous intensity LVF is less than or equal to the minimum luminous intensity LVMIN, this minimum luminous intensity LVMIN is set as the luminous luminous intensity LVF (# 78). When the luminous intensity LVF is between both luminous intensities (NO in both # 72 and # 76), the luminous intensity obtained in # 70 is adopted as it is, and then whether or not the photometric AE is normally performed by the test light emission is checked. Flag LVCOK
It is determined whether or not is valid (# 80). If the flag LVCOK is valid, a signal indicating "OK" is output as the dimming completion signal FDC (# 82), and if not valid, a signal indicating "NG" is output (# 84). When the luminous intensity LVF is set to the maximum or minimum luminous intensity (# 74, # 78), the dimming completion signal FDC is
It is uniformly output as "NG"(# 84).
【００４６】続いて、上記＃４２の「メインコンデンサ
電圧による光度補正」のサブルーチンについて図１４を
用いて説明する。Next, the subroutine of "luminance correction by main capacitor voltage" of # 42 will be described with reference to FIG.
【００４７】先ず、メインコンデンサ電圧ＶMの検出が
開始され、検出電圧ＶMがデジタル値に変換されて取り
込まれる（＃１００，＃１０２）。そして、この電圧Ｖ
Mが２５０Ｖ以下かどうかが判別され（＃１０４）、２
５０Ｖ以下であれば、発光禁止フラグをセットして（＃
１０６）、＃１４２に進む。電圧ＶMが２５０Ｖを越え
ていると、続いて２７０Ｖと大小比較される（＃１０
８）。そして、電圧ＶMが２５０Ｖ〜２７０Ｖの間であ
れば（＃１０８でＹＥＳ）、表２に示すテーブルに従っ
て、本発光時間ＦＬＡＴＴＩＭＥ１０ms，７ms，５msに
対して（＃１１０，＃１１４，＃１１８）、それぞれ最
大光度ＬＶＭＡＸの補正が行われる（＃１１２，＃１１
６，＃１２０）。なお、本発光時間ＦＬＡＴＴＩＭＥが
３msのときは、補正されることなく現最大光度ＬＶＭＡ
Ｘが採用される（＃１１８でＮＯ）。First, the detection of the main capacitor voltage V M is started, and the detection voltage V M is converted into a digital value and fetched (# 100, # 102). And this voltage V
It is determined whether M is 250 V or less (# 104), 2
If it is 50 V or less, the light emission prohibition flag is set (#
106) and proceeds to # 142. If the voltage V M exceeds 250 V, the magnitude is subsequently compared with 270 V (# 10
8). Then, if between the voltage V M of 250V~270V (YES in # 108), according to the table shown in Table 2, the emission time FLATTIME10ms, 7 ms, relative to 5 ms (# 110, # 114, # 118), The maximum luminous intensity LVMAX is corrected (# 112, # 11).
6, # 120). When the main light emission time FLATTIME is 3 ms, the current maximum luminous intensity LVMA is not corrected.
X is adopted (NO in # 118).
【００４８】また、電圧ＶMが２７０Ｖ〜２９０Ｖの間
であれば（＃１０８でＮＯ，＃１２２でＹＥＳ）、表２
に示すテーブルに従って、本発光時間ＦＬＡＴＴＩＭＥ
１０ms，７msに対して（＃１２４，＃１２８）、それぞ
れ最大光度ＬＶＭＡＸの補正が行われる（＃１２６，＃
１３０）。なお、本発光時間ＦＬＡＴＴＩＭＥが５ms，
３msのときは、補正されることなく現最大光度ＬＶＭＡ
Ｘが採用される（＃１２８でＮＯ）。If the voltage V M is between 270V and 290V (NO in # 108, YES in # 122), Table 2
According to the table shown in, the main light emission time FLATTIME
The maximum luminous intensity LVMAX is corrected for 10 ms and 7 ms (# 124, # 128) (# 126, #).
130). The main emission time FLATTIME is 5 ms,
At 3 ms, the current maximum luminous intensity LVMA without correction
X is adopted (NO in # 128).
【００４９】また、電圧ＶMが２９０Ｖ〜３１０Ｖの間
であれば（＃１２２でＮＯ，＃１３２でＹＥＳ）、表２
に示すテーブルに従って、本発光時間ＦＬＡＴＴＩＭＥ
１０msに対して（＃１３４）、最大光度ＬＶＭＡＸの補
正が行われる（＃１３６）。なお、本発光時間ＦＬＡＴ
ＴＩＭＥが７ms，５ms，３msのときは、補正されること
なく現最大光度ＬＶＭＡＸが採用される（＃１３４でＮ
Ｏ）。If the voltage V M is between 290 V and 310 V (NO in # 122, YES in # 132), Table 2
According to the table shown in, the main light emission time FLATTIME
For 10 ms (# 134), the maximum luminous intensity LVMAX is corrected (# 136). The main flash time FLAT
When TIME is 7 ms, 5 ms, or 3 ms, the current maximum luminous intensity LVMAX is adopted without correction (N in # 134).
O).
【００５０】そして、最大光度ＬＶＭＡＸの補正が終了
すると、＃１３８に進んで、上述の「発光光度・ＦＤＣ
演算」のサブルーチンで設定された本発光光度ＬＶＦと
最大光度ＬＶＭＡＸの大小が比較される。ＬＶＦ≦ＬＶ
ＭＡＸであれば、そのまま＃１４２で進み、逆に、ＬＶ
Ｆ＞ＬＶＭＡＸであれば、本発光光度ＬＶＦを最大光度
ＬＶＭＡＸに置き換えるとともに、調光完了信号ＦＤＣ
を「ＮＧ」に補正する。そして、得られた本発光光度Ｌ
ＶＦがＣＰＵ１００のＧＮ端子からＤ／Ａ加算回路１１
４に出力されて（＃１４２）、リターンする。Then, when the correction of the maximum luminous intensity LVMAX is completed, the routine proceeds to step # 138, where the above-mentioned "luminous luminous intensity / FDC" is performed.
The magnitude of the main luminous intensity LVF and the maximum luminous intensity LVMAX set in the "calculation" subroutine are compared. LVF ≦ LV
If it is MAX, proceed to # 142 as it is, and conversely, LV
If F> LVMAX, the main luminous intensity LVF is replaced with the maximum luminous intensity LVMAX, and the dimming completion signal FDC
Is corrected to “NG”. Then, the obtained main luminous intensity L
VF is from the GN terminal of the CPU 100 to the D / A addition circuit 11
It is output to 4 (# 142) and returns.
【００５１】[0051]
【発明の効果】以上説明したように、本発明によれば、
フラッシュのメインコンデンサ電圧を検出する電圧検出
手段と、テスト発光による測光データから本発光におけ
る発光光度を求める発光光度算出手段と、シャッタスピ
ードと幕速によって決まる発光時間と上記検出電圧とか
ら本発光の発光光度を補正する光度補正手段とを備え、
補正後の設定光度でフラッシュを均一発光させるように
したので、例えばフォーカルプレーンシャッタの走行途
中でメインコンデンサ電圧が低くなって発光が止まり、
撮影された写真に部分的な光量ムラが発生するというこ
とが確実に防止でき、これにより被写体を好適に再現
し、かつ見栄えの良好な写真を得ることができる。As described above, according to the present invention,
The voltage detection means for detecting the main capacitor voltage of the flash, the light emission intensity calculation means for obtaining the light emission intensity in the main light emission from the photometric data by the test light emission, the light emission time determined by the shutter speed and the curtain speed, and the detected voltage Equipped with luminous intensity correction means for correcting the luminous intensity,
Since the flash is made to emit light uniformly with the corrected setting light intensity, for example, the main capacitor voltage becomes low during the traveling of the focal plane shutter and the light emission stops,
It is possible to surely prevent partial unevenness of light amount from occurring in the photographed picture, which makes it possible to properly reproduce the subject and obtain a good-looking picture.
【図１】フラッシュ制御回路を示す回路図である。FIG. 1 is a circuit diagram showing a flash control circuit.
【図２】フラッシュ駆動回路を示す回路図である。FIG. 2 is a circuit diagram showing a flash drive circuit.
【図３】本発明に係るカメラのフラッシュシステムにお
けるフラッシュ部とカメラ部との接続関係を示す概略図
である。FIG. 3 is a schematic diagram showing a connection relationship between a flash unit and a camera unit in a flash system for a camera according to the present invention.
【図４】リプルについて説明する図で、（ａ）は光度が
高い場合、（ｂ）は光度が低い場合を示している。4A and 4B are diagrams illustrating ripples, where FIG. 4A shows a case where the luminous intensity is high, and FIG. 4B shows a case where the luminous intensity is low.
【図５】本発光時間ＦＬＡＴＴＩＭＥを説明する図であ
る。FIG. 5 is a diagram illustrating a main light emission time FLATTIME.
【図６】メインコンデンサ電圧ＶMと光度との関係を本
発光時間ＦＬＡＴＴＩＭＥをパラメータにして示した図
である。FIG. 6 is a diagram showing a relationship between a main capacitor voltage V M and luminous intensity with a main light emission time FLATTIME as a parameter.
【図７】本発光時間ＦＬＡＴＴＩＭＥとシャッタスピー
ドとの関係を示す図で、（ａ）は発光時間が好適な場
合、（ｂ）は発光が途中で途切れた場合を示している。7A and 7B are diagrams showing a relationship between a main light emission time FLATTIME and a shutter speed. FIG. 7A shows a case where the light emission time is suitable, and FIG. 7B shows a case where the light emission is interrupted halfway.
【図８】撮影準備動作開始から本発光終了までの動作に
おける各信号部のタイムチャートである。FIG. 8 is a time chart of each signal unit in the operation from the start of the shooting preparation operation to the end of main light emission.
【図９】図８におけるテスト発光から本発光終了までの
期間を拡大して示したタイムチャートである。9 is a time chart showing an enlarged period from the test light emission to the end of main light emission in FIG.
【図１０】テスト発光処理を示すフローチャートであ
る。FIG. 10 is a flowchart showing a test light emission process.
【図１１】テスト発光処理を示すメインフローチャート
である。FIG. 11 is a main flowchart showing a test light emission process.
【図１２】本発光処理を示すメインフローチャートであ
る。FIG. 12 is a main flowchart showing a main light emission process.
【図１３】「発光光度・ＦＤＣ演算」のサブルーチンで
ある。FIG. 13 is a subroutine of “emission luminous intensity / FDC calculation”.
【図１４】「メインコンデンサ電圧による光度補正」の
サブルーチンである。FIG. 14 is a subroutine of “luminance correction by main capacitor voltage”.
１ フラッシュ部 ２ カメラ部 Ｆ１〜Ｆ３ 信号ライン １００ マイコン １１０ フラッシュ測光回路 １１１ 受光素子 １１４ Ｄ／Ａ加算回路 １２１ 比較回路 １３０ 発光制御信号生成回路 １３１ ＲＳ−ＦＦ １５０ フラッシュ駆動回路 １５１ フラッシュチューブ １５３ メインコンデンサ Ｒ１，Ｒ２ メインコンデンサ電圧ＶM検出用分圧抵抗 ＥIN 電池1 flash part 2 camera part F1-F3 signal line 100 microcomputer 110 flash metering circuit 111 light receiving element 114 D / A addition circuit 121 comparison circuit 130 light emission control signal generation circuit 131 RS-FF 150 flash drive circuit 151 flash tube 153 main capacitor R1 , R2 Main capacitor voltage V M detection voltage dividing resistor E IN battery
Claims (1)
うになされたフラッシュシステムであって、設定された
光度で発光可能なフラッシュと、フラッシュ内部に設け
られたメインコンデンサの電圧を検出する電圧検出手段
と、テスト発光による測光データから本発光における発
光光度を求める発光光度算出手段と、シャッタスピード
と幕速によって決まる発光時間と、上記検出電圧とから
本発光の発光光度を補正する光度補正手段とを備えたこ
とを特徴とするカメラのフラッシュシステム。1. A flash system configured to perform a main flash after a test flash, wherein a flash capable of emitting light with a set luminous intensity and a voltage for detecting a voltage of a main capacitor provided inside the flash. Detecting means, luminous intensity calculating means for obtaining the luminous intensity in main emission from photometric data by test emission, luminous time determined by shutter speed and curtain speed, and luminous intensity correcting means for compensating the luminous intensity of main emission from the detected voltage. A flash system for a camera, which is equipped with and.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26347693A JP3385672B2 (en) | 1993-10-21 | 1993-10-21 | Camera flash system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26347693A JP3385672B2 (en) | 1993-10-21 | 1993-10-21 | Camera flash system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07120813A true JPH07120813A (en) | 1995-05-12 |
| JP3385672B2 JP3385672B2 (en) | 2003-03-10 |
Family
ID=17390044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26347693A Expired - Lifetime JP3385672B2 (en) | 1993-10-21 | 1993-10-21 | Camera flash system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3385672B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6778769B2 (en) | 2002-10-11 | 2004-08-17 | Fuji Photo Film Co., Ltd. | Camera |
| JP2005338257A (en) * | 2004-05-25 | 2005-12-08 | Nikon Corp | Flashing device |
-
1993
- 1993-10-21 JP JP26347693A patent/JP3385672B2/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6778769B2 (en) | 2002-10-11 | 2004-08-17 | Fuji Photo Film Co., Ltd. | Camera |
| JP2005338257A (en) * | 2004-05-25 | 2005-12-08 | Nikon Corp | Flashing device |
| JP4556489B2 (en) * | 2004-05-25 | 2010-10-06 | 株式会社ニコン | Flash device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3385672B2 (en) | 2003-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002131810A (en) | Electronic flashing device and camera | |
| JP3695380B2 (en) | camera | |
| JP2003202617A (en) | Capacitor charging device and stroboscope charging device for camera | |
| EP1341376A2 (en) | Camera | |
| JPH07120813A (en) | Flash system for camera | |
| JP3139067B2 (en) | Auto focus camera | |
| JP2001174884A (en) | Stroboscopic photographing device | |
| JPH0961913A (en) | Camera system | |
| JP2001215574A (en) | Flash light emission device | |
| JPH09211576A (en) | Electronic flashing device | |
| JP3044144B2 (en) | camera | |
| JP3050655B2 (en) | Camera with red eye reduction function | |
| JPH0961896A (en) | Stroboscopic device for camera | |
| JPH11119304A (en) | Camera system | |
| JP2829918B2 (en) | Flash photography system for image signal recorder | |
| KR100706116B1 (en) | strobo device capable of adjusting the intensity of radiation | |
| JPH09197498A (en) | Camera | |
| JP3014807B2 (en) | Camera battery check circuit | |
| JPH1187081A (en) | Strobe power source control device | |
| JPH07287278A (en) | Electric flashing device | |
| JP3093324B2 (en) | Slave flash | |
| JP2967768B2 (en) | Single-lens reflex camera | |
| JPH07128713A (en) | Electronic flash device | |
| JP2001154245A (en) | Automatic focusing camera | |
| JP2003207827A (en) | Stroboscope |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090110 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100110 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100110 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110110 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120110 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130110 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |