JPH07120403B2 - Ｉｃカード - Google Patents
ＩｃカードInfo
- Publication number
- JPH07120403B2 JPH07120403B2 JP3042916A JP4291691A JPH07120403B2 JP H07120403 B2 JPH07120403 B2 JP H07120403B2 JP 3042916 A JP3042916 A JP 3042916A JP 4291691 A JP4291691 A JP 4291691A JP H07120403 B2 JPH07120403 B2 JP H07120403B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- electromagnetic coil
- memory
- voltage
- card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明はＩＣカード（ＬＳＩカー
ドともいう）に関する。
ドともいう）に関する。
【０００２】
【従来の技術】従来、ＩＣカードのメモリには例えばＳ
ＲＡＭやＥＰＲＯＭ（電気的に消去可能なＰＲＯＭ）が
使用されている。ただ、ＳＲＡＭについては、バッテリ
ーのバックアップが必要である一方、ＥＥＰＲＯＭにつ
いては書き込み時間が比較的遅いだけでなく、周辺回路
が複雑となりコスト高になるという欠点がある。これに
対して最近開発されたフラッシュメモリはこれらの欠点
がないので、ＩＣカードのメモリとして最適であると言
える。
ＲＡＭやＥＰＲＯＭ（電気的に消去可能なＰＲＯＭ）が
使用されている。ただ、ＳＲＡＭについては、バッテリ
ーのバックアップが必要である一方、ＥＥＰＲＯＭにつ
いては書き込み時間が比較的遅いだけでなく、周辺回路
が複雑となりコスト高になるという欠点がある。これに
対して最近開発されたフラッシュメモリはこれらの欠点
がないので、ＩＣカードのメモリとして最適であると言
える。
【０００３】もっとも、１電源タイプのフラッシュメモ
リでは、書き込み時にデータが誤って書き変えられるお
それがあり、ＩＣカードの信頼性を重視する観点から、
２電源タイプのフラッシュメモリを使用することが必要
となる。例えば、直流５Ｖ／１２Ｖの２電源タイプのフ
ラッシュメモリでは、読み出し時には直流５Ｖの電源供
給だけで良いが、書き込み時には直流５Ｖとは別に直流
１２Ｖの電源供給を行うようにすることが必要となる。
リでは、書き込み時にデータが誤って書き変えられるお
それがあり、ＩＣカードの信頼性を重視する観点から、
２電源タイプのフラッシュメモリを使用することが必要
となる。例えば、直流５Ｖ／１２Ｖの２電源タイプのフ
ラッシュメモリでは、読み出し時には直流５Ｖの電源供
給だけで良いが、書き込み時には直流５Ｖとは別に直流
１２Ｖの電源供給を行うようにすることが必要となる。
【０００４】
【発明が解決しようとする課題】しかしながら、２種類
の直流電圧を電源として供給することが必要なメモリを
ＩＣカードに使用するには、電源回路等を一つ追加せね
ばならず、ＩＣカードについては勿論のこと、ＩＣカー
ド読取書込装置に対しても大幅な設計変更を行うことが
必要で、コストの面から大きな問題となる。
の直流電圧を電源として供給することが必要なメモリを
ＩＣカードに使用するには、電源回路等を一つ追加せね
ばならず、ＩＣカードについては勿論のこと、ＩＣカー
ド読取書込装置に対しても大幅な設計変更を行うことが
必要で、コストの面から大きな問題となる。
【０００５】本発明は上記した背景の下で創作されたも
ので、２種類の電圧を電源供給することが必要なメモリ
を使用したとしても、大幅な設計変更を行う必要がな
く、低コスト化を図ることができるＩＣカードを提供す
ることを目的としている。
ので、２種類の電圧を電源供給することが必要なメモリ
を使用したとしても、大幅な設計変更を行う必要がな
く、低コスト化を図ることができるＩＣカードを提供す
ることを目的としている。
【０００６】
【課題を解決するための手段】本発明に係るＩＣカード
による場合、読み出し時には第１直流電圧の電源供給だ
けで良いが、書き込み時には第１直流電圧とは別に第２
直流電圧の電源供給が行われることが必要なメモリと、
ＩＣカード読取書込装置から交流電力を受け取る第１電
磁コイルと、前記メモリから読み出した内容を前記装置
に送り出す第２電磁コイルと、前記メモリに書き込む内
容を前記装置から受け取る第３電磁コイルと、前記メモ
リの書き込み／読み出しのモード切り換えを行うための
切換指令信号を前記装置から受け取る第４電磁コイルと
を備える基本構成となっており、第１電磁コイルの出力
に接続されており第１直流電圧を生成する第１整流回路
と、第１電磁コイルと重ねように配設された第５電磁コ
イルと、第５電磁コイルの出力に接続されており第２直
流電圧を生成する第２整流回路と、第２整流回路の出力
と前記メモリとの間に接続されており第２直流電圧の前
記メモリへの通電、非通電を切り換えるスイッチ回路
と、前記メモリの書き込み時に第２直流電圧を電源供給
させるべく、前記切換指令信号に基づいて前記スイッチ
回路を制御する論理回路とを具備したことを特徴として
いる。また、第４電磁コイルの代わりに、第３電磁コイ
ルを通じて切換指令信号を受け取るようにしても良く、
メモリとしてフラッシュメモリを用いるようにしても良
い。
による場合、読み出し時には第１直流電圧の電源供給だ
けで良いが、書き込み時には第１直流電圧とは別に第２
直流電圧の電源供給が行われることが必要なメモリと、
ＩＣカード読取書込装置から交流電力を受け取る第１電
磁コイルと、前記メモリから読み出した内容を前記装置
に送り出す第２電磁コイルと、前記メモリに書き込む内
容を前記装置から受け取る第３電磁コイルと、前記メモ
リの書き込み／読み出しのモード切り換えを行うための
切換指令信号を前記装置から受け取る第４電磁コイルと
を備える基本構成となっており、第１電磁コイルの出力
に接続されており第１直流電圧を生成する第１整流回路
と、第１電磁コイルと重ねように配設された第５電磁コ
イルと、第５電磁コイルの出力に接続されており第２直
流電圧を生成する第２整流回路と、第２整流回路の出力
と前記メモリとの間に接続されており第２直流電圧の前
記メモリへの通電、非通電を切り換えるスイッチ回路
と、前記メモリの書き込み時に第２直流電圧を電源供給
させるべく、前記切換指令信号に基づいて前記スイッチ
回路を制御する論理回路とを具備したことを特徴として
いる。また、第４電磁コイルの代わりに、第３電磁コイ
ルを通じて切換指令信号を受け取るようにしても良く、
メモリとしてフラッシュメモリを用いるようにしても良
い。
【０００７】
【実施例】以下、図１〜９を参照して本発明の実施例を
説明する。図１はＩＣカードの概略回路図、図２はスイ
ッチ回路の回路図、図３はＩＣカードの部分断面図、図
４はＩＣカードの一部透視平面図、図５は直流５ボルト
電源用電磁コイルの説明図、図６は直流１２ボルト電源
用電磁コイルの説明図、図７は論理回路を説明するため
の回路図、図８は回路動作を説明するためのタイミング
チャート（横軸は時間、縦軸は各信号線の信号の状況を
示す）、図９はデータ変換回路、モード切換信号回路等
を説明し、併せて論理回路の変形例を説明するための回
路図である。
説明する。図１はＩＣカードの概略回路図、図２はスイ
ッチ回路の回路図、図３はＩＣカードの部分断面図、図
４はＩＣカードの一部透視平面図、図５は直流５ボルト
電源用電磁コイルの説明図、図６は直流１２ボルト電源
用電磁コイルの説明図、図７は論理回路を説明するため
の回路図、図８は回路動作を説明するためのタイミング
チャート（横軸は時間、縦軸は各信号線の信号の状況を
示す）、図９はデータ変換回路、モード切換信号回路等
を説明し、併せて論理回路の変形例を説明するための回
路図である。
【０００８】ここで例を掲げて説明するＩＣカード１０
０は、図４に示すような外形となっており、その内部に
は図１に示す回路が内蔵されている。図３にその一部が
示されているＩＣカード読取書込装置（以下単に読取書
込装置ともいう）６００にＩＣカード１００をセットす
ると、ＩＣカード１００に対して、入出力信号だけでな
く、内蔵されたメモリ４００や論理回路３００等を動作
させるに必要な電力が非接触で伝達されるような基本構
成となっている。
０は、図４に示すような外形となっており、その内部に
は図１に示す回路が内蔵されている。図３にその一部が
示されているＩＣカード読取書込装置（以下単に読取書
込装置ともいう）６００にＩＣカード１００をセットす
ると、ＩＣカード１００に対して、入出力信号だけでな
く、内蔵されたメモリ４００や論理回路３００等を動作
させるに必要な電力が非接触で伝達されるような基本構
成となっている。
【０００９】ＩＣカード１００は、読取書込装置６００
に設けた交流電源供給用電磁コイル６から放射出力され
た高周波の交流電力を受け取る電磁コイル１（第１電磁
コイルに相当する）と、メモリ４００の記憶内容を読取
書込装置６００に送り出す電磁コイル２（第２電磁コイ
ルに相当する）と、メモリ４００に書き込むデータを読
取書込装置６００から受け取る電磁コイル３（第３電磁
コイルに相当する）と、メモリ４００の書き込み／読み
出しのモードを切り換えるための切換指令信号を読取書
込装置６００から受け取る電磁コイル４（第４電磁コイ
ルに相当する）と、図３に示すように、電磁コイル１に
重なるように配設された電磁コイル５（第５電磁コイル
に相当する）を備えている。
に設けた交流電源供給用電磁コイル６から放射出力され
た高周波の交流電力を受け取る電磁コイル１（第１電磁
コイルに相当する）と、メモリ４００の記憶内容を読取
書込装置６００に送り出す電磁コイル２（第２電磁コイ
ルに相当する）と、メモリ４００に書き込むデータを読
取書込装置６００から受け取る電磁コイル３（第３電磁
コイルに相当する）と、メモリ４００の書き込み／読み
出しのモードを切り換えるための切換指令信号を読取書
込装置６００から受け取る電磁コイル４（第４電磁コイ
ルに相当する）と、図３に示すように、電磁コイル１に
重なるように配設された電磁コイル５（第５電磁コイル
に相当する）を備えている。
【００１０】メモリ４００は２電源タイプのフラッシュ
メモリであって、データが読み取られるときには直流５
ボルト（第１直流電圧に相当する）の電源供給を、ま
た、書き込まれるときには直流５ボルトとは別に直流１
２ボルト（第２直流電圧に相当する）の電源供給を受け
ることを必要である。
メモリであって、データが読み取られるときには直流５
ボルト（第１直流電圧に相当する）の電源供給を、ま
た、書き込まれるときには直流５ボルトとは別に直流１
２ボルト（第２直流電圧に相当する）の電源供給を受け
ることを必要である。
【００１１】ＩＣカード１００は、図１に示すように電
磁コイル１に接続されて直流５ボルトを出力する整流回
路１０（第１整流回路に相当する）と、電磁コイル５に
接続されて直流１２ボルトを出力する整流回路１６（第
２整流回路に相当する）と、整流回路１６とメモリ４０
０との間に設けられ、直流１２ボルトのメモリ４００へ
の通電、非通電の切り換えを行うスイッチ回路２００
と、メモリ４００の書き込み時に直流１２ボルトを電源
供給させるべく、スイッチ回路２００の切り換えを制御
する論理回路３００とを備えている。
磁コイル１に接続されて直流５ボルトを出力する整流回
路１０（第１整流回路に相当する）と、電磁コイル５に
接続されて直流１２ボルトを出力する整流回路１６（第
２整流回路に相当する）と、整流回路１６とメモリ４０
０との間に設けられ、直流１２ボルトのメモリ４００へ
の通電、非通電の切り換えを行うスイッチ回路２００
と、メモリ４００の書き込み時に直流１２ボルトを電源
供給させるべく、スイッチ回路２００の切り換えを制御
する論理回路３００とを備えている。
【００１２】以下、各部を詳細に説明する。電磁コイル
１は、図３と図５に示すように、絶縁性の基板１０１の
上面および下面にそれぞれ中心に向かって反対の方向に
巻回されたスパイラル状の部分コイル１ａおよび１ｂか
らなっている。部分コイル１ａと１ｂは直列に接続され
ており、部分コイル１ａおよび１ｂのそれぞれの一端
（外側端部）は、配線１ｆおよび１ｇを経て整流回路１
０に接続されている。また、部分コイル１ａと１ｂの他
端（内側端部）１ｃ、１ｅ同士は、基板１０１に設けた
図示しないスルーホールに形成した導体１ｄによって接
続されている。そして、基板１０１および電磁コイル１
の表面にはレジスト１０３が塗布されており、基板１０
１の下面側のレジスト１０３の表面は合成樹脂性のカバ
ー１０４で覆われている。
１は、図３と図５に示すように、絶縁性の基板１０１の
上面および下面にそれぞれ中心に向かって反対の方向に
巻回されたスパイラル状の部分コイル１ａおよび１ｂか
らなっている。部分コイル１ａと１ｂは直列に接続され
ており、部分コイル１ａおよび１ｂのそれぞれの一端
（外側端部）は、配線１ｆおよび１ｇを経て整流回路１
０に接続されている。また、部分コイル１ａと１ｂの他
端（内側端部）１ｃ、１ｅ同士は、基板１０１に設けた
図示しないスルーホールに形成した導体１ｄによって接
続されている。そして、基板１０１および電磁コイル１
の表面にはレジスト１０３が塗布されており、基板１０
１の下面側のレジスト１０３の表面は合成樹脂性のカバ
ー１０４で覆われている。
【００１３】電磁コイル５は、図３と図６に示すよう
に、絶縁性の基板１０２の上面および下面にそれぞれ中
心に向かって反対の方向に巻回されたスパイラル状の部
分コイル５ａおよび５ｂからなっている。部分コイル５
ａと５ｂは直列に接続されており、部分コイル５ａおよ
び５ｂのそれぞれの一端（外側端部）は、配線５ｆおよ
び５ｇを経て整流回路１６に接続されている。また、部
分コイル５ａと５ｂの他端（内側端部）５ｃ、５ｅ同士
は、基板１０２に設けた図示しないスルーホールに形成
した導体５ｄによって接続されている。そして、基板１
０２および電磁コイル５の表面にはレジスト１０３が塗
布されている。
に、絶縁性の基板１０２の上面および下面にそれぞれ中
心に向かって反対の方向に巻回されたスパイラル状の部
分コイル５ａおよび５ｂからなっている。部分コイル５
ａと５ｂは直列に接続されており、部分コイル５ａおよ
び５ｂのそれぞれの一端（外側端部）は、配線５ｆおよ
び５ｇを経て整流回路１６に接続されている。また、部
分コイル５ａと５ｂの他端（内側端部）５ｃ、５ｅ同士
は、基板１０２に設けた図示しないスルーホールに形成
した導体５ｄによって接続されている。そして、基板１
０２および電磁コイル５の表面にはレジスト１０３が塗
布されている。
【００１４】電磁コイル５が電磁コイル１に対向し且つ
重なるように基板１０２は基板１０１の上に載置されて
おり、基板１０１の上側のレジスト１０３と、基板１０
２の周辺のレジスト１０３とが前記カバー１０４で覆わ
れている。
重なるように基板１０２は基板１０１の上に載置されて
おり、基板１０１の上側のレジスト１０３と、基板１０
２の周辺のレジスト１０３とが前記カバー１０４で覆わ
れている。
【００１５】なお、読取書込装置６００には、電磁コイ
ル１に対向するように配設される交流電源供給用の電磁
コイル６が設けられている。基板６０１の両面に形成し
た電磁コイル６は、電磁コイル１と同様な構造であっ
て、基板６０１と電磁コイル６の両側の表面には、レジ
スト１０３が塗布され、レジスト１０３の上に前記カバ
ー１０４と同様なカバー６０４が設けられている。電磁
コイル２、３および４は電磁コイル１と類似した構造と
なっている。
ル１に対向するように配設される交流電源供給用の電磁
コイル６が設けられている。基板６０１の両面に形成し
た電磁コイル６は、電磁コイル１と同様な構造であっ
て、基板６０１と電磁コイル６の両側の表面には、レジ
スト１０３が塗布され、レジスト１０３の上に前記カバ
ー１０４と同様なカバー６０４が設けられている。電磁
コイル２、３および４は電磁コイル１と類似した構造と
なっている。
【００１６】整流回路１０は、図１に示すように４個の
ダイオード１１と１個のコンデンサ１２と１個のツェナ
ーダイオード１３とからなり、整流回路１０の出力は、
配線１４を介して論理回路３００の直流５ボルト用の電
源端子ＤＣ５Ｖに、また、配線１５を介してメモリ４０
０の直流５ボルト用の電源端子ＶＣＣに接続されてい
る。
ダイオード１１と１個のコンデンサ１２と１個のツェナ
ーダイオード１３とからなり、整流回路１０の出力は、
配線１４を介して論理回路３００の直流５ボルト用の電
源端子ＤＣ５Ｖに、また、配線１５を介してメモリ４０
０の直流５ボルト用の電源端子ＶＣＣに接続されてい
る。
【００１７】整流回路１６は、２個のダイオード１６と
２個のコンデンサ１８と１個のツェナーダイオード１９
とからなる倍電圧整流回路であって、この回路の出力
は、配線２０を介してスイッチ回路２００に接続されて
いる。スイッチ回路２００の出力は、配線２１を介して
メモリ４００の直流１２ボルト用の電源端子ＶＰＰに接
続されている。
２個のコンデンサ１８と１個のツェナーダイオード１９
とからなる倍電圧整流回路であって、この回路の出力
は、配線２０を介してスイッチ回路２００に接続されて
いる。スイッチ回路２００の出力は、配線２１を介して
メモリ４００の直流１２ボルト用の電源端子ＶＰＰに接
続されている。
【００１８】スイッチ回路２００は、図２に示すよう
に、ＰＮＰトランジスタ２２と、このトランジスタ２２
のベースに抵抗Ｒ２を介してコレクタが接続されたＮＰ
Ｎトランジスタ２３とを備えている。Ｒ１、Ｒ３は、そ
れぞれ、トランジスタ２２、２３のベース、エミッタ間
に接続された抵抗である。トランジスタ２２のエミッタ
およびコレクタには、配線２０および２１が接続されて
おり、トランジスタ２３のベースおよびエミッタには、
論理回路３００から導入された信号線（Ｈ）およびアー
スＧＮＤに接続されている。
に、ＰＮＰトランジスタ２２と、このトランジスタ２２
のベースに抵抗Ｒ２を介してコレクタが接続されたＮＰ
Ｎトランジスタ２３とを備えている。Ｒ１、Ｒ３は、そ
れぞれ、トランジスタ２２、２３のベース、エミッタ間
に接続された抵抗である。トランジスタ２２のエミッタ
およびコレクタには、配線２０および２１が接続されて
おり、トランジスタ２３のベースおよびエミッタには、
論理回路３００から導入された信号線（Ｈ）およびアー
スＧＮＤに接続されている。
【００１９】電磁コイル２および３には、図７に示すよ
うにデータ変換回路５０を介してメモリ４０が接続され
ている。データ変換回路５０は、図９中に示されている
ように、メモリ４００から読み出された８ビットのデー
タをシリアルに変換するとともに信号線（ＤＡ）を介し
て電磁コイル２に送り出す並直変換器５１と、電磁コイ
ル３が読取書込装置６００から受け取ったシリアルのデ
ータをパラレルに変換するとともに信号線（ＤＡ）を介
してメモリ４００に出力する直並変換器５２を備えてい
る。
うにデータ変換回路５０を介してメモリ４０が接続され
ている。データ変換回路５０は、図９中に示されている
ように、メモリ４００から読み出された８ビットのデー
タをシリアルに変換するとともに信号線（ＤＡ）を介し
て電磁コイル２に送り出す並直変換器５１と、電磁コイ
ル３が読取書込装置６００から受け取ったシリアルのデ
ータをパラレルに変換するとともに信号線（ＤＡ）を介
してメモリ４００に出力する直並変換器５２を備えてい
る。
【００２０】電磁コイル１には整流回路１０が接続され
ていることについては上述したが、これ以外に図９に示
されているようにタイミングパルス発生回路７０が接続
されている。タイミングパルス発生回路７０は、電磁コ
イル１から受け取った高周波に基づいて、これに同期し
た又はこれと所定の関係の周波数のライトタイミングパ
ルスＷＴＭおよびリードタイミングパルスＲＴＭを発生
するようになっている。ライトタイミングパルスＷＴＭ
はメモリ４００の書き込みのタイミングをその立ち上が
りで示すパルスである一方、リードタイミングパルスＲ
ＴＭはメモリ４００の読み取りをタイミングをその立ち
上がりで示すパルスである。
ていることについては上述したが、これ以外に図９に示
されているようにタイミングパルス発生回路７０が接続
されている。タイミングパルス発生回路７０は、電磁コ
イル１から受け取った高周波に基づいて、これに同期し
た又はこれと所定の関係の周波数のライトタイミングパ
ルスＷＴＭおよびリードタイミングパルスＲＴＭを発生
するようになっている。ライトタイミングパルスＷＴＭ
はメモリ４００の書き込みのタイミングをその立ち上が
りで示すパルスである一方、リードタイミングパルスＲ
ＴＭはメモリ４００の読み取りをタイミングをその立ち
上がりで示すパルスである。
【００２１】電磁コイル４には図７に示すようにモード
切換信号回路６０が接続されている。モード切換信号回
路６０は、読取書込装置６００から電磁コイル４を通じ
て受け取った８ビットシリアルの切換指令信号に基づい
てメモリ４００へのデータの書き込み可を示すＷＥ（ラ
イトイネーブル）信号及びメモリ４００が選択されたこ
とを示すＣＳ（チップセレクト）信号を生成するように
なっている。具体的には図９に示すような構成となって
いる。
切換信号回路６０が接続されている。モード切換信号回
路６０は、読取書込装置６００から電磁コイル４を通じ
て受け取った８ビットシリアルの切換指令信号に基づい
てメモリ４００へのデータの書き込み可を示すＷＥ（ラ
イトイネーブル）信号及びメモリ４００が選択されたこ
とを示すＣＳ（チップセレクト）信号を生成するように
なっている。具体的には図９に示すような構成となって
いる。
【００２２】モード切換信号回路６０は、切換指令信号
をパラレルに変換するとともに８ビットパラレルのモー
ド切換指令信号として出力する直並変換器６１と、モー
ド切換指令信号と予め記録された基準信号（ここでは４
１（Ｈ）とする）とを比較する比較器６２と、比較器６
２の出力信号とライトタイミングパルスＷＴＭとが入力
されておりＷＥ信号を出力するＮＡＮＤ回路６３と、Ｗ
Ｅ信号とリードタイミングパルスＲＴＭとが入力されて
おりＣＳ信号を出力するＣＳパルス発生器６４を備えて
いる。
をパラレルに変換するとともに８ビットパラレルのモー
ド切換指令信号として出力する直並変換器６１と、モー
ド切換指令信号と予め記録された基準信号（ここでは４
１（Ｈ）とする）とを比較する比較器６２と、比較器６
２の出力信号とライトタイミングパルスＷＴＭとが入力
されておりＷＥ信号を出力するＮＡＮＤ回路６３と、Ｗ
Ｅ信号とリードタイミングパルスＲＴＭとが入力されて
おりＣＳ信号を出力するＣＳパルス発生器６４を備えて
いる。
【００２３】即ち、直並変換器６１から信号線（Ｍ）を
介して入力されたモード切換指令信号が４１（Ｈ）であ
れば、ライトタイミングパルスＷＴＭが立ち上がるタイ
ミングで、ＬアクティブのＷＥ信号がＮＡＮＤ回路６３
から出力される。このときＬアクティブのＣＳ信号がＣ
Ｓパルス発生器６４から出力される。またリードタイミ
ングパルスＲＴＭが立ち上がるタイミングでもＬアクテ
ィブのＣＳ信号が同様に出力される。
介して入力されたモード切換指令信号が４１（Ｈ）であ
れば、ライトタイミングパルスＷＴＭが立ち上がるタイ
ミングで、ＬアクティブのＷＥ信号がＮＡＮＤ回路６３
から出力される。このときＬアクティブのＣＳ信号がＣ
Ｓパルス発生器６４から出力される。またリードタイミ
ングパルスＲＴＭが立ち上がるタイミングでもＬアクテ
ィブのＣＳ信号が同様に出力される。
【００２４】論理回路３００は、図７に示すようにＮＡ
ＮＤ回路４１、４２、４３、Ｄ型フリップフロップ回路
（以下単にＦ／Ｆ回路という）３１、３２、ＮＰＮトラ
ンジスタ３４、インバータ回路３５、抵抗Ｒ４、Ｒ５、
Ｒ６とを備えている。なお、トランジスタ３４はエミッ
タ接地されている。
ＮＤ回路４１、４２、４３、Ｄ型フリップフロップ回路
（以下単にＦ／Ｆ回路という）３１、３２、ＮＰＮトラ
ンジスタ３４、インバータ回路３５、抵抗Ｒ４、Ｒ５、
Ｒ６とを備えている。なお、トランジスタ３４はエミッ
タ接地されている。
【００２５】ＮＡＮＤ回路４１、４２の入力端子４１
１、４２１には、モード切換信号回路６０が信号線
（Ａ）、（Ｌ）を介して接続されており、ＮＡＮＤ回路
４１、４２の入力端子４１２、４２２は、Ｆ／Ｆ回路３
１の出力端子ＸＱが接続されている。ＮＡＮＤ回路４
１、４２の出力端子４１３、４２３には、信号線
（Ｊ）、（Ｋ）を介してメモリ４００のライトイネーブ
ル端子ｗｅ、チップセレクト端子ｃｓが接続されてい
る。ＮＡＮＤ回路４３の入力端子４３１は、信号線
（Ｅ）を介してＦ／Ｆ回路３１の出力端子Ｑが、入力端
子４３２は、信号線（Ａ）が接続されている。ＮＡＮＤ
回路４３の出力端子４３３は信号線（Ｆ）を介してＦ／
Ｆ回路３１、３２の端子ＣＫに接続されている。
１、４２１には、モード切換信号回路６０が信号線
（Ａ）、（Ｌ）を介して接続されており、ＮＡＮＤ回路
４１、４２の入力端子４１２、４２２は、Ｆ／Ｆ回路３
１の出力端子ＸＱが接続されている。ＮＡＮＤ回路４
１、４２の出力端子４１３、４２３には、信号線
（Ｊ）、（Ｋ）を介してメモリ４００のライトイネーブ
ル端子ｗｅ、チップセレクト端子ｃｓが接続されてい
る。ＮＡＮＤ回路４３の入力端子４３１は、信号線
（Ｅ）を介してＦ／Ｆ回路３１の出力端子Ｑが、入力端
子４３２は、信号線（Ａ）が接続されている。ＮＡＮＤ
回路４３の出力端子４３３は信号線（Ｆ）を介してＦ／
Ｆ回路３１、３２の端子ＣＫに接続されている。
【００２６】Ｆ／Ｆ回路３１の端子Ｄには電源端子ＤＣ
５Ｖが接続されており、Ｆ／Ｆ回路３２の端子Ｄには、
信号線（ＤＡ）のうちの特定のビットである信号線
（Ｄ）が接続されている。トランジスタ３４のコレクタ
に接続されたインバータ回路３５の出力は、信号線
（Ｃ）を介してＦ／Ｆ回路３１、３２のリセット端子Ｒ
に接続されている。そしてＦ／Ｆ回路３２の出力端子Ｑ
は、信号線（Ｈ）を介してスイッチ回路２００内のトラ
ンジスタ２３のベースに接続されている。なお、整流回
路１０、１６、スイッチ回路２００、論理回路３００、
メモリ４００、データ変換回路５０およびモード切換信
号回路６０は、図４に示す電子回路５００の中に設けら
れている。
５Ｖが接続されており、Ｆ／Ｆ回路３２の端子Ｄには、
信号線（ＤＡ）のうちの特定のビットである信号線
（Ｄ）が接続されている。トランジスタ３４のコレクタ
に接続されたインバータ回路３５の出力は、信号線
（Ｃ）を介してＦ／Ｆ回路３１、３２のリセット端子Ｒ
に接続されている。そしてＦ／Ｆ回路３２の出力端子Ｑ
は、信号線（Ｈ）を介してスイッチ回路２００内のトラ
ンジスタ２３のベースに接続されている。なお、整流回
路１０、１６、スイッチ回路２００、論理回路３００、
メモリ４００、データ変換回路５０およびモード切換信
号回路６０は、図４に示す電子回路５００の中に設けら
れている。
【００２７】次に、上記のように構成されたＩＣカード
１００の動作について説明する。読取書込装置６００の
電磁コイル６に所定の大きさの交流電圧を通電すると、
ＩＣカード１００の電磁コイル１に約６ボルトの交流電
圧が発生し、整流回路１０の出力が図８に示すように直
流５ボルトに立ち上がる。この直流５ボルトは配線１
４、１５を介して論理回路３００、メモリ４００に給電
される。と同時に、電磁コイル５にも約６ボルトの交流
電圧が発生し、整流回路１６の出力が直流１２ボルトと
なり、この直流１２ボルトはスイッチ回路２００に出力
される。
１００の動作について説明する。読取書込装置６００の
電磁コイル６に所定の大きさの交流電圧を通電すると、
ＩＣカード１００の電磁コイル１に約６ボルトの交流電
圧が発生し、整流回路１０の出力が図８に示すように直
流５ボルトに立ち上がる。この直流５ボルトは配線１
４、１５を介して論理回路３００、メモリ４００に給電
される。と同時に、電磁コイル５にも約６ボルトの交流
電圧が発生し、整流回路１６の出力が直流１２ボルトと
なり、この直流１２ボルトはスイッチ回路２００に出力
される。
【００２８】論理回路３００に直流５ボルトが給電され
た直後では、トランジスタ３４はオフ状態である。この
とき信号線（Ｂ）はＨレベルであるので、インバータ３
５の出力はＬレベルとなり、その結果、Ｆ／Ｆ回路３
１、３２がリセットされる。Ｆ／Ｆ回路３１の出力端子
ＸＱ（信号線（Ｇ））はＨレベルとなる。この状態で
は、ＮＡＮＤ回路４１が閉状態であるので、メモリ４０
０は動作することはない。一方、Ｆ／Ｆ回路３２の出力
端子Ｑ（信号線（Ｈ））はＬレベルであるから、スイッ
チ回路２００が閉状態となり、メモリ４００には直流１
２ボルトが給電されない。
た直後では、トランジスタ３４はオフ状態である。この
とき信号線（Ｂ）はＨレベルであるので、インバータ３
５の出力はＬレベルとなり、その結果、Ｆ／Ｆ回路３
１、３２がリセットされる。Ｆ／Ｆ回路３１の出力端子
ＸＱ（信号線（Ｇ））はＨレベルとなる。この状態で
は、ＮＡＮＤ回路４１が閉状態であるので、メモリ４０
０は動作することはない。一方、Ｆ／Ｆ回路３２の出力
端子Ｑ（信号線（Ｈ））はＬレベルであるから、スイッ
チ回路２００が閉状態となり、メモリ４００には直流１
２ボルトが給電されない。
【００２９】なお、論理回路３００に給電される電圧が
直流５ボルトにまで達する途中で、トランジスタ３４の
ベース電流が流れて、トランジスタ３４がターンオンす
ると、信号線（Ｂ）がＨレベルからＬレベルに変化し、
インバータ３５の出力もＬレベルからＨレベルに変化す
る。このときＦ／Ｆ回路３１、３２のリセットは解除さ
れるものの、Ｆ／Ｆ回路３１、３２の出力はそのまま維
持される。
直流５ボルトにまで達する途中で、トランジスタ３４の
ベース電流が流れて、トランジスタ３４がターンオンす
ると、信号線（Ｂ）がＨレベルからＬレベルに変化し、
インバータ３５の出力もＬレベルからＨレベルに変化す
る。このときＦ／Ｆ回路３１、３２のリセットは解除さ
れるものの、Ｆ／Ｆ回路３１、３２の出力はそのまま維
持される。
【００３０】その後、読取書装置置６００から切換指令
信号が受け取られると、直並変換器６１によりモード切
換指令信号に変換され、これが４１（Ｈ）であれば、比
較回路６２の出力がＨレベルとなる。そしてライトタイ
ミングパルスＷＴＭがアクティブとなったタイミング
で、ＷＥ信号及びＣＳ信号がＬアクティブとなる。即
ち、メモリ４００は書き込みモードとなる。
信号が受け取られると、直並変換器６１によりモード切
換指令信号に変換され、これが４１（Ｈ）であれば、比
較回路６２の出力がＨレベルとなる。そしてライトタイ
ミングパルスＷＴＭがアクティブとなったタイミング
で、ＷＥ信号及びＣＳ信号がＬアクティブとなる。即
ち、メモリ４００は書き込みモードとなる。
【００３１】ＷＥ信号がＬアクティブとなると、この状
態ではＦ／Ｆ回路３１の出力端子Ｑ（信号線（Ｅ））は
Ｌレベルであるから、ＮＡＮＤ回路４３の出力端子４３
３（信号線（Ｆ））がＬレベルとなり、このタイミング
でＦ／Ｆ回路３１及びＦ／Ｆ回路３２がラッチ状態に変
化する。
態ではＦ／Ｆ回路３１の出力端子Ｑ（信号線（Ｅ））は
Ｌレベルであるから、ＮＡＮＤ回路４３の出力端子４３
３（信号線（Ｆ））がＬレベルとなり、このタイミング
でＦ／Ｆ回路３１及びＦ／Ｆ回路３２がラッチ状態に変
化する。
【００３２】Ｆ／Ｆ回路３１は、そのＤ端子に直流５ボ
ルトが導入されていることから、Ｑ端子（信号線
（Ｅ））がＨレベルとなる一方、ＸＱ端子（信号線
（Ｇ））がＬレベルとなる。よって、ＮＡＮＤ回路４
１、４２は共に開状態である。よって、モード切換信号
回路６０のＷＥ信号及びＣＳ信号はＮＡＮＤ回路４１、
４２を通過しメモリ４００にそのまま出力されることに
なる。
ルトが導入されていることから、Ｑ端子（信号線
（Ｅ））がＨレベルとなる一方、ＸＱ端子（信号線
（Ｇ））がＬレベルとなる。よって、ＮＡＮＤ回路４
１、４２は共に開状態である。よって、モード切換信号
回路６０のＷＥ信号及びＣＳ信号はＮＡＮＤ回路４１、
４２を通過しメモリ４００にそのまま出力されることに
なる。
【００３３】一方、Ｆ／Ｆ回路３２は、そのＤ端子に信
号線（ＤＡ）のうちの特定のビットが導入されているこ
とから、そのビットのデータがＱ端子（信号線（Ｈ））
に出力される。図８に示されているようにここでは信号
線（Ｄ）にＨレベルが導入されているので、Ｆ／Ｆ回路
３２のＱ端子（信号線（Ｈ））はＨレベルとなる。信号
線（Ｈ）がＨレベルになると、スイッチ回路２００が開
状態となり、整流回路１６にて生成された直流１２ボル
トがメモリ４００に給電される。即ち、書き込みモード
では、メモリ４００に直流５ボルトとは別に直流１２ボ
ルトが給電されることになる。
号線（ＤＡ）のうちの特定のビットが導入されているこ
とから、そのビットのデータがＱ端子（信号線（Ｈ））
に出力される。図８に示されているようにここでは信号
線（Ｄ）にＨレベルが導入されているので、Ｆ／Ｆ回路
３２のＱ端子（信号線（Ｈ））はＨレベルとなる。信号
線（Ｈ）がＨレベルになると、スイッチ回路２００が開
状態となり、整流回路１６にて生成された直流１２ボル
トがメモリ４００に給電される。即ち、書き込みモード
では、メモリ４００に直流５ボルトとは別に直流１２ボ
ルトが給電されることになる。
【００３４】なお、信号線（ＤＡ）のうちの特定のビッ
トをＬレベルにしておくと、上記とは反対に、スイッチ
回路２００が閉状態となり、メモリ４００に直流１２ボ
ルトが給電されないことになる。メモリ４００に最初に
書き込むデータの特定のビットにより、データの書き込
み時にメモリ４００に直流１２ボルトを給電するか否か
を設定することが可能となる。
トをＬレベルにしておくと、上記とは反対に、スイッチ
回路２００が閉状態となり、メモリ４００に直流１２ボ
ルトが給電されないことになる。メモリ４００に最初に
書き込むデータの特定のビットにより、データの書き込
み時にメモリ４００に直流１２ボルトを給電するか否か
を設定することが可能となる。
【００３５】その後、リードドタイミングパルスＲＴＭ
がアクティブとなったタイミングで、ＣＳ信号だけがア
クティブとなる。このときメモリ４００が読み出しモー
ドに変化する。この読み出しによりメモリ４００に書き
込まれた内容の確認が行われる。本実施例では、メモリ
４００に直流１２ボルトを与えたままデータの読み出し
をすることができるので、直流５ボルトの通電を所定期
間停止しない限り、スイッチ回路２００の開状態を変化
させないようにしている。
がアクティブとなったタイミングで、ＣＳ信号だけがア
クティブとなる。このときメモリ４００が読み出しモー
ドに変化する。この読み出しによりメモリ４００に書き
込まれた内容の確認が行われる。本実施例では、メモリ
４００に直流１２ボルトを与えたままデータの読み出し
をすることができるので、直流５ボルトの通電を所定期
間停止しない限り、スイッチ回路２００の開状態を変化
させないようにしている。
【００３６】次に、論理回路についての変形例を図９を
用いて説明する。図９中に示す論理回路３０１は、比較
回路８１、ＮＡＮＤ回路８２、Ｆ／Ｆ回路３２、トラン
ジスタ３４、インバータ回路３５を備えており、比較回
路８１の入力側は、モード切換信号回路６０内の信号線
（Ｍ）が接続されており、出力側がＮＡＮＤ回路８２の
一方の入力端子８２１に接続されている。ＮＡＮＤ回路
８２の入力端子８２２にはライトタイミングパルスＷＴ
Ｍが供給されている。比較回路８１はモード切換信号と
予め記録された上記とは別の基準信号（ここでは２１
（Ｈ））とを比較するようになっている。
用いて説明する。図９中に示す論理回路３０１は、比較
回路８１、ＮＡＮＤ回路８２、Ｆ／Ｆ回路３２、トラン
ジスタ３４、インバータ回路３５を備えており、比較回
路８１の入力側は、モード切換信号回路６０内の信号線
（Ｍ）が接続されており、出力側がＮＡＮＤ回路８２の
一方の入力端子８２１に接続されている。ＮＡＮＤ回路
８２の入力端子８２２にはライトタイミングパルスＷＴ
Ｍが供給されている。比較回路８１はモード切換信号と
予め記録された上記とは別の基準信号（ここでは２１
（Ｈ））とを比較するようになっている。
【００３７】Ｆ／Ｆ回路３２のリセット端子Ｒには信号
線（Ｃ）を介してインバータ回路３５の出力が、端子ｃ
ｋには信号線（Ｆ）を介してＮＡＮＤ回路８２の出力端
子８２３が、出力端子Ｑには信号線（Ｈ）を介してスイ
ッチ回路２００が接続されている。なお、Ｆ／Ｆ回路３
２の端子ｃｋには、論理回路３００と同じく、信号線
（Ｄ）を介して信号線（ＤＡ）の内の特定のビットを搬
送する信号線が接続されている。トランジスタ３４、抵
抗Ｒ４、Ｒ５、Ｒ６およびインバータ回路３５と、これ
らの相互関係は、論理回路３００におけると同じであ
る。
線（Ｃ）を介してインバータ回路３５の出力が、端子ｃ
ｋには信号線（Ｆ）を介してＮＡＮＤ回路８２の出力端
子８２３が、出力端子Ｑには信号線（Ｈ）を介してスイ
ッチ回路２００が接続されている。なお、Ｆ／Ｆ回路３
２の端子ｃｋには、論理回路３００と同じく、信号線
（Ｄ）を介して信号線（ＤＡ）の内の特定のビットを搬
送する信号線が接続されている。トランジスタ３４、抵
抗Ｒ４、Ｒ５、Ｒ６およびインバータ回路３５と、これ
らの相互関係は、論理回路３００におけると同じであ
る。
【００３８】次に、上記のように構成された論理回路３
０１の動作について説明する。論理回路３０１の電源端
子ＤＣ５Ｖに直流５ボルトが給電されると、Ｆ／Ｆ回路
３２はリセットされて出力端子Ｑ、即ち、信号線（Ｈ）
がＬレベルとなる。その後、読取書装置置６００から切
換指令信号（直流１２ボルトオン指令信号）が受け取ら
れると、直並変換器６１によりモード切換指令信号に変
換され、これが２１（Ｈ）であれば、比較回路８１の出
力がＨレベルとなる。そしてライトタイミングパルスＷ
ＴＭがアクティブとなったタイミングで、ＮＡＮＤ回路
８２の出力がＬレベルに変化し、Ｆ／Ｆ回路３２がラッ
チ状態に変化する。
０１の動作について説明する。論理回路３０１の電源端
子ＤＣ５Ｖに直流５ボルトが給電されると、Ｆ／Ｆ回路
３２はリセットされて出力端子Ｑ、即ち、信号線（Ｈ）
がＬレベルとなる。その後、読取書装置置６００から切
換指令信号（直流１２ボルトオン指令信号）が受け取ら
れると、直並変換器６１によりモード切換指令信号に変
換され、これが２１（Ｈ）であれば、比較回路８１の出
力がＨレベルとなる。そしてライトタイミングパルスＷ
ＴＭがアクティブとなったタイミングで、ＮＡＮＤ回路
８２の出力がＬレベルに変化し、Ｆ／Ｆ回路３２がラッ
チ状態に変化する。
【００３９】論理回路３００と同じく、Ｆ／Ｆ回路３２
の入力端子Ｄには、最初にメモリ４００に書き込まれる
データの特定ビットが導かれているので、出力端子Ｑ、
即ち、信号線（Ｈ）はＨレベルとなり、スイッチ回路２
００が開状態となり、メモリ４００に直流１２ボルトが
供給される。なお、これ以外の点について上記した論理
回路３００の場合と同様である。
の入力端子Ｄには、最初にメモリ４００に書き込まれる
データの特定ビットが導かれているので、出力端子Ｑ、
即ち、信号線（Ｈ）はＨレベルとなり、スイッチ回路２
００が開状態となり、メモリ４００に直流１２ボルトが
供給される。なお、これ以外の点について上記した論理
回路３００の場合と同様である。
【００４０】
【発明の効果】以上、本発明に係るＩＣカードによる場
合、２種類の電圧を電源供給することが必要なメモリを
使用したとしても、電源回路等を一つ追加する必要がな
いので、従来とは異なり、ＩＣカードについては勿論の
こと、ＩＣカード読取書込装置に対しても大幅な設計変
更を行わなくても良く、低コストの実現を図ることがで
きる。
合、２種類の電圧を電源供給することが必要なメモリを
使用したとしても、電源回路等を一つ追加する必要がな
いので、従来とは異なり、ＩＣカードについては勿論の
こと、ＩＣカード読取書込装置に対しても大幅な設計変
更を行わなくても良く、低コストの実現を図ることがで
きる。
【図１】以下、本発明の実施例を説明するための図であ
って、ＩＣカードの概略回路図である。
って、ＩＣカードの概略回路図である。
【図２】スイッチ回路の回路図である。
【図３】ＩＣカードの部分断面図である。
【図４】ＩＣカードの一部透視断面図である。
【図５】直流５ボルト電源用電磁コイルの説明図であ
る。
る。
【図６】直流１２ボルト電源用電磁コイルの説明図であ
る。
る。
【図７】主として論理回路を説明するための回路図であ
る。
る。
【図８】回路動作を説明するための各信号のタイミング
チャートである。
チャートである。
【図９】データ変換回路、モード切換信号回路等を説明
し、併せて論理回路の変形例を説明するための回路図で
ある。
し、併せて論理回路の変形例を説明するための回路図で
ある。
１〜６ 電磁コイル １０、１６ 整流回路 ３１、３２ フリップフロップ回路 ４１〜４３ ＮＡＮＤ回路 ８１ 比較回路 ８２ ＮＡＮＤ回路 ２００ スイッチ回路 ３００、３０１ 論理回路 ４００ メモリ ６００ ＩＣメモリ読取書込装置
Claims (3)
- 【請求項１】 読み出し時には第１直流電圧の電源供給
だけで良いが、書き込み時には第１直流電圧とは別に第
２直流電圧の電源供給が行われることが必要なメモリ
と、ＩＣカード読取書込装置から交流電力を受け取る第
１電磁コイルと、前記メモリから読み出した内容を前記
装置に送り出す第２電磁コイルと、前記メモリに書き込
む内容を前記装置から受け取る第３電磁コイルと、前記
メモリの書き込み／読み出しのモード切り換えを行うた
めの切換指令信号を前記装置から受け取る第４電磁コイ
ルとを備えるＩＣカードにおいて、第１電磁コイルの出
力に接続されており第１直流電圧を生成する第１整流回
路と、第１電磁コイルと重ねように配設された第５電磁
コイルと、第５電磁コイルの出力に接続されており第２
直流電圧を生成する第２整流回路と、第２整流回路の出
力と前記メモリとの間に接続されており第２直流電圧の
前記メモリへの通電、非通電を切り換えるスイッチ回路
と、前記メモリの書き込み時に第２直流電圧を電源供給
させるべく、前記切換指令信号に基づいて前記スイッチ
回路を制御する論理回路とを具備したことを特徴とする
ＩＣカード。 - 【請求項２】 請求項１の第４電磁コイルの代わりに、
請求項１の第３電磁コイルを通じて請求項１の切換指令
信号を受け取るようにしたことを特徴とする請求項１記
載のＩＣカード。 - 【請求項３】 請求項１のメモリがフラッシュメモリで
あることを特徴とする請求項１又は２記載のＩＣカー
ド。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3042916A JPH07120403B2 (ja) | 1991-02-14 | 1991-02-14 | Ｉｃカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3042916A JPH07120403B2 (ja) | 1991-02-14 | 1991-02-14 | Ｉｃカード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0668316A JPH0668316A (ja) | 1994-03-11 |
| JPH07120403B2 true JPH07120403B2 (ja) | 1995-12-20 |
Family
ID=12649346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3042916A Expired - Fee Related JPH07120403B2 (ja) | 1991-02-14 | 1991-02-14 | Ｉｃカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07120403B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2795881B1 (fr) * | 1999-06-30 | 2001-08-31 | St Microelectronics Sa | Circuit de production d'une haute tension de programmation d'une memoire |
| JP3923297B2 (ja) * | 2001-10-29 | 2007-05-30 | 富士通株式会社 | 情報処理装置およびカード型情報処理デバイス |
-
1991
- 1991-02-14 JP JP3042916A patent/JPH07120403B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0668316A (ja) | 1994-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100452627C (zh) | 半导体电路设备和数据处理*** | |
| JPS628281A (ja) | 非接触方式による記憶基板とリ−ド・ライト装置間の書込み・読取り方法 | |
| US5576936A (en) | Compact electronic data module with nonvolatile memory | |
| US20060249587A1 (en) | Portable data storage apparatus | |
| KR20020032172A (ko) | 메모리 카드 시스템 | |
| EP1212754B1 (en) | Electric/electronic circuit device | |
| EP0832467A2 (en) | Semiconductor device, ic card utilizing the same and communication system | |
| JPH02500939A (ja) | コンピュータ化されたデータ保持カード及び該カードのための読取り／書込み装置 | |
| JP2005318034A (ja) | 半導体集積回路装置 | |
| US6525362B2 (en) | IC chip for contactless IC card | |
| US5569903A (en) | Non-contact IC card | |
| US6876246B2 (en) | High voltage controller for semiconductor device | |
| JPH07120403B2 (ja) | Ｉｃカード | |
| US6538494B2 (en) | Pump circuits using flyback effect from integrated inductance | |
| Fragano et al. | Solid state key/lock security system | |
| TW406282B (en) | Apparatus for stabilizing an antifuse used for a memory device | |
| JPH1069792A (ja) | 混成集積回路装置 | |
| JP2000164813A (ja) | 半導体集積回路 | |
| CN113126734B (zh) | 一种单总线芯片的电源电路 | |
| JPH03388Y2 (ja) | ||
| CN118173135A (zh) | 存储器装置 | |
| JP3732616B2 (ja) | 電力送信回路 | |
| JPH05122108A (ja) | データキヤリア | |
| JPH0755587B2 (ja) | Ｉｃカ−ド | |
| JPH0441382Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081220 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081220 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091220 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |