JPH0711852B2 - 可変窓を用いるデ−タ再生方法 - Google Patents

可変窓を用いるデ−タ再生方法

Info

Publication number
JPH0711852B2
JPH0711852B2 JP56014462A JP1446281A JPH0711852B2 JP H0711852 B2 JPH0711852 B2 JP H0711852B2 JP 56014462 A JP56014462 A JP 56014462A JP 1446281 A JP1446281 A JP 1446281A JP H0711852 B2 JPH0711852 B2 JP H0711852B2
Authority
JP
Japan
Prior art keywords
window
counter
type
bit
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56014462A
Other languages
English (en)
Other versions
JPS56153513A (en
Inventor
アンソニ−・クオク・フアング
Original Assignee
スペリ−・コ−ポレ−シヨン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by スペリ−・コ−ポレ−シヨン filed Critical スペリ−・コ−ポレ−シヨン
Publication of JPS56153513A publication Critical patent/JPS56153513A/ja
Publication of JPH0711852B2 publication Critical patent/JPH0711852B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1407—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol
    • G11B20/1419—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol to or from biphase level coding, i.e. to or from codes where a one is coded as a transition from a high to a low level during the middle of a bit cell and a zero is encoded as a transition from a low to a high level during the middle of a bit cell or vice versa, e.g. split phase code, Manchester code conversion to or from biphase space or mark coding, i.e. to or from codes where there is a transition at the beginning of every bit cell and a one has no second transition and a zero has a second transition one half of a bit period later or vice versa, e.g. double frequency code, FM code

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Digital Magnetic Recording (AREA)
  • Dc Digital Transmission (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はディジタルデータ再生に関するものであり、詳
しくいえば直列化データ符号化技術を用いるディジタル
データ記憶装置に関するものである。
［従来の技術］ 直列化様式で記憶されたディスク駆動データなどのよう
な大容量記憶装置の媒体からのディジタルデータを確実
に再生することが要求されている。符号化データは、一
般に、制御装置において受信され、記憶媒体に記録され
た状態遷移（例えば、磁束の反転）を示すパルスによっ
て表わされる。データを記憶及び検索するための種々の
符号化方式が知られており、それらではデータ及び計時
情報の両方が直列化ビット・ストリームの形で符号化さ
れる。位相変調（PM）、周波数変調（FM）、修正周波数
変調（MFM）及び二重修正周波数変調（M2FM）などがそ
の例である。これらの技術は、すべてデータストリーム
の中に埋め込まれた内部クロック信号とマスタクロック
を同期させることが必要である。通常の検出技術は、パ
ルスまたは遷移を調べるための信号検出窓を備えること
を含んでいる。符号化方式次第で、検出される信号は、
特定のデータの値またはクロック同期信号を表すことが
できる。
これまでの代表的なデータ再生技術は、データ信号が現
れると期待できる期間を有する同期計時セルに中心を置
くデータ検出窓を設けること、及び、逆に、データ検出
窓の間に、ときにはクロック検出窓といわれることもあ
る期間を設けることも含んでいた。クロック検出窓の期
間中に、計時クロック信号が検出される。
クロック検出窓は、普通は、データ検出窓の相補物であ
る。その窓は、ビットセル計時単位を結び付け、隣接計
時単位間の遷移部に中心をおいている。
符号化データの確実な再生を損なう可能性のある信号の
劣化の原因となる要因は多数ある。一つの形式の劣化
は、ピークシフティングといわれている。もう一つの形
式の劣化は、パルスピーク抑圧（または低減）といわれ
ている。これらの劣化は、通常は、磁気媒体からのパル
スまたは信号が重なり合うことが原因となっており、そ
れらは磁気記録媒体やディスク駆動装置の読み書きヘッ
ドの磁気回路などの記憶装置の物理的特性から由来する
ものである。特にピークシフティングは、予測できるの
で、書き込み事前補償技術によって部分的に修正でき
る。しかしながら書き込み事前補償がない場合でもデー
タ再生の信頼度を向上させることが必要とされている。
好ましい符号化技術は、修正周波数変調（MFM）であ
る。MFM符号化技術の特徴は、よく知られている。その
規則は、本質的には、「１」（すなわちデータビット）
に対してはビットセルの中央で遷移（またはパルス）を
生じるようにし、「０」（すなわちクロックビット）に
対しては「１」のビットの発生直後にはクロックビット
が用いられないこと以外は、ビットセルの先行境界にお
いて遷移が生ずるようにすることである。この符号化の
目的は、遷移間の最小間隔を少なくとも１ビットセル計
時単位にし、遷移（パルス）間の最大間隔を２ビットセ
ル計時単位より決して大きくしないことである。正確な
データ再生に対するこの他の実際的な制限は、各ビット
のピータシフトを１ビットセル計時単位の1/4より決し
て大きくしないことである。
［発明が解決しようとする課題］ 殆どの既知のディスク駆動データ記憶装置において用い
られている従来のデータ再生技術は、固定巾または固定
持続時間を持った枠決め窓を用いている。枠決め窓は特
定の電圧レベルとして定義される。一つのレベルでデー
タパルスが検出され、もう一つのレベルではクロックパ
ルスが検出される。普通には、これは、帰還ループの形
で入力データビットとクロックビットにロックする位相
ロックループを用いることによって適当な窓（データま
たはクロック）においてデータパルスとクロックパルス
を中心に置くことをことを要求する。データビットとク
ロックビットにおいて予測できるシフトは、一部は書き
込み事前補償及び読み取り事後補償によって矯正され、
それによってパルスは、そのシフトの発生を標準枠の窓
に拘束するために進められるかまたは遅らされる。しか
し、データもしくはクロックパルスまたはその両方が固
定巾の枠決め窓の適当な位置の限界を超えてシフトされ
る可能性がある。必要なことは入力データパルス（ビッ
ト）とクロックパルス（ビット）の予測位置に窓を適応
できる方法である。
［課題を解決するための手段］ 本発明によれば、各枠決め窓の各部分はデータ再生窓及
びクロック再生窓として定義されている。特に、データ
再生窓の巾及びその相補クロック再生窓の巾は、拡張・
収縮ができるが、その窓対（データ及びクロック窓）の
持続時間は、本質的には一定のままである。可変巾枠決
め窓の各部分が直列化ビットストリームのピークシフト
現象を相殺するために状態振幅偏移を表すデータパルス
やクロックパルスが発生すると期待されている時間的場
所を追跡して中心に来るようにする。「クロックパル
ス」または「データパルス」という用語は状態振幅遷移
を示すすべての信号遷移を含んでいることに注意された
い。センタリングは、符号化方式の特性とピークシフト
現象の知識に基づいている。さらに具体的にいえば、各
目上一定な持続時間の同期可能なビットセル計時単位に
対して２つの識別可能な位置で発生できる状態振幅偏移
を有する情報符号化方式を用いて生ずる直列化ビット・
ストリームから符号化ディジタル情報、対応するビット
セル計時単位内に名目上中心が置かれている第１の種類
の窓と隣接するビットセル計時単位の間の遷移に名目上
中心が置かれている第２の種類の窓からなる第１及び第
２の種類の再生窓を設けるステップと、前記第１または
第２の種類の再生窓で信号を受けるステップと、前記第
１または第２の種類の再生窓で受けた前記信号が前記状
態振幅偏移であるかどうかを試験するステップと、前記
信号が前記状態振幅偏移であり、前記第１または第２の
種類の窓の定められた時刻に遅れていなければ、前記第
１の種類の再生窓の中で発生する前記状態振幅偏移が発
生するたびにそれを妥当な第１の値として記録し、前記
第２の種類の再生窓の中で発生する前記状態振幅偏移が
発生するたびにそれを妥当な第２の値として記録するス
テップと、妥当な第１または第２の値を記録した後に最
初に現れた状態振幅偏移が該状態振幅偏移の現われた第
１または第２の種類の一方の第２の再生窓の中で定めら
れた時刻より遅れて発生していれば、前記一方の種類の
前記第２の再生窓を後縁において拡張し、前記一方の種
類の前記第２の再生窓に続く他方の種類の第１の再生窓
を前縁において圧縮し、前記一方の種類の前記第２の再
生窓の直後に続く前記一方の種類の第３の再生窓を後縁
で圧縮するステップと、妥当な値が前記一方の種類の前
記第３の再生窓に続く他方の種類の第２の再生窓の範囲
内に記録されない場合、前記一方の種類の次に続く再生
窓を前縁において拡張するステップとを含む方法によっ
て再生される。
［実施例］ 本システムをデータ再生及びクロック再生窓の窓対を取
りあげて説明するが、本発明は、基準パルスが発生する
区間の状態に関係なく、区間と区間の間で発生する状態
振幅偏移をキーにしている。特定の実施例の以下の説明
と添付図面は、本発明を完全に理解する助けになるであ
ろう。
本明細書においては、状態振幅偏移とは、ビット値を知
らせる任意のパルス、遷移また読み取られたレベルの変
化のことをいう。またビットセル計時単位は二つの引き
続くクロックパルスの間の時間として定義される。
本発明は、以上２進２レベル修正周波数変調（MFM）符
号化方式に関して説明するが、その方式では、状態振幅
偏移がビットセル計時単位当りせいぜい１回しか起こる
ことができず、状態振幅偏移の時間的シフトは、ビット
セル計時単位の1/4より決して大きくならない。上述の
第１の制限は、その符号化方式の機能であり、一方、第
２の制限は、その符号化方式が用いられる磁気記録装置
及び検出装置に関連している磁気媒体を用いるディスク
駆動装置などの装置の物理的制約によって決められる。
本発明によれば、窓対は、一つの論理レベルにあるデー
タ再生窓及びその相補物である反対の論理レベルにある
クロック再生窓とからなる。データ及びクロック再生窓
は、基本となる同期を変えることなく符号化された入力
信号のストリーム直列化ビットストリームと各目上同期
した場所からそれぞれの窓の窓対を適度にシフトさせる
ために相補的な方法で狭められたり拡張されたりする。
窓対は、符号化した直列化ビットストリームからデータ
ビットとクロックビットを引き出すように動作する。こ
の発明的方法は、データ及びクロック再生窓の拡張、収
縮または見かけのシフトの方向と範囲を決める。パルス
の発生の時刻が予測され、予測情報が次の再生窓にへ伝
達される。詳しくいえば、この方法は基本計時単位内の
ある一つの位置を基準にしてデータビットまたはクロッ
クビットの発生または非発生のタイミングに関する判定
を行う二つの判定を含んでいる。第１レベルの判定は、
第１の状態振幅偏移または基準ビットに続く第２の状態
振幅偏移の発生位置の予測である。
本発明による第１レベルの判定においては、第１の状態
振幅偏移すなわち基準ビットが遅延していれば、予測状
態振幅偏移に対する再生窓は、その前縁において所定量
だけ拡張され、計時単位（窓対）部分を同じ種類の直前
の再生窓の後縁から借りる。同じ規則をこの逆にいえ
ば、基準ビット用の再生窓は、計時単位の規定された割
当分だけその後縁で拡張され、計時単位の等しい割当分
を続く同様の再生窓の後縁から借りる。効果は、妥当な
状態振幅偏移の発生があらかじめ予測されている後続の
窓対の片方の再生窓を広げること、そして殆どの場合に
進めることである。（これらの操作規則は、反対の種類
の隣接再生窓の共通端または遷移のシフチングと混同し
てはならない。そのようなシフチングも起こる。）第２
レベルの判定は、あらかじめ予測された第２の状態振幅
偏移が基準ビットに続いて発生しなかった場合に、第２
の状態振幅偏移の位置の予測である。この第２レベルの
判定においては、一つのビットの発生が予測された窓に
続く次の後続窓は、状態振幅偏移が第１の予測された窓
の間に発生しなかった場合に、前縁において進められ
る、すなわち拡張される。二つの予測された状態振幅偏
移の一方が発生した後、予測プロセスの中の最後に発生
する状態振幅偏移は、すぐ後に続く状態振幅偏移に対す
る基準ビットとなる。
この方法は、第3A〜3F図のタイミング線図に関連して取
られる第１図の流れチャートを参照するとよく理解され
るであろう。
まず第3F図を参照すると、本発明による方法の基本計時
単位が示されている。計時単位は、垂直破線の間に描か
れている。計時単位を「ビットセル計時単位」と呼ぶこ
とができる。各計時単位は、連続的に番号をつけた副単
位に細分された１完全サイクルを構成している。毎計時
単位に二つの半サイクルが示されている。しかし、マス
タクロックの速度によっては計時単位ごとに32もの副単
位を特定の実施例において用いることもある。MFM符号
化方式は次のようにして計時単位に関係づけられてい
る。すなわちビットセル計時単位の中心で起こる状態遷
移は、データビットと名付けられ、ビットセル計時単位
の端において起こる状態遷移はクロックビットと呼ばれ
ている。
等価ノンリターン・ツー・０（NRZ）コードが第3A図に
示されている。そのすぐ下の第3B図には、第3F図のタイ
ミング線図と完全なMFM入力信号の表示が位置を合わさ
れており、その入力信号においてはデータビットがそれ
らの対応するビットセル計時単位内で精密に中心を合わ
され、クロックビットがビットセル計時単位の端に精密
に与えられている。第3C図は、従来の窓信号を示してお
り、それでは等しい長さの窓単位が計時単位の中心（デ
ータ窓の場合）と端（クロック窓の場合）に正確に同期
をとられている。高状態にあるサイクルの部分として示
されているデータ窓が低状態によって表わされている等
しい持続時間のクロック窓と常に交互に並んでいること
が分かるであろう。
第3D図は、ディスク駆動装置の磁気記憶媒体のような周
辺装置によって与えられるMFM型出力信号すなわちデー
タ再生装置へのMFM入力信号を示している。MFM入力信号
の選択された状態振幅偏移は、対応するビットセル計時
単位の中心または端と精密に配置が合っていない。時間
偏差の量は、シフトピークを第3D図の各ピークに隣接し
たインデックス・マーク（太い点として現れている）と
比較することによって示されている。ある程度まで位置
の合い方の変動を推測できる。たとえば、一つの状態振
幅偏移は、一般に最も近い隣接状態振幅偏移から離れる
方向にピーク振幅の時間シフトを示すであろう。（これ
は、記憶媒体の磁気領域が互いに反撥し合う傾向がある
からである。特定のパルスの影響が近くのパルスへより
非常に離れたところにあるパルスへ大きいことは明らか
である。また、変位の量は充填密度と均一度の関数であ
る。したがって、稠密充填パルスはパルスから各側に及
ぼす力がほぼ等しいので大きな変位にならないであろ
う。）したがって、第１図の状態振幅偏移が第２の隣接
状態振幅偏移から１計時単位だけ（一方の側で）離さ
れ、第３の隣接状態振幅偏移から２計時単位だけ（他方
の側で）離されていて、第３の状態振幅偏移の方向に時
間シフトを示すであろう。したがって、ピークシフトの
方向は、すぐ隣接したパルスからの離間距離によって決
められる。状態振幅偏移は、ピークシフトした状態振幅
偏移が必ずしも従来技術の正しい窓信号の範囲内で起こ
るとは限らないので（第3C及び3D図）、従来の検出窓シ
ステム（第3C図）を用いるときMFM入力信号の識別があ
いまいになるほど大きいことがある。
第１図は、本発明によって修正窓信号（第3E図）が発生
される流れチャートを示している。第１図を参照する
と、第１のステップ、これは本発明の一部分ではない
が、ビットセル計時単位の中心に窓を同期させることで
ある（ステップＩ）。これはビットストリームのプリア
ンプル・フィールド内で第１のデータまたはクロックに
相当する状態振幅偏移が起こったときに生ずる。
本発明は、最後のパルスの発生以来の実際の窓遷移の数
を数える窓計数器を備えている、修正されなければ、二
つの等間隔の窓遷移は、計時単位ごとに起こるであろ
う。第１の状態振幅偏移の発生に続いて、窓計数器が初
期値に設定される（ステップII）。（同様に、窓計数器
は各パルスの後に初期値に設定される。）次にシステム
が状態振幅偏移または以後の呼び方として用いるパルス
の次の発生に備えられる。
パルス発生すると（ここでは第１のパルスまたはパルス
Ａと表示する）（ステップIII）、そのパルスは再生窓
の中心に対して遅れているかどうかを判定するために試
験される（ステップIV）。さらに明確にいえば、そのパ
ルスは、最も近い計時単位の半セル遷移に対して遅らさ
れているかどうかを判定するために試験される。パルス
（Ａ）が遅れていれば、それが基準となって窓計数器が
初期値に設定される（ステップＶ）。各窓はその後で窓
の種類に関係なく先のパルス以後に発生した状態遷移の
数によって数えられる。現在の窓（０）はその後縁にお
いて所定の時間間隔Ｑ、普通は約1/4計時単位だけ拡張
される（ステップVI）。時間間隔Ｑは固定してもよい
し、または測定されたパルス遅延の長さにしたがって変
えてもよい。反対の種類のすぐ次の窓（１）は共通の端
を形成している状態遷移が遅延したので同じ量だけ実効
的に圧縮される（ステップVII）。
次に発生する窓（２）の後縁における遷移は、その後で
進められて、窓（２）をその後縁において量Ｑだけ狭く
させる（ステップVIII）。遷移のシフティングを一緒に
含んでいるステップ（VI）及び（VIII）は、次の窓から
借りて一つの窓を拡張するのに等価であり、または逆に
遅延パルスの発生にすぐ続いて窓を狭め、圧縮された窓
から借りた量だけ前縁において圧縮された窓と同じ程度
に次の窓を大きくすることに等価である（ステップVI
I）。
その後で、続く窓（３）の中にパルス（Ｂ）が発生した
かしないかに基づいて判断が行われる（ステップIX）。
次の窓（３）の間にパルス（ここでは第２のパルスまた
はパルスＢ）がなければ、符号化方式は次の窓（４）が
パルスを持っていなければならないことを指示する。し
たがって、次の窓（４）がその前縁において所定の量、
たとえばＱ、だけ拡張されて（ステップＸ）、プロセス
が次のステップに進む。後縁の窓（３）がパルス（Ｂ）
を持っていれば、そのパルス（Ｂ）は次のステップにお
いてそれが遅延しているかどうかを判定するために試験
される（ステップXI）。パルス（Ｂ）が遅延していなけ
れば、プロセス全体がシステムの状態を初期状態にした
後に続けられる（ステップII）。パルス（Ｂ）が遅延し
ていれば、窓計数器が初期値に設定され（ステップXI
I）、そして予測プロセスが現在の窓の反復拡張（ステ
ップVI）及び同種の窓の縮小（ステップVIII）をして、
遅延していない（ステップXI）パルスが起こるまで（ス
テップIX）進む。
後で明らかになるように、遅延したパルスは、どちらか
の種類の続く再生窓の間に発生する可能性のあるパルス
に対する基準になる。しかし重要なことは、基準パルス
は再生窓を基礎になっている計時単位に同期させる始点
ではないことである。
第3D図及び3F図と関連して第3E図を参照すると、第１図
と関連させて要約した本発明の動作が示されている。説
明のために、窓は最後のパルスを基準にして左から右へ
番号をつけられており、各パルスは最も近い半セル計時
単位に関連させることによって識別される。たとえば、
二番目のパルスは計時単位TU4の最も近くで起こり、二
番目のパルスを括っている窓はTU4−０と表わされる。
窓が既に計時単位に同期を取られており、計数器が初期
値に設定されて増分されていたと仮定すると、読み取ら
れるべき最初のパルスは、窓TU2の間に起こるであろ
う。そのパルスが遅延しているかどうかを試験して（ス
テップIV）、遅延が起こっていなかったと判定され、そ
のパルスが妥当なデータビットとして受け入れられ、そ
してシステムは、再び初期値に設定される（ステップI
I）。次のパルスは、TU4の最も近くで読み取られるであ
ろう。パルス（Ａ）は、遅延したものとして読み取られ
るであろう。したがって、現在の窓すなわち窓TU4−０
は、その後縁で拡張され（ステップVI）、窓TU4−１
は、圧縮され（ステップVII）、そして窓TU4−２は、そ
の後縁で狭められる（ステップVIII）。その直後にパル
ス（Ｂ）がTU7の近くで読み取られる（ステップIX）。
パルス（Ｂ）は、遅延していないと読み取られる（ステ
ップXI）。したがって、システムは、再び初期値に設定
される（ステップII）。次のパルス（Ａ）は、TU9（ク
ロック再生窓）のところで読み取られる。そのパルス位
置は、遅延していると判定される（ステップＶ）。した
がって、窓TU9−０は、その後縁で拡張され（ステップV
I）、窓TU9−１は、対応して圧縮され（ステップVI
I）、そして窓TU9−２は、その後縁で圧縮される（ステ
ップVIII）。次の窓TU9−３の間、パルス（Ｂ）がTU12
の近くで読み取られる（ステップIX）。そのパルス
（Ｂ）もまた遅延していると読み取られる（ステップX
I）。したがって、パルス（Ｂ）は、新しい基準パルス
となり、窓計数器がリセットされる。そのとき現在の窓
TU12−０は、その後縁で拡張され（ステップVI）、窓TU
12−１が圧縮され（ステップVII）、そして窓TU12−２
がその後縁で狭められる（ステップVIII）。窓TU12−３
の間は、パルス（Ｂ）が読み取られない（ステップI
X）。この符号化方式によれば、パルス（Ｂ′）は、次
の窓TU12−４の間に起こらなければならない。したがっ
て、窓TU12−４は、パルス（Ｂ′）を受けるようにその
前縁において拡張される（ステップＸ）。パルス
（Ｂ′）を遅延に関して試験すると（ステップXI）、何
も読み取られないので、そのシステムは、再び初期値に
設定される（ステップII）。次にシステムは、前のパル
スに関係なく次のパルスを直ちに試験する。
次に読取られるパルスは、TU18の最も近くで起こる（ス
テップIV）。遅延を読取って（ステップIV）、現在の窓
TU18−０をその後縁で拡張させ（ステップVI）、窓TU18
−１を圧縮させ（ステップVII）、そして窓TU18−２を
その後縁で狭めさせる（ステップVIII）。窓TU18−３の
間は、パルスが読取られないので（ステップIX）、次の
窓TU18−４は、その前縁において拡張される（ステップ
Ｘ）が、それは、パルス（Ｂ）が予測されるからであ
る。パルス（Ｂ）は遅延していないので（ステップX
I）、システムはもう一度どの前のパルスにも関係なく
次のパルスを期待して再び初期値に設定される（ステッ
プII）。
本発明による方法は、ランダム論理回路、プログラムさ
れたマイクロプロセッサの装備、または順序回路網に関
連したテーブル検索方式を備えることによるなどの多く
の方法で具体化できる。
第２図は、本発明による窓制御装置10の特定の実施例を
示している。この窓制御装置10は、入力として直列ビッ
ト・ストリームを有し、出力としてたとえば出力ラッチ
14を含む装置における他の要素への制御信号ラインを有
する周期論理機構12を含んでいる。出力ラッチ14は、ビ
ット位置まではビット周期計数器16の出力信号である入
力に基づいた所望の窓信号を与える。ビット同期計数器
16は算術機構18に結合された算術出力と窓計数器20、制
御ラッチ機構22及び同期制御装置23に結合された別個の
出力を持っている。
算術機構18は、ビット同期計数器16の入力に結合された
算術出力、同期制御装置23に結合された制御出力及び制
御ラッチ機構22の入力に結合された多重状態制御出力を
有し、制御ラッチ機構22の出力は算術機構18の多重状態
入力に逆に接続されている。同期制御装置23は、基本計
数信号をビット同期計数器16及び制御ラッチ機構22に単
一の出力を経て与えるように動作する。最後に、窓計数
器20は算術機構18の算術入力に結合された出力を持って
いる。
第２図の窓制御装置10は、一般に次のように動作する。
直列ビット・ストリームが同期論理回路12の入力で受け
られる。その入力ビットの基礎計時単位に対する開始と
時間的場所を示す出力信号が窓計数器20及びビット同期
計数器16に供給される。窓計数器20は、直前のパルスが
０、1/2、１または1 1/2計時単位だけ早く起こったかど
うかを示すパルス間隔の履歴の記録を残している。算術
機構18に結合された窓計数器20からの２ビット２進出力
信号は、パルス間隔の履歴を明らかにするのに十分であ
る。マスタクロック信号は、同期論理回路12を介して計
数器16及び20並びに出力ラッチ14に接続されている。
ビット同期計数器16は、各計時単位内のビット位置の記
録を残す。入力同期信号を同期制御装置23から受ける
と、ビット同期計数器16は、現在の窓に対するビット位
置を測定する。出力、４ビット２進コード、は算術機構
18に与えられる。算術機構18がROM（固定記憶装置）で
ある場合、コードは、アドレスとして用いられる４ビッ
ト・データ値によって表示された部分に与えられる。そ
の結果、そのアドレスのあらかじめ選択された内容にそ
のアドレスの値を加えたものがビット同期計数器16への
入力に対する出力データとして４ビット出力母線を経て
与えられる。
算術機構18からの結果として生じたデータは、ビット同
期計数器16にあるカウントをプリロードして、桁上げ信
号によって出力ラッチ14の状態遷移の標準時間に対して
遅延しているかまたは進んでいるかに応じて変えるよう
にする。制御ラッチ機構22は、同期制御装置23の出力に
応答し、かつ窓計数器20の出力と関連してビット同期計
数器16に与えられる算術値を修飾できる追加のデータを
算術機構18に与える。
次に第４図を参照すると、本発明による特定の回路装置
が示されており、その中では作動機能は、ROMの中で限
定された入力コードに対する解を符号化することによっ
て具体化される。第２図の要素に対応する番号が第４図
に用いられている。明確にいえば、窓計数器20は、同期
クリアを持った74S161型同期２進計数器である。ビット
同期計数器16もまた74S161型計数器である。ROM18は、7
4S471型256×８プログラマブル固定記憶装置であっても
よい。表Ａは、限定されたコードの一つの可能な組の記
憶域割当て図である。
制御ラッチ機構22は、74S74型二重Ｄ型フリップフロッ
プ組合せ22A及び22Bを含んでいてもよい。同期論理回路
12は、74S74などの二重Ｄ型フリップフロップ121、122
からなっている。同期制御装置23は、ゲート23A及び23B
からなっている。出力ラッチ14は、74S112型JKフリップ
フロップであってもよい。
窓計数器20では、入力端子Ａ、Ｂ、Ｃ及びＤは、接地に
接続され、クリア入力は、外部制御ヘッドロード（HDLD
＋）に接続され、それの信号は、周辺駆動装置（図示な
し）の初期値設定またはヘッドロードを示す。同じ制御
信号がフリップフロップ122、制御ラッチ22A及び制御ラ
ッチ22Bのリセット端子に接続されている。正への引上
げ電圧（一般に＋５ボルト）信号PUP＋が計数器22のＴ
端子、ラッチ121のリセット端子、ラッチ122のプリセッ
ト端子及びラッチ22Aと22Bのプリセット端子に接続され
ている。窓計数器20の入力端子Ｐは、同期計数器16の桁
上げすなわちCY出力端子に接続され、その計数器へ出力
ラッチ14のＪとＫ入力及び二重入力NANDゲート23Aの一
方の入力がやはり接続されている。窓計数器20のデータ
出力端子QA及びQBは、ROM18の入力ビットA4及びA5に接
続されている。
16MHzマスタクロック信号（これは毎計時単位32遷移に
等しい速度で切り替わる）がフリップフロップ122のク
リア入力、窓計数器20のクロック入力、ビット同期計数
器16のクロック入力及び出力ラッチ14のクロック入力に
接続されている。
直列化ビットストリーム入力は、フリップフロップ121
のクロック入力端子で受けられ、Ｄ端子は、接地されて
いる。それの出力は、フリップフロップ122のＤ入力
に接続されている。フリップフロップ122の出力は、
フリップフロップ121のＰ入力、窓計数器20のロード入
力及びANDゲート23B（OR機能として用いられている）の
一方の入力に接続されている。この線の上のすべての信
号は、LOW TRUE状態でアクティブである。
NAND23Aは、その第２の入力をROM18のアドレスQ7から受
ける。NANDゲート23Aの出力は、ANDゲート23Bの他の入
力に加えられ、その入力は、LOW TRUE状態で使用可能
にされる。ANDゲート23Bの出力は制御ラッチ22A及び制
御ラッチ22Bの両方のクロック入力に与えられる。制御
ラッチ22Aは、そのＤ入力信号をROM18の記憶場所Q5から
受けて、制御ラッチ22BはそのＤ入力をROM18の記憶場所
Q6から受ける。
制御ラッチ22Aの出力Ｑは、ROM18の入力場所A6に接続さ
れ、制御ラッチ22Bの出力ＱはROM18の入力場所A7に接続
されている。
ビット同期計数器16について説明すると、出力場所QA、
QB、QC及びQDがROM18の入力場所A0、A1、A2及びA3に接
続され、ROM18の出力Q1、Q2、Q3及びQ4がビット同期計
数器16の入力Ａ、Ｂ、Ｃ及びＤに接続されている。
第４図の装置の動作は命令によるものである。ヘッドロ
ードの後で、計時単位が再生窓に同期されており、制御
ラッチ22A及び22Bがセットされていない時点で開始する
と、発生した入力パルスはすべて窓計数器20を０にリセ
ットさせる。一方では、入力パルスの開始は同期計数器
16の中に記憶されたカウントに対して測定される。１カ
ウントは、１セル計時単位である1/30秒に相当する。デ
ータパルスが窓の中央よりあと４カウント以内にあれ
ば、システムは次の入力が１計時単位の持続時間以後に
起こると予測する。（カウントの数は、記憶媒体装置の
ピークシフト特性に関係する。）制御ラッチ22A及び22B
は、最初はセットされていない。制御ラッチ22A及び22B
のROM18への出力はビット同期計数器16に値８すなわち1
/2窓単位に対するビットパターン（この値はやはり物理
的装置によって左右される）をロードするようにROM18
に信号を出すコードを与える。ビット同期計数器16は、
８カウントを行って次に出力ラッチ14の状態を変化させ
る。次にシステムは次の入力パルスを待つ。しかし、デ
ータパルスが予測窓の後、すなわち窓の右で発生する場
合、８という値がなおビット同期計数器16にロードさ
れ、それが本質的に窓の後縁を量Ｑだけシフトさせる。
量Ｑは窓の中央からのデータパルスの遅延に近い値であ
る。
入力パルスが窓の中央から４カウント以上遅延する場
合、それが窓の右へ６カウント以上であるかどうかを判
定するために試験される。違えば、制御ラッチ22Aがセ
ットされる。しかし、もし６カウント以上であれば、制
御ラッチ22Bもセットされる。その後で、ビット同期計
数器16が再び８カウントをロードされる。窓計数器20
は、０にセットされる。システムは、次の入力パルスが
その後の1 1/2または２セル計時単位にあると予測す
る。
ビット同期計数器16は、８から15まで刻時して次に０の
ところで再循環して桁上げ信号を発生する。その次に制
御ラッチ22A及び22Bは試験される。両方のラッチがセッ
トされていれば、ビット同期計数器16は、６という値を
ロードされて制御ラッチ22Bがリセットされる。ラッチ
Ａだけがセットされていれば、ビット同期計数器16は３
という値をロードされる。
例えば窓計数器20は、０から１へ増分される。そのとき
ビット同期計数器16は、それが15から０までぐるっと回
るまで増分する。ロールオーバの実際の時間は、ビット
同期計数器16へのプリロード値によって左右されるであ
ろう。
ビット同期計数器16が一旦ロールオーバしてしまうと、
制御ラッチ22Aがセットされて、次のパルス入力が最後
の入力から1 1/2セル計時単位のところで起こることを
期待して値３をビット同期計数器16にロードさせる。次
に窓計数器20が再び増分される。すなわち１から２へ、
そしてビット同期計数器16はそれが15から０へロールオ
ーバするまで増分される。
ロールオーバすると、窓計数器20が値２をもって制御ラ
ッチＡがセットされて、ビット同期計数器16が０をロー
ドされる。次に窓計数器20は、再び次の入力パルスを期
待して３へ再び増分される。窓計数器20が値３を持って
いる間に入力パルスが発生するのは、そのパルスが1 1/
2セル計時単位後で起こることを予想したことを確認し
たことになる。そのとき、ビット同期計数器16は、値15
にシフトした窓の値、すなわちビット同期計数器16の最
後の出力の値より小さい値を加えたものをロードされ
る。正常なシフト窓値は４カウントで、1/4セル計時単
位に等価である。この時点で、制御ラッチＡはなおセッ
トされている。窓計数器20はその後で０にリセットされ
る。
ビット同期計数器16への次の桁上げ信号の前の期間、す
なわちその計数器が再び０にロールオーバするまでの期
間の間入力パルスが発生しないことは、次の入力パルス
が２セル計時単位後に存在しなければならないという予
測である。続くステップは次の窓を準備して拡張する。
制御ラッチ22Aはビット同期計数器16が０をロードされ
たところでセットされる。窓計数器20は次に４へ増分さ
れる。制御ラッチ22Aはなおセットされている。次の入
力データパルスが生ずると、ビット同期計数器16は値15
からシフトした窓の値を引き、さらにビット同期計数器
16の出力値を引いたものをロードされる。次に窓計数器
20は０にリセットされる。
制御ラッチ22Aがセットされて窓計数器20が０にリセッ
トされている場合、入力パルスは再び試験される。その
読み取った値がパルス位置が基準窓の中央に対して１カ
ウントより大きく遅延していることを示す場合、新しい
サイクルが制御ラッチ22Aをセットすることで開始され
る。ビット同期計数器16は次の入力パルスが1 1/2また
は２セル計時単位の持続時間にあるという条件付き予測
の上にたって８をロードされる。
そのパルスの読み取られた値が２カウント以上は遅れて
いない場合、制御ラッチ22Aが０にリセットされて、新
しいサイクルが以前のパルスに関係なく開始される。
本発明を特定の実施例を参照して説明してきた。他の実
施例は本開示に照らして当業者に明らかであろう。した
がって本発明は特許請求の範囲によって指示されるもの
以外は限定されるということは考えられていない。
【図面の簡単な説明】
第１図は本発明による方法を表わす流れチャート、 第２図は本発明のブロック線図、 第3A図はノンリターン・ツー・０（NRZ等価）コードを
示すタイミング線図、 第3B図は修正周波数変調（MFM）入力信号のタイミング
線図、 第3C図は従来技術の窓信号のタイミング線図、 第3D図はピークシフトのある修正周波数変調（MFM）出
力信号のタイミング線図、 第3E図は本発明にしたがって発生した窓信号のタイミン
グ線図、 第3F図はタイミング線図3A〜3Eが名目上同期を取られて
いるビットセル計時単位のタイミング線図、 第４図は本発明の特定の実施例の詳細な図式ブロック線
図である。 10……窓制御装置、12……同期論理回路、14……出力ラ
ッチ、 16……ビット同期計数器、18……算術機構、20……窓計
数器、 22……制御ラッチ機構、23……同期制御装置。

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】名目上一定な持続時間の同期可能なビット
    セル計時単位に対して２つの識別可能な位置で発生でき
    る状態振幅偏移を有する情報符号化方式を用いて生ずる
    直列化ビット・ストリームから符号化ディジタル情報を
    再生する方法において、 対応するビットセル計時単位内に名目上中心が置かれて
    いる第１の種類の窓と隣接するビットセル計時単位の間
    の遷移に名目上中心が置かれている第２の種類の窓から
    なる第１及び第２の種類の再生窓を設けるステップと、 前記第１または第２の種類の再生窓で信号を受けるステ
    ップと、 前記第１または第２の種類の再生窓で受けた前記信号が
    前記状態振幅偏移であるかどうかを試験するステップ
    と、 前記信号が前記状態振幅偏移であり、前記第１または第
    ２の種類の窓の定められた時刻に遅れていなければ、前
    記第１の種類の再生窓の中で発生する前記状態振幅偏移
    が発生するたびにそれを妥当な第１の値として記録し、
    前記第２の種類の再生窓の中で発生する前記状態振幅偏
    移が発生するたびにそれを妥当な第２の値として記録す
    るステップと、 妥当な第１または第２の値を記録した後に最初に現れた
    状態振幅偏移が該状態振幅偏移の現われた第１または第
    ２の種類の一方の第２の再生窓の中で定められた時刻よ
    り遅れて発生していれば、前記一方の種類の前記第２の
    再生窓を後縁において拡張し、前記一方の種類の前記第
    ２の再生窓に続く他方の種類の第１の再生窓を前縁にお
    いて圧縮し、前記一方の種類の前記第２の再生窓の直後
    に続く前記一方の種類の第３の再生窓を後縁で圧縮する
    ステップと、 妥当な値が前記一方の種類の前記第３の再生窓に続く他
    方の種類の第２の再生窓の範囲内に記録されない場合、
    前記一方の種類の次に続く再生窓を前縁において拡張す
    るステップと を含む直列化ビットストリームから符号化ディジタル情
    報を再生する方法。
  2. 【請求項２】前記拡張するステップがそれぞれの窓にお
    いて等しい大きさの拡張を行う特許請求の範囲第１項に
    記載の直列化ビットストリームから符号化ディジタル情
    報を再生する方法。
  3. 【請求項３】前記再生窓が前記ビットセル計時単位の持
    続時間の50％の公称持続時間を有し、前記拡張ステップ
    が前記再生窓を前記再生窓の後縁で最大50％まで拡張す
    ることを含む特許請求の範囲第１項に記載の直列化ビッ
    トストリームから符号化ディジタル情報を再生する方
    法。
  4. 【請求項４】前記二つの識別可能な位置が、妥当な状態
    振幅偏移間の最小公称持続時間は１ビットセル計時単位
    になるように制御され、妥当な状態振幅偏移間の最大公
    称持続時間は２ビットセル計時単位以下になるように制
    限され、またさらに妥当な状態振幅偏移がビットセル計
    時単位のほんの25％だけの公称計時位置からの時間偏差
    で発生するように制限されている修正周波数変調符号化
    規則に従って、名目上限定されていることを特徴とする
    特許請求の範囲第１項に記載の直列化ビットストリーム
    から符号化ディジタル情報を再生する方法。
  5. 【請求項５】直列化ビットストリームの中の名目上同期
    したビットの間を区別するために枠決めする再生窓を用
    いるとともにビットセル計時単位内のあらかじめ決めた
    位置に対する前記ビットストリームからの実際の入力ビ
    ットの位置に応じて選択した再生窓の持続時間を変化さ
    せる装置を用いて直列化ビットストリームから情報を再
    生する装置において、前記選択した再生窓の持続時間を
    変化させる装置は、 前記再生窓を数える第１の計数器と、 前記直列化入力ビットストリームの各ビットのビットセ
    ル計時単位に対するビット位置を追跡する第２の計数器
    と、 前記第１の計数器の出力と前記第２の計数器の出力とに
    接続された入力および前記第２の計数器の入力に接続さ
    れた出力を有するとともに、前記第１の計数器から受け
    る選択された入力コードに応じて位置信号を前記第２の
    計数器へプリロードするように動作する算術機構と、 算術機構の選択された出力位置に接続された入力と前記
    算術機構の選択された入力位置に接続された出力とを有
    し、前記第２の計数器から前記算術機構へ送られる選択
    された入力アドレス命令を前記算術機構からの出力コー
    ドにしたがって修正するラッチ機構と、前記第２の計数
    器機構の出力であり、一つの窓サイクルの完了を示す出
    力に接続された窓ラッチ機構と、 前記第１及び第２の計数器と前記ラッチ機構の動作を同
    期させる回路機構と、 を含む直列化ビットストリームから情報を再生する装
    置。
  6. 【請求項６】前記算術機構が読み出し専用記憶機構であ
    る特許請求の範囲第５項に記載の直列化ビットストリー
    ムから情報を再生する装置。
JP56014462A 1980-02-06 1981-02-04 可変窓を用いるデ−タ再生方法 Expired - Lifetime JPH0711852B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US118882 1980-02-06
US06/118,882 US4393458A (en) 1980-02-06 1980-02-06 Data recovery method and apparatus using variable window

Publications (2)

Publication Number Publication Date
JPS56153513A JPS56153513A (en) 1981-11-27
JPH0711852B2 true JPH0711852B2 (ja) 1995-02-08

Family

ID=22381323

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56014462A Expired - Lifetime JPH0711852B2 (ja) 1980-02-06 1981-02-04 可変窓を用いるデ−タ再生方法

Country Status (6)

Country Link
US (1) US4393458A (ja)
EP (1) EP0034055B1 (ja)
JP (1) JPH0711852B2 (ja)
CA (1) CA1157532A (ja)
DE (1) DE3166759D1 (ja)
ES (1) ES8205326A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4532559A (en) * 1983-02-14 1985-07-30 Prime Computer, Inc. Apparatus for decoding phase encoded data
US4550391A (en) * 1983-02-22 1985-10-29 Western Digital Corporation Data capture window extension circuit
IT1206332B (it) * 1983-10-25 1989-04-14 Honeywell Inf Systems Apparato digitale per sistema di recupero di informazioni binarie registrate su supporti magnetici.
IT1200426B (it) * 1985-03-21 1989-01-18 Honeywell Inf Systems Apparato digitale per sistema di recupero di informazioni binarie registrate su supporti magnetici
US4707842A (en) * 1985-04-03 1987-11-17 Siemens Aktiengesellschaft Apparatus and method for acquiring data and clock pulses from asynchronous data signals
JPH0682336B2 (ja) * 1986-04-28 1994-10-19 日本電気株式会社 ブロック閉塞を用いたロールバックリカバリシステム
US4726022A (en) * 1986-04-30 1988-02-16 International Business Machines Corporation Method and apparatus for stressing the data window in magnetic storage devices
US4928187A (en) * 1987-02-20 1990-05-22 Laserdrive Limited Method and apparatus for encoding and decoding binary data
US4789838A (en) * 1987-03-23 1988-12-06 Cheng Jyi Min Pulse detection circuit using amplitude and time qualification
US5151985A (en) * 1987-05-28 1992-09-29 Apple Computer, Inc. Disk drive controller
US4888791A (en) * 1988-01-25 1989-12-19 Barndt Sr Robert A Clock decoder and data bit transition detector for fiber optic work station
US4972444A (en) * 1988-07-14 1990-11-20 International Business Machines Corporation Digital phase-locked device and method
US5335337A (en) * 1989-01-27 1994-08-02 Digital Equipment Corporation Programmable data transfer timing
DE4006426C2 (de) * 1990-03-01 1993-11-18 Siemens Nixdorf Inf Syst Verfahren zum Auswerten binärer Informationen einer Magnetspeicherkarte
EP0616294A3 (de) * 1993-03-18 1995-05-10 Siemens Nixdorf Inf Syst Verfahren zum Ermitteln binärer Informationen.
DE10000304B4 (de) * 2000-01-05 2011-09-15 Robert Bosch Gmbh Verfahren und Vorrichtung zum Austausch von Daten zwischen wenigstens zwei mit einem Bussystem verbundenen Teilnehmern
JP3636145B2 (ja) * 2001-06-15 2005-04-06 ソニー株式会社 復調タイミング生成回路および復調装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3513447A (en) * 1967-09-01 1970-05-19 Xerox Corp Bit sync recovery system
US3653001A (en) * 1967-11-13 1972-03-28 Bell Telephone Labor Inc Time-shared computer graphics system having data processing means at display terminals
US3684967A (en) * 1971-01-08 1972-08-15 Cogar Corp Automatic control of position and width of a tracking window in a data recovery system
US3755798A (en) * 1972-02-29 1973-08-28 Honeywell Inf Systems Data recovery system having tracking sampling window
US3827078A (en) * 1972-11-01 1974-07-30 Burroughs Corp Digital data retrieval system with dynamic window skew
US4063310A (en) * 1973-07-25 1977-12-13 Pye Limited Sampler control system for chromatograph analytical apparatus
US4048481A (en) * 1974-12-17 1977-09-13 Honeywell Information Systems Inc. Diagnostic testing apparatus and method
US3922613A (en) * 1975-01-02 1975-11-25 Honeywell Inf Systems Information detection apparatus having an adaptive digital tracking oscillator
US4047243A (en) * 1975-05-27 1977-09-06 Burroughs Corporation Segment replacement mechanism for varying program window sizes in a data processing system having virtual memory
US4109236A (en) * 1977-06-17 1978-08-22 Honeywell Information Systems Inc. Apparatus for digital data recovery from mass storage devices
US4197502A (en) * 1978-10-16 1980-04-08 Motorola, Inc. Digital signal detector

Also Published As

Publication number Publication date
CA1157532A (en) 1983-11-22
JPS56153513A (en) 1981-11-27
EP0034055B1 (en) 1984-10-24
ES499125A0 (es) 1982-06-01
EP0034055A2 (en) 1981-08-19
ES8205326A1 (es) 1982-06-01
EP0034055A3 (en) 1981-11-25
US4393458A (en) 1983-07-12
DE3166759D1 (en) 1984-11-29

Similar Documents

Publication Publication Date Title
JPH0711852B2 (ja) 可変窓を用いるデ−タ再生方法
US4596981A (en) Synchronizing signal detecting circuit in a digital signal transmitting system
US3914586A (en) Data compression method and apparatus
US4124778A (en) Digital frame synchronizing circuit
US5363360A (en) Method and apparatus for detecting and processing synchronization marks extracted from a prerecorded wobbled groove on a compact disk
US4281356A (en) Magnetic disk memory
US4958243A (en) Phase discrimination and data separation method and apparatus
US3827078A (en) Digital data retrieval system with dynamic window skew
US4672482A (en) Digital apparatus for magnetic media data recovery system
EP0438355B1 (en) Method for reading a synchronizing signal from a record medium and an apparatus therefor
US5414722A (en) Selective data synchronizer
WO1996010296A1 (en) Phase-locked loop, phase comparator for use in the phase-locked loop, and reproducing device including the phase-locked loop
US4131920A (en) Closed-clock writing system for a rotating magnetic memory
US5175655A (en) Method and apparatus for verifying a signal recorded in an encoded form on a medium
JPH0656958B2 (ja) 情報デ−タ復元装置
US3643228A (en) High-density storage and retrieval system
US4532559A (en) Apparatus for decoding phase encoded data
US3631422A (en) System for detection of data time interval measurement
US3631429A (en) System for reproducibly storing digital data
US3656149A (en) Three frequency data separator
US4063291A (en) Apparatus and method for encoding and decoding digital information
US4426667A (en) Pulse width modulation system
US3852810A (en) Self-clocking nrz recording and reproduction system
US5297115A (en) Detection of saved sectors on an optical disk
US3493962A (en) Converter for self-clocking digital signals