JPH07118514B2 - Solder bump type semiconductor device - Google Patents

Solder bump type semiconductor device

Info

Publication number
JPH07118514B2
JPH07118514B2 JP1103773A JP10377389A JPH07118514B2 JP H07118514 B2 JPH07118514 B2 JP H07118514B2 JP 1103773 A JP1103773 A JP 1103773A JP 10377389 A JP10377389 A JP 10377389A JP H07118514 B2 JPH07118514 B2 JP H07118514B2
Authority
JP
Japan
Prior art keywords
electrode
emitter
solder bump
connector lead
metal electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1103773A
Other languages
Japanese (ja)
Other versions
JPH02281737A (en
Inventor
誠 秀島
哲次郎 角田
伸次郎 小島
勝 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1103773A priority Critical patent/JPH07118514B2/en
Publication of JPH02281737A publication Critical patent/JPH02281737A/en
Publication of JPH07118514B2 publication Critical patent/JPH07118514B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は大電流を通電する半田バンプ型半導体装置に
関する。DETAILED DESCRIPTION OF THE INVENTION Object of the Invention (Industrial field of application) The present invention relates to a solder bump type semiconductor device which conducts a large current.

（従来の技術） 従来、数十アンペアの電流のスイッチングを行なう素子
として、大電力用トランジスタモジュールがある。この
大電力用トランジスタモジュールにおいて、半導体チッ
プと、外部端子が接続されている端子台との接続は、半
導体チップ上のアルミニウム電極と、端子台との間に、
アルミニウム細線を超音波ワイヤボンディングすること
により行われ、これを多数接続することにより、数十ア
ンペアの通電能力を得ていた。(Prior Art) Conventionally, there is a high power transistor module as an element for switching a current of several tens of amperes. In this high power transistor module, the semiconductor chip and the terminal block to which the external terminal is connected are connected between the aluminum electrode on the semiconductor chip and the terminal block.
This is performed by ultrasonically wire-bonding thin aluminum wires, and by connecting a large number of these wires, a current carrying capacity of several tens of amperes has been obtained.

しかしながら、このようなアルミニウム細線を超音波ワ
イヤボンディングにより、接続する方法であると、外部
回路の何等かの故障時、例えば数百アンペアの大電流が
流れた場合、この大電流によって、アルミニウム細線の
超音波ワイヤボンディングされた部分が離れ、この離れ
た部分にアークが発生し、プラスチックケース内の温度
が高まり、プラスチックケースが爆発、飛散してしまう
ことがあった。However, according to the method of connecting such an aluminum thin wire by ultrasonic wire bonding, when some failure of the external circuit occurs, for example, when a large current of several hundred amperes flows, this large current causes the aluminum thin wire to In some cases, the ultrasonic wire-bonded part is separated, an arc is generated in the separated part, the temperature inside the plastic case rises, and the plastic case explodes and scatters.

そこで、これに対処するために、大電力用トランジスタ
モジュールに搭載される半導体チップと、端子台との電
気的接続にコネクタリードを用い、これと、半導体チッ
プ上に設けられた電極、および端子台とを半田付けにて
固着、接続する方法が考えられた。Therefore, in order to cope with this, a connector lead is used for electrical connection between the semiconductor chip mounted on the high power transistor module and the terminal block, and the electrode and the terminal block provided on the semiconductor chip. A method of fixing and connecting with and by soldering was considered.

以下、このようなコネクタリードを用い、半田付けに
て、半導体チップと、端子台とを電気的に接続した半田
バンプ型の大電力用トランジスタモジュールを、図面に
参照して説明する。Hereinafter, a solder bump type high power transistor module in which a semiconductor chip and a terminal block are electrically connected by soldering using such a connector lead will be described with reference to the drawings.

第10図は、半田バンプ型の大電力用トランジスタモジュ
ールの断面図である。FIG. 10 is a cross-sectional view of a solder bump type high power transistor module.

第10図には、半田バンプ型の大電力用トランジスタモジ
ュールのうち、大電力用npn型バイポーラトランジスタ
の例が図示されている。FIG. 10 shows an example of a high power npn bipolar transistor of the solder bump high power transistor module.

まず、第10図に示すように、大電力用npn型バイポーラ
トランジスタ半導体チップ51には、ｎ型コレクタ領域52
と、ｐ型ベース領域53と、ｎ型エミッタ領域54とが形成
されている。これらの各領域のうち、まず、ｎ型エミッ
タ領域54上には、これに接してエミッタ電極55−１が形
成されている。このエミッタ電極55−１上には、半田バ
ンプ56が形成されている。この半田バンプ56上には、エ
ミッタコネクタリード57−１が形成されている。このエ
ミッタコネクタリード57−１は、半田バンプ56を介し
て、上記エミッタ電極55−１と接続されている。次に、
ｐ型ベース領域53上には、これに接してベース電極55−
２が形成されている。このベース電極55−２上には、半
田バンプ56が形成されている。この半田バンプ56上に
は、ベースコネクタリード57−２が形成されている。こ
のベースコネクタリード57−２は、半田バンプ56を介し
て、上記ベースアルムニウム電極55−２と接続されてい
る。次に、ｎ型コレクタ領域52には、これに接して、コ
レクタ端子台58−２が半田付け固着されている。このコ
レクタ端子台58−２は、他のエミッタ端子台58−１、お
よびベース端子台58−３とともに、絶縁物60の一方の面
上に載置されている。この絶縁物60の一方の面上に、コ
レクタ端子台58−２とともに載置されているエミッタ端
子台58−１は、上記エミッタコネクタリード57−１と、
半田バンプ56を介して接続されている。また、同様に絶
縁物60上に載置されているベース端子台58−３は、上記
ベースコネクタリード57−２と、半田バンプ56を介して
接続されている。これらの各端子台のうち、まず、エミ
ッタ端子台58−１上には、さらに、エミッタ外部端子59
−１が接続されている。次に、コレクタ端子台58−２上
には、さらに、コレクタ外部端子59−２が接続されてい
る。次に、ベース端子台58−３上には、さらに、ベース
外部端子59−３が接続されている。また、上記絶縁物60
の他方の面には、銅基板61が固着されている。この銅基
板51の周囲には、プラスチックケース62が配置され、絶
縁物60上に形成されている大電力用npn型バイポーラト
ランジスタの周囲を囲んでいる。この大電力用npn型バ
イポーラトランジスタの周囲を囲んで配置されているプ
ラスチックケース62内には、シリコン樹脂63が充填され
ている。さらに、このシリコン樹脂63の上部を、エポキ
シ樹脂64を注入硬化することにより封止されている。First, as shown in FIG. 10, the npn-type bipolar transistor semiconductor chip 51 for high power has an n-type collector region 52.
A p-type base region 53 and an n-type emitter region 54 are formed. Of these regions, first, an emitter electrode 55-1 is formed on and in contact with the n-type emitter region 54. Solder bumps 56 are formed on the emitter electrodes 55-1. An emitter connector lead 57-1 is formed on the solder bump 56. The emitter connector lead 57-1 is connected to the emitter electrode 55-1 via the solder bump 56. next,
On the p-type base region 53, the base electrode 55-
2 is formed. Solder bumps 56 are formed on the base electrode 55-2. A base connector lead 57-2 is formed on the solder bump 56. The base connector lead 57-2 is connected to the base aluminum electrode 55-2 via the solder bump 56. Next, the collector terminal block 58-2 is soldered and fixed to the n-type collector region 52 so as to be in contact therewith. The collector terminal block 58-2 is placed on one surface of the insulator 60 together with the other emitter terminal block 58-1 and the base terminal block 58-3. The emitter terminal block 58-1 mounted together with the collector terminal block 58-2 on one surface of the insulator 60 has the emitter connector lead 57-1 and
Connected via solder bumps 56. Similarly, the base terminal block 58-3 mounted on the insulator 60 is connected to the base connector lead 57-2 via the solder bumps 56. Of these terminal blocks, first, the emitter external terminal 59-1 is further provided on the emitter terminal block 58-1.
-1 is connected. Next, the collector external terminal 59-2 is further connected to the collector terminal block 58-2. Next, the base external terminal 59-3 is further connected to the base terminal block 58-3. In addition, the insulator 60
A copper substrate 61 is fixed to the other surface of the. A plastic case 62 is arranged around the copper substrate 51 and surrounds the periphery of the high power npn type bipolar transistor formed on the insulator 60. A silicon resin 63 is filled in a plastic case 62 that surrounds the high power npn bipolar transistor. Further, the upper portion of the silicone resin 63 is sealed by injecting and curing an epoxy resin 64.

このような、従来の半田バンプ型大電力用トランジスタ
モジュールであると、半導体チップ51内に存在している
エミッタ領域54、およびベース領域53に接続されるエミ
ッタ電極55−１、およびベース電極55−２と、エミッタ
端子台58−１、およびベース端子台58−３との接続を、
半田バンプ56を介してコネクタリード57−１、および57
−２により行なっている。このコネクタリードによる接
続方法では、コネクタリード57−１、および57−２に、
十分な電流容量を持たせることができ、また、半田付け
部分は容易に離れることがない。このことから、これら
の接続が、アルミニウム細線を、多数、超音波ワイヤボ
ンディングにより行なっていた際に発生していた、何等
かの故障発生時に、数百アンペアの大電流が流れて超音
波ワイヤボンディング接合部が離れ、この離れた部分に
アークが発生し、プラスチックケースが爆発、飛散する
恐れがなくなる。したがって、信頼性、および安全性の
高い大電力用トランジスタモジュールを提供することが
できる。In such a conventional solder bump type high power transistor module, the emitter electrode 54-1, which is connected to the emitter region 54 and the base region 53 existing in the semiconductor chip 51, and the base electrode 55-. 2 and the connection between the emitter terminal block 58-1 and the base terminal block 58-3,
Connector leads 57-1 and 57 via solder bumps 56
-2. In this connection method using connector leads, the connector leads 57-1 and 57-2 are
A sufficient current capacity can be provided, and the soldered part does not easily come off. From these facts, these connections were made when a large number of aluminum thin wires were used for ultrasonic wire bonding, and when some kind of failure occurred, a large current of several hundred amperes flowed and ultrasonic wire bonding was performed. There is no risk of the plastic case exploding or scattering due to the joints being separated and an arc being generated in the separated parts. Therefore, it is possible to provide a reliable and safe high power transistor module.

ところが、半田付けによる接続方法であるために、半導
体チップ51上の、半田バンプ56が接続されるエミッタ電
極55−１、およびベース電極55−２に、選択蝕刻性が良
く、微細パターンの形成が容易なアルミニウムを用いる
ことができない。これは、空気中において、アルミニウ
ムの表面が、アルミナの被膜により覆われてしまうこと
から、アルミニウム上への半田付けが極めて困難であっ
たためである。したがって、これらの、エミッタ電極55
−１、およびベース電極55−２には、ニッケル、あるい
はニッケルと、金との積層構造を用いなければならなか
った。このような、ニッケル、あるいはニッケルと、金
との積層構造では、加工性が悪く、微細パターンを形成
することは不可能である。また、半田バンプ56によっ
て、エミッタ電極55−１と、ベース電極55−２との間で
ブリッジが形成されることを防ぐために、両電極間の距
離を十二分に離しておく必要があり、装置のパターン設
計に及ぼす制限が多く存在していた。結果的には、第11
図に示すように、半導体チップ51上の一方の隅にベース
電極55−２を形成し、残りの部分にエミッタ電極55−２
を形成する構成となってしまう。このような構成である
と、半導体チップ51内に流れる電流のバランスが悪くな
る。However, since the connection method is by soldering, the selective etching property is good for the emitter electrode 55-1 and the base electrode 55-2, to which the solder bumps 56 are connected, on the semiconductor chip 51, and it is possible to form a fine pattern. No easy aluminum can be used. This is because the surface of aluminum is covered with the alumina coating in the air, so that it is extremely difficult to solder onto aluminum. Therefore, these, the emitter electrode 55
−1 and the base electrode 55-2 had to use nickel or a laminated structure of nickel and gold. In such a nickel or nickel and gold laminated structure, the workability is poor and it is impossible to form a fine pattern. Further, in order to prevent the solder bump 56 from forming a bridge between the emitter electrode 55-1 and the base electrode 55-2, it is necessary to keep the distance between the two electrodes sufficiently large. There were many restrictions on the pattern design of the device. As a result, the 11th
As shown in the figure, a base electrode 55-2 is formed on one corner of the semiconductor chip 51, and an emitter electrode 55-2 is formed on the remaining portion.
Will be formed. With such a configuration, the balance of the currents flowing in the semiconductor chip 51 becomes poor.

大電流用トランジスタモジュールは、高耐圧で大電流を
スイッチングする能力を持つ半導体装置であり、その通
常の半導体チップサイズは、例えば7mm×7mmから、20mm
×20mmという大面積の半導体チップを搭載するものであ
る。このような、大面積の半導体チップに大電流を通電
する場合、この半導体チップ全体に、如何にバランス良
く電流が流れ得るかによって、半導体装置としての性
能、例えば電流利得、スイッチング速度、および安全動
作領域等が左右される。したがって、現在の一般的な大
電力用トランジスタモジュールでは、ICに準じた微細加
工技術が導入されており、また、半導体チップ内でのバ
ランスの良い動作を得るために、ベースの入力抵抗が、
半導体チップ内で均一となるべく工夫がなされている。
これらの技術は、全てアルミニウムによる電極の加工性
の良さに、根ざしたものであり、ニッケル、あるいはニ
ッケルと、金との積層構造による電極を持つ、半田バン
プ型大電力用トランジスタモジュールでの応用は不可能
である。A high-current transistor module is a semiconductor device that has a high breakdown voltage and the ability to switch a large current, and its normal semiconductor chip size is, for example, from 7 mm × 7 mm to 20 mm.
A semiconductor chip with a large area of × 20 mm is mounted. When a large current is applied to such a large-area semiconductor chip, the performance as a semiconductor device, such as current gain, switching speed, and safe operation, depends on how well the current can flow through the entire semiconductor chip. Area etc. is influenced. Therefore, in the current general high-power transistor module, microfabrication technology based on IC is introduced, and in order to obtain a well-balanced operation in the semiconductor chip, the input resistance of the base is
The device is devised to be uniform within the semiconductor chip.
These technologies are all rooted in the good workability of electrodes made of aluminum, and are not applicable to solder bump type high power transistor modules that have electrodes made of nickel or a laminated structure of nickel and gold. It is impossible.

また、第12図に示すように、このような半田バンプ56に
よる、半導体チップ51上の電極55と、コネクタリード57
との接続方法では、半田付け面積が大きく、半導体装置
に、温度変化が加わると、コネクタリード57を構成する
金属と、半導体チップ51との熱膨張係数に差異があるた
めに、バンプ56内に応力が生じ、これが繰り返されるこ
とによって、半田バンプ56が脆化し、半田付け部に不具
合を生じる原因となる恐れがある。Further, as shown in FIG. 12, the electrodes 55 on the semiconductor chip 51 and the connector leads 57 are formed by such solder bumps 56.
In the connection method with, the soldering area is large, and when the semiconductor device is subjected to temperature change, there is a difference in thermal expansion coefficient between the metal forming the connector lead 57 and the semiconductor chip 51. When stress is generated and is repeated, the solder bumps 56 may become brittle and may cause a defect in the soldered portion.

（発明が解決しようとする課題） この発明は上記のような点に鑑み為されたもので、電流
をバランス良くチップ内に流せるとともに、半田バンプ
の脆化を抑制でき、しかも組み立てにおいては、樹脂の
充填が容易になる半田バンプ型半導体装置を提供するこ
とを目的とする。(Problems to be Solved by the Invention) The present invention has been made in view of the above points, and allows current to flow in a chip in a well-balanced manner, suppresses embrittlement of solder bumps, and further, in assembly, It is an object of the present invention to provide a solder bump type semiconductor device that facilitates filling of the solder bump type semiconductor device.

［発明の構成］ （課題を解決するための手段） 上記目的を達成するために、この発明に係る半田バンプ
型半導体装置は、半導体基板の主表面上に、互いに電気
的に分離されて、行列状に設けられた複数の金属電極
と、メッシュ状に形成されて、前記複数の金属電極の周
りを平面的に囲む他の金属電極と、前記複数の金属電
極、および前記他の金属電極上に形成され、前記複数の
金属電極、および前記他の金属電極それぞれに達する電
極引き出し用の開孔部を有する絶縁膜と、前記開孔部毎
に形成され、前記複数の金属電極、および前記他の金属
電極それぞれに接続される複数の半田バンプと、前記複
数の金属電極に接続される半田バンプどうしを互いに接
続するとともに、前記複数の金属電極を外部端子部に導
くための、くし型の部分を有する第１のコネクタリード
と、前記他の金属電極に接続される半田バンプに接続さ
れ、前記複数の金属電極を外部端子部に導くための、第
２のコネクタリードとを具備することを特徴としてい
る。[Structure of the Invention] (Means for Solving the Problems) In order to achieve the above object, a solder bump type semiconductor device according to the present invention is provided on a main surface of a semiconductor substrate so as to be electrically isolated from each other and arranged in a matrix. A plurality of metal electrodes provided in a shape, another metal electrode that is formed in a mesh shape and planarly surrounds the plurality of metal electrodes, the plurality of metal electrodes, and the other metal electrodes. An insulating film that is formed and has an opening portion for leading out an electrode that reaches each of the plurality of metal electrodes and the other metal electrode, and the plurality of metal electrodes that are formed for each of the opening portions, and the other metal electrode. A plurality of solder bumps connected to each metal electrode and solder bumps connected to the plurality of metal electrodes are connected to each other, and a comb-shaped portion for guiding the plurality of metal electrodes to an external terminal portion is provided. Existence A first connector lead and a second connector lead connected to a solder bump connected to the other metal electrode and for guiding the plurality of metal electrodes to an external terminal portion. There is.

（作用） 上記構成を有する半田バンプ型半導体装置であると、ま
ず、半導体基板の主表面上に、互いに電気的に分離され
て、行列状に設けられた複数の金属電極と、メッシュ状
に形成されて、複数の金属電極の周りを平面的に囲む他
の金属電極とを持つことにより、電流を、バランス良く
チップ内に流せる構造が得られる。(Operation) In the solder bump type semiconductor device having the above-described configuration, first, on the main surface of the semiconductor substrate, a plurality of metal electrodes electrically separated from each other and arranged in a matrix and formed in a mesh shape. Thus, by having another metal electrode surrounding the plurality of metal electrodes in a plane, it is possible to obtain a structure in which current can flow in the chip in a well-balanced manner.

また、絶縁膜の開孔部毎に形成され、複数の金属電極、
および前の金属電極それぞれに接続される複数の半田バ
ンプとを持つことにより、特に複数の金属電極に接続さ
れる半田バンプの、個々の面積を小さくでき、これら半
田バンプの脆化が抑制される。Further, a plurality of metal electrodes formed in each opening of the insulating film,
And by having a plurality of solder bumps connected to each of the previous metal electrodes, the individual area of the solder bumps connected to the plurality of metal electrodes can be reduced, and embrittlement of these solder bumps can be suppressed. .

また、複数の金属電極に接続される半田バンプどうしを
互いに接続するとともに、複数の金属電極を外部端子部
に導くための、くし型の部分を有する第１のコネクタリ
ードを持つことにより、半田バンプが基板上に分散して
いたとしても、この半導体装置を外囲器に入れたとき、
この外囲器内への樹脂の充填を、容易、かつ確実に行え
る。コネクタリードの、所謂“くしの目”の部分から
も、樹脂が充填されるためである。よって、基板とコネ
クタリードとの間に空孔が残り難くなる。Further, by connecting the solder bumps connected to the plurality of metal electrodes to each other and having the first connector lead having a comb-shaped portion for guiding the plurality of metal electrodes to the external terminal portion, the solder bumps can be formed. , Even if they are dispersed on the substrate, when this semiconductor device is put in an envelope,
The resin can be easily and surely filled into the envelope. This is because the resin is filled also from the so-called "comb-eye" portion of the connector lead. Therefore, it becomes difficult for holes to remain between the substrate and the connector leads.

（実施例） 以下、図面を参照して、この発明の実施例に係わる半田
バンプ型半導体装置について説明する。(Embodiment) A solder bump type semiconductor device according to an embodiment of the present invention will be described below with reference to the drawings.

この発明に係わる半田バンプ型半導体装置のうち、半田
バンプ型大電力用トランジスタモジュールを例にとり、
まず、これに搭載される、例えば大電力用npn型バイポ
ーラトランジスタの第１の実施例について、第１図、お
よび第２図を参照して説明する。Among the solder bump type semiconductor devices according to the present invention, taking a solder bump type high power transistor module as an example,
First, a first embodiment of, for example, a high-power npn-type bipolar transistor mounted on this will be described with reference to FIGS. 1 and 2.

第１図は、この発明の係わる半田バンプ型大電力用トラ
ンジスタモジュールに搭載される大電力用npn型バイポ
ーラトランジスタの第１の実施例の断面図、第２図は、
その平面パターンの一例である。FIG. 1 is a sectional view of a first embodiment of a high power npn type bipolar transistor mounted in a solder bump type high power transistor module according to the present invention, and FIG.
It is an example of the plane pattern.

第１図に示すように、半導体チップ１内には、ｎ型コレ
クタ領域２と、ｐ型ベース領域３と、ｎ型エミッタ領域
４とが形成されている。このｎ型エミッタ領域４は、ｐ
型ベース領域３内に、複数個のほぼ等しい面積の小さい
領域に分割されて形成されている。また、これらの各領
域が形成されている半導体チップ１上には、第１の絶縁
膜５が形成されている。この第１の絶縁膜５には、これ
を通して、ｐ型ベース領域３、およびｎ型エミッタ領域
４に対し、開孔部が形成され、この開孔部を介して、ｐ
型ベース領域３、およびｎ型エミッタ領域４に接続され
るエミッタ電極６、およびベース電極７が形成されてい
る。これらのエミッタ電極６、およびベース電極７はア
ルミニウムにより形成されているが、アルミニウムを主
成分とする合金、例えばAlSi、AlCu等でも良い。このエ
ミッタ電極６、およびベース電極７上には、さらに、第
２の絶縁膜８が形成されている。この第２の絶縁膜８に
は、これを通して、エミッタ電極６、ベース電極７に対
し、開孔部が形成され、この開孔部を介して、エミッタ
電極６、およびベース電極７に接続される半田バンプ
９、および９′が形成されている。As shown in FIG. 1, an n-type collector region 2, a p-type base region 3 and an n-type emitter region 4 are formed in the semiconductor chip 1. This n-type emitter region 4 is p
The mold base region 3 is formed by being divided into a plurality of regions having a substantially equal area. Further, the first insulating film 5 is formed on the semiconductor chip 1 in which these respective regions are formed. An opening is formed through the first insulating film 5 through the p-type base region 3 and the n-type emitter region 4, and a p-type opening is formed through the opening.
An emitter electrode 6 connected to the mold base region 3 and the n-type emitter region 4, and a base electrode 7 are formed. The emitter electrode 6 and the base electrode 7 are made of aluminum, but alloys containing aluminum as a main component, such as AlSi and AlCu, may be used. A second insulating film 8 is further formed on the emitter electrode 6 and the base electrode 7. Through the second insulating film 8, an opening is formed through the emitter electrode 6 and the base electrode 7, and the second insulating film 8 is connected to the emitter electrode 6 and the base electrode 7 through the opening. Solder bumps 9 and 9'are formed.

一方、反対面のコレクタ領域２には、コレクタの電極と
なる。例えばニッケル（Ni）層10が、半導体チップ１の
シリコンと、オーミックに接触するように形成されてい
る。On the other hand, the collector region 2 on the opposite surface serves as a collector electrode. For example, the nickel (Ni) layer 10 is formed so as to make ohmic contact with the silicon of the semiconductor chip 1.

このような大電力用npn型バイポーラトランジスタの第
１の実施例の製造方法は、まず、通常の製造方法によ
り、コレクタ領域２となるｎ型シリコン基板上に、不純
物選択拡散法を用いて、ｐ型ベース領域３、およびｎ型
エミッタ領域４を形成する。この一実施例に係わる半田
バンプ型大電力用トランジスタモジュールでは、半導体
チップサイズが、例えば10mm×10mmと大きい大電力用の
トランジスタであり、大面積の半導体チップ内を流れる
電流を均一化する目的で、上記したように、エミッタ領
域４は、複数個のほぼ等しい面積の小さい領域に分割さ
れて形成される構造となっている。次に、ベース領域
３、およびエミッタ領域４が露出している半導体チップ
１の表面に、例えば熱酸化法により、第１の酸化膜（絶
縁膜）５を形成する。次に、この第１の酸化膜（絶縁
膜）５に、例えば写真蝕刻法により、上記ベース領域
３、およびエミッタ領域４に対し、第１の酸化膜（絶縁
膜）５を通して、電極取り出し用の開孔部を形成する。
このとき、複数個の小さい領域に分割されたエミッタ領
域に対して、おのおの開孔部が形成される。次に、この
開孔部が形成された第１の酸化膜５上に、この開孔部も
含み、例えばスパッタ法により、アルミニウムを蒸着す
る。次に、例えば写真蝕刻法により、所定形状のエミッ
タ電極６、およびベース電極７を形成する。次に、この
所定形状のエミッタ電極６、およびベース電極７が形成
されている面に、例えばCVD法により、シリコン窒化
膜、もしくはシリコン酸化膜、もしくはPSG等の第２の
絶縁膜８を形成する。次に、例えば写真蝕刻法により、
上記エミッタ電極６、およびベース電極７に対し、第２
の絶縁膜８を通して、電極引き出し用の開孔部を形成す
る。一方、反対面のコレクタ領域２の表面には、例えば
蒸着法により、ニッケル層10を、半導体チップ１のシリ
コンとオーミックに接触するように形成する。次に、例
えば亜鉛（Zn）、スズ（Sn）、鉛（Pb）からなる半田を
溶融させた半田槽に、上記のような構造のデバイスが形
成されたシリコウェハを浸漬し、シリコウェハ近傍の溶
融半田中に超音波振動子を挿入して、溶融半田中に超音
波を印加する。この方法は、いわゆる超音波半田付け法
と称されるもので、例えば上記のような、亜鉛（Zn）、
スズ（Sn）、鉛（Pb）による半田組成とすることで、ア
ルミニウム上、すなわち、上記エミッタ電極６、および
ベース電極７の上に良好な半田バンプ９、および９′を
形成することができる。なお、超音波半田付け法は、特
願昭63−219726号の願書に添付された明細書および図面
に記載されている。このようにして、第１図に示すこの
発明に係わる半田バンプ型大電力用トランジスタモジュ
ールに搭載される大電力用npn型バイポーラトランジス
タの第１の実施例が製造される。In the manufacturing method of the first embodiment of such a high-power npn-type bipolar transistor, first, by an ordinary manufacturing method, an impurity selective diffusion method is used to p-type on an n-type silicon substrate to be the collector region 2. The type base region 3 and the n-type emitter region 4 are formed. In the solder bump type high power transistor module according to this embodiment, the semiconductor chip size is a large power transistor as large as 10 mm × 10 mm, for the purpose of equalizing the current flowing in the large area semiconductor chip. As described above, the emitter region 4 has a structure formed by being divided into a plurality of regions having a substantially equal area. Next, a first oxide film (insulating film) 5 is formed on the surface of the semiconductor chip 1 where the base region 3 and the emitter region 4 are exposed by, for example, a thermal oxidation method. Next, the first oxide film (insulating film) 5 is exposed through the first oxide film (insulating film) 5 to the base region 3 and the emitter region 4 by, for example, a photo-etching method. Form an aperture.
At this time, each opening is formed in each of the emitter regions divided into a plurality of small regions. Next, aluminum is vapor-deposited by, for example, a sputtering method on the first oxide film 5 in which the opening is formed, including the opening. Next, the emitter electrode 6 and the base electrode 7 having a predetermined shape are formed by, for example, photolithography. Next, a silicon nitride film, a silicon oxide film, or a second insulating film 8 such as PSG is formed on the surface on which the emitter electrode 6 and the base electrode 7 having the predetermined shape are formed, for example, by the CVD method. . Next, for example, by photolithography,
Second with respect to the emitter electrode 6 and the base electrode 7
An opening for leading out an electrode is formed through the insulating film 8 of FIG. On the other hand, on the opposite surface of the collector region 2, a nickel layer 10 is formed by, for example, vapor deposition so as to make ohmic contact with the silicon of the semiconductor chip 1. Next, for example, the silicon wafer on which the device having the above structure is formed is immersed in a solder bath in which solder made of zinc (Zn), tin (Sn), and lead (Pb) is melted, and molten solder near the silicon wafer is melted. An ultrasonic oscillator is inserted therein and ultrasonic waves are applied into the molten solder. This method is called so-called ultrasonic soldering method. For example, zinc (Zn),
By using a solder composition of tin (Sn) and lead (Pb), good solder bumps 9 and 9'can be formed on aluminum, that is, on the emitter electrode 6 and the base electrode 7. The ultrasonic soldering method is described in the specification and drawings attached to the application of Japanese Patent Application No. 63-219726. Thus, the first embodiment of the high power npn type bipolar transistor mounted on the solder bump type high power transistor module according to the present invention shown in FIG. 1 is manufactured.

次に、この大電力用npn型バイポーラトランジスタ第１
の実施例の平面パターンの一例を、第２図を参照して説
明する。この第２図において、各参照する符号は第１図
と対応するものとする。Next, this high-power npn-type bipolar transistor
An example of the plane pattern of this embodiment will be described with reference to FIG. In FIG. 2, each reference numeral corresponds to that in FIG.

第２図に示すように、半導体チップ１上には、第１図に
図示される第１の絶縁膜５を介して、電流容量の大きい
エミッタ電極６が、複数個に分割されて形成されてい
る。この複数個に分割されたエミッタ電極６の、おのお
のの周囲を囲うようにベース電極７が形成されている。
これらの電極の下部には、これらに接続して、第１図に
図示される半導体チップ１内に流れる電流のバランスが
良好となるように配置されるエミッタ領域４、およびベ
ース領域３が形成されている。この半導体チップ１内に
流れる電流のバランスが良好となるように配置されるエ
ミッタ領域４、およびベース領域３に対応した、上記エ
ミッタ電極６、およびベース電極７は、加工性の良いア
ルミニウムを用いることで可能となる。これらのアルミ
ニウムによりなる電極のうち、複数個に分割されて形成
されているエミッタ電極６には、その一つ一つに半田バ
ンプ９が形成されている。また、ベース電極７には、そ
のほぼ中心、すなわち、半導体チップ１表面のほぼ中心
に、半田バンプ９′が形成されている。この半田バンプ
９、および９′は、エミッタ電極６、およびベース電極
７の上部に形成される、第１図に図示される第２の絶縁
膜８を通して、エミッタ電極６、およびベース電極７に
対し、選択的に形成されている電極引き出し用の開孔部
を通して、エミッタ電極６、およびベース電極７に接続
されている。As shown in FIG. 2, a plurality of emitter electrodes 6 having a large current capacity are formed on the semiconductor chip 1 through the first insulating film 5 shown in FIG. There is. A base electrode 7 is formed so as to surround each of the plurality of divided emitter electrodes 6.
Below these electrodes, an emitter region 4 and a base region 3 are formed which are connected to these electrodes and are arranged so that the currents flowing in the semiconductor chip 1 shown in FIG. 1 are well balanced. ing. The emitter electrode 6 and the base electrode 7, which correspond to the emitter region 4 and the base region 3 arranged so that the currents flowing in the semiconductor chip 1 are well balanced, are made of aluminum having good workability. It becomes possible with. A solder bump 9 is formed on each of the emitter electrodes 6 formed by being divided into a plurality of electrodes made of aluminum. Further, the solder bumps 9 ′ are formed on the base electrode 7 substantially at the center thereof, that is, substantially at the center of the surface of the semiconductor chip 1. The solder bumps 9 and 9 ′ are connected to the emitter electrode 6 and the base electrode 7 through the second insulating film 8 shown in FIG. 1 formed on the emitter electrode 6 and the base electrode 7. , And is connected to the emitter electrode 6 and the base electrode 7 through the selectively formed opening for extracting the electrode.

例えばこのようなエミッタ電極６と、ベース電極７とを
配置すれば、例えば10mm×10mmと大面積の半導体チップ
１内に流れる電流の均一化を達成できるとともに、ベー
ス入力抵抗を半導体チップ１内で均一とすることができ
る。For example, if such an emitter electrode 6 and a base electrode 7 are arranged, it is possible to make the current flowing in the semiconductor chip 1 having a large area of, for example, 10 mm × 10 mm uniform, and at the same time, to improve the base input resistance in the semiconductor chip 1. It can be uniform.

また、エミッタの引き出し電極に相当する複数個の半田
バンプ９は、図示されない第２の絶縁膜８を通して、エ
ミッタ電極６に対して開孔されている電極引き出し用の
開孔部を、全て、ほぼ同一の形状として形成すれば、超
音波半田付け法によって形成される半田バンプ９の高さ
が、個々の半田バンプ９の間でほぼ同一に、安定して形
成でき、後工程におけるコネクタリードとの半田付け作
業を、容易に、かつ確実に行なうことができる。さら
に、個々の電極引き出し用の開孔部を、直線状に整列、
配置して形成すれば、１回の半田付け作業で、コネクタ
リードと、半田バンプ９とを接続、結線することができ
る。Further, the plurality of solder bumps 9 corresponding to the lead-out electrodes of the emitter have almost all the opening portions for lead-out electrodes which are opened to the emitter electrode 6 through the second insulating film 8 not shown. If the solder bumps 9 are formed in the same shape, the solder bumps 9 formed by the ultrasonic soldering method can be stably formed with almost the same height among the individual solder bumps 9, and the solder bumps 9 can be formed with the connector leads in the subsequent process. The soldering work can be performed easily and surely. Furthermore, the openings for pulling out the individual electrodes are aligned in a straight line,
If they are arranged and formed, the connector lead and the solder bump 9 can be connected and connected by one soldering operation.

このように超音波半田付け法により、アルミニウム上へ
の半田付けが可能となることによって、半導体チップ１
上に形成されるエミッタ電極６、およびベース電極７
を、この加工性のよいアルミニウムにて形成することに
より、半導体チップ１内に流れる電流のバランスが良好
となるように配置されたエミッタ領域４、およびベース
領域３に対応したエミッタ電極６、およびベース電極７
を形成することが可能となる。したがって、大電力用ト
ランジスタモジュールとしての半田バンプ型半導体装置
において、半導体チップ１に半導体チップ１内に電流を
バランス良く流すことが可能となり、かつ、コネクタリ
ードとの接続を半田付けにて行なうことから、例えば外
部回路の故障時に流れる大電流に起因する内部における
アークの発生を防止することも可能となる。As described above, the ultrasonic soldering method enables soldering on aluminum, and thus the semiconductor chip 1
The emitter electrode 6 and the base electrode 7 formed on top
Is formed of aluminum having good workability, the emitter region 4 arranged so that the currents flowing in the semiconductor chip 1 are well balanced, and the emitter electrode 6 corresponding to the base region 3 and the base. Electrode 7
Can be formed. Therefore, in the solder bump type semiconductor device as the high power transistor module, it becomes possible to flow the current in the semiconductor chip 1 in a well-balanced manner, and the connection with the connector lead is performed by soldering. For example, it is possible to prevent the arc from being generated inside due to a large current flowing when the external circuit fails.

次に、この発明の実施例に係わる半田バンプ型大電力用
トランジスタモジュールに搭載される、例えば大電力用
npn型バイポーラトランジスタの第２の実施例を、第３
図、および第４図を参照して説明する。Next, for example, for high power, mounted on the solder bump type high power transistor module according to the embodiment of the present invention.
The second embodiment of the npn-type bipolar transistor is
A description will be given with reference to the drawings and FIG.

第３図は、この発明の実施例に係わる半田バンプ型大電
力用トランジスタモジュールに搭載される大電力用npn
型バイポーラトランジスタの第２の実施例の断面図、そ
の平面パターンの一例である。第３図、および第４図に
おいて、各参照する符号は第１図、および第２図と対応
するものとする。FIG. 3 shows a high power npn mounted on a solder bump type high power transistor module according to an embodiment of the present invention.
2 is a cross-sectional view of a second example of a bipolar transistor and an example of a plane pattern thereof. FIG. In FIGS. 3 and 4, each reference numeral corresponds to that in FIGS. 1 and 2.

第３図に示すように、半導体チップ１内には、ｎ型コレ
クタ領域２と、ｐ型ベース領域３と、ｎ型エミッタ領域
４とが形成されている。このｎ型エミッタ領域４は、ｐ
型ベース領域３内に、複数個のほぼ等しい面積の小さい
領域に分割されて形成されている。また、これらの各領
域が形成されている半導体チップ１上には、第１の絶縁
膜５が形成されている。この第１の絶縁膜５には、これ
を通して、ｐ型ベース領域３、およびｎ型エミッタ領域
４に対し、開孔部が形成され、この開孔部を介して、ｐ
型ベース領域３、およびｎ型エミッタ領域に接続される
ベース電極７、およびエミッタ電極６が形成されてい
る。これらのエミッタ電極６、およびベース電極７はア
ルミニウムによりなっている。この第２の実施例では、
エミッタ領域４の一つに、一つのエミッタ電極６が形成
されている。また、このエミッタ電極６と、６との間に
は、ベース電極７が形成され、上記第１の絶縁膜５を通
して、ベース領域３に接続されている。このアルミニウ
ムよりなるエミッタ電極６、およびベース電極７上に
は、さらに、第２の絶縁膜８が形成されている。この第
２の絶縁膜５には、これを通して、エミッタ電極６、ベ
ース電極７に対し、電極引き出し用の開孔部が形成さ
れ、この開孔部を介して、エミッタ電極６、およびベー
ス電極７に接続される半田バンプ９、および９′が形成
されている。As shown in FIG. 3, an n-type collector region 2, a p-type base region 3 and an n-type emitter region 4 are formed in the semiconductor chip 1. This n-type emitter region 4 is p
The mold base region 3 is formed by being divided into a plurality of regions having a substantially equal area. Further, the first insulating film 5 is formed on the semiconductor chip 1 in which these respective regions are formed. An opening is formed through the first insulating film 5 through the p-type base region 3 and the n-type emitter region 4, and a p-type opening is formed through the opening.
A base electrode 7 connected to the mold base region 3 and the n-type emitter region, and an emitter electrode 6 are formed. These emitter electrode 6 and base electrode 7 are made of aluminum. In this second embodiment,
One emitter electrode 6 is formed in one of the emitter regions 4. A base electrode 7 is formed between the emitter electrodes 6 and 6 and is connected to the base region 3 through the first insulating film 5. A second insulating film 8 is further formed on the emitter electrode 6 and the base electrode 7 made of aluminum. Through this, the second insulating film 5 is provided with an opening portion for leading out an electrode with respect to the emitter electrode 6 and the base electrode 7. Through this opening portion, the emitter electrode 6 and the base electrode 7 are formed. Solder bumps 9 and 9'that are connected to each other are formed.

一方、反対面のコレクタ領域２には、コレクタ電極とな
る、例えばニッケル（Ni）層10が、半導体チップ１のシ
リコンと、オーミックに接触するように形成されてい
る。On the other hand, in the collector region 2 on the opposite surface, for example, a nickel (Ni) layer 10 serving as a collector electrode is formed so as to make ohmic contact with silicon of the semiconductor chip 1.

このような大電力用npn型バイポーラトランジスタの第
２の実施例の製造方法は、上記大電力用npn型バイポー
ラトランジスタの第１の実施例の製造方法と同様の製造
方法で製造でき、例えば写真蝕刻工程時に用いるマスク
を変えるだけで製造できる。The manufacturing method of the second embodiment of such a high power npn bipolar transistor can be manufactured by the same manufacturing method as that of the first embodiment of the high power npn bipolar transistor described above. It can be manufactured simply by changing the mask used in the process.

次に、この大電力用npn型バイポーラトランジスタ第２
の実施例の平面パターンの一例を、第４図を参照して説
明する。Next, this high power npn type bipolar transistor second
An example of the plane pattern of this embodiment will be described with reference to FIG.

第４図に示すように、半導体チップ１上には、第３図に
図示される第１の絶縁膜５を介して、エミッタ電極６
が、複数個、ほぼ等しい面積に分割されて形成されてい
る。この複数個に分割されたエミッタ電極６の、おのお
のの周囲を囲うようにベース電極７が形成されている、
これらの電極の下部には、これらに接続して、第３図に
図示される半導体チップ１内に流れる電流のバランスが
良好となるように配置された、エミッタ領域４、および
ベース領域３が形成されている。この第２の実施例で
は、一つのエミッタ領域４に対し、一つのエミッタ電極
６が対応するように形成されている。また、この半導体
チップ１内に流れる電流のバランスが良好となるように
配置された、エミッタ領域４、およびベース領域３に対
応した、上記エミッタ電極６、およびベース電極７は、
第１の実施例同様、加工性のよいアルミニウム、または
アルミニウムを主成分とする合金、AlSi、AlCu等を用い
ることで可能となる。これらの電極のうち、複数個に分
割されて形成されているエミッタ電極６には、その一つ
一つに半田バンプ９が形成されている。また、ベース電
極７には、そのほぼ中心、すなわち、半導体チップ１表
面のほぼ中心に、半田バンプ９′が形成されている。こ
の半田バンプ９、および９′は、エミッタ電極６、およ
びベース電極７の上部に形成される第４図には図示され
ないが、第３図に図示される第２の絶縁膜８を通して、
エミッタ電極６、およびベース電極７に対し、選択的に
形成されている電極引き出し用の開孔部を通して、エミ
ッタ電極６、およびベース電極７に接続されている。As shown in FIG. 4, the emitter electrode 6 is formed on the semiconductor chip 1 via the first insulating film 5 shown in FIG.
Are formed by being divided into a plurality of areas having substantially the same area. A base electrode 7 is formed so as to surround each of the plurality of divided emitter electrodes 6.
Below these electrodes, an emitter region 4 and a base region 3 are formed which are connected to these electrodes and arranged so that the currents flowing in the semiconductor chip 1 shown in FIG. 3 are well balanced. Has been done. In the second embodiment, one emitter electrode 6 is formed so as to correspond to one emitter region 4. Further, the emitter electrode 6 and the base electrode 7 corresponding to the emitter region 4 and the base region 3 which are arranged so that the balance of the currents flowing in the semiconductor chip 1 is good,
Similar to the first embodiment, it is possible to use aluminum, which has good workability, or an alloy containing Al as a main component, AlSi, AlCu, or the like. Of these electrodes, the solder bumps 9 are formed on each of the emitter electrodes 6 formed by being divided into a plurality of pieces. Further, the solder bumps 9 ′ are formed on the base electrode 7 substantially at the center thereof, that is, substantially at the center of the surface of the semiconductor chip 1. Although not shown in FIG. 4 formed on the emitter electrode 6 and the base electrode 7, the solder bumps 9 and 9'through the second insulating film 8 shown in FIG.
The emitter electrode 6 and the base electrode 7 are connected to the emitter electrode 6 and the base electrode 7 through an opening for electrode extraction that is selectively formed.

このように、小さい領域に分割されたエミッタ領域４毎
にエミッタ電極６を形成し、この個々のエミッタ電極６
の周囲をベース電極７で囲むように形成しても良い。こ
の構造は、通常、マルチエミッタと呼ばれている。尚、
各エミッタを電極６の面積は、ほぼ等しく設定したが、
多少の大小があっても良いことは勿論である。Thus, the emitter electrode 6 is formed for each of the emitter regions 4 divided into the small regions, and the individual emitter electrodes 6 are formed.
You may form so that the circumference | surroundings of may be surrounded by the base electrode 7. This structure is usually called a multi-emitter. still,
Although the areas of the electrodes 6 of the respective emitters are set to be almost equal,
Of course, it may be a little big or small.

このような大電力用のnpn型バイポーラトランジスタの
第２の実施例によると、第１の例と同様の効果が得られ
る他、ベース電極７の配線インピーダンスを極めて小さ
くすることができ、高周波応答に優れた大電力用バイポ
ーラトランジスタを形成することができる。According to the second embodiment of such a high power npn bipolar transistor, the same effect as that of the first embodiment can be obtained, and further, the wiring impedance of the base electrode 7 can be made extremely small, resulting in a high frequency response. An excellent high power bipolar transistor can be formed.

上記第２の実施例では、小さい領域に分割されたエミッ
タ領域４毎に、エミッタ電極６を分割、形成してある
が、数個の小さい領域に分割されたエミッタ領域４単位
毎に、エミッタ電極６を分割、形成しても良い。In the second embodiment, the emitter electrode 6 is divided and formed for each emitter region 4 divided into small regions, but the emitter electrode 4 is divided for each unit of the emitter regions 4 divided into several small regions. 6 may be divided and formed.

また、エミッタ領域４が小さい領域に分割されず、例え
ばメッシュ状に形成された場合にも、エミッタ電極６を
小さい領域に分割、形成し、この個々のエミッタ電極６
の周囲をベース電極７で囲むように形成すれば良い。こ
の場合にも、上記同様、ベース電極７の配線インピーダ
ンスを極めて小さくすることができ、高周波応答に優れ
た大電力用バイポーラトランジスタを形成することがで
きることはもちろんである。Further, even when the emitter region 4 is not divided into small regions and is formed in a mesh shape, for example, the emitter electrode 6 is divided and formed into small regions, and the individual emitter electrodes 6 are formed.
It may be formed so as to surround the periphery of the base electrode 7. Also in this case, similarly to the above, the wiring impedance of the base electrode 7 can be made extremely small and a high power bipolar transistor excellent in high frequency response can be formed.

いずれの場合でも、第１の実施例と同じように、エミッ
タ電極６に対して開孔されている電極引き出し用の開孔
部を、全て、ほぼ同一の形状として形成すれば、超音波
半田付け法によって形成される半田バンプ９の高さが、
個々の半田バンプ９の間でほぼ同一に、安定して形成で
き、後工程におけるコネクタリードと半田付け作業を、
容易に、かつ確実に行なうことができる。さらに、個々
の電極引き出し用の開孔部を、直線状に整列、配置して
形成すれば、１回の半田付け作業で、コネクタリード
と、半田バンプ９とを接続、結線することができる。In any case, as in the case of the first embodiment, ultrasonic wave soldering can be achieved by forming all the electrode lead-out openings formed in the emitter electrode 6 to have substantially the same shape. The height of the solder bump 9 formed by the
The individual solder bumps 9 can be formed in a substantially uniform and stable manner, and the connector lead and soldering work in the subsequent process can be performed.
It can be performed easily and surely. Furthermore, if the openings for pulling out the individual electrodes are linearly arranged and arranged, the connector leads and the solder bumps 9 can be connected and connected by one soldering operation.

この発明に係わる大電力用トランジスタモジュールに搭
載される大電力用トランジスタでは、個々に分割、形成
されているエミッタ電極上に形成される半田バンプが、
数十〜数百個形成されるが、本発明によれば、これらの
半田バンプと、コネクタリードとの接続、結線を、一回
の半田付け作業工程にて、簡単、かつ確実に行なうこと
ができる。In the high power transistor mounted on the high power transistor module according to the present invention, the solder bumps formed on the individually divided and formed emitter electrodes are
Although several tens to several hundreds are formed, according to the present invention, connection and connection between these solder bumps and the connector leads can be easily and reliably performed in one soldering operation step. it can.

次に、第５図（ａ）ないし第５図（ｃ）を参照して、上
記半田バンプ部の構造について説明する。Next, the structure of the solder bump portion will be described with reference to FIGS. 5 (a) to 5 (c).

第５図（ａ）に示すように、上記大電力用npn型バイポ
ーラトランジスタのエミッタ電極、およびベース電極上
に形成された半田バンプ部の構造は、まず、第１図中の
アルミニウムからなるエミッタ電極６、あるいはベース
電極７に相当するアルミニウム電極16上に、第１図中の
第２の絶縁膜８に相当する絶縁膜18が形成されている。
この絶縁膜18には、これを通して、アルミニウム電極16
に対し、所定の電極引き出し用の開孔部が形成されてい
る。そして、この開孔部内に、超音波半田付け法を用い
ることにより、第１図中の半田バンプ９、および９′に
相当する半田バンプ19が形成されている。As shown in FIG. 5 (a), the structure of the solder bump portion formed on the emitter electrode and the base electrode of the high power npn bipolar transistor is as follows. 6, or an aluminum film 16 corresponding to the base electrode 7, an insulating film 18 corresponding to the second insulating film 8 in FIG. 1 is formed.
Through the insulating film 18, the aluminum electrode 16
On the other hand, an opening portion for drawing out a predetermined electrode is formed. Then, the solder bumps 19 corresponding to the solder bumps 9 and 9'in FIG. 1 are formed in the openings by using the ultrasonic soldering method.

このような半田バンプ19と、アルミニウム電極16との接
合を、さらに強固なものとするための第１の手段とし
て、第５図（ｂ）に示すように、絶縁膜18を通して形成
されている電極引き出し用の開孔部内に形成されている
半田バンプ19と、アルミニウム電極16との間に、接合メ
タルとして、例えばニッケル層20を介在させても良い。As a first means for further strengthening the bonding between the solder bump 19 and the aluminum electrode 16, an electrode formed through an insulating film 18 as shown in FIG. 5 (b). A nickel layer 20, for example, may be interposed as a joining metal between the aluminum bump 16 and the solder bump 19 formed in the lead-out opening.

この第５図（ｂ）に示す半田バンプ部の形成方法は、ま
ず、アルミニウム電極16上に絶縁膜18を形成する。次
に、この絶縁膜18を通して、上記アルミニウム電極16に
対し、所定の電極引き出し用の開孔部を形成する。次
に、この開孔部に露出したアルミニウム電極16の表面に
形成されているアルミナの被膜を、超音波を当てること
により破壊する。次に、接合メタルとして、例えばニッ
ケル（Ni）層20を、このアルミナの被膜が破壊された上
記開孔部内に露出したアルミニウム電極16上に蒸着させ
る。そして、このニッケル層20上に、半田バンプ19を形
成する。In the method of forming the solder bump portion shown in FIG. 5B, first, the insulating film 18 is formed on the aluminum electrode 16. Next, through the insulating film 18, a predetermined hole for drawing out an electrode is formed in the aluminum electrode 16. Next, the alumina coating formed on the surface of the aluminum electrode 16 exposed in the opening is destroyed by applying ultrasonic waves. Next, as a bonding metal, for example, a nickel (Ni) layer 20 is vapor-deposited on the aluminum electrode 16 exposed in the opening where the alumina coating is broken. Then, the solder bumps 19 are formed on the nickel layer 20.

また、第２の手段として、第５図（ｃ）に示すように、
絶縁膜18を通して形成されている電極引き出し用の開孔
部内に形成されている半田バンプ19と、アルミニウム電
極16との間に、例えばチタン（Ti）層、もしくはバナジ
ウム（Ｖ）層21を形成し、この上部に、ニッケル層22を
形成し、さらに、この上部に、金（Au）層23を形成す
る。このように、接合メタルとしてのニッケル層22のア
ルミニウム電極16側の面に、チタン層、もしくはバナジ
ウム層21を形成し、ニッケル層22の半田バンプ19側の面
に、金層23を形成しても良い。このようにすると、上記
第１の手段に比較し、半田バンプ19と、接合メタルとし
てのニッケル層22との接合、およびアルミニウム電極16
と、接合メタルとしてのニッケル層22との接合が、さら
に強固なものとなる。As a second means, as shown in FIG. 5 (c),
For example, a titanium (Ti) layer or a vanadium (V) layer 21 is formed between the aluminum electrode 16 and the solder bump 19 formed in the electrode drawing hole formed through the insulating film 18. A nickel layer 22 is formed on this, and a gold (Au) layer 23 is further formed on this. Thus, the titanium layer or the vanadium layer 21 is formed on the surface of the nickel layer 22 as the joining metal on the aluminum electrode 16 side, and the gold layer 23 is formed on the surface of the nickel layer 22 on the solder bump 19 side. Is also good. By doing so, as compared with the first means, the solder bumps 19 are joined to the nickel layer 22 as the joining metal, and the aluminum electrodes 16 are joined.
Then, the bond with the nickel layer 22 as the bond metal is further strengthened.

この第５図（ｃ）に示す半田バンプ部の形成方法は、上
記第１の手段同様、まず、アルミニウム電極16上に絶縁
膜18を形成する。次に、この絶縁膜18を通して、上記ア
ルミニウム電極16に対し、所定の電極引き出し用の開孔
部を形成する。次に、この開孔部に露出したアルミニウ
ム電極16の表面に形成されているアルミナの被膜を、超
音波を当てることにより破壊する。次に、チタン層、も
しくはバナジウム層21を、このアルミナの被膜が破壊さ
れた上記開孔部内に露出したアルミニウム電極16上に蒸
着させる。次に、接合メタルとして、ニッケル層22を、
このチタン層、もしくはバナジウム層21上に蒸着させ
る。次に、ニッケル層22上に、金層23を蒸着させる。そ
して、この金層23上に、半田バンプ19を形成する。In the method of forming the solder bump portion shown in FIG. 5C, the insulating film 18 is first formed on the aluminum electrode 16 similarly to the first means. Next, through the insulating film 18, a predetermined hole for drawing out an electrode is formed in the aluminum electrode 16. Next, the alumina coating formed on the surface of the aluminum electrode 16 exposed in the opening is destroyed by applying ultrasonic waves. Next, a titanium layer or a vanadium layer 21 is vapor-deposited on the aluminum electrode 16 exposed in the opening where the alumina coating is broken. Next, as the joining metal, the nickel layer 22 is
The titanium layer or the vanadium layer 21 is vapor-deposited. Next, a gold layer 23 is vapor-deposited on the nickel layer 22. Then, the solder bumps 19 are formed on the gold layer 23.

次に、この発明の実施例に係わる半田バンプ型大電力用
トランジスタモジュールの各組み立て部品について説明
する。Next, each assembly part of the solder bump type high power transistor module according to the embodiment of the present invention will be described.

まず、組み立て部品のうち、基板について、第６図を参
照して説明する。First, of the assembled parts, the board will be described with reference to FIG.

第６図は、この発明の実施例に係わる半田バンプ型大電
力用トラジスタモジュールに用いられる基板の斜視図で
ある。FIG. 6 is a perspective view of a substrate used in a solder bump type high power transistor module according to an embodiment of the present invention.

この発明の実施例に係わる半田バンプ型大電力用トラン
ジスタモジュールの基板には、ダイレクトボンドカッパ
ー（DBC）技術により、セラミックスの両面に、銅（C
u）を直接、共晶結合させて形成した、いわゆるDBC基板
を用いている。The substrate of the solder bump type high power transistor module according to the embodiment of the present invention is coated with copper (C) on both sides of the ceramic by direct bond copper (DBC) technology.
The so-called DBC substrate formed by directly eutectic bonding of u) is used.

第６図に示すように、セラミックスの絶縁板31の一方の
面には、DBC技術により、形成した銅からなる金属薄板3
2−１、32−２、および32−３が形成されている。これ
らの金属薄板のうち、32−２上には、例えば第１図に示
す半導体チップ１が載置される。この金属薄板32−２
は、そのまま外部コレクタ端子が接続されるコレクタ端
子台となる。また、金属薄板32−１は、例えば第１図に
示す半導体チップ１のエミッタ領域４と、コネクタリー
ドを介して接続され、外部エミッタ端子が接続されるエ
ミッタ端子台となる。さらに、金属薄板32−３は、例え
ば第１図に示す半導体チップ１のベース領域３と、コネ
クタリードを介して接続され、外部ベース端子が接続さ
れるベース端子台となる。As shown in FIG. 6, on one surface of the ceramic insulating plate 31, a metal thin plate 3 made of copper formed by DBC technology is used.
2-1, 32-2, and 32-3 are formed. Of these thin metal plates, the semiconductor chip 1 shown in FIG. 1, for example, is mounted on 32-2. This thin metal plate 32-2
Serves as a collector terminal block to which the external collector terminal is directly connected. Further, the metal thin plate 32-1 is connected to the emitter region 4 of the semiconductor chip 1 shown in FIG. 1, for example, via a connector lead and serves as an emitter terminal block to which an external emitter terminal is connected. Further, the metal thin plate 32-3 is connected to the base region 3 of the semiconductor chip 1 shown in FIG. 1 through a connector lead, for example, and serves as a base terminal block to which an external base terminal is connected.

セラミックスの絶縁板31のもう一方の面には、DBC技術
により形成した銅からなる放熱用金属薄板33が形成され
ている。On the other surface of the ceramic insulating plate 31, a heat-dissipating metal thin plate 33 made of copper formed by the DBC technique is formed.

次に、第７図の斜視図を参照して、第６図に示すDBC基
板上に、半導体チップと、各コネクタリードと、各外部
端子とを搭載し、この発明に係わる半田バンプ型半導体
装置を組み立てた状態について説明する。Next, referring to the perspective view of FIG. 7, a semiconductor chip, each connector lead, and each external terminal are mounted on the DBC substrate shown in FIG. 6, and the solder bump type semiconductor device according to the present invention is mounted. The assembled state will be described.

第７図に示すように、セラミックスの絶縁物31に、放熱
用金属薄板33と、各端子台となる金属薄板32−１、32−
２、および32−３が形成されたDBC基板上には、まず、
上記金属薄板32−２上には、例えば第１図に示す半導体
チップ１に相当する半導体チップ30が載置されている。
この半導体チップ30上には、エミッタコネクタリード34
−１、およびベースコネクタリード34−２が存在してい
る。これらのコネクタリードのうち、くし型に成型され
たエミッタコネクタリード34−１の一方に、複数有する
端部は、半導体チップ30内に存在する図示されないエミ
ッタ領域上のアルミニウムからなるエミッタ電極と半田
付けにて固着され、図示されないエミッタ領域と電気的
に接続されている。このエミッタコネクタリード34−１
のもう一方の端部は、上記金属薄板32−１と、同様に、
半田付けにて固着され、金属薄板32−１と電気的に接続
されている。また、ベースコネクタリード34−２の一方
の端部は、半導体チップ30内に存在する図示されないベ
ース領域上のアルミニウムからなるベース電極と、半田
付けにて固着され、図示されないベース領域と電気的に
接続されている。このベースコネクタリード34−２のも
う一方の端部は、上記金属薄板32−３と、同様に、半田
付けにて固着され、金属薄板32−３と電気的に接続され
ている。各金属薄板32−１、32−２、および32−３のう
ち、まず、金属薄板32−１上には、エミッタ外部端子35
−１が接続されている。また、金属薄板32−２上には、
コレクタ外部端子35−２が接続されている。また、金属
薄板32−３上には、ベース外部端子35−３が接続されて
いる。As shown in FIG. 7, a ceramic insulator 31, a heat-dissipating metal thin plate 33, and metal thin plates 32-1 and 32-
First, on the DBC substrate on which 2 and 32-3 are formed,
A semiconductor chip 30 corresponding to the semiconductor chip 1 shown in FIG. 1 is mounted on the metal thin plate 32-2.
On this semiconductor chip 30, the emitter connector lead 34
-1, and base connector lead 34-2 are present. Of these connector leads, one end having a plurality of ones on one of the comb-shaped emitter connector leads 34-1 is soldered to an emitter electrode made of aluminum on an emitter region (not shown) existing in the semiconductor chip 30. And is electrically connected to an emitter region (not shown). This emitter connector lead 34-1
The other end of the metal thin plate 32-1 is similar to the above.
It is fixed by soldering and is electrically connected to the metal thin plate 32-1. Further, one end of the base connector lead 34-2 is fixed by soldering to a base electrode made of aluminum on a base region (not shown) existing in the semiconductor chip 30 and electrically connected to the base region (not shown). It is connected. The other end of the base connector lead 34-2 is fixed to the metal thin plate 32-3 by soldering similarly and is electrically connected to the metal thin plate 32-3. Of the metal thin plates 32-1, 32-2, and 32-3, first, the emitter external terminal 35 is provided on the metal thin plate 32-1.
-1 is connected. Also, on the metal thin plate 32-2,
The collector external terminal 35-2 is connected. Further, a base external terminal 35-3 is connected on the metal thin plate 32-3.

このようなDBC基板上に、半導体チップ30と、エミッタ
コネクタリード34−１と、ベースコネクタリード34−２
と、エミッタ外部端子35−１と、コレクタ外部端子35−
２と、ベース外部端子35−３とを搭載した後、図示はし
ないが、その周囲をプラスチックケースにより囲み、こ
のプラスチックケース内に、例えばシリコン系樹脂を充
填し、さらに、このシリコン樹脂上を、例えばエポキシ
系樹脂を注入硬化させ、封止することにより、この発明
の一実施例に係わる半田バンプ型大電力用トランジスタ
モジュールが完成する。On such a DBC substrate, the semiconductor chip 30, the emitter connector lead 34-1, and the base connector lead 34-2 are provided.
, Emitter external terminal 35-1, collector external terminal 35-
Although not shown, after mounting 2 and the base external terminal 35-3, the periphery thereof is surrounded by a plastic case, the inside of the plastic case is filled with, for example, a silicon-based resin, and further, on the silicon resin, For example, a solder bump type high power transistor module according to an embodiment of the present invention is completed by injecting and curing an epoxy resin and sealing.

また、上記したように、エミッタコネクタリード34−１
がくし型に成型されていることにより、樹脂の注入充填
工程において、このくし型のエミッタコネクタリード34
−１にスリット部が存在していることにより、このスリ
ット部から樹脂が流れ込み、この樹脂が半導体チップ30
と、エミッタコネクタリード34−１との間に空孔を残す
ことなくいきわたるので、樹脂の充填性が向上する。In addition, as described above, the emitter connector lead 34-1
Since it is molded in a comb shape, this comb-shaped emitter connector lead 34
Since the slit portion exists at -1, the resin flows in from the slit portion, and the resin is applied to the semiconductor chip 30.
And the emitter connector lead 34-1 can be extended without leaving a hole, so that the resin filling property is improved.

尚、ここで、エミッタコネクタリード34−１を、くし型
に成型、一体とせずに、このエミッタコネクタリード34
−１を、複数のたんざく状として、半導体チップ30と、
金属薄板32−１とを接続することも可能である。しかし
ながら、エミッタコネクタリード34−１を、くし型に成
型、一体化しておくほうが、組み立て工程中において、
位置合わせが容易となり、作業性が向上する。In addition, here, the emitter connector lead 34-1 is molded into a comb shape and is not integrated into the emitter connector lead 34-1.
-1 is a plurality of zigzag shapes, and the semiconductor chip 30 and
It is also possible to connect with the metal thin plate 32-1. However, it is better to mold and integrate the emitter connector lead 34-1 in a comb shape during the assembly process.
Positioning becomes easy and workability is improved.

また、このエミッタコネクタリード34−１が接続され
る、例えば第１図に示す半田バンプ９は、上記したよう
に、例えば直線状に整列配置されており、１回の半田付
け工程で、簡単に、エミッタリード34−１と、例えば第
１図に示すエミッタ電極６とを電気的に接続することが
できる。さらに、例えば第１図に示すエミッタ領域４
は、例えば第１図に示す大面積の半導体チップ１内にお
いて、バランス電流が流れるように配置され、かつエミ
ッタコネクタリード34−１は、十分な電流容量を持ち、
小さにインピーダンスとなるように、太いリードが用い
られているので、大電流のスイッチング動作を行なう場
合にも、半導体チップ１内全域が、ほぼ均一に動作する
ことができる。Further, for example, the solder bumps 9 shown in FIG. 1 to which the emitter connector leads 34-1 are connected are arranged linearly, for example, as described above, and can be easily manufactured by one soldering step. , The emitter lead 34-1 and the emitter electrode 6 shown in FIG. 1, for example, can be electrically connected. Further, for example, the emitter region 4 shown in FIG.
Is arranged so that a balanced current flows in the large-area semiconductor chip 1 shown in FIG. 1, and the emitter connector lead 34-1 has a sufficient current capacity.
Since the thick lead is used so that the impedance becomes small, even when performing the switching operation of a large current, the entire area of the semiconductor chip 1 can be operated substantially uniformly.

次に、組み立て部品のうち、コネクタリードについて、
第８図（ａ）ないし第８図（ｃ）を参照して説明する。
第８図（ａ）ないし第８図（ｃ）において、各参照する
符号は第６図、および第７図と対応するものとする。Next, of the assembly parts, regarding the connector lead,
This will be described with reference to FIGS. 8 (a) to 8 (c).
8 (a) to 8 (c), each reference numeral corresponds to that in FIGS. 6 and 7.

この発明の一実施例に係わる半田バンプ型大電力用トラ
ンジスタモジュールでは、上記したように、エミッタコ
ネクタリードに、主に、くし型のエミッタコネクタリー
ドが用いられる。このくし型のエミッタコネクタリード
の剛性をさらに高めるための手段として、第８図（ａ）
に示すように、くし型のエミッタコネクタリード34−１
の両端部のうち、複数の分割されている端部を互いに一
体につないだ形状に成型すれば、第７図に図示されるエ
ミッタコネクタリード34−１比較し、剛性が高まる。し
たがって、樹脂の注入充填工程の際、樹脂によるエミッ
タコネクタリード34−１の変形を防止でき、組み立て工
程において、さらに、位置合わせが容易となり、作業性
が一段と向上する。In the solder bump type high power transistor module according to the embodiment of the present invention, as described above, the comb-shaped emitter connector lead is mainly used as the emitter connector lead. As means for further increasing the rigidity of this comb-shaped emitter connector lead, FIG. 8 (a)
As shown in, the comb-shaped emitter connector lead 34-1
If a plurality of divided ends of the both ends are molded into a shape in which they are integrally connected to each other, the rigidity is higher than that of the emitter connector lead 34-1 shown in FIG. Therefore, the deformation of the emitter connector lead 34-1 due to the resin can be prevented during the resin injection and filling process, and the alignment can be further facilitated during the assembling process to further improve the workability.

次に、第８図（ｂ）に示すように、エミッタコネクタリ
ード34−１が複数に分割された部分を互いに一体につな
ぐ領域を、さらに、数本追加しても良い。このように形
成すれば、第８図（ａ）に示すエミッタコネクタリード
34−１より、さらに、剛性を高めることができる。Next, as shown in FIG. 8 (b), several regions may be added to connect the plurality of divided portions of the emitter connector lead 34-1 to one another. If formed in this way, the emitter connector lead shown in FIG.
Rigidity can be further increased compared to 34-1.

また、このような、第８図（ａ）、および第８図（ｂ）
に示すエミッタコネクタリード34−１でも、基本の形状
はくし型であり、したがって、スリット部を有すること
から、樹脂の充填性に優れていることはいうまでもな
い。In addition, such FIG. 8 (a) and FIG. 8 (b)
It is needless to say that the emitter connector lead 34-1 shown in (1) also has a basic shape of a comb and therefore has a slit portion, and therefore has excellent resin filling property.

さらに、第８図（ａ）、および第８図（ｂ）に示す、く
し型のエミッタコネクタリード34−１の両端部のうち、
複数に分割されている端部を互いに、一体につないだ形
状のエミッタコネクタリード34−１を、この発明の一実
施例に係わる大電力用トランジスタモジュールに搭載し
た場合、ベースコネクタリード34−２の配置方法として
は、第８図（ｃ）に示すように、例えば半導体チップ30
上で、エミッタコネクタリード34−１が複数に分割され
た部分を互いに一体につなぐ領域を、ベースコネクタリ
ード34−２が跨ぐように導出すれば良い。Further, among both ends of the comb-shaped emitter connector lead 34-1 shown in FIGS. 8 (a) and 8 (b),
When the emitter connector lead 34-1 having a shape in which a plurality of divided ends are integrally connected to each other is mounted on the high power transistor module according to the embodiment of the present invention, the base connector lead 34-2 is As an arrangement method, as shown in FIG.
In the above, the region where the plurality of divided portions of the emitter connector lead 34-1 are integrally connected to each other may be led out so that the base connector lead 34-2 straddles.

次に、組み立て部品のうち、コネクタリードについて、
さらに、第９図（ａ）ないし第９図（ｃ）を参照して説
明する。第９図（ａ）ないし第９図（ｃ）において、各
参照する符号は第６図、および第７図と対応するものと
する。Next, of the assembly parts, regarding the connector lead,
Further, description will be given with reference to FIGS. 9 (a) to 9 (c). 9 (a) to 9 (c), each reference numeral corresponds to that in FIGS. 6 and 7.

まず、第９図（ａ）に示すように、この発明の一実施例
に係わる半田バンプ型大電力用トランジスタモジュール
に搭載される大電力用バイポーラトランジスタでは、半
導体チップ30上に、例えばエミッタ電極36が小さく分割
されて形成されている。したがって、このエミッタ電極
36上に形成される半田バンプ39も、面積的に小さいもの
となっている。このことから、第12図に示すように、従
来、半田付け面積が大きく、コネクタリード57と、半導
体チップ51との熱膨張係数の差異から、半田バンプ56が
脆化していた点が解決される。これは、半田バンプ39
が、個々に小さな面積に分割されていることから、コネ
クタリード34と、半導体チップ30との熱膨張係数の差異
により、半田バンプ39に加わる応力が減少し、半田バン
プ39の脆化の進行が抑制されるためである。この半田バ
ンプ39の脆化の進行を、さらに抑制する手段として、第
９図（ｂ）に示すように、半導体チップ30上に、小さく
分割されて形成されている、例えばエミッタ電極36上の
半田バンプ39による、個々の半田付け部間のコネクタリ
ード34に、あらかじめ、たわみ部分を設けておく。この
ように個々の半田付け部間のコネクタリード34に、あら
かじめ、たわみ部分を設け、コネクタリード34を成型し
て形成すれば、半田バンプ39のに加わる応力を、さら
に、軽減することができる。First, as shown in FIG. 9A, in the high power bipolar transistor mounted on the solder bump type high power transistor module according to the embodiment of the present invention, for example, an emitter electrode 36 is formed on the semiconductor chip 30. Are divided into small parts. Therefore, this emitter electrode
The solder bumps 39 formed on the 36 are also small in area. From this, as shown in FIG. 12, conventionally, the soldering area is large and the solder bump 56 is fragile due to the difference in the thermal expansion coefficient between the connector lead 57 and the semiconductor chip 51. . This is the solder bump 39
However, since they are individually divided into small areas, due to the difference in thermal expansion coefficient between the connector lead 34 and the semiconductor chip 30, the stress applied to the solder bump 39 is reduced, and the embrittlement of the solder bump 39 progresses. This is because it is suppressed. As a means for further suppressing the progress of the embrittlement of the solder bump 39, as shown in FIG. 9 (b), solder which is formed in small divisions on the semiconductor chip 30, for example, on the emitter electrode 36. Bending portions are provided in advance on the connector leads 34 between the individual soldering portions formed by the bumps 39. As described above, when the bent portions are provided in advance on the connector leads 34 between the individual soldering portions and the connector leads 34 are formed by molding, the stress applied to the solder bumps 39 can be further reduced.

また、第９図（ｃ）に示すように、コネクタリード34
が、例えば銅により構成される場合、例えばDBC技術に
より、セラミックス40に、上記銅からなるコネクタリー
ド34を直接接合した、いわゆるDBCコネクタリードとす
る。同図に示すように、DBCコネクタリードは、例えば
セラミックス40が、コネクタリード34の半田バンプ39と
の接合部から、絶縁物31上の金属薄板32−１との接合部
までをカバーするように形成される。このようにDBCコ
ネクタリードとして、コネクタリード34を成型して形成
すれば、銅からなるコネクタリード34の熱膨張係数を、
セラミックス40の熱膨張係数に制限でき、絶縁物31上の
金属薄板32−２上に載置される半導体チップ30の熱膨張
係数に極めて近づけることができる。Further, as shown in FIG. 9 (c), the connector lead 34
However, when it is made of, for example, copper, a so-called DBC connector lead is formed by directly joining the connector lead 34 made of copper to the ceramic 40 by, for example, the DBC technique. As shown in the figure, in the DBC connector lead, for example, the ceramics 40 covers from the joint portion of the connector lead 34 with the solder bump 39 to the joint portion with the thin metal plate 32-1 on the insulator 31. It is formed. In this way, as the DBC connector lead, if the connector lead 34 is formed by molding, the thermal expansion coefficient of the connector lead 34 made of copper,
The coefficient of thermal expansion of the ceramics 40 can be limited, and it can be made extremely close to the coefficient of thermal expansion of the semiconductor chip 30 mounted on the metal thin plate 32-2 on the insulator 31.

このようなDBCコネクタリードを用いる方法でも、半田
バンプ39のに加わる応力を、さらに軽減することができ
る。Even with the method using such a DBC connector lead, the stress applied to the solder bump 39 can be further reduced.

以上、この発明の実施例に係わる半田バンプ型半導体装
置として、半田バンプ型大電力用トランジスタモジュー
ルを例にとり、このうち、半田バンプ型大電力用バイポ
ーラトランジスタについて説明してきたが、例えば半田
バンプ型大電力用MOSFETでも、本発明が有効であること
はもちろんである。このような半田バンプ型大電力用MO
SFETの場合には、例えば本明細書中の半導体チップに形
成されるエミッタ領域をソース領域とし、ベース領域上
にゲート電極を形成し、ベース領域をチャネルが形成さ
れる領域とし、コレクタ領域をドレイン領域として形成
することにより、容易に実施可能である。As described above, as the solder bump type semiconductor device according to the embodiment of the present invention, the solder bump type high power bipolar transistor has been described by taking the solder bump type high power transistor module as an example. It goes without saying that the present invention is also effective for power MOSFETs. Such a solder bump type high power MO
In the case of SFET, for example, the emitter region formed on the semiconductor chip in this specification is used as the source region, the gate electrode is formed on the base region, the base region is the region where the channel is formed, and the collector region is the drain. It can be easily implemented by forming it as a region.

［発明の効果］ 以上説明したようにこの発明によれば、電流をバランス
良くチップ内に流せるとともに、半田バンプの脆化を抑
制でき、しかも組み立てにおいては、樹脂の充填が容易
になる半田バンプ型半導体装置を提供できる。[Effects of the Invention] As described above, according to the present invention, a current can be flown in a well-balanced manner in a chip, brittleness of solder bumps can be suppressed, and resin filling is easy during assembly. A semiconductor device can be provided.

【図面の簡単な説明】[Brief description of drawings]

第１図はこの発明の一実施例に係わる半田バンプ型半導
体装置に搭載される大電力用npn型バイポーラトラジス
タの第１の例の断面図、第２図はその平面パターンの一
例を示す図、第３図はこの発明の一実施例に係わる半田
バンプ型半導体装置に搭載される大電力用npn型バイポ
ーラトランジスタの第２の例の断面図、第４図はその平
面パターンの一例を示す図、第５図（ａ）ないし第５図
（ｃ）は半田バンプ部の構造を示す断面図、第６図はこ
の発明の一実施例に係わる半田バンプ型半導体装置に用
いられるDBC基板の斜視図、第７図はこの発明の一実施
例に係わる半田バンプ型半導体装置の組み立て図、第８
図（ａ）ないし第８図（ｃ）、並びに第９図（ａ）ない
し第９図（ｃ）はこの発明の一実施例に係わる半田バン
プ型半導体装置に用いられるコネクタリードの斜視図、
第10図は従来の半田バンプ型半導体装置の断面図、第11
図は従来の半田バンプ型半導体装置のコネクタリードと
半導体チップとの接合部の斜視図、第12図はその接合部
の拡大図である。 １……半導体チップ、２……コレクタ領域、３……ベー
ス領域、４……エミッタ領域、５……第１の絶縁膜、６
……エミッタ電極、７……ベース電極、８……第２の絶
縁膜、9,9′……半田バンプ、10……ニッケル層、16…
…アルミニウム電極、18……絶縁膜、19……半田バン
プ、20,22……ニッケル層、21……チタンもしくはバナ
ジウム層、23……金層、30……半導体チップ、31……絶
縁物、32−1,32−2,32−３……金属薄板、33……放熱用
金属薄板、34−1,34−２……コネクタリード、35−1,35
−2,35−３……外部端子、36……電極、39……半田バン
プ、40……セラミックス、51……半導体チップ、52……
コレクタ領域、53……ベース領域、54……エミッタ領
域、55,55−1,55−２……電極、56……半田バンプ、57,
57−1,57−２……コネクタリード、58−1,58−2,58−３
……金属薄板、59−１、59−２、59−３……外部端子、
60……絶縁物、61……銅基板、62……プラスチックケー
ス、63……シリコン樹脂、64……エポキシ樹脂。FIG. 1 is a sectional view of a first example of a high power npn type bipolar transistor mounted on a solder bump type semiconductor device according to an embodiment of the present invention, and FIG. 2 is a diagram showing an example of its plane pattern. FIG. 3 is a sectional view of a second example of a high power npn type bipolar transistor mounted on a solder bump type semiconductor device according to an embodiment of the present invention, and FIG. 4 is a diagram showing an example of a plane pattern thereof. 5 (a) to 5 (c) are sectional views showing the structure of the solder bump portion, and FIG. 6 is a perspective view of a DBC substrate used in a solder bump type semiconductor device according to an embodiment of the present invention. FIG. 7 is an assembly view of a solder bump type semiconductor device according to an embodiment of the present invention, and FIG.
9A to 9C and FIGS. 9A to 9C are perspective views of a connector lead used in a solder bump type semiconductor device according to an embodiment of the present invention.
FIG. 10 is a sectional view of a conventional solder bump type semiconductor device, and FIG.
FIG. 1 is a perspective view of a joint between a connector lead and a semiconductor chip of a conventional solder bump type semiconductor device, and FIG. 12 is an enlarged view of the joint. 1 ... Semiconductor chip, 2 ... Collector region, 3 ... Base region, 4 ... Emitter region, 5 ... First insulating film, 6
...... Emitter electrode, 7 ...... Base electrode, 8 ...... Second insulating film, 9,9 '...... Solder bump, 10 ...... Nickel layer, 16 ...
… Aluminum electrode, 18 …… Insulating film, 19 …… Solder bump, 20,22 …… Nickel layer, 21 …… Titanium or vanadium layer, 23 …… Gold layer, 30 …… Semiconductor chip, 31 …… Insulator, 32-1, 32-2, 32-3 ... Metal thin plate, 33 ... Heat dissipation metal thin plate, 34-1, 34-2 ... Connector lead, 35-1, 35
−2,35-3 …… External terminal, 36 …… Electrode, 39 …… Solder bump, 40 …… Ceramics, 51 …… Semiconductor chip, 52 ……
Collector region, 53 ... Base region, 54 ... Emitter region, 55, 55-1, 55-2 ... Electrode, 56 ... Solder bump, 57,
57-1,57-2 ... Connector leads, 58-1,58-2,58-3
...... Metal thin plate, 59-1, 59-2, 59-3 ...... External terminal,
60 ... Insulator, 61 ... Copper substrate, 62 ... Plastic case, 63 ... Silicon resin, 64 ... Epoxy resin.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 安藤 勝 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝多摩川工場内 (56)参考文献 特開 昭61−15370（ＪＰ，Ａ) 特開 昭62−125649（ＪＰ，Ａ) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Katsu Ando, No. 1 Komukai Toshiba-cho, Saiwai-ku, Kawasaki-shi, Kanagawa Inside the Tamagawa Plant, Toshiba Corporation (56) Reference JP-A-61-15370 (JP, A) Kai 62-125649 (JP, A)

Claims (6)

【特許請求の範囲】[Claims] 【請求項１】半導体基板の主表面上に、互いに電気的に
分離されて、行列状に設けられた複数の金属電極と、 メッシュ状に形成されて、前記複数の金属電極の周りを
平面的に囲む他の金属電極と、 前記複数の金属電極、および前記他の金属電極上に形成
され、前記複数の金属電極、および前記他の金属電極そ
れぞれに達する電極引き出し用の開孔部を有する絶縁膜
と、 前記開孔部毎に形成され、前記複数の金属電極、および
前記他の金属電極それぞれに接続される複数の半田バン
プと、 前記複数の金属電極に接続される半田バンプどうしを互
いに接続するとともに、前記複数の金属電極を外部端子
部に導くための、くし型の部分を有する第１のコネクタ
リードと、 前記他の金属電極に接続される半田バンプに接続され、
前記複数の金属電極を外部端子部に導くための、第２の
コネクタリードと を具備することを特徴とする半田バンプ型半導体装置。1. A plurality of metal electrodes, which are electrically isolated from each other and arranged in a matrix, on a main surface of a semiconductor substrate; and a plurality of metal electrodes, which are formed in a mesh shape and are planar around the plurality of metal electrodes. Insulation having another metal electrode surrounded by, a plurality of metal electrodes, and an opening portion for electrode extraction formed on the plurality of metal electrodes and reaching the plurality of metal electrodes and the other metal electrodes, respectively. A film, a plurality of solder bumps formed for each of the openings and connected to each of the plurality of metal electrodes and each of the other metal electrodes, and solder bumps connected to the plurality of metal electrodes are connected to each other. Along with, the first connector lead having a comb-shaped portion for guiding the plurality of metal electrodes to the external terminal portion, and connected to the solder bump connected to the other metal electrode,
A solder bump type semiconductor device, comprising: a second connector lead for guiding the plurality of metal electrodes to an external terminal portion. 【請求項２】前記複数の金属電極、および前記他の金属
電極はそれぞれ、アルミニウムを主成分とすることを特
徴とする請求項（１）に記載の半田バンプ型半導体装
置。2. The solder bump type semiconductor device according to claim 1, wherein each of the plurality of metal electrodes and the other metal electrode contains aluminum as a main component. 【請求項３】前記金属電極と半田バンプとを、接合メタ
ル体を介して接続していることを特徴とする請求項
（２）に記載の半田バンプ型半導体装置。3. The solder bump type semiconductor device according to claim 2, wherein the metal electrode and the solder bump are connected via a bonding metal body. 【請求項４】前記第１のコネクタリードのくし型の部分
の端部が、互いに一体につながれていることを特徴とす
る請求項（１）乃至請求項（３）いずれか一項に記載の
半田バンプ型半導体装置。4. The comb-shaped portion of the first connector lead has an end portion integrally connected to each other, according to any one of claims (1) to (3). Solder bump type semiconductor device. 【請求項５】前記第１のコネクタリードの半田バンプ間
に、たわみ部分が設けられていることを特徴とする請求
項（１）乃至請求項（４）いずれか一項に記載の半田バ
ンプ型半導体装置。5. The solder bump mold according to claim 1, wherein a flexure portion is provided between the solder bumps of the first connector lead. Semiconductor device. 【請求項６】前記第１のコネクタリードに、この第１の
コネクタリードの熱膨張係数を制限するためのセラミッ
クスが接合されていることを特徴とする請求項（１）乃
至請求項（４）いずれかの一項に記載の半田バンプ型半
導体装置。6. The ceramics for limiting the coefficient of thermal expansion of the first connector lead is joined to the first connector lead, as claimed in any one of claims 1 to 4. The solder bump type semiconductor device according to any one of items.
JP1103773A 1989-04-24 1989-04-24 Solder bump type semiconductor device Expired - Lifetime JPH07118514B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1103773A JPH07118514B2 (en) 1989-04-24 1989-04-24 Solder bump type semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1103773A JPH07118514B2 (en) 1989-04-24 1989-04-24 Solder bump type semiconductor device

Publications (2)

Publication Number Publication Date
JPH02281737A JPH02281737A (en) 1990-11-19
JPH07118514B2 true JPH07118514B2 (en) 1995-12-18

Family

ID=14362769

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1103773A Expired - Lifetime JPH07118514B2 (en) 1989-04-24 1989-04-24 Solder bump type semiconductor device

Country Status (1)

Country Link
JP (1) JPH07118514B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1287553A4 (en) * 2000-04-04 2007-11-07 Int Rectifier Corp Chip scale surface mounted device and process of manufacture

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2759493B1 (en) * 1997-02-12 2001-01-26 Motorola Semiconducteurs SEMICONDUCTOR POWER DEVICE
JP3658946B2 (en) * 1997-10-16 2005-06-15 日産自動車株式会社 Power transistor mounting structure
US6423623B1 (en) * 1998-06-09 2002-07-23 Fairchild Semiconductor Corporation Low Resistance package for semiconductor devices
US6404065B1 (en) * 1998-07-31 2002-06-11 I-Xys Corporation Electrically isolated power semiconductor package
JP4260263B2 (en) * 1999-01-28 2009-04-30 株式会社ルネサステクノロジ Semiconductor device
KR20000057810A (en) 1999-01-28 2000-09-25 가나이 쓰토무 Semiconductor device
JP2000252405A (en) * 1999-03-03 2000-09-14 Fuji Electric Co Ltd Power semiconductor element or device of low inductance
US6762067B1 (en) * 2000-01-18 2004-07-13 Fairchild Semiconductor Corporation Method of packaging a plurality of devices utilizing a plurality of lead frames coupled together by rails
WO2001059842A1 (en) * 2000-02-10 2001-08-16 International Rectifier Corporation Vertical conduction flip-chip device with bump contacts on single surface
JP4226200B2 (en) * 2000-07-25 2009-02-18 三菱電機株式会社 Semiconductor device and manufacturing method thereof
JP2002134568A (en) * 2000-10-30 2002-05-10 Mitsubishi Electric Corp Semiconductor module
JP4085639B2 (en) * 2002-01-28 2008-05-14 富士電機デバイステクノロジー株式会社 Semiconductor device and manufacturing method thereof
DE10221085B4 (en) * 2002-05-11 2012-07-26 Robert Bosch Gmbh Assembly having a connection device for contacting a semiconductor device and manufacturing method
JP4193423B2 (en) * 2002-06-11 2008-12-10 トヨタ自動車株式会社 Semiconductor device
JP4120581B2 (en) * 2003-12-24 2008-07-16 株式会社豊田中央研究所 Power module
JP2007157863A (en) * 2005-12-02 2007-06-21 Hitachi Ltd Power semiconductor device, and method of manufacturing same
JP4860994B2 (en) * 2005-12-06 2012-01-25 ルネサスエレクトロニクス株式会社 Semiconductor device
JP4722757B2 (en) * 2006-04-19 2011-07-13 ルネサスエレクトロニクス株式会社 Manufacturing method of semiconductor device
JP2007251218A (en) * 2007-07-06 2007-09-27 Renesas Technology Corp Manufacturing method of power mosfet and power mosfet
JP5683777B2 (en) * 2007-08-20 2015-03-11 チャンピオン・エアロスペース・インコーポレイテッドＣｈａｍｐｉｏｎ Ａｅｒｏｓｐａｃｅ Ｉｎｃ． Switching assembly for high voltage aircraft ignition system and switching assembly
JP2010272711A (en) * 2009-05-22 2010-12-02 Mitsubishi Electric Corp Semiconductor device and method of manufacturing the same
JP5431406B2 (en) * 2011-04-22 2014-03-05 ルネサスエレクトロニクス株式会社 Semiconductor device
JP6287789B2 (en) * 2014-12-03 2018-03-07 三菱電機株式会社 Power module and manufacturing method thereof
JP6523482B2 (en) * 2015-11-25 2019-06-05 三菱電機株式会社 Power semiconductor device
WO2017203650A1 (en) * 2016-05-26 2017-11-30 三菱電機株式会社 Power semiconductor apparatus
JP6647190B2 (en) * 2016-11-28 2020-02-14 三菱電機株式会社 Semiconductor device and manufacturing method thereof
WO2018146780A1 (en) * 2017-02-09 2018-08-16 三菱電機株式会社 Semiconductor device and power conversion device
WO2019167188A1 (en) * 2018-02-28 2019-09-06 新電元工業株式会社 Resin-sealed semiconductor device and lead frame
EP3872848A1 (en) * 2020-02-27 2021-09-01 Littelfuse, Inc. Metal tab for chip assembly

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6115370A (en) * 1984-06-30 1986-01-23 Toshiba Corp Semiconductor device
JPS62125649A (en) * 1985-11-26 1987-06-06 Nec Corp Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1287553A4 (en) * 2000-04-04 2007-11-07 Int Rectifier Corp Chip scale surface mounted device and process of manufacture

Also Published As

Publication number Publication date
JPH02281737A (en) 1990-11-19

Similar Documents

Publication Publication Date Title
JPH07118514B2 (en) Solder bump type semiconductor device
US7385279B2 (en) Semiconductor device and a method of manufacturing the same
US8987879B2 (en) Semiconductor device including a contact clip having protrusions and manufacturing thereof
TWI450373B (en) Dual side cooling integrated power device package and module and methods of manufacture
US6756658B1 (en) Making two lead surface mounting high power microleadframe semiconductor packages
US7408251B2 (en) Semiconductor packaging device comprising a semiconductor chip including a MOSFET
US9147637B2 (en) Module including a discrete device mounted on a DCB substrate
US7508012B2 (en) Electronic component and method for its assembly
US6002165A (en) Multilayered lead frame for semiconductor packages
JP5272191B2 (en) Semiconductor device and manufacturing method of semiconductor device
US20070045785A1 (en) Reversible-multiple footprint package and method of manufacturing
US8618644B2 (en) Electronic device and manufacturing thereof
JP2004500720A (en) Chip scale surface mount device and method of manufacturing the same
JPH0864634A (en) Semiconductor device and production thereof
JP2009302564A (en) Ic chip package with directly connected leads
US6573119B1 (en) Semiconductor device and method of manufacture thereof
JPH10261756A (en) Semiconductor device and its manufacture
JPS60167454A (en) Semiconductor device
JP4190250B2 (en) Semiconductor device
JP4409064B2 (en) Semiconductor device including power element
JP2569400B2 (en) Method for manufacturing resin-encapsulated semiconductor device
JP2000082721A (en) Manufacture of semiconductor device
JP3869755B2 (en) Semiconductor device
JPS63255953A (en) Circuit device sealed with insulator
KR100244826B1 (en) A semiconductor device and method for manufacturing the same

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071218

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081218

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091218

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091218

Year of fee payment: 14