JPH07117904B2 - Diagnostic method during operation of multiplex system - Google Patents
Diagnostic method during operation of multiplex systemInfo
- Publication number
- JPH07117904B2 JPH07117904B2 JP63292618A JP29261888A JPH07117904B2 JP H07117904 B2 JPH07117904 B2 JP H07117904B2 JP 63292618 A JP63292618 A JP 63292618A JP 29261888 A JP29261888 A JP 29261888A JP H07117904 B2 JPH07117904 B2 JP H07117904B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- comparison circuit
- data
- diagnostic
- output data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Hardware Redundancy (AREA)
Description
【発明の詳細な説明】 〔概要〕 本発明は多重化システムの運用中における診断方式に関
し、 各処理系の出力データが一致したとき出力する比較回路
を運用中に診断することを目的とし、 複数の処理系でそれぞれ同一処理を行い、それぞれの出
力データを比較回路で比較して一致したとき出力する多
重化システムの運用中におけるチェック方式であって、
所定時間間隔で診断モードに設定する診断モード設定部
と、診断モードに設定されたときいずれか一組の出力デ
ータを対応する所定のデータに変換して比較回路に入力
する変換部と、診断モードで不一致が通知されたとき該
比較回路を正常と判定するとともに他の無変換出力デー
タを出力せしめ一致通知または通知無しのとき異常と判
定する判定部とを設け、運用中の出力データのうちいず
れか一組の出力データを異なるデータに変換し比較回路
に入力して正常性を判定するとともに、正常と判定した
ときは他の無変換出力データを出力するように構成す
る。DETAILED DESCRIPTION OF THE INVENTION [Outline] The present invention relates to a diagnostic method during operation of a multiplexing system, and an object thereof is to diagnose during operation of a comparator circuit that outputs when output data of each processing system match. Is a check method during operation of the multiplexing system in which the same processing is performed in each processing system, each output data is compared by the comparison circuit, and output when they match,
A diagnostic mode setting unit that sets the diagnostic mode at a predetermined time interval, a conversion unit that converts any one set of output data into corresponding predetermined data when the diagnostic mode is set, and inputs the data to a comparison circuit, and a diagnostic mode. When a mismatch is notified, the comparison circuit is determined to be normal, and another non-converted output data is output, and a determination unit for determining a match notification or an abnormality when no notification is provided is provided. One set of output data is converted into different data and input to a comparison circuit to determine normality, and when it is determined to be normal, other non-converted output data is output.
本発明は多重化システムの運用中における診断方式の改
良に関する。The present invention relates to improvement of a diagnostic method during operation of a multiplexing system.
近年、コンピュータシステムの高信頼化が要求されてお
り、多重化構成の高信頼化システムが開発されている。In recent years, there has been a demand for high reliability of computer systems, and multiplex high reliability systems have been developed.
例えば、中央処理装置を二重化し、処理結果を比較して
一致したとき出力するシステムでは、比較回路そのもの
が故障すると正しい結果が得られない。For example, in a system in which the central processing unit is duplicated and the processing results are compared and output when they match, a correct result cannot be obtained if the comparison circuit itself fails.
このため、比較回路の正常性を確認する必要があるが、
従来では、電源投入時に診断（チェック）する方法が採
用されていたため、近年のごとく24時間運転のシステム
ではチェックが困難であるという課題があり、運用中に
比較回路がチェックできる多重化システムの運用中にお
ける診断方式が求められている。Therefore, it is necessary to confirm the normality of the comparison circuit.
Conventionally, the method of diagnosing (checking) at power-on has been adopted, so there is the problem that it is difficult to check with a system that operates 24 hours a day, as in recent years, and the operation of a multiplexing system that allows the comparison circuit to check during operation. There is a demand for a diagnostic method inside.
第４図は従来の診断方式説明図である。 FIG. 4 is an explanatory diagram of a conventional diagnosis method.
第４図に示す２重化システムは、２組の中央処理装置CP
U1,CPU2に同一処理を行わせ、それぞれの処理結果を比
較回路５で比較し、一致したとき比較回路５に保持して
いるいずれか一方（例えばCPU1の出力）をレジスタ等の
出力回路５に出力する方式であって、不一致のときは一
方のCPUで縮退運転が行われる。The duplication system shown in Fig. 4 has two sets of central processing units CP.
U1 and CPU2 are made to perform the same processing, the respective processing results are compared by the comparison circuit 5, and when they match, either one held in the comparison circuit 5 (for example, the output of CPU1) is output to the output circuit 5 such as a register. This is a method of outputting, and if there is a mismatch, one CPU performs degenerate operation.
ここで、各系ならびに比較回路５の診断は、電源投入時
運用に先立ち実施されており、それぞれの系の診断は、
CPU1,CPU2が自己診断を行い、比較回路５の診断は、例
えばSVP（SERVICE PROCESSOR）の診断回路３が比較回路
５にそれぞれ特定データ（同一データまたは異なるデー
タ）を入力し、一致／不一致により診断してすべて正常
ならば運用を開始する。Here, the diagnosis of each system and the comparison circuit 5 is performed prior to the operation at power-on, and the diagnosis of each system is
The CPU1 and CPU2 perform self-diagnosis, and the comparison circuit 5 is diagnosed, for example, by the SVP (SERVICE PROCESSOR) diagnosis circuit 3 inputting specific data (same data or different data) to the comparison circuit 5 and making a match / mismatch. And if everything is normal, start operation.
不一致のとき一致信号を出力する障害は運用中には検出
されず、定期的な診断が必要とされるが、24時間運転シ
ステムに対しては、電源投入時に診断する従来の方式が
適用できないという課題がある。A failure to output a match signal when there is a mismatch is not detected during operation and periodic diagnosis is required, but the conventional method of diagnosing at power-on cannot be applied to a 24-hour operation system. There are challenges.
本発明は、上記課題に鑑み、運用中に比較回路を診断す
る多重化システムの運用中における診断方式をを提供す
ることを目的とする。In view of the above problems, it is an object of the present invention to provide a diagnostic method during operation of a multiplexing system that diagnoses a comparison circuit during operation.
上記目的を達成するため、本発明の多重化システムの運
用中における診断方式は、第１図本発明の原理図に示す
ように、 所定時間間隔で診断モードに設定する診断モード設定部
（11）と、 該診断モードに設定されたときいずれか一組の出力デー
タを対応する所定のデータに変換して比較回路（５）に
入力する変換部（20）と、 該診断モードで不一致が通知されたとき該比較回路を正
常と判定するとともに他の無変換出力データを出力せし
め、一致通知または通知無しのとき異常と判定する判定
部（13）とを設ける。In order to achieve the above object, the diagnostic method during operation of the multiplex system of the present invention is as follows: As shown in the principle diagram of the present invention of FIG. 1, a diagnostic mode setting unit (11) for setting the diagnostic mode at a predetermined time interval. And a conversion unit (20) for converting any one set of output data into corresponding predetermined data and inputting it to the comparison circuit (5) when the diagnostic mode is set, and a discrepancy is notified in the diagnostic mode. And a determination unit (13) for determining that the comparison circuit is normal and outputting other non-converted output data, and determining an abnormality when a match notification or no notification is given.
定期的に診断モードに設定し、いずれか一組の出力デー
タを所定のデータに変換、例えば反転して比較回路５に
出力する。The diagnostic mode is set periodically, and any one set of output data is converted into predetermined data, for example, inverted and output to the comparison circuit 5.
比較回路５が不一致信号を出力したときは比較回路を正
常と判定するとともに、正常な他の無変換出力データを
出力し、所定時間応答がないとき、または一致信号が出
力されたとき異常と判定して縮退運転等のエラー処理を
行う。When the comparison circuit 5 outputs a non-coincidence signal, the comparison circuit is determined to be normal, other normal non-conversion output data is output, and when there is no response for a predetermined time or when a coincidence signal is output, it is determined to be abnormal. Then, error processing such as degenerate operation is performed.
本発明の実施例を図を用いて詳細に説明する。 Embodiments of the present invention will be described in detail with reference to the drawings.
第２図は実施例の診断システムブロック図、第３図は診
断処理フローチャート図である。FIG. 2 is a block diagram of the diagnostic system of the embodiment, and FIG. 3 is a flowchart of the diagnostic process.
本実施例では、変換部20として、データの論理を反転す
る反転部16を各処理系（CPU）に設け、診断モードに設
定された側のCPUが論理を反転して出力する例を示す。
第３図において、 CPU A,CPU Bは、２重化システムを構成する２組の中央
処理装置で、それぞれ反転部16を備え、運用モードのと
きは同一処理結果である出力データDA,DBをそれぞれ比
較回路５に出力し、診断モードに設定された一方のCPU
は反転部16により出力データを反転して出力するもの、 ５は診断対象の比較回路で、CPU A,CPU Bの出力データD
A,DBを比較して、一致信号またはは不一致信号を出力す
るとともに、運用モードで一致の場合は保持している出
力データのうち指定された系（CPU）の出力データを出
力し、診断モードのときはデータ送出信号33a（CPU A側
の送出指示）,33b（CPU B側）により指定された系の出
力データを出力するもの、 11は診断モード設定部で、電源投入時ならびに一定時
間、例えば１時間おきに診断モードを設定するもの、 13は判定部で、診断モードが設定されたとき、比較回路
５の一致／不一致信号を監視して比較回路５の正否を判
定し、正常（不一致）のときは、診断モードに設定され
ていない一方のCPUを指定したデータ送出信号を出力
し、異常の場合は回復機構14に通知するもの、 14は回復機構で、比較回路５の異常が検出されたとき、
いずれか一方のCPUを切り離して縮退運転モードに設定
するもの、 15はデータ入力部で、例えば共通メモリで構成されて処
理対象のデータを格納するもの、 16はそれぞれのCPUに設けられた反転部で、処理結果を
出力するとき、診断モードが設定されていれば出力デー
タを反転して比較回路５に出力するもの、 ６は出力回路で、例えばレジスタで構成されるもの、 12はエラー発生部で、初期診断時に特定データ34をオア
ゲート４を介して比較回路５に出力するもの、 ４はオアゲートである。In the present embodiment, an example is shown in which each processing system (CPU) is provided with an inversion unit 16 that inverts the logic of data as the conversion unit 20, and the CPU on the side set in the diagnostic mode inverts and outputs the logic.
In FIG. 3, CPU A and CPU B are two sets of central processing units that compose a duplication system, each having an inversion unit 16, and output data DA and DB that are the same processing result in the operation mode. One of the CPUs output to the comparison circuit 5 and set to the diagnostic mode
Inverts the output data by the inversion unit 16 and outputs it. 5 is a comparison circuit to be diagnosed, which is the output data D of CPU A and CPU B.
When A and DB are compared, a match signal or a mismatch signal is output, and if there is a match in the operation mode, the output data of the specified system (CPU) among the held output data is output, and the diagnostic mode In the case of, the output data of the system specified by the data transmission signal 33a (CPU A side transmission instruction), 33b (CPU B side) is output, 11 is the diagnostic mode setting section, when the power is turned on and for a certain period of time, For example, the diagnostic mode is set at intervals of 1 hour, and 13 is a determination unit which, when the diagnostic mode is set, monitors the match / mismatch signal of the comparison circuit 5 to determine whether the comparison circuit 5 is correct or not, and determines whether it is normal (mismatch). ), A data transmission signal designating one of the CPUs not set to the diagnostic mode is output, and in the case of an abnormality, the recovery mechanism 14 is notified. 14 is a recovery mechanism, and an abnormality of the comparison circuit 5 is detected. When
One that separates one of the CPUs and sets it to the degenerate operation mode; 15 is a data input unit that stores the data to be processed that is composed of, for example, a common memory. 16 is an inversion unit provided in each CPU. When outputting the processing result, if the diagnostic mode is set, the output data is inverted and output to the comparison circuit 5, 6 is an output circuit, for example, which is composed of a register, and 12 is an error generation unit. Then, at the time of initial diagnosis, the specific data 34 is output to the comparison circuit 5 via the OR gate 4, and 4 is an OR gate.
なお、診断モード設定部11,エラー発生部12,判定部13,
回復機構14は、SVP 10に設けられる。The diagnostic mode setting unit 11, the error generating unit 12, the determining unit 13,
The recovery mechanism 14 is provided in the SVP 10.
以上構成の診断システムにより、一定時間おきに診断モ
ードに設定され、以下のごとく診断処理が行われる。
（第３図参照） （１）診断モード設定部11は、まずCPU Aを診断モード
に設定し、判定部13に通知する。With the diagnostic system having the above configuration, the diagnostic mode is set at regular intervals, and diagnostic processing is performed as follows.
(See FIG. 3) (1) The diagnostic mode setting unit 11 first sets the CPU A to the diagnostic mode and notifies the determination unit 13 of the diagnostic mode.
（２）CPU Aは出力データDAを出力するとき、診断モー
ドか否かを判別し、診断モードであれば反転部16で出力
データDAの論理を反転して出力し、CPU Bは診断モード
でないので出力データDBは反転せずそのまま出力する。(2) When CPU A outputs the output data DA, it determines whether or not it is in the diagnostic mode, and if it is in the diagnostic mode, the inverting section 16 inverts the logic of the output data DA and outputs it. CPU B is not in the diagnostic mode. Therefore, the output data DB is output as it is without being inverted.
（３）判定部12は、比較部回路５より不一致信号31が出
力されると比較回路５を正常と判定し、データ送出信号
33bを出力する。(3) The determination unit 12 determines that the comparison circuit 5 is normal when the non-match signal 31 is output from the comparison unit circuit 5, and the data transmission signal
Outputs 33b.
これにより出力回路６に、反転されていないCPU Bの出
力データDBが出力される。As a result, the output data DB of the CPU B that has not been inverted is output to the output circuit 6.
（４）一致信号30が出力されたとき、または一定時間経
過しても信号が出力されないとき、比較回路５を異常と
判定し、回復機構14に通知する。(4) When the coincidence signal 30 is output, or when the signal is not output even after a certain period of time, the comparison circuit 5 is determined to be abnormal and the recovery mechanism 14 is notified.
（５）回復機構14は、比較回路５を切り離すとともに、
CPU AまたはCPU Bのいずれか一方の出力データを出力回
路６に出力する縮退運転モードに設定する。(5) The recovery mechanism 14 disconnects the comparison circuit 5 and
Set to the degenerate operation mode in which the output data of either CPU A or CPU B is output to the output circuit 6.
（６）以上の診断処理で正常と判定されたときは、続い
てCPU B側を診断モードに設定しCPU Aを運用モードに設
定して、同様の診断処理を行う。(6) If the above diagnostic process determines that the operation is normal, then CPU B is set to the diagnostic mode and CPU A is set to the operational mode, and the same diagnostic process is performed.
この場合、比較回路５から不一致信号31が出力された場
合、CPU Aの出力データDAが出力回路６に出力される。In this case, when the non-coincidence signal 31 is output from the comparison circuit 5, the output data DA of the CPU A is output to the output circuit 6.
（７）以上により比較回路５が正常と判定された場合は
他の比較回路の診断を行い、いずれも正常ならば運用モ
ードに戻る。(7) If the comparison circuit 5 is determined to be normal as described above, the other comparison circuits are diagnosed, and if all are normal, the operation mode is returned to.
以上のごとく、運用中の処理結果の一方の論理を反転し
て比較回路５に入力することにより、比較回路５の正常
性が判定でき、且つ正規の出力データが出力されるので
運用を妨げることがない。As described above, by inverting one of the logics of the processing result during operation and inputting it to the comparison circuit 5, the normality of the comparison circuit 5 can be determined and the normal output data is output, so that the operation is disturbed. There is no.
なお、電源投入時には、エラー発生部12より、特定デー
タ34を比較回路５に入力して診断を行う。When the power is turned on, the specific data 34 is input from the error generating unit 12 to the comparison circuit 5 for diagnosis.
以上の実施例は、出力データを反転して比較回路５に出
力する例を示したが、データ入力部15より読み取った入
力データの論理を反転し、処理結果を比較回路５に出力
しても同様の結果が得られる。In the above embodiment, the example in which the output data is inverted and output to the comparison circuit 5 is shown. However, even if the logic of the input data read from the data input unit 15 is inverted and the processing result is output to the comparison circuit 5. Similar results are obtained.
本発明は２重化システムに限るものではなく、３重系以
上でデータ一致を検出する装置であれば適用できること
は勿論である。The present invention is not limited to the duplication system, and it goes without saying that it can be applied to any device that detects data coincidence in a triple system or more.
本発明は、運用中の処理データを使用して比較回路の診
断を行う多重化システムの診断方式を提供するもので、
運用中に診断できるため、24時間運転等の多重化システ
ムの信頼性向上に多大の効果がある。The present invention provides a diagnostic method for a multiplex system that diagnoses a comparison circuit using processed data during operation.
Since it can be diagnosed during operation, it has a great effect on improving the reliability of the multiplexing system such as 24-hour operation.
第１図は本発明の原理図、第２図は実施例の診断システ
ムブロック図、第３図は診断処理フローチャート図、第
４図は従来の診断方式説明図である。 図中、CPU A,CPU Bは中央処理装置、４はオアゲート、
５は比較回路、６は出力回路、10はSVP、11は診断モー
ド設定部、12はエラー発生部、13は判定部、14は回復機
構、15はデータ入力部、16は反転部、20は変換部であ
る。FIG. 1 is a principle diagram of the present invention, FIG. 2 is a block diagram of a diagnostic system of an embodiment, FIG. 3 is a flowchart of a diagnostic process, and FIG. 4 is an explanatory diagram of a conventional diagnostic method. In the figure, CPU A and CPU B are central processing units, 4 is an OR gate,
5 is a comparison circuit, 6 is an output circuit, 10 is SVP, 11 is a diagnostic mode setting unit, 12 is an error generation unit, 13 is a determination unit, 14 is a recovery mechanism, 15 is a data input unit, 16 is an inversion unit, and 20 is It is a conversion unit.
Claims (1)
それぞれの出力データを比較回路（５）で比較して一致
したとき出力する多重化システムの運用中における診断
方式であって、 所定時間間隔で診断モードに設定する診断モード設定部
（11）と、 該診断モードに設定されたときいずれか一組の出力デー
タを対応する所定のデータに変換して該比較回路（５）
に入力する変換部（20）と、 該診断モードで不一致が通知されたとき該比較回路を正
常と判定するとともに他の無変換出力データを出力せし
め、一致通知または通知無しのとき異常と判定する判定
部（13）とを設け、 運用中の出力データのうちいずれか一組の出力データを
異なるデータに変換し該比較回路に入力して正常性を判
定するとともに、正常と判定したときは他の無変換出力
データを出力することを特徴とする多重化システムの運
用中における診断方式。1. A plurality of processing systems perform the same processing respectively,
A diagnostic mode setting section (11) for setting a diagnostic mode at a predetermined time interval, which is a diagnostic method during operation of a multiplex system in which respective output data are compared by a comparison circuit (5) and output when they match. When the diagnostic mode is set, any one set of output data is converted into corresponding predetermined data and the comparison circuit (5)
To the conversion unit (20) that is input to the diagnostic mode, and when the comparison mode is notified, the comparison circuit is determined to be normal, and other non-conversion output data is output, and when the notification is a match or no notification is determined to be abnormal. A determination section (13) is provided to convert any one set of output data during operation into different data and input it to the comparison circuit to determine normality, and when it is determined to be normal, other A diagnostic method during operation of a multiplexing system characterized by outputting unconverted output data.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63292618A JPH07117904B2 (en) | 1988-11-18 | 1988-11-18 | Diagnostic method during operation of multiplex system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63292618A JPH07117904B2 (en) | 1988-11-18 | 1988-11-18 | Diagnostic method during operation of multiplex system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02138636A JPH02138636A (en) | 1990-05-28 |
| JPH07117904B2 true JPH07117904B2 (en) | 1995-12-18 |
Family
ID=17784133
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63292618A Expired - Fee Related JPH07117904B2 (en) | 1988-11-18 | 1988-11-18 | Diagnostic method during operation of multiplex system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07117904B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4616862B2 (en) * | 2007-06-04 | 2011-01-19 | 株式会社日立製作所 | Diagnostic equipment |
| US8862934B2 (en) | 2009-12-02 | 2014-10-14 | Nec Corporation | Redundant computing system and redundant computing method |
-
1988
- 1988-11-18 JP JP63292618A patent/JPH07117904B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02138636A (en) | 1990-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7890797B2 (en) | Vehicle including a processor system having fault tolerance | |
| JP3206006B2 (en) | Duplex bus control method and device | |
| CA1310129C (en) | Interface of non-fault tolerant components to fault tolerant system | |
| US5838899A (en) | Digital data processing methods and apparatus for fault isolation | |
| CA1306546C (en) | Dual zone, fault tolerant computer system with error checking on i/o writes | |
| JPH02118872A (en) | Dual rail processor having error checking function for reading of i/o | |
| JPH01154240A (en) | Double-rail processor with error check function added to single-rail interface | |
| EP0273043A1 (en) | Multiple-redundant fault detection system and related method for its use. | |
| JP2002515146A (en) | Triple module redundant computer system | |
| JPH07117904B2 (en) | Diagnostic method during operation of multiplex system | |
| JP4299634B2 (en) | Information processing apparatus and clock abnormality detection program for information processing apparatus | |
| KR100258080B1 (en) | Dual control equipment based on input/output operation | |
| JP3361919B2 (en) | Programmable controller | |
| JPS6091415A (en) | Digital controller | |
| JP2580311B2 (en) | Mutual monitoring processing method of multiplex system | |
| JP2518652B2 (en) | Interrupt diagnostic device for multi-bus synchronous system | |
| JPH0726762Y2 (en) | Bus mismatch circuit | |
| JPH07114521A (en) | Multimicrocomputer system | |
| SU752342A1 (en) | Multiprocessor computing system | |
| JPH01103761A (en) | Device for diagnosing trouble of multiple system bus synchronizing system | |
| JPH0662114A (en) | Inter-processor diagnostic processing system | |
| JPS6116092B2 (en) | ||
| JPH04257042A (en) | Diagnostic system for memory | |
| JPH0844636A (en) | Bus interface device and information processing system provided with plural bus interface devices | |
| JPS6158063A (en) | Data processing device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |