JPH07115410A - データ挿入機能付きクロック乗換回路 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、挿入データを挿入しても、読出し
データを消滅することがなく、また、ＦＩＦＯ書込みス
ペースの無駄を防止することができるデータ挿入機能付
きクロック乗換え回路を提供することを目的とする。 【構成】 データ挿入タイミング信号により、切替回路
ＳＷ４を切替えて、先入れ先出しバッファＦＩＦＯ３か
らの読出しデータに代えて挿入データを送出するとき、
データ挿入タイミング信号の受信によりＦＩＦＯ３のデ
ータの読出しを停止し、データ挿入信号の受信停止によ
りＦＩＦＯ３のデータの読出しを再開する読出しイネー
ブル信号を送出する読出し信号発生部Ｒ−ＧＥＮ６と、
送信部１からのデータ先頭信号ＤＴＰと、データイネー
ブル信号ＤＥＮを用いて、有効データ時のみ、ＦＩＦＯ
３にデータの書込みを行う書込みイネーブル信号ＷＥＮ
を送出する書込みイネーブル信号発生回路ＷＥＮ−ＧＥ
Ｎ５を有する構成にする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＦＩＦＯに書込んだデ
ータ先頭信号とデータイネーブル信号とを持つフレーム
データの読出し時、別のフレームデータを読出しデータ
に挿入して送信できる機能を有するクロック乗換回路に
関する。

【０００２】近年、各種通信装置や制御装置では、図２
に示すように、データ先頭信号ＤＴＰと有効データを示
すデータイネーブル信号ＤＥＮを持つパラレルデータを
伝送するのに、多くの装置を経由して伝送される場合が
多く、送信側と受信側との同期がとれない場合は、よく
クロック乗換えが行われている。

【０００３】また、送信側において、送信する情報デー
タにシリーズに、試験や運用のための各種データを挿入
して送出し、受信側で送信側から送られて来たこれらの
挿入データを識別選択して、試験や運用等に供するよう
にしたものもあるが、その際、本来の伝送データである
情報データに影響を及ぼさないデータ挿入方法が要望さ
れている。

【０００４】

【従来の技術】図１１はデータ挿入機能付きクロック乗
換回路の従来例を示す図である。また、図１２は従来例
における動作タイミングを説明する図である。なお、図
１１に示す○符号は図１２に示す○符号と一致する。

【０００５】従来技術について、図１１，図１２を用い
て説明する。ここでいうデータはビット単位のデータで
はなく、フレーム単位のデータのことであり、データ挿
入は伝送系の試験等のために情報データのフレームとは
別フレームにフレーム単位のデータを送信する情報デー
タに対してシリーズに挿入するものである。

【０００６】以降本件において、挿入データとは、送信
側で挿入するフレーム単位のデータを意味するものとす
る。まず、送信部１からデータ先頭信号（以下、ＤＴＰ
と称する）と、送信データが有効なときのみ、ＤＴＰと
同期して送出するデータイネーブル信号（以下、ＤＥＮ
と称する）と、例えば、１６ビットとかのパラレルデー
タとが同時にそれぞれの伝送線路を経て先入れ先出しバ
ッファ（以下、ＦＩＦＯと称する）３に送られ、送信部
１から送られるクロックＣＬＫ、即ち、書込みクロック
ＷＣＫで、書込みイネーブル信号（以下、ＷＥＮと称す
る）が有効な範囲で内蔵するＲＡＭの所定アドレスにデ
ータの先頭位置、即ちフレームの最初から順次書込まれ
る。

【０００７】そして、書込まれたこれらの情報データ
は、別途受信部２から送られて来て、送信側からのクロ
ックとは同期していない読出しクロックＲＣＫで、読出
しイネーブル信号（以下、ＲＥＮと称する）が有効な範
囲で書込まれた順に順次データの先頭位置、即ちフレー
ムの最初から読出されて、受信部１に送られる。

【０００８】ここで、読出し動作に異常が発生して読出
しができなくなると、ＦＩＦＯ３のＲＡＭに読出されな
いままのデータが蓄積し、いずれは書込みする場所がな
ってしまう。そのときは、ＦＩＦＯ３のＦＵＬＬから書
込み停止信号を送出し、ＷＥＮを無効にしてデータの書
込みを停止する。

【０００９】また、書込み動作に異常が発生して書込み
ができなくなると、ＦＩＦＯ３のＲＡＭに読出しが行わ
ていないデータが減ってしまうため、いずれは読出しす
るデータがなってしまう。そのときは、ＥＭＰＴＹから
読出し停止信号を送出し、ＲＥＮを無効にしてデータの
読出しを停止する。

【００１０】一方、情報データとは別に、試験とか運用
のためのデータを伝送する場合は、外部から送られて来
て、ＦＩＦＯ３のＤＴＰと同期したデータ挿入タイ
ミング信号により、切替回路４が動作し、ＦＩＦＯ読
出しデータに代えて挿入データを切替回路４の出力に
挿入後データとして送出するようにしていた。

【００１１】

【発明が解決しようとする課題】しかしながら、従来技
術においては、図１２の挿入後データに示すように、
挿入データを送出することにより、その間のＦＩＦ
Ｏ読出しデータが消滅し、その読出しデータを送出する
ことができないという問題があった。

【００１２】また、ＦＩＦＯ３には、送信部１から送ら
れて来る、無効データも含め、すべてのデータを書込ん
でいたため、書込みスペースに無駄があった。本発明
は、係る問題を解決するもので、挿入データを挿入して
も、ＦＩＦＯからの読出しデータを消滅することなく、
また、ＦＩＦＯの書込みスペースの無駄を防止すること
ができるデータ挿入機能付きクロック乗換え回路を提供
することを目的とする。

【００１３】

【課題を解決するための手段】図１は本発明の原理構成
図で、図中、図１１と同じ符号は同じものを示し、５は
書込みイネーブル信号発生回路で、６はデータ読出し信
号発生回路である。

【００１４】本発明は、先入れ先出しバッファＦＩＦＯ
３に書込まれたデータを読出す際に、別のデータを読出
しデータに挿入して送信できる機能を有するクロック乗
換回路において、データ挿入タイミング信号により、切
替回路４を切替えて、該先入れ先出しバッファＦＩＦＯ
３からの読み出しデータに代えて挿入データを送出する
とき、該データ挿入タイミング信号と該先入れ先出しバ
ッファＦＩＦＯ３に書込まれたデータ先頭信号ＤＴＰを
用い、該データ挿入タイミング信号の受信によりデータ
の先頭位置からデータの読み出しを停止し、また、該デ
ータ挿入タイミング信号の受信停止によりデータの先頭
位置からデータの読出しを再開する読出しイネーブル信
号を発生するデータ読出し信号発生部６を設けることに
より、目的を達成することができる。

【００１５】また、送信部１から該先入れ先出しバッフ
ァＦＩＦＯ３に送られるデータ先頭信号ＤＴＰと、デー
タイネーブル信号ＤＥＮを用いて、有効データ時のみ、
該先入れ先出しバッファＦＩＦＯ３にデータの先頭位置
からデータの書込みを行う書込みイネーブル信号ＷＥＮ
を発生する書込みイネーブル信号発生回路５を設けたも
のである。

【００１６】

【作用】本発明は、データ挿入タイミング信号により、
切替回路４を切替えて、バッファＦＩＦＯ３からの読出
しデータに代えて挿入データを挿入して送出するのに、
データ挿入タイミング信号とＦＩＦＯ３に書込まれたデ
ータ先頭信号ＤＴＰを用いて動作するデータ読出し信号
発生回路６を設けたので、データ読出し信号発生回路６
はデータ挿入タイミング信号を受信すると、読出し停止
のイネーブル信号をＦＩＦＯ３に送出するので、ＦＩＦ
Ｏ３はデータの先頭位置からデータの読出しを停止す
る。また、データ読出し信号発生回路６がデータ挿入タ
イミング信号の受信を停止すると、読出し停止になって
いたイネーブル信号を読出しイネーブル信号に切替える
ので、ＦＩＦＯ３は停止していたデータ読出しを再開す
ることができる。

【００１７】また、送信部１からＦＩＦＯ３に送られる
データ先頭信号ＤＴＰと、データイネーブル信号ＤＥＮ
を用いて動作する書込みイネーブル信号発生回路５を設
けたので、データイネーブル信号ＤＥＮが有効データを
示す“Ｈ”であるときだけ、ＦＩＦＯ３にデータの先頭
位置からデータの書込みを行う書込みイネーブル信号Ｗ
ＥＮを送出し、ＦＩＦＯ３は有効データのみデータの先
頭位置からデータの書込みを行うことができる。

【００１８】

【実施例】図３は本発明のクロック乗換回路の実施例
で、図４は本発明の実施例の書込みイネーブル信号発生
回路（以下、ＷＥＮ−ＧＥＮと称する）の具体例で、図
５は本発明の実施例のＤＡＴＡ ＣＴＲの具体例で、図
６は本発明の実施例の読出しイネーブル信号発生回路
（以下、ＲＥＮ−ＧＥＮと称する）の具体例で、図７は
ＲＥＮ−ＧＥＮの具体例の動作タイミング例を示す図で
ある。

【００１９】また、図８は本発明の実施例における書込
み動作例を示すタイムチャートで、図９は本発明の実施
例における読出し動作例（その１：読出し終了出力によ
る読出し停止機能）を示すタイムチャートで、図１０は
本発明の実施例における読出し動作例（その２：データ
挿入タイミングによる読出し停止機能）を示すタイムチ
ャートである。なお、図３に示す○符号、＊付き符号、
及び♯付き符号は、それぞれ図４〜図９に示す○符号、
＊付き符号、及び♯付き符号に対応する。

【００２０】図３〜図６において、図１と同じ符号は同
じものを示し、５は書込みイネーブル信号発生回路ＷＥ
Ｎ−ＧＥＮ、６は読出しクロック発生部（以下、Ｒ−Ｇ
ＥＮと称する）、７はデータカウンタ回路（以下、ＤＡ
ＴＡ ＣＴＲと称する）、８は読出しイネーブル信号発
生回路ＲＥＮ−ＧＥＮ、９〜１１，７３，７４，８１は
フリップ・フロップ（以下、ＦＦと称する）、１２〜１
５，８５，８６はＮＯＴゲート、５１，５２はＯＲゲー
ト、８２，８３，８８はＡＮＤゲート、５３，８４はＪ
−Ｋ フリップ・フロップ（Ｊ−Ｋ ＦＦ）、７１はＮ
ＯＲゲート、７２はカウンタ、８７はＮＡＮＤゲートで
ある。

【００２１】まず、図４〜図６に示す本実施例の具体例
について、動作概要を説明する。図４は本発明の実施例
のＷＥＮ−ＧＥＮ５の具体例を示す図である。ＯＲゲー
ト５１のＣＫ−ＥＮ端子には送信部１からのＤＴＰの反
転信号が、またＣＫ端子にはクロック信号ＣＬＫ（ＷＣ
Ｋ）が入力し、この２つの信号の論理和をとってクロ
ック信号ＥＮ−ＣＬＫとし、Ｊ−Ｋ ＦＦ５３のクロッ
クＣＫとしている。

【００２２】ＯＲ５２のＫ１端子には送信部１のＤＥＮ
信号の反転信号が、また、Ｋ２端子にはＦＩＦＯ３から
のＦＵＬＬ信号が入力しているが、ＦＩＦＯ３が送信部
１のデータを書込みできる状態にあるときは、Ｋ１端子
の入力信号もＦＵＬＬ信号も“Ｌ”であるので、ＯＲ５
２の出力、即ち、Ｊ−Ｋ ＦＦ５３（以下、ＦＦ５３と
称する）の入力Ｋ端子には“Ｌ”が入力している。

【００２３】そして、ＦＦ５３のＪ端子には送信部１の
ＤＥＮ信号が入力しているが、ＤＥＮ信号が有効データ
を示す信号“Ｈ”のときは、ＦＦ５３の出力Ｑから出力
するＷＥＮ信号はクロックＥＮ−ＣＬＫで、“Ｈ”
にセットされる。

【００２４】送信部１のデータが無効になり、ＤＥＮ信
号が“Ｌ”になると、Ｊ端子が“Ｌ”となるともに、Ｋ
１端子に入力するＤＥＮの反転信号“Ｈ”の信号が入力
するので、ＦＦ５３のＫ端子は“Ｈ”となり、その結果
出力Ｑは反転し、ＷＥＮは“Ｌ”となる。

【００２５】また、ＦＩＦＯ３への書込みが満杯とな
り、“Ｈ”のＦＵＬＬ信号がＫ２端子に入力した場合
も、ＦＦ５３のＫ端子は“Ｈ”となるので、ＦＦ５３の
出力Ｑは反転し、ＷＥＮは“Ｌ”となる。

【００２６】図５は本発明の実施例のＤＡＴＡ ＣＴＲ
７の具体例で、ＮＯＲゲート７１の一方のＬＯＡＤ１に
はＦＩＦＯ３に記憶されていたＤＴＰが読出されて入力
し、もう一方のＬＯＡＤ２には自己のＦＦ７４の出力で
ある１パルス信号のＣＯ２が入力している。そして、
“Ｈ”であったＮＯＲ７１の出力から、１パルスの
“Ｌ”信号がカウンタＣＴＲ７２のＬＯＡＤに入力する
と、ＤＡ〜ＤＤで定まる初期値にカウンタが設定され、
カウントを開始する。

【００２７】図５の例は、最大０〜１５までをカウント
する４ビットカウンタの例を示すが、カウント数が例え
ば１０であれば、６〜１５をカウントすることになるの
で、初期値として５を設定し、５を示す値として、Ｄ
Ｄ，ＤＣ，ＤＢ，ＤＡはそれぞれ０，１，０，１が入力
することになる。

【００２８】カウンタ７２はＱＡ〜ＱＤがすべて１に、
即ち、カウント値が１５になると、フルカウントして、
出力ＣＯ、即ち、ＣＯ１に“Ｈ”を出力し、更にＦＦ７
３，および７４を介して２ビット遅れでＣＯ２に“Ｈ”
を出力する。

【００２９】このＣＯ２はＬＯＡＤ２に入力しているの
で、一定周期のカウントを繰り返すことになり、ＣＯ
１、及びＣＯ２は一定周期で送出されることになる。ま
た、図６は本発明の実施例のＲＥＮ−ＧＥＮ８の具体例
で、ＦＦ８１には、図５で説明したＤＡＴＡ ＣＴＲ７
のＣＯ１信号がＦＦ８１のＤ端子に入力し、受信部２の
クロックＣＬＫ（ＲＣＫ）がＦＦ８１のＣＫ端子とＪ−
Ｋ ＦＦ８４（以下、ＦＦ８４と称する）のＣＫ端子に
入力している。

【００３０】また、ＦＩＦＯ３のＥＭＰＴＹ信号がＮＯ
Ｔゲート８５に、データ挿入タイミング信号がＮＯＴゲ
ート８６にそれぞれ入力している。ここで、ＦＩＦＯ３
の読出すべきデータがある正常な状態のときは．ＭＰＴ
Ｙ信号が“Ｌ”であり、図７の動作タイミング例の
（１）に示すように、ＦＦ８４のＫ端子は“Ｌ”になっ
ている。そして、ＣＯ１が“Ｈ”になると、この“Ｈ”
のＣＯ１とＮＯＴゲート８５で“Ｈ”に反転したＥＭＰ
ＴＹ信号を入力する次のＡＮＤ８２の出力は“Ｈ”にな
る。同様にして、ＡＮＤ８３の出力も“Ｈ”に、従っ
て、ＡＮＤ８３の出力、即ち、ＦＦ８４のＪ端子も
“Ｈ”になる。

【００３１】一方、ＮＡＮＤ８７の入力は、ともに
“Ｈ”であるので、出力は“Ｌ”となっており、また、
ＡＮＤ８８の出力、即ち、ＦＦ８４のＫ端子も“Ｌ”に
なっている。その結果、次のクロックでＦＦ８４は
“Ｈ”をラッチし、出力Ｑ、即ちＲＥＮ信号は“Ｈ”に
なり、ＣＯ１が“Ｌ”になっても、ＦＦ８４の出力Ｑが
“Ｌ”、従って、Ｊ端子が“Ｌ”になってもＦＦ８４の
出力Ｑは変化せず、ＲＥＮは“Ｈ”を保持したままであ
る。

【００３２】そして、図７の（２）のように、ＣＯ１が
“Ｌ”から“Ｈ”に変わり、ＦＦ８４のＪ端子が“Ｌ”
から“Ｈ”に変わっても、Ｋ端子が“Ｌ”のままである
ので、出力Ｑは反転せず、ＲＥＮ信号は“Ｈ”を保持し
ている。

【００３３】また、図７の（３）に示すように、ＥＭＰ
ＴＹ信号が“Ｈ”、即ち、読出すべきデータがない状態
になると、ＣＯ１信号が“Ｈ”になったとき、ＦＦ８４
のＪ端子は“Ｈ”にならず、またＫ端子が“Ｈ”となる
ため、次のクロックで反転してＦＦ８４は“Ｌ”をラッ
チし、ＦＦ８４の出力Ｑ、即ちＲＥＮ信号は反転して
“Ｌ”になる。

【００３４】そして、図７の（４）に示すように、ＥＭ
ＰＴＹ信号が“Ｈ”のときには、ＣＯ１が“Ｈ”になっ
てもＪ端子が“Ｌ”のままであるので、ＲＥＮ信号は
“Ｌ”のままである。

【００３５】また、図７の（４）〜（５）に示すよう
に、ＥＭＰＴＹ信号が“Ｌ”となると、図７の（１）と
同じ状態となるため、Ｆ８４の出力Ｑは“Ｈ”となる。
また、図７の（５）〜（６）に示すように、送信タイミ
ング信号が“Ｈ”になると、ＣＯ１信号が“Ｈ”になっ
たとき、ＦＦ８４のＪ端子は“Ｌ”になり、Ｋ端子が
“Ｈ”となるため、次のクロックでＦＦ８４は反転して
“Ｌ”をラッチしにより、ＲＥＮ信号は“Ｌ”になり、
データの読出し停止となる。

【００３６】データ挿入タイミング信号が“Ｌ”になる
と、図７の（７）に示すように、次のＣＯ１の“Ｈ”
で、ＲＥＮは“Ｈ”になり、データ読出しが可能とな
る。では、本発明の実施例におけるデータ書込み動作
を、図３，図８を用いて説明する。

【００３７】．ＦＩＦＯ３が入力するＤＴＰで、入力
データのの先頭位置から常にデータ書込みを行えるよう
に、ＷＥＮ−ＧＥＮ５において、ＳＥＮＤ１のＤＴＰの
反転信号とクロックＣＬＫのＯＲをとったＥＮ−ＣＬＫ
信号を生成し、ＤＥＮのラッチパルスとする。

【００３８】．そして、ＷＥＮ−ＧＥＮ５はＪ端子に
入力するＤＥＮをＥＮ−ＣＬＫ信号によってラッチし
て、ＦＩＦＯ３のＷＥＮ端子に入力する。 ．ＦＩＦＯ３のＷＥＮ端子に入力するＷＥＮは入力
データが有効であるときは“Ｈ”となり、入力データの
先頭からＦＩＦＯ３への書込みを開始する。

【００３９】．また、ＷＥＮは入力データが無効で
あるときは“Ｌ”となり、入力データの先頭からＦＩＦ
Ｏ３への書込みを停止する。 ．ＷＥＮ−ＧＥＮ５はＦＩＦＯ３から書込み一杯であ
ることを示すＦＵＬＬの信号“Ｈ”をＫ２端子に入力す
ると、Ｋ１端子に入力しているＤＥＮの“Ｈ”信号との
ＡＮＤがとられ、ＡＮＤ５２の出力が“Ｈ”となる。そ
して、次のＥＮ−ＣＬＫ信号で、ＦＦ５３の出力Ｑであ
るＷＥＮ“Ｈ”は反転して、“Ｌ”となり、入力デー
タの先頭よりＦＩＦＯ３へのデータ書込みを停止する。

【００４０】なお、従来技術においてはこのＦＵＬＬ
信号の反転信号のみをＷＥＮとして用いていた。次に、
図３，図５、及び、図９を用いて、本発明の実施例にお
けるデータ読出し動作（その１）として、読出し終了出
力による読出し停止機能について説明する。

【００４１】＊１．図９に示すフレームデータの１周期
分をカウントするＤＡＴＡ ＣＴＲ７がＦＩＦＯ３のＤ
ＴＰ入力をトリガとしてフレームデータの１周期分をフ
ルカウントすると、送出されるキャリーアウト（以下、
ＣＯ１と称する）の１パルス信号“Ｈ”を出力する。ま
た、２ビットのタイムラグを持って同じ信号となるＦＦ
７４の出力ＱをＣＯ２とすると、ＣＯ２が１パルス信号
“Ｈ”を出力する。

【００４２】＊２．ＣＯ１は図６に示すＲＥＮ−ＧＥＮ
８のＪ端子に入力しており、図７に示すＲＥＮ−ＧＥＮ
８の動作タイムチャートの（イ）に示すように、ＥＭＰ
ＴＹ信号と挿入タイミング信号がともに“Ｌ”のとき、
即ち、正常動作のときには、ＣＯ１の立下りでＲＥＮ−
ＧＥＮ８の出力Ｑから出力するＲＥＮ信号が“Ｈ”にな
る。

【００４３】＊３．ＦＩＦＯ３では“Ｈ”のＲＥＮ信号
を入力後、データの読出しを開始する。データとともに
読出されたＤＴＰ信号は、ＤＡＴＡ ＣＴＲ７のＬＯＡ
Ｄ１に入力され、カウンタの同期を行う。

【００４４】また、ＤＡＴＡ ＣＴＲ７は自らの出力Ｃ
Ｏ２を入力することにより、図９のカウント“Ｓ”のタ
イミングよりカウントを開始（自走を開始）し、ＤＴＰ
がＦＩＦＯ３から出力されなくてもカウントを行う。

【００４５】＊４．ＦＩＦＯ３への書込みが行われてい
ないのに、ＦＩＦＯ３からデータ読出しが続くと、読出
し終了出力のＥＭＰＴＹ信号“Ｈ”が出力される。ＥＭ
ＰＴＹ信号はＲＥＮ−ＧＥＮ８のＫ１端子に入力され、
ＲＥＮが“Ｌ”になることにより、ＦＩＦＯ３の読出し
を停止する。読出しが停止されている間は、カウンタが
フルカウントになってＣＯ１に”Ｈ”が送出されてもデ
ータの読み出しは行わない。

【００４６】＊５．ＦＩＦＯ３への書込みが再開されて
ＥＭＰＴＹが解除され、ＥＭＰＴＹが“Ｌ”になると、
カウンタの次のフルカウントでＣＯ１が“Ｈ”になる
と、 ＊６．ＲＥＮが“Ｈ”となり、読出しを停止したデータ
の最初のビットからデータの読出しを再開する。即ち、
図９の＊１の状態に戻ることになる。

【００４７】次に図３及び図１０を用いて、本発明の実
施例におけるデータ読出し動作（その２）を示すデータ
挿入タイミングによる読出し停止機能について説明す
る。 ♯１．読出し開始動作は先に述べた図９の＊６の状態と
同じ動作である。

【００４８】♯２．挿入すべきデータがあると、ＣＯ１
により出力される“Ｈ”信号に同期したデータ挿入タイ
ミング信号がＲＥＮ−ＧＥＮ８のＫ２端子に入力する。 ♯３ すると、ＲＥＮ−ＧＥＮ８においてデータ挿入タ
イミング信号をＣＯ１の立下りで同期をとったＲＥＮが
“Ｌ”となり、データの読出しを停止する。

【００４９】♯４．読出しの停止したデータ領域に対し
て、挿入データが切替回路ＳＷ４を介して挿入送出され
る。 ♯５．所定のデータ挿入タイミング信号のＲＥＮ−ＧＥ
Ｎ８への入力が終了し、ＣＯ１が出力されると、ＲＥＮ
は“Ｈ”となり、ＦＩＦＯ３の読出しを停止していたデ
ータからデータ読出しを再開する。

【００５０】♯６．読出し再開後、ＳＷ４を介して挿入
された挿入データの後に続いて、ＦＩＦＯ３からの読出
しデータが出力される。なお、ＦＦ９〜１１はＷＥＮ−
ＧＥＮ５，Ｒ−ＧＥＮ６を具備したことによるタイミン
グ遅れの調整のために挿入するものである。

【００５１】今、説明したことから判るように、本発明
の実施例では、ＷＥＮ−ＧＥＮ５は送信部１のＤＥＮと
ＤＴＰを用いてＷＥＮを生成し、また、Ｒ−ＧＥＮ６は
ＦＩＦＯ３のＤＴＰを用いてＲＥＮ及び受信部２へのＤ
ＥＮとＤＴＰを生成するので、ＦＩＦＯ３におけるＤＥ
Ｎの書込み／読出しは必要がなくなる。

【００５２】

【発明の効果】以上説明したように、本発明によれば、
ＦＩＦＯでデータ読出しを停止して挿入するデータ分の
スペースを空けて、挿入データを挿入し、そのデータの
後にデータ読出しを再開して読出したデータを送出し、
データのクロック乗換を行うので、データの消滅を減少
することができる。

【００５３】また、ＦＩＦＯに無効データを書込まない
ように制御を行うので、ＦＩＦＯのメモリを従来よりも
有効に使用することができるという効果があり、係る装
置のクロック乗換機能における性能の向上に寄与すると
ころが大きい。

【図面の簡単な説明】

【図１】本発明の原理構成図である。

【図２】クロック乗換回路のデータタイミング例であ
る。

【図３】本発明のクロック乗換回路の実施例である。

【図４】本発明の実施例のＷＥＮ−ＧＥＮの具体例であ
る。

【図５】本発明の実施例のＤＡＴＡ ＣＴＲの具体例で
ある。

【図６】本発明の実施例のＲＥＮ−ＧＥＮの具体例であ
る。

【図７】ＲＥＮ−ＧＥＮの具体例の動作タイミング例で
ある。

【図８】本発明の実施例における書込み動作例である。

【図９】本発明の実施例における読出し動作例（その
１）である。

【図１０】本発明の実施例における読出し動作例（その
２）である。

【図１１】クロック乗換回路の従来例である。

【図１２】従来例におけるデータ挿入のタイミングを示
す図である。

【符号の説明】

１ 送信部 ２ 受信部 ３ 先入れ先出しバッファ（ＦＩＦＯ） ４ 切替回路（ＳＷ） ５ 書込みイネーブル信号発生回路（ＷＥＮ−ＧＥ
Ｎ） ６ データ読出し信号発生部（Ｒ−ＧＥＮ） ７ データカウンタ（ＤＡＴＡ ＣＴＲ） ８ 読出しイネーブル信号発生回路（ＲＥＮ−ＧＥ
Ｎ） ９〜１１，７３，７４，８１ フリップ・フロップ
（ＦＦ） １２〜１５，８５，８６ ＮＯＴゲート ５１，５２ ＯＲゲート ７１ ＮＯＲゲート ５３，８４ Ｊ−Ｋ フリップ・フロップ（Ｊ−Ｋ
ＦＦ） ７２ カウンタ ８２，８３，８８ ＡＮＤゲート ８７ ＮＡＮＤゲート

Claims (2)

【特許請求の範囲】
1. 【請求項１】 先入れ先出しバッファＦＩＦＯ（３）に
   書込まれたデータを読出す際に、別のデータを読出しデ
   ータに挿入して送信できる機能を有するクロック乗換回
   路において、 データ挿入タイミング信号により、切替回路（４）を切
   替えて、該先入れ先出しバッファＦＩＦＯ（３）からの
   読み出しデータに代えて挿入データを送出するとき、該
   データ挿入タイミング信号と該先入れ先出しバッファＦ
   ＩＦＯ（３）に書込まれたデータ先頭信号ＤＴＰを用
   い、該データ挿入タイミング信号の受信によりデータの
   先頭位置よりデータの読み出しを停止し、また、該デー
   タ挿入タイミング信号の受信停止によりデータの先頭位
   置よりデータの読出しを再開する読出しイネーブル信号
   を発生するデータ読出し信号発生部（６）を設けたこと
   を特徴とするデータ挿入機能付きクロック乗換回路。
2. 【請求項２】 前記先入れ先出しバッファＦＩＦＯ
   （３）に書込まれたデータを読出す際に、別のデータを
   読出しデータに挿入して送信できる機能を有するクロッ
   ク乗換回路において、 送信部（１）から該先入れ先出しバッファＦＩＦＯ
   （３）に送出するデータ先頭信号ＤＴＰと、データイネ
   ーブル信号ＤＥＮを用いて、有効データ時のみ、該先入
   れ先出しバッファＦＩＦＯ（３）にデータの先頭位置よ
   りデータの書込みを行う書込みイネーブル信号ＷＥＮを
   発生する書込みイネーブル信号発生回路（５）を設けた
   ことを特徴とするデータ挿入機能付きクロック乗換回
   路。