JPH07115410A - データ挿入機能付きクロック乗換回路 - Google Patents
データ挿入機能付きクロック乗換回路Info
- Publication number
- JPH07115410A JPH07115410A JP5257374A JP25737493A JPH07115410A JP H07115410 A JPH07115410 A JP H07115410A JP 5257374 A JP5257374 A JP 5257374A JP 25737493 A JP25737493 A JP 25737493A JP H07115410 A JPH07115410 A JP H07115410A
- Authority
- JP
- Japan
- Prior art keywords
- data
- read
- signal
- becomes
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 本発明は、挿入データを挿入しても、読出し
データを消滅することがなく、また、FIFO書込みス
ペースの無駄を防止することができるデータ挿入機能付
きクロック乗換え回路を提供することを目的とする。 【構成】 データ挿入タイミング信号により、切替回路
SW4を切替えて、先入れ先出しバッファFIFO3か
らの読出しデータに代えて挿入データを送出するとき、
データ挿入タイミング信号の受信によりFIFO3のデ
ータの読出しを停止し、データ挿入信号の受信停止によ
りFIFO3のデータの読出しを再開する読出しイネー
ブル信号を送出する読出し信号発生部R−GEN6と、
送信部1からのデータ先頭信号DTPと、データイネー
ブル信号DENを用いて、有効データ時のみ、FIFO
3にデータの書込みを行う書込みイネーブル信号WEN
を送出する書込みイネーブル信号発生回路WEN−GE
N5を有する構成にする。
データを消滅することがなく、また、FIFO書込みス
ペースの無駄を防止することができるデータ挿入機能付
きクロック乗換え回路を提供することを目的とする。 【構成】 データ挿入タイミング信号により、切替回路
SW4を切替えて、先入れ先出しバッファFIFO3か
らの読出しデータに代えて挿入データを送出するとき、
データ挿入タイミング信号の受信によりFIFO3のデ
ータの読出しを停止し、データ挿入信号の受信停止によ
りFIFO3のデータの読出しを再開する読出しイネー
ブル信号を送出する読出し信号発生部R−GEN6と、
送信部1からのデータ先頭信号DTPと、データイネー
ブル信号DENを用いて、有効データ時のみ、FIFO
3にデータの書込みを行う書込みイネーブル信号WEN
を送出する書込みイネーブル信号発生回路WEN−GE
N5を有する構成にする。
Description
【0001】
【産業上の利用分野】本発明は、FIFOに書込んだデ
ータ先頭信号とデータイネーブル信号とを持つフレーム
データの読出し時、別のフレームデータを読出しデータ
に挿入して送信できる機能を有するクロック乗換回路に
関する。
ータ先頭信号とデータイネーブル信号とを持つフレーム
データの読出し時、別のフレームデータを読出しデータ
に挿入して送信できる機能を有するクロック乗換回路に
関する。
【0002】近年、各種通信装置や制御装置では、図2
に示すように、データ先頭信号DTPと有効データを示
すデータイネーブル信号DENを持つパラレルデータを
伝送するのに、多くの装置を経由して伝送される場合が
多く、送信側と受信側との同期がとれない場合は、よく
クロック乗換えが行われている。
に示すように、データ先頭信号DTPと有効データを示
すデータイネーブル信号DENを持つパラレルデータを
伝送するのに、多くの装置を経由して伝送される場合が
多く、送信側と受信側との同期がとれない場合は、よく
クロック乗換えが行われている。
【0003】また、送信側において、送信する情報デー
タにシリーズに、試験や運用のための各種データを挿入
して送出し、受信側で送信側から送られて来たこれらの
挿入データを識別選択して、試験や運用等に供するよう
にしたものもあるが、その際、本来の伝送データである
情報データに影響を及ぼさないデータ挿入方法が要望さ
れている。
タにシリーズに、試験や運用のための各種データを挿入
して送出し、受信側で送信側から送られて来たこれらの
挿入データを識別選択して、試験や運用等に供するよう
にしたものもあるが、その際、本来の伝送データである
情報データに影響を及ぼさないデータ挿入方法が要望さ
れている。
【0004】
【従来の技術】図11はデータ挿入機能付きクロック乗
換回路の従来例を示す図である。また、図12は従来例
における動作タイミングを説明する図である。なお、図
11に示す○符号は図12に示す○符号と一致する。
換回路の従来例を示す図である。また、図12は従来例
における動作タイミングを説明する図である。なお、図
11に示す○符号は図12に示す○符号と一致する。
【0005】従来技術について、図11,図12を用い
て説明する。ここでいうデータはビット単位のデータで
はなく、フレーム単位のデータのことであり、データ挿
入は伝送系の試験等のために情報データのフレームとは
別フレームにフレーム単位のデータを送信する情報デー
タに対してシリーズに挿入するものである。
て説明する。ここでいうデータはビット単位のデータで
はなく、フレーム単位のデータのことであり、データ挿
入は伝送系の試験等のために情報データのフレームとは
別フレームにフレーム単位のデータを送信する情報デー
タに対してシリーズに挿入するものである。
【0006】以降本件において、挿入データとは、送信
側で挿入するフレーム単位のデータを意味するものとす
る。まず、送信部1からデータ先頭信号(以下、DTP
と称する)と、送信データが有効なときのみ、DTPと
同期して送出するデータイネーブル信号(以下、DEN
と称する)と、例えば、16ビットとかのパラレルデー
タとが同時にそれぞれの伝送線路を経て先入れ先出しバ
ッファ(以下、FIFOと称する)3に送られ、送信部
1から送られるクロックCLK、即ち、書込みクロック
WCKで、書込みイネーブル信号(以下、WENと称す
る)が有効な範囲で内蔵するRAMの所定アドレスにデ
ータの先頭位置、即ちフレームの最初から順次書込まれ
る。
側で挿入するフレーム単位のデータを意味するものとす
る。まず、送信部1からデータ先頭信号(以下、DTP
と称する)と、送信データが有効なときのみ、DTPと
同期して送出するデータイネーブル信号(以下、DEN
と称する)と、例えば、16ビットとかのパラレルデー
タとが同時にそれぞれの伝送線路を経て先入れ先出しバ
ッファ(以下、FIFOと称する)3に送られ、送信部
1から送られるクロックCLK、即ち、書込みクロック
WCKで、書込みイネーブル信号(以下、WENと称す
る)が有効な範囲で内蔵するRAMの所定アドレスにデ
ータの先頭位置、即ちフレームの最初から順次書込まれ
る。
【0007】そして、書込まれたこれらの情報データ
は、別途受信部2から送られて来て、送信側からのクロ
ックとは同期していない読出しクロックRCKで、読出
しイネーブル信号(以下、RENと称する)が有効な範
囲で書込まれた順に順次データの先頭位置、即ちフレー
ムの最初から読出されて、受信部1に送られる。
は、別途受信部2から送られて来て、送信側からのクロ
ックとは同期していない読出しクロックRCKで、読出
しイネーブル信号(以下、RENと称する)が有効な範
囲で書込まれた順に順次データの先頭位置、即ちフレー
ムの最初から読出されて、受信部1に送られる。
【0008】ここで、読出し動作に異常が発生して読出
しができなくなると、FIFO3のRAMに読出されな
いままのデータが蓄積し、いずれは書込みする場所がな
ってしまう。そのときは、FIFO3のFULLから書
込み停止信号を送出し、WENを無効にしてデータの書
込みを停止する。
しができなくなると、FIFO3のRAMに読出されな
いままのデータが蓄積し、いずれは書込みする場所がな
ってしまう。そのときは、FIFO3のFULLから書
込み停止信号を送出し、WENを無効にしてデータの書
込みを停止する。
【0009】また、書込み動作に異常が発生して書込み
ができなくなると、FIFO3のRAMに読出しが行わ
ていないデータが減ってしまうため、いずれは読出しす
るデータがなってしまう。そのときは、EMPTYから
読出し停止信号を送出し、RENを無効にしてデータの
読出しを停止する。
ができなくなると、FIFO3のRAMに読出しが行わ
ていないデータが減ってしまうため、いずれは読出しす
るデータがなってしまう。そのときは、EMPTYから
読出し停止信号を送出し、RENを無効にしてデータの
読出しを停止する。
【0010】一方、情報データとは別に、試験とか運用
のためのデータを伝送する場合は、外部から送られて来
て、FIFO3のDTPと同期したデータ挿入タイ
ミング信号により、切替回路4が動作し、FIFO読
出しデータに代えて挿入データを切替回路4の出力に
挿入後データとして送出するようにしていた。
のためのデータを伝送する場合は、外部から送られて来
て、FIFO3のDTPと同期したデータ挿入タイ
ミング信号により、切替回路4が動作し、FIFO読
出しデータに代えて挿入データを切替回路4の出力に
挿入後データとして送出するようにしていた。
【0011】
【発明が解決しようとする課題】しかしながら、従来技
術においては、図12の挿入後データに示すように、
挿入データを送出することにより、その間のFIF
O読出しデータが消滅し、その読出しデータを送出する
ことができないという問題があった。
術においては、図12の挿入後データに示すように、
挿入データを送出することにより、その間のFIF
O読出しデータが消滅し、その読出しデータを送出する
ことができないという問題があった。
【0012】また、FIFO3には、送信部1から送ら
れて来る、無効データも含め、すべてのデータを書込ん
でいたため、書込みスペースに無駄があった。本発明
は、係る問題を解決するもので、挿入データを挿入して
も、FIFOからの読出しデータを消滅することなく、
また、FIFOの書込みスペースの無駄を防止すること
ができるデータ挿入機能付きクロック乗換え回路を提供
することを目的とする。
れて来る、無効データも含め、すべてのデータを書込ん
でいたため、書込みスペースに無駄があった。本発明
は、係る問題を解決するもので、挿入データを挿入して
も、FIFOからの読出しデータを消滅することなく、
また、FIFOの書込みスペースの無駄を防止すること
ができるデータ挿入機能付きクロック乗換え回路を提供
することを目的とする。
【0013】
【課題を解決するための手段】図1は本発明の原理構成
図で、図中、図11と同じ符号は同じものを示し、5は
書込みイネーブル信号発生回路で、6はデータ読出し信
号発生回路である。
図で、図中、図11と同じ符号は同じものを示し、5は
書込みイネーブル信号発生回路で、6はデータ読出し信
号発生回路である。
【0014】本発明は、先入れ先出しバッファFIFO
3に書込まれたデータを読出す際に、別のデータを読出
しデータに挿入して送信できる機能を有するクロック乗
換回路において、データ挿入タイミング信号により、切
替回路4を切替えて、該先入れ先出しバッファFIFO
3からの読み出しデータに代えて挿入データを送出する
とき、該データ挿入タイミング信号と該先入れ先出しバ
ッファFIFO3に書込まれたデータ先頭信号DTPを
用い、該データ挿入タイミング信号の受信によりデータ
の先頭位置からデータの読み出しを停止し、また、該デ
ータ挿入タイミング信号の受信停止によりデータの先頭
位置からデータの読出しを再開する読出しイネーブル信
号を発生するデータ読出し信号発生部6を設けることに
より、目的を達成することができる。
3に書込まれたデータを読出す際に、別のデータを読出
しデータに挿入して送信できる機能を有するクロック乗
換回路において、データ挿入タイミング信号により、切
替回路4を切替えて、該先入れ先出しバッファFIFO
3からの読み出しデータに代えて挿入データを送出する
とき、該データ挿入タイミング信号と該先入れ先出しバ
ッファFIFO3に書込まれたデータ先頭信号DTPを
用い、該データ挿入タイミング信号の受信によりデータ
の先頭位置からデータの読み出しを停止し、また、該デ
ータ挿入タイミング信号の受信停止によりデータの先頭
位置からデータの読出しを再開する読出しイネーブル信
号を発生するデータ読出し信号発生部6を設けることに
より、目的を達成することができる。
【0015】また、送信部1から該先入れ先出しバッフ
ァFIFO3に送られるデータ先頭信号DTPと、デー
タイネーブル信号DENを用いて、有効データ時のみ、
該先入れ先出しバッファFIFO3にデータの先頭位置
からデータの書込みを行う書込みイネーブル信号WEN
を発生する書込みイネーブル信号発生回路5を設けたも
のである。
ァFIFO3に送られるデータ先頭信号DTPと、デー
タイネーブル信号DENを用いて、有効データ時のみ、
該先入れ先出しバッファFIFO3にデータの先頭位置
からデータの書込みを行う書込みイネーブル信号WEN
を発生する書込みイネーブル信号発生回路5を設けたも
のである。
【0016】
【作用】本発明は、データ挿入タイミング信号により、
切替回路4を切替えて、バッファFIFO3からの読出
しデータに代えて挿入データを挿入して送出するのに、
データ挿入タイミング信号とFIFO3に書込まれたデ
ータ先頭信号DTPを用いて動作するデータ読出し信号
発生回路6を設けたので、データ読出し信号発生回路6
はデータ挿入タイミング信号を受信すると、読出し停止
のイネーブル信号をFIFO3に送出するので、FIF
O3はデータの先頭位置からデータの読出しを停止す
る。また、データ読出し信号発生回路6がデータ挿入タ
イミング信号の受信を停止すると、読出し停止になって
いたイネーブル信号を読出しイネーブル信号に切替える
ので、FIFO3は停止していたデータ読出しを再開す
ることができる。
切替回路4を切替えて、バッファFIFO3からの読出
しデータに代えて挿入データを挿入して送出するのに、
データ挿入タイミング信号とFIFO3に書込まれたデ
ータ先頭信号DTPを用いて動作するデータ読出し信号
発生回路6を設けたので、データ読出し信号発生回路6
はデータ挿入タイミング信号を受信すると、読出し停止
のイネーブル信号をFIFO3に送出するので、FIF
O3はデータの先頭位置からデータの読出しを停止す
る。また、データ読出し信号発生回路6がデータ挿入タ
イミング信号の受信を停止すると、読出し停止になって
いたイネーブル信号を読出しイネーブル信号に切替える
ので、FIFO3は停止していたデータ読出しを再開す
ることができる。
【0017】また、送信部1からFIFO3に送られる
データ先頭信号DTPと、データイネーブル信号DEN
を用いて動作する書込みイネーブル信号発生回路5を設
けたので、データイネーブル信号DENが有効データを
示す“H”であるときだけ、FIFO3にデータの先頭
位置からデータの書込みを行う書込みイネーブル信号W
ENを送出し、FIFO3は有効データのみデータの先
頭位置からデータの書込みを行うことができる。
データ先頭信号DTPと、データイネーブル信号DEN
を用いて動作する書込みイネーブル信号発生回路5を設
けたので、データイネーブル信号DENが有効データを
示す“H”であるときだけ、FIFO3にデータの先頭
位置からデータの書込みを行う書込みイネーブル信号W
ENを送出し、FIFO3は有効データのみデータの先
頭位置からデータの書込みを行うことができる。
【0018】
【実施例】図3は本発明のクロック乗換回路の実施例
で、図4は本発明の実施例の書込みイネーブル信号発生
回路(以下、WEN−GENと称する)の具体例で、図
5は本発明の実施例のDATA CTRの具体例で、図
6は本発明の実施例の読出しイネーブル信号発生回路
(以下、REN−GENと称する)の具体例で、図7は
REN−GENの具体例の動作タイミング例を示す図で
ある。
で、図4は本発明の実施例の書込みイネーブル信号発生
回路(以下、WEN−GENと称する)の具体例で、図
5は本発明の実施例のDATA CTRの具体例で、図
6は本発明の実施例の読出しイネーブル信号発生回路
(以下、REN−GENと称する)の具体例で、図7は
REN−GENの具体例の動作タイミング例を示す図で
ある。
【0019】また、図8は本発明の実施例における書込
み動作例を示すタイムチャートで、図9は本発明の実施
例における読出し動作例(その1:読出し終了出力によ
る読出し停止機能)を示すタイムチャートで、図10は
本発明の実施例における読出し動作例(その2:データ
挿入タイミングによる読出し停止機能)を示すタイムチ
ャートである。なお、図3に示す○符号、*付き符号、
及び♯付き符号は、それぞれ図4〜図9に示す○符号、
*付き符号、及び♯付き符号に対応する。
み動作例を示すタイムチャートで、図9は本発明の実施
例における読出し動作例(その1:読出し終了出力によ
る読出し停止機能)を示すタイムチャートで、図10は
本発明の実施例における読出し動作例(その2:データ
挿入タイミングによる読出し停止機能)を示すタイムチ
ャートである。なお、図3に示す○符号、*付き符号、
及び♯付き符号は、それぞれ図4〜図9に示す○符号、
*付き符号、及び♯付き符号に対応する。
【0020】図3〜図6において、図1と同じ符号は同
じものを示し、5は書込みイネーブル信号発生回路WE
N−GEN、6は読出しクロック発生部(以下、R−G
ENと称する)、7はデータカウンタ回路(以下、DA
TA CTRと称する)、8は読出しイネーブル信号発
生回路REN−GEN、9〜11,73,74,81は
フリップ・フロップ(以下、FFと称する)、12〜1
5,85,86はNOTゲート、51,52はORゲー
ト、82,83,88はANDゲート、53,84はJ
−K フリップ・フロップ(J−K FF)、71はN
ORゲート、72はカウンタ、87はNANDゲートで
ある。
じものを示し、5は書込みイネーブル信号発生回路WE
N−GEN、6は読出しクロック発生部(以下、R−G
ENと称する)、7はデータカウンタ回路(以下、DA
TA CTRと称する)、8は読出しイネーブル信号発
生回路REN−GEN、9〜11,73,74,81は
フリップ・フロップ(以下、FFと称する)、12〜1
5,85,86はNOTゲート、51,52はORゲー
ト、82,83,88はANDゲート、53,84はJ
−K フリップ・フロップ(J−K FF)、71はN
ORゲート、72はカウンタ、87はNANDゲートで
ある。
【0021】まず、図4〜図6に示す本実施例の具体例
について、動作概要を説明する。図4は本発明の実施例
のWEN−GEN5の具体例を示す図である。ORゲー
ト51のCK−EN端子には送信部1からのDTPの反
転信号が、またCK端子にはクロック信号CLK(WC
K)が入力し、この2つの信号の論理和をとってクロ
ック信号EN−CLKとし、J−K FF53のクロッ
クCKとしている。
について、動作概要を説明する。図4は本発明の実施例
のWEN−GEN5の具体例を示す図である。ORゲー
ト51のCK−EN端子には送信部1からのDTPの反
転信号が、またCK端子にはクロック信号CLK(WC
K)が入力し、この2つの信号の論理和をとってクロ
ック信号EN−CLKとし、J−K FF53のクロッ
クCKとしている。
【0022】OR52のK1端子には送信部1のDEN
信号の反転信号が、また、K2端子にはFIFO3から
のFULL信号が入力しているが、FIFO3が送信部
1のデータを書込みできる状態にあるときは、K1端子
の入力信号もFULL信号も“L”であるので、OR5
2の出力、即ち、J−K FF53(以下、FF53と
称する)の入力K端子には“L”が入力している。
信号の反転信号が、また、K2端子にはFIFO3から
のFULL信号が入力しているが、FIFO3が送信部
1のデータを書込みできる状態にあるときは、K1端子
の入力信号もFULL信号も“L”であるので、OR5
2の出力、即ち、J−K FF53(以下、FF53と
称する)の入力K端子には“L”が入力している。
【0023】そして、FF53のJ端子には送信部1の
DEN信号が入力しているが、DEN信号が有効データ
を示す信号“H”のときは、FF53の出力Qから出力
するWEN信号はクロックEN−CLKで、“H”
にセットされる。
DEN信号が入力しているが、DEN信号が有効データ
を示す信号“H”のときは、FF53の出力Qから出力
するWEN信号はクロックEN−CLKで、“H”
にセットされる。
【0024】送信部1のデータが無効になり、DEN信
号が“L”になると、J端子が“L”となるともに、K
1端子に入力するDENの反転信号“H”の信号が入力
するので、FF53のK端子は“H”となり、その結果
出力Qは反転し、WENは“L”となる。
号が“L”になると、J端子が“L”となるともに、K
1端子に入力するDENの反転信号“H”の信号が入力
するので、FF53のK端子は“H”となり、その結果
出力Qは反転し、WENは“L”となる。
【0025】また、FIFO3への書込みが満杯とな
り、“H”のFULL信号がK2端子に入力した場合
も、FF53のK端子は“H”となるので、FF53の
出力Qは反転し、WENは“L”となる。
り、“H”のFULL信号がK2端子に入力した場合
も、FF53のK端子は“H”となるので、FF53の
出力Qは反転し、WENは“L”となる。
【0026】図5は本発明の実施例のDATA CTR
7の具体例で、NORゲート71の一方のLOAD1に
はFIFO3に記憶されていたDTPが読出されて入力
し、もう一方のLOAD2には自己のFF74の出力で
ある1パルス信号のCO2が入力している。そして、
“H”であったNOR71の出力から、1パルスの
“L”信号がカウンタCTR72のLOADに入力する
と、DA〜DDで定まる初期値にカウンタが設定され、
カウントを開始する。
7の具体例で、NORゲート71の一方のLOAD1に
はFIFO3に記憶されていたDTPが読出されて入力
し、もう一方のLOAD2には自己のFF74の出力で
ある1パルス信号のCO2が入力している。そして、
“H”であったNOR71の出力から、1パルスの
“L”信号がカウンタCTR72のLOADに入力する
と、DA〜DDで定まる初期値にカウンタが設定され、
カウントを開始する。
【0027】図5の例は、最大0〜15までをカウント
する4ビットカウンタの例を示すが、カウント数が例え
ば10であれば、6〜15をカウントすることになるの
で、初期値として5を設定し、5を示す値として、D
D,DC,DB,DAはそれぞれ0,1,0,1が入力
することになる。
する4ビットカウンタの例を示すが、カウント数が例え
ば10であれば、6〜15をカウントすることになるの
で、初期値として5を設定し、5を示す値として、D
D,DC,DB,DAはそれぞれ0,1,0,1が入力
することになる。
【0028】カウンタ72はQA〜QDがすべて1に、
即ち、カウント値が15になると、フルカウントして、
出力CO、即ち、CO1に“H”を出力し、更にFF7
3,および74を介して2ビット遅れでCO2に“H”
を出力する。
即ち、カウント値が15になると、フルカウントして、
出力CO、即ち、CO1に“H”を出力し、更にFF7
3,および74を介して2ビット遅れでCO2に“H”
を出力する。
【0029】このCO2はLOAD2に入力しているの
で、一定周期のカウントを繰り返すことになり、CO
1、及びCO2は一定周期で送出されることになる。ま
た、図6は本発明の実施例のREN−GEN8の具体例
で、FF81には、図5で説明したDATA CTR7
のCO1信号がFF81のD端子に入力し、受信部2の
クロックCLK(RCK)がFF81のCK端子とJ−
K FF84(以下、FF84と称する)のCK端子に
入力している。
で、一定周期のカウントを繰り返すことになり、CO
1、及びCO2は一定周期で送出されることになる。ま
た、図6は本発明の実施例のREN−GEN8の具体例
で、FF81には、図5で説明したDATA CTR7
のCO1信号がFF81のD端子に入力し、受信部2の
クロックCLK(RCK)がFF81のCK端子とJ−
K FF84(以下、FF84と称する)のCK端子に
入力している。
【0030】また、FIFO3のEMPTY信号がNO
Tゲート85に、データ挿入タイミング信号がNOTゲ
ート86にそれぞれ入力している。ここで、FIFO3
の読出すべきデータがある正常な状態のときは.MPT
Y信号が“L”であり、図7の動作タイミング例の
(1)に示すように、FF84のK端子は“L”になっ
ている。そして、CO1が“H”になると、この“H”
のCO1とNOTゲート85で“H”に反転したEMP
TY信号を入力する次のAND82の出力は“H”にな
る。同様にして、AND83の出力も“H”に、従っ
て、AND83の出力、即ち、FF84のJ端子も
“H”になる。
Tゲート85に、データ挿入タイミング信号がNOTゲ
ート86にそれぞれ入力している。ここで、FIFO3
の読出すべきデータがある正常な状態のときは.MPT
Y信号が“L”であり、図7の動作タイミング例の
(1)に示すように、FF84のK端子は“L”になっ
ている。そして、CO1が“H”になると、この“H”
のCO1とNOTゲート85で“H”に反転したEMP
TY信号を入力する次のAND82の出力は“H”にな
る。同様にして、AND83の出力も“H”に、従っ
て、AND83の出力、即ち、FF84のJ端子も
“H”になる。
【0031】一方、NAND87の入力は、ともに
“H”であるので、出力は“L”となっており、また、
AND88の出力、即ち、FF84のK端子も“L”に
なっている。その結果、次のクロックでFF84は
“H”をラッチし、出力Q、即ちREN信号は“H”に
なり、CO1が“L”になっても、FF84の出力Qが
“L”、従って、J端子が“L”になってもFF84の
出力Qは変化せず、RENは“H”を保持したままであ
る。
“H”であるので、出力は“L”となっており、また、
AND88の出力、即ち、FF84のK端子も“L”に
なっている。その結果、次のクロックでFF84は
“H”をラッチし、出力Q、即ちREN信号は“H”に
なり、CO1が“L”になっても、FF84の出力Qが
“L”、従って、J端子が“L”になってもFF84の
出力Qは変化せず、RENは“H”を保持したままであ
る。
【0032】そして、図7の(2)のように、CO1が
“L”から“H”に変わり、FF84のJ端子が“L”
から“H”に変わっても、K端子が“L”のままである
ので、出力Qは反転せず、REN信号は“H”を保持し
ている。
“L”から“H”に変わり、FF84のJ端子が“L”
から“H”に変わっても、K端子が“L”のままである
ので、出力Qは反転せず、REN信号は“H”を保持し
ている。
【0033】また、図7の(3)に示すように、EMP
TY信号が“H”、即ち、読出すべきデータがない状態
になると、CO1信号が“H”になったとき、FF84
のJ端子は“H”にならず、またK端子が“H”となる
ため、次のクロックで反転してFF84は“L”をラッ
チし、FF84の出力Q、即ちREN信号は反転して
“L”になる。
TY信号が“H”、即ち、読出すべきデータがない状態
になると、CO1信号が“H”になったとき、FF84
のJ端子は“H”にならず、またK端子が“H”となる
ため、次のクロックで反転してFF84は“L”をラッ
チし、FF84の出力Q、即ちREN信号は反転して
“L”になる。
【0034】そして、図7の(4)に示すように、EM
PTY信号が“H”のときには、CO1が“H”になっ
てもJ端子が“L”のままであるので、REN信号は
“L”のままである。
PTY信号が“H”のときには、CO1が“H”になっ
てもJ端子が“L”のままであるので、REN信号は
“L”のままである。
【0035】また、図7の(4)〜(5)に示すよう
に、EMPTY信号が“L”となると、図7の(1)と
同じ状態となるため、F84の出力Qは“H”となる。
また、図7の(5)〜(6)に示すように、送信タイミ
ング信号が“H”になると、CO1信号が“H”になっ
たとき、FF84のJ端子は“L”になり、K端子が
“H”となるため、次のクロックでFF84は反転して
“L”をラッチしにより、REN信号は“L”になり、
データの読出し停止となる。
に、EMPTY信号が“L”となると、図7の(1)と
同じ状態となるため、F84の出力Qは“H”となる。
また、図7の(5)〜(6)に示すように、送信タイミ
ング信号が“H”になると、CO1信号が“H”になっ
たとき、FF84のJ端子は“L”になり、K端子が
“H”となるため、次のクロックでFF84は反転して
“L”をラッチしにより、REN信号は“L”になり、
データの読出し停止となる。
【0036】データ挿入タイミング信号が“L”になる
と、図7の(7)に示すように、次のCO1の“H”
で、RENは“H”になり、データ読出しが可能とな
る。では、本発明の実施例におけるデータ書込み動作
を、図3,図8を用いて説明する。
と、図7の(7)に示すように、次のCO1の“H”
で、RENは“H”になり、データ読出しが可能とな
る。では、本発明の実施例におけるデータ書込み動作
を、図3,図8を用いて説明する。
【0037】.FIFO3が入力するDTPで、入力
データのの先頭位置から常にデータ書込みを行えるよう
に、WEN−GEN5において、SEND1のDTPの
反転信号とクロックCLKのORをとったEN−CLK
信号を生成し、DENのラッチパルスとする。
データのの先頭位置から常にデータ書込みを行えるよう
に、WEN−GEN5において、SEND1のDTPの
反転信号とクロックCLKのORをとったEN−CLK
信号を生成し、DENのラッチパルスとする。
【0038】.そして、WEN−GEN5はJ端子に
入力するDENをEN−CLK信号によってラッチし
て、FIFO3のWEN端子に入力する。 .FIFO3のWEN端子に入力するWENは入力
データが有効であるときは“H”となり、入力データの
先頭からFIFO3への書込みを開始する。
入力するDENをEN−CLK信号によってラッチし
て、FIFO3のWEN端子に入力する。 .FIFO3のWEN端子に入力するWENは入力
データが有効であるときは“H”となり、入力データの
先頭からFIFO3への書込みを開始する。
【0039】.また、WENは入力データが無効で
あるときは“L”となり、入力データの先頭からFIF
O3への書込みを停止する。 .WEN−GEN5はFIFO3から書込み一杯であ
ることを示すFULLの信号“H”をK2端子に入力す
ると、K1端子に入力しているDENの“H”信号との
ANDがとられ、AND52の出力が“H”となる。そ
して、次のEN−CLK信号で、FF53の出力Qであ
るWEN“H”は反転して、“L”となり、入力デー
タの先頭よりFIFO3へのデータ書込みを停止する。
あるときは“L”となり、入力データの先頭からFIF
O3への書込みを停止する。 .WEN−GEN5はFIFO3から書込み一杯であ
ることを示すFULLの信号“H”をK2端子に入力す
ると、K1端子に入力しているDENの“H”信号との
ANDがとられ、AND52の出力が“H”となる。そ
して、次のEN−CLK信号で、FF53の出力Qであ
るWEN“H”は反転して、“L”となり、入力デー
タの先頭よりFIFO3へのデータ書込みを停止する。
【0040】なお、従来技術においてはこのFULL
信号の反転信号のみをWENとして用いていた。次に、
図3,図5、及び、図9を用いて、本発明の実施例にお
けるデータ読出し動作(その1)として、読出し終了出
力による読出し停止機能について説明する。
信号の反転信号のみをWENとして用いていた。次に、
図3,図5、及び、図9を用いて、本発明の実施例にお
けるデータ読出し動作(その1)として、読出し終了出
力による読出し停止機能について説明する。
【0041】*1.図9に示すフレームデータの1周期
分をカウントするDATA CTR7がFIFO3のD
TP入力をトリガとしてフレームデータの1周期分をフ
ルカウントすると、送出されるキャリーアウト(以下、
CO1と称する)の1パルス信号“H”を出力する。ま
た、2ビットのタイムラグを持って同じ信号となるFF
74の出力QをCO2とすると、CO2が1パルス信号
“H”を出力する。
分をカウントするDATA CTR7がFIFO3のD
TP入力をトリガとしてフレームデータの1周期分をフ
ルカウントすると、送出されるキャリーアウト(以下、
CO1と称する)の1パルス信号“H”を出力する。ま
た、2ビットのタイムラグを持って同じ信号となるFF
74の出力QをCO2とすると、CO2が1パルス信号
“H”を出力する。
【0042】*2.CO1は図6に示すREN−GEN
8のJ端子に入力しており、図7に示すREN−GEN
8の動作タイムチャートの(イ)に示すように、EMP
TY信号と挿入タイミング信号がともに“L”のとき、
即ち、正常動作のときには、CO1の立下りでREN−
GEN8の出力Qから出力するREN信号が“H”にな
る。
8のJ端子に入力しており、図7に示すREN−GEN
8の動作タイムチャートの(イ)に示すように、EMP
TY信号と挿入タイミング信号がともに“L”のとき、
即ち、正常動作のときには、CO1の立下りでREN−
GEN8の出力Qから出力するREN信号が“H”にな
る。
【0043】*3.FIFO3では“H”のREN信号
を入力後、データの読出しを開始する。データとともに
読出されたDTP信号は、DATA CTR7のLOA
D1に入力され、カウンタの同期を行う。
を入力後、データの読出しを開始する。データとともに
読出されたDTP信号は、DATA CTR7のLOA
D1に入力され、カウンタの同期を行う。
【0044】また、DATA CTR7は自らの出力C
O2を入力することにより、図9のカウント“S”のタ
イミングよりカウントを開始(自走を開始)し、DTP
がFIFO3から出力されなくてもカウントを行う。
O2を入力することにより、図9のカウント“S”のタ
イミングよりカウントを開始(自走を開始)し、DTP
がFIFO3から出力されなくてもカウントを行う。
【0045】*4.FIFO3への書込みが行われてい
ないのに、FIFO3からデータ読出しが続くと、読出
し終了出力のEMPTY信号“H”が出力される。EM
PTY信号はREN−GEN8のK1端子に入力され、
RENが“L”になることにより、FIFO3の読出し
を停止する。読出しが停止されている間は、カウンタが
フルカウントになってCO1に”H”が送出されてもデ
ータの読み出しは行わない。
ないのに、FIFO3からデータ読出しが続くと、読出
し終了出力のEMPTY信号“H”が出力される。EM
PTY信号はREN−GEN8のK1端子に入力され、
RENが“L”になることにより、FIFO3の読出し
を停止する。読出しが停止されている間は、カウンタが
フルカウントになってCO1に”H”が送出されてもデ
ータの読み出しは行わない。
【0046】*5.FIFO3への書込みが再開されて
EMPTYが解除され、EMPTYが“L”になると、
カウンタの次のフルカウントでCO1が“H”になる
と、 *6.RENが“H”となり、読出しを停止したデータ
の最初のビットからデータの読出しを再開する。即ち、
図9の*1の状態に戻ることになる。
EMPTYが解除され、EMPTYが“L”になると、
カウンタの次のフルカウントでCO1が“H”になる
と、 *6.RENが“H”となり、読出しを停止したデータ
の最初のビットからデータの読出しを再開する。即ち、
図9の*1の状態に戻ることになる。
【0047】次に図3及び図10を用いて、本発明の実
施例におけるデータ読出し動作(その2)を示すデータ
挿入タイミングによる読出し停止機能について説明す
る。 ♯1.読出し開始動作は先に述べた図9の*6の状態と
同じ動作である。
施例におけるデータ読出し動作(その2)を示すデータ
挿入タイミングによる読出し停止機能について説明す
る。 ♯1.読出し開始動作は先に述べた図9の*6の状態と
同じ動作である。
【0048】♯2.挿入すべきデータがあると、CO1
により出力される“H”信号に同期したデータ挿入タイ
ミング信号がREN−GEN8のK2端子に入力する。 ♯3 すると、REN−GEN8においてデータ挿入タ
イミング信号をCO1の立下りで同期をとったRENが
“L”となり、データの読出しを停止する。
により出力される“H”信号に同期したデータ挿入タイ
ミング信号がREN−GEN8のK2端子に入力する。 ♯3 すると、REN−GEN8においてデータ挿入タ
イミング信号をCO1の立下りで同期をとったRENが
“L”となり、データの読出しを停止する。
【0049】♯4.読出しの停止したデータ領域に対し
て、挿入データが切替回路SW4を介して挿入送出され
る。 ♯5.所定のデータ挿入タイミング信号のREN−GE
N8への入力が終了し、CO1が出力されると、REN
は“H”となり、FIFO3の読出しを停止していたデ
ータからデータ読出しを再開する。
て、挿入データが切替回路SW4を介して挿入送出され
る。 ♯5.所定のデータ挿入タイミング信号のREN−GE
N8への入力が終了し、CO1が出力されると、REN
は“H”となり、FIFO3の読出しを停止していたデ
ータからデータ読出しを再開する。
【0050】♯6.読出し再開後、SW4を介して挿入
された挿入データの後に続いて、FIFO3からの読出
しデータが出力される。なお、FF9〜11はWEN−
GEN5,R−GEN6を具備したことによるタイミン
グ遅れの調整のために挿入するものである。
された挿入データの後に続いて、FIFO3からの読出
しデータが出力される。なお、FF9〜11はWEN−
GEN5,R−GEN6を具備したことによるタイミン
グ遅れの調整のために挿入するものである。
【0051】今、説明したことから判るように、本発明
の実施例では、WEN−GEN5は送信部1のDENと
DTPを用いてWENを生成し、また、R−GEN6は
FIFO3のDTPを用いてREN及び受信部2へのD
ENとDTPを生成するので、FIFO3におけるDE
Nの書込み/読出しは必要がなくなる。
の実施例では、WEN−GEN5は送信部1のDENと
DTPを用いてWENを生成し、また、R−GEN6は
FIFO3のDTPを用いてREN及び受信部2へのD
ENとDTPを生成するので、FIFO3におけるDE
Nの書込み/読出しは必要がなくなる。
【0052】
【発明の効果】以上説明したように、本発明によれば、
FIFOでデータ読出しを停止して挿入するデータ分の
スペースを空けて、挿入データを挿入し、そのデータの
後にデータ読出しを再開して読出したデータを送出し、
データのクロック乗換を行うので、データの消滅を減少
することができる。
FIFOでデータ読出しを停止して挿入するデータ分の
スペースを空けて、挿入データを挿入し、そのデータの
後にデータ読出しを再開して読出したデータを送出し、
データのクロック乗換を行うので、データの消滅を減少
することができる。
【0053】また、FIFOに無効データを書込まない
ように制御を行うので、FIFOのメモリを従来よりも
有効に使用することができるという効果があり、係る装
置のクロック乗換機能における性能の向上に寄与すると
ころが大きい。
ように制御を行うので、FIFOのメモリを従来よりも
有効に使用することができるという効果があり、係る装
置のクロック乗換機能における性能の向上に寄与すると
ころが大きい。
【図1】本発明の原理構成図である。
【図2】クロック乗換回路のデータタイミング例であ
る。
る。
【図3】本発明のクロック乗換回路の実施例である。
【図4】本発明の実施例のWEN−GENの具体例であ
る。
る。
【図5】本発明の実施例のDATA CTRの具体例で
ある。
ある。
【図6】本発明の実施例のREN−GENの具体例であ
る。
る。
【図7】REN−GENの具体例の動作タイミング例で
ある。
ある。
【図8】本発明の実施例における書込み動作例である。
【図9】本発明の実施例における読出し動作例(その
1)である。
1)である。
【図10】本発明の実施例における読出し動作例(その
2)である。
2)である。
【図11】クロック乗換回路の従来例である。
【図12】従来例におけるデータ挿入のタイミングを示
す図である。
す図である。
1 送信部 2 受信部 3 先入れ先出しバッファ(FIFO) 4 切替回路(SW) 5 書込みイネーブル信号発生回路(WEN−GE
N) 6 データ読出し信号発生部(R−GEN) 7 データカウンタ(DATA CTR) 8 読出しイネーブル信号発生回路(REN−GE
N) 9〜11,73,74,81 フリップ・フロップ
(FF) 12〜15,85,86 NOTゲート 51,52 ORゲート 71 NORゲート 53,84 J−K フリップ・フロップ(J−K
FF) 72 カウンタ 82,83,88 ANDゲート 87 NANDゲート
N) 6 データ読出し信号発生部(R−GEN) 7 データカウンタ(DATA CTR) 8 読出しイネーブル信号発生回路(REN−GE
N) 9〜11,73,74,81 フリップ・フロップ
(FF) 12〜15,85,86 NOTゲート 51,52 ORゲート 71 NORゲート 53,84 J−K フリップ・フロップ(J−K
FF) 72 カウンタ 82,83,88 ANDゲート 87 NANDゲート
Claims (2)
- 【請求項1】 先入れ先出しバッファFIFO(3)に
書込まれたデータを読出す際に、別のデータを読出しデ
ータに挿入して送信できる機能を有するクロック乗換回
路において、 データ挿入タイミング信号により、切替回路(4)を切
替えて、該先入れ先出しバッファFIFO(3)からの
読み出しデータに代えて挿入データを送出するとき、該
データ挿入タイミング信号と該先入れ先出しバッファF
IFO(3)に書込まれたデータ先頭信号DTPを用
い、該データ挿入タイミング信号の受信によりデータの
先頭位置よりデータの読み出しを停止し、また、該デー
タ挿入タイミング信号の受信停止によりデータの先頭位
置よりデータの読出しを再開する読出しイネーブル信号
を発生するデータ読出し信号発生部(6)を設けたこと
を特徴とするデータ挿入機能付きクロック乗換回路。 - 【請求項2】 前記先入れ先出しバッファFIFO
(3)に書込まれたデータを読出す際に、別のデータを
読出しデータに挿入して送信できる機能を有するクロッ
ク乗換回路において、 送信部(1)から該先入れ先出しバッファFIFO
(3)に送出するデータ先頭信号DTPと、データイネ
ーブル信号DENを用いて、有効データ時のみ、該先入
れ先出しバッファFIFO(3)にデータの先頭位置よ
りデータの書込みを行う書込みイネーブル信号WENを
発生する書込みイネーブル信号発生回路(5)を設けた
ことを特徴とするデータ挿入機能付きクロック乗換回
路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5257374A JPH07115410A (ja) | 1993-10-15 | 1993-10-15 | データ挿入機能付きクロック乗換回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5257374A JPH07115410A (ja) | 1993-10-15 | 1993-10-15 | データ挿入機能付きクロック乗換回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07115410A true JPH07115410A (ja) | 1995-05-02 |
Family
ID=17305507
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5257374A Withdrawn JPH07115410A (ja) | 1993-10-15 | 1993-10-15 | データ挿入機能付きクロック乗換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07115410A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8356203B2 (en) | 2009-05-29 | 2013-01-15 | Fujitsu Limited | Asynchronous interface circuit and data transfer method |
-
1993
- 1993-10-15 JP JP5257374A patent/JPH07115410A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8356203B2 (en) | 2009-05-29 | 2013-01-15 | Fujitsu Limited | Asynchronous interface circuit and data transfer method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3472556B2 (ja) | インターリーブ型メモリ | |
JP2572292B2 (ja) | 非同期データ伝送装置 | |
JPH0713926A (ja) | バッファ制御回路及びその操作方法 | |
JP2596208B2 (ja) | メモリ装置 | |
JPH11306798A (ja) | メモリ装置のテスト容易化回路 | |
JP3437802B2 (ja) | クロック制御回路とこれを用いた誤り訂正回路 | |
JP4794059B2 (ja) | 半導体装置 | |
US4400801A (en) | Read/write circuit for a random access memory | |
JPH07115410A (ja) | データ挿入機能付きクロック乗換回路 | |
US6917994B2 (en) | Device and method for automatically generating an appropriate number of wait cycles while reading a nonvolatile memory | |
JP3344123B2 (ja) | データ受信装置 | |
EP0829095B1 (en) | Method and apparatus for reducing latency time on an interface by overlapping transmitted packets | |
JP4696003B2 (ja) | データ転送回路 | |
JPH10340596A (ja) | データ記憶装置および半導体記憶装置 | |
JP2702318B2 (ja) | セル位相乗換回路 | |
JP2860710B2 (ja) | メモリの制御装置 | |
JP2764590B2 (ja) | 信号中継装置 | |
US6421351B1 (en) | Cell phase control device applicable to data of size exceeding fixed length defined in advance with respect to cell length of write pulse signal or read pulse | |
JP2003196972A (ja) | メモリ装置 | |
JPH09274599A (ja) | バッファメモリ装置 | |
JPH02223241A (ja) | データバッファ回路 | |
JP3443215B2 (ja) | シリアル入力及び出力装置 | |
JPH07253920A (ja) | Fifo ram コントローラ | |
JPH10247392A (ja) | アドレスカウンタ回路及び半導体メモリ装置 | |
JP2000347833A (ja) | リングバッファデータ処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001226 |