JPH07114473A - コンパイラの命令列最適化方法 - Google Patents
コンパイラの命令列最適化方法Info
- Publication number
- JPH07114473A JPH07114473A JP5260492A JP26049293A JPH07114473A JP H07114473 A JPH07114473 A JP H07114473A JP 5260492 A JP5260492 A JP 5260492A JP 26049293 A JP26049293 A JP 26049293A JP H07114473 A JPH07114473 A JP H07114473A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- branch
- compiler
- instruction sequence
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/40—Transformation of program code
- G06F8/41—Compilation
- G06F8/44—Encoding
- G06F8/445—Exploiting fine grain parallelism, i.e. parallelism at instruction level
- G06F8/4451—Avoiding pipeline stalls
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/40—Transformation of program code
- G06F8/41—Compilation
- G06F8/44—Encoding
- G06F8/443—Optimisation
- G06F8/4441—Reducing the execution time required by the program code
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Devices For Executing Special Programs (AREA)
Abstract
(57)【要約】
【目的】分岐命令を含む命令列のパイプライン計算機上
でのオーバーヘッドを軽減する。 【構成】コンパイラでソースプログラムの命令列をパイ
プライン計算機で実行可能な命令列に変換する場合に、
パイプライン計算機で実行可能な命令列の中から分岐命
令を含んだ命令列を検出し、次に、検出した分岐命令を
含んだ命令列を、分岐命令を含まない等価な命令列に変
換する。
でのオーバーヘッドを軽減する。 【構成】コンパイラでソースプログラムの命令列をパイ
プライン計算機で実行可能な命令列に変換する場合に、
パイプライン計算機で実行可能な命令列の中から分岐命
令を含んだ命令列を検出し、次に、検出した分岐命令を
含んだ命令列を、分岐命令を含まない等価な命令列に変
換する。
Description
【０００１】
【産業上の利用分野】本発明は、パイプライン計算機で
実行可能なアセンブラ言語にソースプログラムを変換す
るコンパイラの命令列最適化方法に関する。言語プロセ
ッサとして知られたコンパイラは、ＦＯＲＴＲＡＮ、Ｃ
ＯＢＯＬ、ＰＬ／Ｉなどのプログラミング言語で記述さ
れたソースプログラムを、計算機で実行可能なアセンブ
ラ語や機械語に変換して目的プログラムを作成する。
実行可能なアセンブラ言語にソースプログラムを変換す
るコンパイラの命令列最適化方法に関する。言語プロセ
ッサとして知られたコンパイラは、ＦＯＲＴＲＡＮ、Ｃ
ＯＢＯＬ、ＰＬ／Ｉなどのプログラミング言語で記述さ
れたソースプログラムを、計算機で実行可能なアセンブ
ラ語や機械語に変換して目的プログラムを作成する。
【０００２】このようなコンパイラにあっては、中間コ
ードへの変換生成が済んだ段階で、コードの最適化処理
を行っている。このコードの最適化を行うことで、中間
コードをプログラムを実行する計算機上で、最小容量で
且つ最も早い速度で実行する命令列に変換することがで
き、コンパイラの性能向上に大きく貢献する。
ードへの変換生成が済んだ段階で、コードの最適化処理
を行っている。このコードの最適化を行うことで、中間
コードをプログラムを実行する計算機上で、最小容量で
且つ最も早い速度で実行する命令列に変換することがで
き、コンパイラの性能向上に大きく貢献する。
【０００３】
【従来の技術】従来、パイプライン計算上では、例えば
図２０に示す分岐命令を含むプログラムが実行されてい
る。図２０は従来のコンパイラで変換された分岐命令を
含むＩＦ〜ＴＨＥＮ型のプログラムの一例を示してい
る。ここで、プログラムはアセンブラ語で示しており、
併せて数式的な意味、内容、更に処理手順を処理ルート
として示している。
図２０に示す分岐命令を含むプログラムが実行されてい
る。図２０は従来のコンパイラで変換された分岐命令を
含むＩＦ〜ＴＨＥＮ型のプログラムの一例を示してい
る。ここで、プログラムはアセンブラ語で示しており、
併せて数式的な意味、内容、更に処理手順を処理ルート
として示している。
【０００４】またアセンブラ語において、「％」はレジ
スタを示し、例えば「％ｒ１０」はレジスタｒ１０を意
味する。「ｍｏｖ」はムーブ命令、「ｃｍｐ」は比較命
令、「ｂｌｅ」は分岐先ラベルを示すインデックス、
「ａｄｄ」は加算命令である。図１６おいて、ムーブ命
令に続いて設けられた比較命令は、レジスタｒ３
の内容が０より大きいか否か、即ち、 レジスタｒ３＞０ を比較判断している。
スタを示し、例えば「％ｒ１０」はレジスタｒ１０を意
味する。「ｍｏｖ」はムーブ命令、「ｃｍｐ」は比較命
令、「ｂｌｅ」は分岐先ラベルを示すインデックス、
「ａｄｄ」は加算命令である。図１６おいて、ムーブ命
令に続いて設けられた比較命令は、レジスタｒ３
の内容が０より大きいか否か、即ち、 レジスタｒ３＞０ を比較判断している。
【０００５】この比較条件が成立すると分岐なし（not
taken ）となり、次の分岐命令「ｂｌｅ Ｌ１」はスキ
ップされ、ＴＨＥＮ部の演算命令〜を順番に実行す
る。一方、比較命令の条件が不成立（ｒ３≦０）になる
と、分岐あり（taken ）となり、次の分岐命令「ｂｌｅ
Ｌ１」で示されるラベルＬ１に分岐し、演算命令を
実行する。
taken ）となり、次の分岐命令「ｂｌｅ Ｌ１」はスキ
ップされ、ＴＨＥＮ部の演算命令〜を順番に実行す
る。一方、比較命令の条件が不成立（ｒ３≦０）になる
と、分岐あり（taken ）となり、次の分岐命令「ｂｌｅ
Ｌ１」で示されるラベルＬ１に分岐し、演算命令を
実行する。
【０００６】
【発明が解決しようとする課題】しかしながら、従来、
プログラム中の分岐命令の存在はパイプライン計算機の
性能を低下させる要因となっている。例えば図２０のＩ
Ｆ〜ＴＨＥＮ型のプログラムにあっては、ＴＨＥＮ部の
命令は比較命令の結果により実行されたり実行さ
れなかったりする。
プログラム中の分岐命令の存在はパイプライン計算機の
性能を低下させる要因となっている。例えば図２０のＩ
Ｆ〜ＴＨＥＮ型のプログラムにあっては、ＴＨＥＮ部の
命令は比較命令の結果により実行されたり実行さ
れなかったりする。
【０００７】そこで、このような分岐命令を含むプログ
ラムに対し従来のパイプライン計算機では次のように対
処している。まず「全ての分岐命令は分岐しない」とい
う仮定を行い、分岐命令に出会ってもかまわずに命令フ
ェッチを続けて順番に命令を実行する。例えばパイプラ
イン計算機はフェッチステージＦ，第１実行ステージＥ
１，第２実行ステージＥ２，およびライトステージＷの
４段構成をもち、各サイクルで命令を順番にステージＦ
にフェッチして、同時に先行する命令をステージＥ１，
Ｅ２，Ｗに移行させる。
ラムに対し従来のパイプライン計算機では次のように対
処している。まず「全ての分岐命令は分岐しない」とい
う仮定を行い、分岐命令に出会ってもかまわずに命令フ
ェッチを続けて順番に命令を実行する。例えばパイプラ
イン計算機はフェッチステージＦ，第１実行ステージＥ
１，第２実行ステージＥ２，およびライトステージＷの
４段構成をもち、各サイクルで命令を順番にステージＦ
にフェッチして、同時に先行する命令をステージＥ１，
Ｅ２，Ｗに移行させる。
【０００８】このため、比較条件が成立して分岐しなか
った場合（not taken ）は、パイプライン計算機の命令
実行サイクルをそのまま続ければよいので、オーバーヘ
ッドは起きない。しかし、比較条件が不成立で分岐とな
った場合（taken)には、分岐しないと仮定して処理ステ
ージを進めてしまった命令をキャンセルしなければなら
ず、その分処理に時間がかかる。また、分岐先の命令を
フェッチするにも時間がかかり、オーバーヘッドが大き
くなる問題があった。
った場合（not taken ）は、パイプライン計算機の命令
実行サイクルをそのまま続ければよいので、オーバーヘ
ッドは起きない。しかし、比較条件が不成立で分岐とな
った場合（taken)には、分岐しないと仮定して処理ステ
ージを進めてしまった命令をキャンセルしなければなら
ず、その分処理に時間がかかる。また、分岐先の命令を
フェッチするにも時間がかかり、オーバーヘッドが大き
くなる問題があった。
【０００９】また別の方法として、分岐命令が分岐する
か否かを予測する方法も考えられている。しかし、一般
に分岐命令が分岐するか否かを完全に予測することは難
しく、どうしても分岐のオーバーヘッドが生じてしま
う。特に、ＶＬＩＷ（Very Long Instruction Wors）や
スーパースカラのような命令レベルでの並列マシンで
は、分岐命令によるオーバーヘッドがより大きくなる傾
向にある。
か否かを予測する方法も考えられている。しかし、一般
に分岐命令が分岐するか否かを完全に予測することは難
しく、どうしても分岐のオーバーヘッドが生じてしま
う。特に、ＶＬＩＷ（Very Long Instruction Wors）や
スーパースカラのような命令レベルでの並列マシンで
は、分岐命令によるオーバーヘッドがより大きくなる傾
向にある。
【００１０】本発明は、このような従来の問題点に鑑み
てなされたもので、分岐命令を含む命令列のパイプライ
ン計算機上でのオーバーヘッドを軽減するようにしたコ
ンパイラの命令列最適化方法を提供することを目的とす
る。
てなされたもので、分岐命令を含む命令列のパイプライ
ン計算機上でのオーバーヘッドを軽減するようにしたコ
ンパイラの命令列最適化方法を提供することを目的とす
る。
【００１１】
【課題を解決するための手段】図１は本発明の原理説明
図である。まず本発明は、所定のプログラミング言語で
記述されたソースプログラムの命令列をパイプライン計
算機で実行可能な命令列に変換するコンパイラを対象と
する。
図である。まず本発明は、所定のプログラミング言語で
記述されたソースプログラムの命令列をパイプライン計
算機で実行可能な命令列に変換するコンパイラを対象と
する。
【００１２】このようなコンパイラの命令列最適化方法
として本発明は次の処理過程を備える。 パイプライン計算機で実行可能な命令列の中から分岐
命令を含んだ命令列を検出する検出過程Ａ； 検出過程Ａで検出した分岐命令を含んだ命令列を、分
岐命令を含まない等価な命令列に変換する変換過程Ｂ；
具体的には、検出過程ＡでＩＦ〜ＴＨＥＮ型の命令列を
検出した場合、変換過程Ｂは、次の処理過程に従った変
換を行う。
として本発明は次の処理過程を備える。 パイプライン計算機で実行可能な命令列の中から分岐
命令を含んだ命令列を検出する検出過程Ａ； 検出過程Ａで検出した分岐命令を含んだ命令列を、分
岐命令を含まない等価な命令列に変換する変換過程Ｂ；
具体的には、検出過程ＡでＩＦ〜ＴＨＥＮ型の命令列を
検出した場合、変換過程Ｂは、次の処理過程に従った変
換を行う。
【００１３】［第１過程Ｂ１］ＩＦ〜ＴＨＥＮ部の命令
列のＩＦ部の比較命令をそのまま配置する。 ［第２過程Ｂ２］比較命令の実行による比較条件が成立
する分岐なしの場合に所定の汎用レジスタの値に有効係
数を格納し、一方、比較条件の不成立による分岐ありの
場合には汎用レジスタの値に無効係数を格納するレジス
タ格納命令を作成配置する。
列のＩＦ部の比較命令をそのまま配置する。 ［第２過程Ｂ２］比較命令の実行による比較条件が成立
する分岐なしの場合に所定の汎用レジスタの値に有効係
数を格納し、一方、比較条件の不成立による分岐ありの
場合には汎用レジスタの値に無効係数を格納するレジス
タ格納命令を作成配置する。
【００１４】［第３過程Ｂ３］比較命令の実行で分岐な
しとなってＴＨＥＮ部の命令を実行した場合の値と、分
岐ありとなって分岐命令でＴＨＥＮ部の命令をスキップ
した場合の値との差を求める演算命令を作成配置する。 ［第４過程Ｂ４］第３過程Ｂ３の分岐の有無による差の
演算命令を実行した値と第２過程Ｂ２の配置命令で汎用
レジスタに格納している有効係数又は無効係数との論理
積を演算する論理積演算命令を作成配置する。
しとなってＴＨＥＮ部の命令を実行した場合の値と、分
岐ありとなって分岐命令でＴＨＥＮ部の命令をスキップ
した場合の値との差を求める演算命令を作成配置する。 ［第４過程Ｂ４］第３過程Ｂ３の分岐の有無による差の
演算命令を実行した値と第２過程Ｂ２の配置命令で汎用
レジスタに格納している有効係数又は無効係数との論理
積を演算する論理積演算命令を作成配置する。
【００１５】［第５過程Ｂ５］第４過程Ｂ４で作成配置
した論理積演算命令の実行で得られた値を、合流先の命
令で使用する値に加え込む加算命令を作成配置する。 ［第６過程Ｂ６］合流位置の演算命令をそのまま配置す
る。
した論理積演算命令の実行で得られた値を、合流先の命
令で使用する値に加え込む加算命令を作成配置する。 ［第６過程Ｂ６］合流位置の演算命令をそのまま配置す
る。
【００１６】ここで、第１過程Ｂ１で配置する比較命令
と第２過程Ｂ２で配置する有効係数または無効係数のレ
ジスタ格納命令は、パイプライン計算機の１命令サイク
ルで実行できることから、１サイクルで実行する命令と
して統合配置する。第２過程Ｂ２では、格納命令は、有
効係数としてオールビット１となる数値−１を汎用レジ
スタに格納する。また無効係数としてはオールビット０
となる数値０を汎用レジスタに格納する。
と第２過程Ｂ２で配置する有効係数または無効係数のレ
ジスタ格納命令は、パイプライン計算機の１命令サイク
ルで実行できることから、１サイクルで実行する命令と
して統合配置する。第２過程Ｂ２では、格納命令は、有
効係数としてオールビット１となる数値−１を汎用レジ
スタに格納する。また無効係数としてはオールビット０
となる数値０を汎用レジスタに格納する。
【００１７】また本発明の変換過程Ｂは、ＩＦ部の分岐
命令に続く位置とＴＨＥＮ部とに同一アドレスをもつス
トア命令が存在する場合は、先行するストア命令に統合
した後に、第１乃至第６過程Ｂ１〜Ｂ６を適用して分岐
命令を含まない等価な命令列に変換する。さらに本発明
の変換過程Ｂは、分岐なしの場合のＴＨＥＮ部の命令の
内、分岐した場合にも何ら副作用を与えない命令はその
まま残した状態で、第１乃至第６過程Ｂ１〜Ｂ６を適用
して分岐命令を含まない等価な命令列に変換する。
命令に続く位置とＴＨＥＮ部とに同一アドレスをもつス
トア命令が存在する場合は、先行するストア命令に統合
した後に、第１乃至第６過程Ｂ１〜Ｂ６を適用して分岐
命令を含まない等価な命令列に変換する。さらに本発明
の変換過程Ｂは、分岐なしの場合のＴＨＥＮ部の命令の
内、分岐した場合にも何ら副作用を与えない命令はその
まま残した状態で、第１乃至第６過程Ｂ１〜Ｂ６を適用
して分岐命令を含まない等価な命令列に変換する。
【００１８】さらにまた、本発明の変換過程Ｂは、検出
過程Ａで「ＩＦ〜ＴＨＥＮ〜ＥＬＳＥ」型の命令列を検
出した場合、ＩＦ部の比較命令による条件成立時のＴＨ
ＥＮ部と条件不成立時のＥＬＳＥ部との各々に、全く同
じ命令が存在し、かつ分岐命令の上方に統合して移動し
てもプログラムの元の意味を変えないことを条件に移動
を行う。
過程Ａで「ＩＦ〜ＴＨＥＮ〜ＥＬＳＥ」型の命令列を検
出した場合、ＩＦ部の比較命令による条件成立時のＴＨ
ＥＮ部と条件不成立時のＥＬＳＥ部との各々に、全く同
じ命令が存在し、かつ分岐命令の上方に統合して移動し
てもプログラムの元の意味を変えないことを条件に移動
を行う。
【００１９】また、ＩＦ部の比較命令による条件成立時
のＴＨＥＮ部と、ＩＦ部の比較命令による条件不成立時
のＥＬＳＥ部との各々に、全く同じ命令が存在し、ＴＨ
ＥＮ部およびＥＬＳＥ部が合流する位置に統合して移動
しても、プログラムの元の意味を変えないことを条件に
移動を行う。そして、この統合処理を前処理として行っ
た後に、第１乃至第６過程Ｂ１〜Ｂ６を適用して分岐命
令を含まない等価な命令列に変換する。
のＴＨＥＮ部と、ＩＦ部の比較命令による条件不成立時
のＥＬＳＥ部との各々に、全く同じ命令が存在し、ＴＨ
ＥＮ部およびＥＬＳＥ部が合流する位置に統合して移動
しても、プログラムの元の意味を変えないことを条件に
移動を行う。そして、この統合処理を前処理として行っ
た後に、第１乃至第６過程Ｂ１〜Ｂ６を適用して分岐命
令を含まない等価な命令列に変換する。
【００２０】
【作用】このような本発明によるコンパイラの命令列最
適化方法によれば、パイプライン計算機上で実行される
分岐命令を含む命令列は、分岐命令を含まない等価な命
令列に変換される。すなわち、比較命令の実行により条
件成立の分岐なしまたは条件不成立の分岐ありの比較結
果を、有効係数または無効係数として汎用レジスタにセ
ットする。
適化方法によれば、パイプライン計算機上で実行される
分岐命令を含む命令列は、分岐命令を含まない等価な命
令列に変換される。すなわち、比較命令の実行により条
件成立の分岐なしまたは条件不成立の分岐ありの比較結
果を、有効係数または無効係数として汎用レジスタにセ
ットする。
【００２１】例えば有効係数としてはオールビット１と
なる値「−１」を汎用レジスタにセットし、無効係数と
してはオールビット０となる値「０」を汎用レジスタに
セットする。次に、分岐しない場合のＴＨＥＮ部の実行
結果と、分岐してＴＨＥＮ部の命令をスキップした場合
の実行結果との差を求める。この分岐の有無による差
を、比較命令の実行結果として汎用レジスタに既に格納
されている値との論理積を求め、分岐の有無による差を
生かすか殺すか決める。
なる値「−１」を汎用レジスタにセットし、無効係数と
してはオールビット０となる値「０」を汎用レジスタに
セットする。次に、分岐しない場合のＴＨＥＮ部の実行
結果と、分岐してＴＨＥＮ部の命令をスキップした場合
の実行結果との差を求める。この分岐の有無による差
を、比較命令の実行結果として汎用レジスタに既に格納
されている値との論理積を求め、分岐の有無による差を
生かすか殺すか決める。
【００２２】すなわち、分岐なしの場合には汎用レジス
タの値は有効係数「−１」であることから、分岐有無の
差の値はそのまま有効となる。一方、分岐ありの場合は
汎用レジスタの値は無効係数「０」であるから、分岐有
無の差の値は０で無効となる。最終的に、論理積の結果
を加え込むことで、分岐の有無に応じた値が得られ、合
流後の命令が実行される。
タの値は有効係数「−１」であることから、分岐有無の
差の値はそのまま有効となる。一方、分岐ありの場合は
汎用レジスタの値は無効係数「０」であるから、分岐有
無の差の値は０で無効となる。最終的に、論理積の結果
を加え込むことで、分岐の有無に応じた値が得られ、合
流後の命令が実行される。
【００２３】このため、命令系列に分岐命令を含まない
ことから、「全ての分岐命令は分岐しない」との仮定の
もとに行った場合の分岐成立時のオーバーヘッドの問題
を解消できる。また分岐命令を含まない等価な命令系列
への変換で、命令数が増加するようになるが、この命令
増加数の処理サイクルよりも分岐成立時のオーバーヘッ
ドが大きければ、十分な効果が得られる。
ことから、「全ての分岐命令は分岐しない」との仮定の
もとに行った場合の分岐成立時のオーバーヘッドの問題
を解消できる。また分岐命令を含まない等価な命令系列
への変換で、命令数が増加するようになるが、この命令
増加数の処理サイクルよりも分岐成立時のオーバーヘッ
ドが大きければ、十分な効果が得られる。
【００２４】またＶＬＩＷやスーパースカラのような命
令レベルの並列マシンでは、変換後の命令数が増加して
も、並列処理によりサイクル数は長くはならない。
令レベルの並列マシンでは、変換後の命令数が増加して
も、並列処理によりサイクル数は長くはならない。
【００２５】
【実施例】図２は本発明のコンパイラが実現される計算
機のハードウェア構成の一例を示している。図２におい
て、主記憶装置１００にはオペレーティグシステム（Ｏ
Ｓ）が格納され、電源投入時にコンパイラを実現するプ
ログラムが展開される。主記憶装置１００に対しては主
記憶制御装置１０２が設けられる。主記憶制御装置１０
２にはＣＰＵ１０４およびチャネルプロセッサ１０６が
設けられる。ＣＰＵ１０４は主記憶装置１００に展開さ
れたプログラムに従ってソースプログラムを目的プログ
ラムに変換するコンパイルを行う。
機のハードウェア構成の一例を示している。図２におい
て、主記憶装置１００にはオペレーティグシステム（Ｏ
Ｓ）が格納され、電源投入時にコンパイラを実現するプ
ログラムが展開される。主記憶装置１００に対しては主
記憶制御装置１０２が設けられる。主記憶制御装置１０
２にはＣＰＵ１０４およびチャネルプロセッサ１０６が
設けられる。ＣＰＵ１０４は主記憶装置１００に展開さ
れたプログラムに従ってソースプログラムを目的プログ
ラムに変換するコンパイルを行う。
【００２６】チャネルプロセッサ１０６のチャネル装置
１０８には、チャネルバス１１０を介して磁気ディスク
ユニットなどを用いたファイル装置１１２，１１４，１
１６および１１８が接続される。ファイル装置１１２に
は、コンパイルを行うソースプログラム１２０が格納さ
れている。ファイル装置１２４には、コンパイルの処理
過程ごとに生成される中間ファイル１２２が格納されて
いる。ファイル装置１２４にはコンパイルが済んだ目的
プログラム１２６が格納されている。ファイル装置１１
８には、コンパイルの処理過程で生成されるシンポルテ
ーブル１２８が格納されている。
１０８には、チャネルバス１１０を介して磁気ディスク
ユニットなどを用いたファイル装置１１２，１１４，１
１６および１１８が接続される。ファイル装置１１２に
は、コンパイルを行うソースプログラム１２０が格納さ
れている。ファイル装置１２４には、コンパイルの処理
過程ごとに生成される中間ファイル１２２が格納されて
いる。ファイル装置１２４にはコンパイルが済んだ目的
プログラム１２６が格納されている。ファイル装置１１
８には、コンパイルの処理過程で生成されるシンポルテ
ーブル１２８が格納されている。
【００２７】勿論、チャネルプロセッサ１０６の他のチ
ャネルには、ＣＲＴ、プリンタ、キーボードなどの他の
機器が接続されている。図３は図２のＣＰＵ１０４によ
るプログラムの実行で実現されるコンパイラの機能を示
す。図３において、コンパイラは、語彙解析処理部２
４、構文解析処理部３０、中間コード生成部３４、コー
ド最適化部３８およびコード生成部４４で構成される。
語彙解析部２４にはソースプログラム２６が入力され
る。語彙解析処理部２４、構文解析処理部３０、中間コ
ード生成部３４およびコード最適化部３８にあっては、
中間ファイル２８，３２，３６，４２が各々生成され
る。
ャネルには、ＣＲＴ、プリンタ、キーボードなどの他の
機器が接続されている。図３は図２のＣＰＵ１０４によ
るプログラムの実行で実現されるコンパイラの機能を示
す。図３において、コンパイラは、語彙解析処理部２
４、構文解析処理部３０、中間コード生成部３４、コー
ド最適化部３８およびコード生成部４４で構成される。
語彙解析部２４にはソースプログラム２６が入力され
る。語彙解析処理部２４、構文解析処理部３０、中間コ
ード生成部３４およびコード最適化部３８にあっては、
中間ファイル２８，３２，３６，４２が各々生成され
る。
【００２８】コード最適化部３８には分岐命令を含むプ
ログラム部分を分岐命令を含まない等価なプロクラムに
変換する本発明の分岐命令変換部４０が設けられる。コ
ード生成部４４はコンパイルが済んだ目的プログラム４
６を出力する。図４は図３のコンパイラにおける処理動
作を示したフローチャートである。図４において、ステ
ップＳ１のソースプログラム入力過程は、ＦＯＲＴＲＡ
Ｎなどの所定のプログラミング言語で書かれたソースプ
ログラム２６を語彙解析部２４に入力する。
ログラム部分を分岐命令を含まない等価なプロクラムに
変換する本発明の分岐命令変換部４０が設けられる。コ
ード生成部４４はコンパイルが済んだ目的プログラム４
６を出力する。図４は図３のコンパイラにおける処理動
作を示したフローチャートである。図４において、ステ
ップＳ１のソースプログラム入力過程は、ＦＯＲＴＲＡ
Ｎなどの所定のプログラミング言語で書かれたソースプ
ログラム２６を語彙解析部２４に入力する。
【００２９】ステップＳ２の語彙解析過程は、ステップ
Ｓ１で入力したソースプログラムのプログラミング言語
の語彙を語彙解析部２４で解析する。即ち、プログラミ
ング言語で書かれたソースプログラム２６をトークンと
呼ばれる単語ごとに区切り、その単語の正当性をチェッ
クする。このトークンの代表例はキーワード，演算子，
変数名，定数，区切り記号などがある。語彙解析部２４
にあっては、全てのソースプログラム２６の語彙の正当
性をチェックした後で、トークンの集合でなる中間ファ
イル２８を出力し、次のステップＳ３の構文解析過程に
引き継ぐ。
Ｓ１で入力したソースプログラムのプログラミング言語
の語彙を語彙解析部２４で解析する。即ち、プログラミ
ング言語で書かれたソースプログラム２６をトークンと
呼ばれる単語ごとに区切り、その単語の正当性をチェッ
クする。このトークンの代表例はキーワード，演算子，
変数名，定数，区切り記号などがある。語彙解析部２４
にあっては、全てのソースプログラム２６の語彙の正当
性をチェックした後で、トークンの集合でなる中間ファ
イル２８を出力し、次のステップＳ３の構文解析過程に
引き継ぐ。
【００３０】ステップＳ３の構文解析過程は、ステップ
Ｓ２の語彙解析過程で出力された中間ファイル２８を構
文解析処理部３０が入力し、ソースプログラム２６が使
用されているプログラミング言語の文法規則に合致して
いるか否かをチェックする。文法規則に合致していれば
ソースプログラム２６を実行する手順を決め、同様に中
間ファイル３２として出力する。
Ｓ２の語彙解析過程で出力された中間ファイル２８を構
文解析処理部３０が入力し、ソースプログラム２６が使
用されているプログラミング言語の文法規則に合致して
いるか否かをチェックする。文法規則に合致していれば
ソースプログラム２６を実行する手順を決め、同様に中
間ファイル３２として出力する。
【００３１】この構文解析部３０による構文解析は、一
般的には２つの機能を備えている。１つの機能はソース
プログラム２６上の各トークンが文法的に正しい位置に
あるか否かのチェックである。２つ目の機能はソースプ
ログラム２６上の全トークンの存在意味を解析した後に
これらの実行手順を決め、その手続きをトークンの流れ
やグループ化として表現することである。一般には各ト
ークンの実行順序の分解結果を表現するのに木構造（パ
ースツリー）が使用される。
般的には２つの機能を備えている。１つの機能はソース
プログラム２６上の各トークンが文法的に正しい位置に
あるか否かのチェックである。２つ目の機能はソースプ
ログラム２６上の全トークンの存在意味を解析した後に
これらの実行手順を決め、その手続きをトークンの流れ
やグループ化として表現することである。一般には各ト
ークンの実行順序の分解結果を表現するのに木構造（パ
ースツリー）が使用される。
【００３２】ステップＳ４の中間コード生成過程はステ
ップＳ３の構文解析過程で作成された中間ファイル３２
の木構造（パースツリー）を中間コード生成部３４に入
力し、コンパイラがもっている固有の中間コードに変換
し、中間ファイル３６を出力する。代表的な中間コード
としては、３オペランド方式が知られている。次のステ
ップＳ５のコード最適化過程にあっては、ステップＳ４
で得られた中間ファイル３６の中間コードをコード最適
化部３８に入力し、ターゲットとなるパイプライン計算
機上で最も少ない容量で且つ最も早い速度で実行可能な
中間言語に変換し、中間ファイル４２を出力する。
ップＳ３の構文解析過程で作成された中間ファイル３２
の木構造（パースツリー）を中間コード生成部３４に入
力し、コンパイラがもっている固有の中間コードに変換
し、中間ファイル３６を出力する。代表的な中間コード
としては、３オペランド方式が知られている。次のステ
ップＳ５のコード最適化過程にあっては、ステップＳ４
で得られた中間ファイル３６の中間コードをコード最適
化部３８に入力し、ターゲットとなるパイプライン計算
機上で最も少ない容量で且つ最も早い速度で実行可能な
中間言語に変換し、中間ファイル４２を出力する。
【００３３】一般的な最適化の手法としては、ローカル
な最適化とループの最適化などがある。ローカルな最適
化とは余分な命令を減らすことである。またループの最
適化とはループを毎回実行するごとに同じ値を示す式が
あるような場合は、これを無条件にループの外に追い出
して、最初の１回だけを実行するような方法である。
な最適化とループの最適化などがある。ローカルな最適
化とは余分な命令を減らすことである。またループの最
適化とはループを毎回実行するごとに同じ値を示す式が
あるような場合は、これを無条件にループの外に追い出
して、最初の１回だけを実行するような方法である。
【００３４】本発明にあっては、このコード最適化過程
において、分岐命令変換部４０がパイプライン計算機上
における分岐命令のオーバーヘッドを軽減するため、分
岐命令を含む命令列を検出して、分岐命令を含まない等
価な命令列に変換する最適化処理を実行する。次のステ
ップＳ６のコード生成過程は、コード最適化が済んだ中
間ファイル４２の中間コードまたは中間言語をコード生
成部４４に入力し、ターゲットである例えばパイプライ
ン計算機の命令セットに変換する。
において、分岐命令変換部４０がパイプライン計算機上
における分岐命令のオーバーヘッドを軽減するため、分
岐命令を含む命令列を検出して、分岐命令を含まない等
価な命令列に変換する最適化処理を実行する。次のステ
ップＳ６のコード生成過程は、コード最適化が済んだ中
間ファイル４２の中間コードまたは中間言語をコード生
成部４４に入力し、ターゲットである例えばパイプライ
ン計算機の命令セットに変換する。
【００３５】最後のステップＳ７の目的プログラムの出
力は、ステップＳ１〜Ｓ６の過程を経てターゲットとな
る計算機で実行可能なアセンブラ語や機械語に変換され
た目的プログラム４６を、対象計算機のＲＯＭやプログ
ラムファイルに出力する処理である。図２のファイル装
置１１８に格納されたシンボルテーブル１２８は、コン
パイラの全ての処理過程を通して作成され、ソースプロ
グラム全体の中の必要な箇所の参照に用いられる。
力は、ステップＳ１〜Ｓ６の過程を経てターゲットとな
る計算機で実行可能なアセンブラ語や機械語に変換され
た目的プログラム４６を、対象計算機のＲＯＭやプログ
ラムファイルに出力する処理である。図２のファイル装
置１１８に格納されたシンボルテーブル１２８は、コン
パイラの全ての処理過程を通して作成され、ソースプロ
グラム全体の中の必要な箇所の参照に用いられる。
【００３６】すなわち、シンボルテーブル１２８は、各
処理過程におけるソースプログラム中の情報伝達や意味
上のチェックは、全てシンボルテーブル１２８を通して
行われることになる。図５は図３のコード最適化部３８
に設けた分岐命令変換部４０のジェネラルフローチャー
トを示す。
処理過程におけるソースプログラム中の情報伝達や意味
上のチェックは、全てシンボルテーブル１２８を通して
行われることになる。図５は図３のコード最適化部３８
に設けた分岐命令変換部４０のジェネラルフローチャー
トを示す。
【００３７】図５において、分岐命令の変換処理は、ス
テップＳ１で分岐命令を含む命令列、すなわちプログラ
ム部分を検索する。ステップＳ１の検索対象となる分岐
命令を含むプログラム部分は、「ＩＦ〜ＴＨＥＮ」型の
プログラム部分と「ＩＦ〜ＴＨＥＮ〜ＥＬＳＥ」型のプ
ログラム部分の２つがある。ステップＳ２で対象プログ
ラムの検索を判別するとステップＳ３に進み、分岐命令
を含まない等価なプログラムへの変換を行う。異常のス
テップＳ１〜Ｓ３の処理をステップＳ４で全てのプログ
ラムの処理が終了するまで繰り返す。
テップＳ１で分岐命令を含む命令列、すなわちプログラ
ム部分を検索する。ステップＳ１の検索対象となる分岐
命令を含むプログラム部分は、「ＩＦ〜ＴＨＥＮ」型の
プログラム部分と「ＩＦ〜ＴＨＥＮ〜ＥＬＳＥ」型のプ
ログラム部分の２つがある。ステップＳ２で対象プログ
ラムの検索を判別するとステップＳ３に進み、分岐命令
を含まない等価なプログラムへの変換を行う。異常のス
テップＳ１〜Ｓ３の処理をステップＳ４で全てのプログ
ラムの処理が終了するまで繰り返す。
【００３８】図６のフローチャートは、図５のステップ
Ｓ３に示した命令列変換処理の詳細を示す。図６におい
て、まずステップＳ１で変換対象とするプログラムが
「ＩＦ〜ＴＨＥＮ〜ＥＬＳＥ」型か否かチェックする。
「ＩＦ〜ＴＨＥＮ〜ＥＬＳＥ」型であれば、ステップＳ
２に進み、重複する命令部分を統合する前処理を行う。
Ｓ３に示した命令列変換処理の詳細を示す。図６におい
て、まずステップＳ１で変換対象とするプログラムが
「ＩＦ〜ＴＨＥＮ〜ＥＬＳＥ」型か否かチェックする。
「ＩＦ〜ＴＨＥＮ〜ＥＬＳＥ」型であれば、ステップＳ
２に進み、重複する命令部分を統合する前処理を行う。
【００３９】この前処理は後の説明で明らかにされる。
「ＩＦ〜ＴＨＥＮ」型のプログラムの場合には、ステッ
プＳ２の処理を行わずにステップＳ３に進む。ステップ
Ｓ３では、ＴＨＥＮ部のストア命令と同一アドレスの先
行するストア命令がプログラムの中に存在する場合は、
ステップＳ４に進んでストア命令の統合を行う。このス
トア命令の統合も後の説明で明らかにされる。
「ＩＦ〜ＴＨＥＮ」型のプログラムの場合には、ステッ
プＳ２の処理を行わずにステップＳ３に進む。ステップ
Ｓ３では、ＴＨＥＮ部のストア命令と同一アドレスの先
行するストア命令がプログラムの中に存在する場合は、
ステップＳ４に進んでストア命令の統合を行う。このス
トア命令の統合も後の説明で明らかにされる。
【００４０】ステップＳ５〜Ｓ１３において、分岐命令
を含むプログラムの分岐命令を含まない等価なプログラ
ムへの変換を行う。この内、ステップＳ８，Ｓ９は、分
岐なしの場合のＴＨＥＮ部の命令の内、分岐した場合に
も何ら副作用を与えない命令はそのまま残す処理であ
り、オプション的な処理となる。このロード命令の処理
についても後の説明で明らかにされる。
を含むプログラムの分岐命令を含まない等価なプログラ
ムへの変換を行う。この内、ステップＳ８，Ｓ９は、分
岐なしの場合のＴＨＥＮ部の命令の内、分岐した場合に
も何ら副作用を与えない命令はそのまま残す処理であ
り、オプション的な処理となる。このロード命令の処理
についても後の説明で明らかにされる。
【００４１】したがって、ステップＳ８，Ｓ９を除いた
ステップＳ５〜Ｓ１３の処理が、実質的な命令列変換処
理となる。このステップＳ５〜Ｓ１３の変換処理を図７
を参照して説明すると次のようになる。図７（Ａ）は本
発明の変換対象の基本となるＩＦ〜ＴＨＥＮ型のプログ
ラムの構造を示している。まず先頭のＩＦ部には比較命
令１０がセットされている。比較命令１０の実行で条件
が成立すると分岐なしとなり、ＴＨＥＮ部の演算命令１
２が実行され、続いて演算命令１４が実行される。
ステップＳ５〜Ｓ１３の処理が、実質的な命令列変換処
理となる。このステップＳ５〜Ｓ１３の変換処理を図７
を参照して説明すると次のようになる。図７（Ａ）は本
発明の変換対象の基本となるＩＦ〜ＴＨＥＮ型のプログ
ラムの構造を示している。まず先頭のＩＦ部には比較命
令１０がセットされている。比較命令１０の実行で条件
が成立すると分岐なしとなり、ＴＨＥＮ部の演算命令１
２が実行され、続いて演算命令１４が実行される。
【００４２】一方、比較命令１０による比較結果が不成
立であった場合には、分岐命令の実行によりＴＨＥＮ部
の演算命令１２がスキップされ、分岐後の合流位置にあ
る演算命令１４が直ちに実行される。このような図７
（Ａ）に示す分岐命令を含むプログラムは、図６のステ
ップＳ５〜Ｓ１３の処理により、図７（Ｂ）に示す分岐
命令を含まない等価なプログラムに変換される。
立であった場合には、分岐命令の実行によりＴＨＥＮ部
の演算命令１２がスキップされ、分岐後の合流位置にあ
る演算命令１４が直ちに実行される。このような図７
（Ａ）に示す分岐命令を含むプログラムは、図６のステ
ップＳ５〜Ｓ１３の処理により、図７（Ｂ）に示す分岐
命令を含まない等価なプログラムに変換される。
【００４３】図６のステップＳ５では比較命令１０をそ
のまま配置する。次にステップＳ６で、比較命令１０の
実行による条件成立で分岐なし（not taken ）となった
ときに有効係数を所定の汎用レジスタに格納する。一
方、条件不成立で分岐となったとき（taken ）の無効係
数を同じ汎用レジスタに格納する有効無効係数のレジス
タ格納命令１６を作成して配置する。
のまま配置する。次にステップＳ６で、比較命令１０の
実行による条件成立で分岐なし（not taken ）となった
ときに有効係数を所定の汎用レジスタに格納する。一
方、条件不成立で分岐となったとき（taken ）の無効係
数を同じ汎用レジスタに格納する有効無効係数のレジス
タ格納命令１６を作成して配置する。
【００４４】この有効無効係数のレジスタ格納命令１６
で使用する有効係数としては、オールビット１となる値
「−１」とする。一方、無効係数としてはオールビット
０となる値「０」とする。続いてステップＳ７で、比較
命令１０と有効無効係数のレジスタ格納命令１６を１つ
の命令セットして配置する。
で使用する有効係数としては、オールビット１となる値
「−１」とする。一方、無効係数としてはオールビット
０となる値「０」とする。続いてステップＳ７で、比較
命令１０と有効無効係数のレジスタ格納命令１６を１つ
の命令セットして配置する。
【００４５】すなわちパイプライン計算機にあっては、
ＶＬＩＷやスーパースカラのような命令レベルでの並列
マシンでなくとも、比較命令１０に加えて汎用レジスタ
への値のセットを行う有効無効係数のレジスタ格納命令
１６程度は１サイクルで実行することが可能である。次
に、ＴＨＥＮ部にセットしていた演算命令１２をそのま
まセットする。
ＶＬＩＷやスーパースカラのような命令レベルでの並列
マシンでなくとも、比較命令１０に加えて汎用レジスタ
への値のセットを行う有効無効係数のレジスタ格納命令
１６程度は１サイクルで実行することが可能である。次
に、ＴＨＥＮ部にセットしていた演算命令１２をそのま
まセットする。
【００４６】続いて、ステップＳ１０で分岐の有無によ
る差の演算命令１８をセットする。この分岐有無による
差の演算命令１８は、図７（Ａ）において分岐なしの場
合に演算命令１２と演算命令１４を実行して得た値か
ら、分岐ありとなって演算命令１４のみを実行して得た
値を差し引いた値とする。次に、ステップＳ１１で論理
積演算命令２０をセットする。論理積演算命令２０は最
初にセットした有効無効係数のレジスタ格納命令１６に
よる汎用レジスタの内容と、分岐有無による差の演算命
令１８で求めた分岐有無による差の値との論理積を求め
る命令である。
る差の演算命令１８をセットする。この分岐有無による
差の演算命令１８は、図７（Ａ）において分岐なしの場
合に演算命令１２と演算命令１４を実行して得た値か
ら、分岐ありとなって演算命令１４のみを実行して得た
値を差し引いた値とする。次に、ステップＳ１１で論理
積演算命令２０をセットする。論理積演算命令２０は最
初にセットした有効無効係数のレジスタ格納命令１６に
よる汎用レジスタの内容と、分岐有無による差の演算命
令１８で求めた分岐有無による差の値との論理積を求め
る命令である。
【００４７】即ち、図７（Ａ）に示すように、分岐なし
では演算命令１２，１４の実行による値が、分岐ありの
場合の演算命令１４のみの実行による値より、分岐有無
による差の演算命令１８で求めた差の値分だけ大きい。
そこで、この差を有効とするため、有効無効係数格納命
令１６により汎用レジスタに格納している有効係数「−
１」との論理積、即ちオールビット１との論理積を求め
ることで、分岐有無による差の値そのものを論理積演算
の結果とする。
では演算命令１２，１４の実行による値が、分岐ありの
場合の演算命令１４のみの実行による値より、分岐有無
による差の演算命令１８で求めた差の値分だけ大きい。
そこで、この差を有効とするため、有効無効係数格納命
令１６により汎用レジスタに格納している有効係数「−
１」との論理積、即ちオールビット１との論理積を求め
ることで、分岐有無による差の値そのものを論理積演算
の結果とする。
【００４８】これに対し、分岐ありの場合には汎用レジ
スタには無効係数「０」が格納されており、この無効係
数「０」と分岐有無による差の値との論理積をとると、
分岐有無による論理積の差は消えることになる。次に、
ステップＳ１２で加え込み演算命令２２をセットする。
この加え込み演算命令２２は、合流位置の演算命令１４
で使用するレジスタの値に論理演算命令２０による演算
結果を加算する命令である。
スタには無効係数「０」が格納されており、この無効係
数「０」と分岐有無による差の値との論理積をとると、
分岐有無による論理積の差は消えることになる。次に、
ステップＳ１２で加え込み演算命令２２をセットする。
この加え込み演算命令２２は、合流位置の演算命令１４
で使用するレジスタの値に論理演算命令２０による演算
結果を加算する命令である。
【００４９】即ち、分岐なしの場合には論理積演算命令
２０による演算結果は分岐有無による差の値そのもので
あることから、その差を加え込むことになる。一方、分
岐ありの場合には論理積演算命令２０による演算結果は
０となっていることから、加え込み演算命令２２は０の
加え込みとなり、値の変化はない。最終的に、ステップ
Ｓ１３で図７（Ａ）の分岐の有無後の合流による演算命
令１４をセットする。
２０による演算結果は分岐有無による差の値そのもので
あることから、その差を加え込むことになる。一方、分
岐ありの場合には論理積演算命令２０による演算結果は
０となっていることから、加え込み演算命令２２は０の
加え込みとなり、値の変化はない。最終的に、ステップ
Ｓ１３で図７（Ａ）の分岐の有無後の合流による演算命
令１４をセットする。
【００５０】以上のようにして、図７（Ａ）に示す分岐
命令１０を含むプログラムは、図７（Ｂ）に示す分岐命
令を含まない等価なプログラムに変換することができ
る。この場合、図７（Ａ）の変換前に対し図７（Ｂ）の
変換後のプログラムは命令数が増加している。しかし、
本発明を適用するコンパイラがターゲットとするマシン
のアーキテクチャ、即ち並列度や分岐のオーバーヘッド
を考慮し、変換により増加した命令サイクルが分岐時の
オーバーヘッドより少ない場合に本発明による変換を有
効とするような最適化処理を行えばよい。
命令１０を含むプログラムは、図７（Ｂ）に示す分岐命
令を含まない等価なプログラムに変換することができ
る。この場合、図７（Ａ）の変換前に対し図７（Ｂ）の
変換後のプログラムは命令数が増加している。しかし、
本発明を適用するコンパイラがターゲットとするマシン
のアーキテクチャ、即ち並列度や分岐のオーバーヘッド
を考慮し、変換により増加した命令サイクルが分岐時の
オーバーヘッドより少ない場合に本発明による変換を有
効とするような最適化処理を行えばよい。
【００５１】次に、具体的に本発明によるプログラムの
変換を説明する。図８は本発明による変換が適用される
ＩＦ〜ＴＨＥＮ型のプログラムの一例を示す。ここで、
プログラムはアセンブリ語で記述されており、併せて数
式表現、内容、更に処理手順を示す処理ルートを説明
上、付加している。図８において、比較命令はレジス
タｒ３の値が０より大きいか否か判断する。レジスタｒ
３の内容が０より大きければ分岐せず、それ以外の場
合、即ち０以下の場合は分岐する。
変換を説明する。図８は本発明による変換が適用される
ＩＦ〜ＴＨＥＮ型のプログラムの一例を示す。ここで、
プログラムはアセンブリ語で記述されており、併せて数
式表現、内容、更に処理手順を示す処理ルートを説明
上、付加している。図８において、比較命令はレジス
タｒ３の値が０より大きいか否か判断する。レジスタｒ
３の内容が０より大きければ分岐せず、それ以外の場
合、即ち０以下の場合は分岐する。
【００５２】次の演算命令はレジスタｒ１にレジスタ
ｒ１０とレジスタｒ１１を加算した値を入れる。続い
て、分岐先を示す命令「ｂｌｅ Ｌ１」が設けられる。
続いて、空き「ｎｏｐ」が設けられる。本発明のコンパ
イラで変換されたプログラムを実行するパイプライン計
算機の場合、パイプラインステージはフェッチステージ
Ｆ，第１実行ステージＥ１，第２実行ステージＥ２，お
よびライトステージＷの４ステージであり、分岐命令
「ｂｌｅ Ｌ１」については次の演算命令がパイプライ
ンの構造上、先に実行されることになる。
ｒ１０とレジスタｒ１１を加算した値を入れる。続い
て、分岐先を示す命令「ｂｌｅ Ｌ１」が設けられる。
続いて、空き「ｎｏｐ」が設けられる。本発明のコンパ
イラで変換されたプログラムを実行するパイプライン計
算機の場合、パイプラインステージはフェッチステージ
Ｆ，第１実行ステージＥ１，第２実行ステージＥ２，お
よびライトステージＷの４ステージであり、分岐命令
「ｂｌｅ Ｌ１」については次の演算命令がパイプライ
ンの構造上、先に実行されることになる。
【００５３】そこで、分岐命令に続く命令を先に実行し
てはまずい場合には、空きを示す「ｎｏｐ」をセットし
ておく。次にＴＨＥＮ部としての演算命令がセットさ
れる。演算命令はレジスタｒ１にレジスタｒ１２とレ
ジスタｒ１３を加算した値を入れる。続いて、分岐先を
示すラベルＬ１に続いて演算命令がセットされる。演
算命令はレジスタｒ２にレジスタｒ１とレジスタｒ５
を加算した値を入れる。
てはまずい場合には、空きを示す「ｎｏｐ」をセットし
ておく。次にＴＨＥＮ部としての演算命令がセットさ
れる。演算命令はレジスタｒ１にレジスタｒ１２とレ
ジスタｒ１３を加算した値を入れる。続いて、分岐先を
示すラベルＬ１に続いて演算命令がセットされる。演
算命令はレジスタｒ２にレジスタｒ１とレジスタｒ５
を加算した値を入れる。
【００５４】このような本発明による変換前のＩＦ〜Ｔ
ＨＥＮ型のプログラムは、処理ルートに示すように分岐
なしで演算命令を実行し、分岐ありで演算命令
を実行することになる。図９は図８のＩＦ〜ＴＨＥＮ
型のプログラムを対象に、本発明の変換結果を示した説
明図である。
ＨＥＮ型のプログラムは、処理ルートに示すように分岐
なしで演算命令を実行し、分岐ありで演算命令
を実行することになる。図９は図８のＩＦ〜ＴＨＥＮ
型のプログラムを対象に、本発明の変換結果を示した説
明図である。
【００５５】図９において、まず比較命令はレジスタ
ｒ３が０より大きいか否か判断しており、この比較結果
に応じて予め定めた汎用レジスタｒ７に対し有効係数
「−１」または無効係数「０」がセットされる。即ち、
レジスタｒ３の値が０より大きいことで比較条件が成立
すると、汎用レジスタｒ７に有効係数「−１」が入れら
れる。
ｒ３が０より大きいか否か判断しており、この比較結果
に応じて予め定めた汎用レジスタｒ７に対し有効係数
「−１」または無効係数「０」がセットされる。即ち、
レジスタｒ３の値が０より大きいことで比較条件が成立
すると、汎用レジスタｒ７に有効係数「−１」が入れら
れる。
【００５６】一方、レジスタｒ３の値が０以下（０また
は負の値）であれば、汎用レジスタｒ７に無効係数
「０」が入れられる。次の演算命令とは分岐の有無
による差を求める演算命令である。まず演算命令は、
図４に示した分岐なしの場合の演算命令における演算
をレジスタｒ８を用いて行う。即ち、レジスタｒ８にレ
ジスタｒ１２とｒ１３を加算した値を入れる。
は負の値）であれば、汎用レジスタｒ７に無効係数
「０」が入れられる。次の演算命令とは分岐の有無
による差を求める演算命令である。まず演算命令は、
図４に示した分岐なしの場合の演算命令における演算
をレジスタｒ８を用いて行う。即ち、レジスタｒ８にレ
ジスタｒ１２とｒ１３を加算した値を入れる。
【００５７】次の減算命令は図４で分岐ありの場合の
演算命令におけるレジスタｒ１の値を、の加算命令
で求めたレジスタｒ８から差し引いて、分岐の有無によ
る差の値を求めている。次の演算命令は論理積演算命
令である。この論理積演算命令は比較命令の実行の
際に汎用レジスタｒ７に格納している有効係数または無
効係数と減算命令で求めた分岐有無による差の値、即
ちレジスタｒ８の値との論理積をとって、レジスタｒ８
に格納する。
演算命令におけるレジスタｒ１の値を、の加算命令
で求めたレジスタｒ８から差し引いて、分岐の有無によ
る差の値を求めている。次の演算命令は論理積演算命
令である。この論理積演算命令は比較命令の実行の
際に汎用レジスタｒ７に格納している有効係数または無
効係数と減算命令で求めた分岐有無による差の値、即
ちレジスタｒ８の値との論理積をとって、レジスタｒ８
に格納する。
【００５８】ここで、汎用レジスタｒ７の内容が分岐な
しによる有効係数「−１」であった場合、減算命令で
求めたレジスタｒ８の分岐有無による差の値が有効とな
る。一方、分岐ありで汎用レジスタｒ７の内容が無効係
数「０」の場合には、減算命令で求めた分岐の有無に
よる差の値は０で無効となる。演算命令はの演算命
令で用いるレジスタｒ１に論理積命令で求めた論理積
の結果を加え込む加え込み演算命令である。
しによる有効係数「−１」であった場合、減算命令で
求めたレジスタｒ８の分岐有無による差の値が有効とな
る。一方、分岐ありで汎用レジスタｒ７の内容が無効係
数「０」の場合には、減算命令で求めた分岐の有無に
よる差の値は０で無効となる。演算命令はの演算命
令で用いるレジスタｒ１に論理積命令で求めた論理積
の結果を加え込む加え込み演算命令である。
【００５９】最終的に、演算命令がセットされる。演
算命令は図４に示した合流位置にある演算命令と同
じである。このようにして図８の分岐命令を含むプログ
ラムは、図９に示すように分岐命令をもたない等価なプ
ログラムに変換することができる。ここで図８の分岐命
令を含むプログラムにあっては、分岐しない場合に６サ
イクル、分岐する場合に５サイクル＋αサイクルとな
る。ここで、αサイクルは分岐によるオーバーヘッド分
である。
算命令は図４に示した合流位置にある演算命令と同
じである。このようにして図８の分岐命令を含むプログ
ラムは、図９に示すように分岐命令をもたない等価なプ
ログラムに変換することができる。ここで図８の分岐命
令を含むプログラムにあっては、分岐しない場合に６サ
イクル、分岐する場合に５サイクル＋αサイクルとな
る。ここで、αサイクルは分岐によるオーバーヘッド分
である。
【００６０】これに対し、本発明による変換後の図９に
示すプログラムにあっては、７サイクルとなっている
が、オーバーヘッド分としてのαサイクルより増加分の
３サイクルが少なければ、分岐命令によるオーバーヘッ
ドを軽減することができる。図１０は本発明の変換対象
となるＩＦ〜ＴＨＥＮ型のプログラムの他の例を示して
おり、図１１に本発明による分岐命令を含まない等価な
プログラムへの変換結果を示している。
示すプログラムにあっては、７サイクルとなっている
が、オーバーヘッド分としてのαサイクルより増加分の
３サイクルが少なければ、分岐命令によるオーバーヘッ
ドを軽減することができる。図１０は本発明の変換対象
となるＩＦ〜ＴＨＥＮ型のプログラムの他の例を示して
おり、図１１に本発明による分岐命令を含まない等価な
プログラムへの変換結果を示している。
【００６１】この場合にも基本的には、図７に従った変
換が行われている。図１０の変換前のプログラムにあっ
ては、分岐しない場合は６サイクル、分岐する場合は５
＋αサイクル（αサイクルは分岐によるオーバーヘッ
ド）となる。これに対し、図１１の変換後のプログラム
では５サイクルで済んでおり、本発明による変換で実行
効率を上げることができている。
換が行われている。図１０の変換前のプログラムにあっ
ては、分岐しない場合は６サイクル、分岐する場合は５
＋αサイクル（αサイクルは分岐によるオーバーヘッ
ド）となる。これに対し、図１１の変換後のプログラム
では５サイクルで済んでおり、本発明による変換で実行
効率を上げることができている。
【００６２】図１２は本発明が変換対象とする分岐命令
を含むプログラムの他の例を示したものである。このプ
ログラムは分岐命令の前後に同じアドレスに対するスト
ア命令が存在した場合であり、図６のステップＳ３，Ｓ
４の処理が加わる。図１２の変換前のプログラムにあっ
ては、比較命令に続いてストア命令があり、次の分
岐命令「ｂｌｅ Ｌ１」に続いてＴＨＥＮ部に演算命令
とストア命令を設けている。
を含むプログラムの他の例を示したものである。このプ
ログラムは分岐命令の前後に同じアドレスに対するスト
ア命令が存在した場合であり、図６のステップＳ３，Ｓ
４の処理が加わる。図１２の変換前のプログラムにあっ
ては、比較命令に続いてストア命令があり、次の分
岐命令「ｂｌｅ Ｌ１」に続いてＴＨＥＮ部に演算命令
とストア命令を設けている。
【００６３】ここで、分岐前のストア命令と分岐後の
ＴＨＥＮのストア命令は、同じ変数Ａのアドレスに対
しレジスタｒ２の値をストアするものである。このよう
な図１２の分岐命令の前後に同一アドレスへのストア命
令をもつＩＦ〜ＴＨＥＮ型のプログラムに本発明の最適
化方法を適用して変換すると、図１３に示すようにな
る。
ＴＨＥＮのストア命令は、同じ変数Ａのアドレスに対
しレジスタｒ２の値をストアするものである。このよう
な図１２の分岐命令の前後に同一アドレスへのストア命
令をもつＩＦ〜ＴＨＥＮ型のプログラムに本発明の最適
化方法を適用して変換すると、図１３に示すようにな
る。
【００６４】図１３の変換結果にあっては、変換前の２
つのストア命令は、先行するストア命令の１つに
取りまとめることができる。この結果、図１２の変換前
のプログラムでは、処理ルートに示すように分岐なしと
なった場合には、同じアドレスに２度ストアする必要が
あったが、図１３に示す変換後のプログラムにあって
は、ストア命令に示すように１回で済ますことができ
る。
つのストア命令は、先行するストア命令の１つに
取りまとめることができる。この結果、図１２の変換前
のプログラムでは、処理ルートに示すように分岐なしと
なった場合には、同じアドレスに２度ストアする必要が
あったが、図１３に示す変換後のプログラムにあって
は、ストア命令に示すように１回で済ますことができ
る。
【００６５】図１４は本発明が適用されるＩＦ〜ＴＨＥ
Ｎ型のプログラムの他の例を示したものである。このプ
ログラムについては図６のステップＳ８，Ｓ９の処理が
加わる。まず図１４の変換前のプログラムにあっては、
分岐なしの場合、ＴＨＥＮ部におけるロード命令によ
り定義されたレジスタｇ２は、その後にロード命令に
より再度定義されている。
Ｎ型のプログラムの他の例を示したものである。このプ
ログラムについては図６のステップＳ８，Ｓ９の処理が
加わる。まず図１４の変換前のプログラムにあっては、
分岐なしの場合、ＴＨＥＮ部におけるロード命令によ
り定義されたレジスタｇ２は、その後にロード命令に
より再度定義されている。
【００６６】このため、ロード命令で定義されるレジ
スタｇ２の値はＴＨＥＮ部の演算命令およびのみで
有効となる。従って、レジスタｇ２の値については分岐
なしの場合のみを考えればよく、変換後も命令はその
まま使用すればよい。即ち図１５に示すように、比較命
令に続いて分岐なしの場合にのみ有効な図１４のロー
ド命令と同じロード命令をそのままセットする。
スタｇ２の値はＴＨＥＮ部の演算命令およびのみで
有効となる。従って、レジスタｇ２の値については分岐
なしの場合のみを考えればよく、変換後も命令はその
まま使用すればよい。即ち図１５に示すように、比較命
令に続いて分岐なしの場合にのみ有効な図１４のロー
ド命令と同じロード命令をそのままセットする。
【００６７】演算命令〜については、図７（Ｂ）に
示した変換ルールに従った分岐有無による差の演算命
令、論理積演算命令、加え込み演算命令の変換形態をと
っている。図１６は本発明の変換方法が適用されるＩＦ
〜ＴＨＥＮ〜ＥＬＳＥ型のプログラムの構造を示してい
る。
示した変換ルールに従った分岐有無による差の演算命
令、論理積演算命令、加え込み演算命令の変換形態をと
っている。図１６は本発明の変換方法が適用されるＩＦ
〜ＴＨＥＮ〜ＥＬＳＥ型のプログラムの構造を示してい
る。
【００６８】この図１６のＩＦ〜ＴＨＥＮ〜ＥＬＳＥ型
の命令構造は、比較命令１０による条件成立でＴＨＥＮ
部の演算命令１２を実行し、演算命令２６に進む。これ
に対し条件不成立時には、ＥＬＳＥ部の演算命令２４を
実行した後に演算命令２６を実行する。このようなＩＦ
〜ＴＨＥＮ〜ＥＬＳＥ型の命令例に本発明の変換方法を
適用する場合、図７（Ａ）のＩＦ〜ＴＨＥＮ型に対し比
較条件の成立，不成立時における差の演算内容が異なる
が、基本的な変換形態は同じである。即ち、図６のステ
ップＳ２に示した統合の前処理が加わる。この統合の前
処理を説明すると次ようになる。
の命令構造は、比較命令１０による条件成立でＴＨＥＮ
部の演算命令１２を実行し、演算命令２６に進む。これ
に対し条件不成立時には、ＥＬＳＥ部の演算命令２４を
実行した後に演算命令２６を実行する。このようなＩＦ
〜ＴＨＥＮ〜ＥＬＳＥ型の命令例に本発明の変換方法を
適用する場合、図７（Ａ）のＩＦ〜ＴＨＥＮ型に対し比
較条件の成立，不成立時における差の演算内容が異なる
が、基本的な変換形態は同じである。即ち、図６のステ
ップＳ２に示した統合の前処理が加わる。この統合の前
処理を説明すると次ようになる。
【００６９】ＴＨＥＮ部およびＥＬＳＥ部のそれぞれに
同一レジスタに対するロード命令または同一アドレスに
対するストア命令が個別に存在する場合、本発明の変換
にあっては２つのロード命令およびストア命令を１つに
取りまとめることができる。図１７は図１６に示した
「ＩＦ〜ＴＨＥＮ〜ＥＬＳＥ」型プログラムの一例を示
している。
同一レジスタに対するロード命令または同一アドレスに
対するストア命令が個別に存在する場合、本発明の変換
にあっては２つのロード命令およびストア命令を１つに
取りまとめることができる。図１７は図１６に示した
「ＩＦ〜ＴＨＥＮ〜ＥＬＳＥ」型プログラムの一例を示
している。
【００７０】図１７において、ＩＦ部の比較命令に続
いて、ＴＨＥＮ部となるロード命令および加算命令
がセットされている。ここでロード命令と加算命令
の間に分岐命令「ｂ Ｌ４」をセットしているが、パイ
プライン計算機にあっては、その構造上、ロード命令
，加算命令および分岐命令「ｂ Ｌ４」の順番に実
行されることになる。
いて、ＴＨＥＮ部となるロード命令および加算命令
がセットされている。ここでロード命令と加算命令
の間に分岐命令「ｂ Ｌ４」をセットしているが、パイ
プライン計算機にあっては、その構造上、ロード命令
，加算命令および分岐命令「ｂ Ｌ４」の順番に実
行されることになる。
【００７１】一方、ＥＬＳＥ部にはロード命令と加算
命令がセットされている。ロード命令はレジスタｇ
２に定数ａをロードする命令であり、これはＴＨＥＮ部
に設けたロード命令と同じレジスタｇ２に対するロ
ードである。このようなＴＨＥＮ部の同一レジスタｇ２
に対するロード命令と、ＥＬＳＥ部の同一のレジスタ
ｇ２に対するロード命令が存在する場合には、本発明
の分岐命令を含まない等価なプログラムへの変換ではロ
ード命令とを１つの命令に統合することができる。
命令がセットされている。ロード命令はレジスタｇ
２に定数ａをロードする命令であり、これはＴＨＥＮ部
に設けたロード命令と同じレジスタｇ２に対するロ
ードである。このようなＴＨＥＮ部の同一レジスタｇ２
に対するロード命令と、ＥＬＳＥ部の同一のレジスタ
ｇ２に対するロード命令が存在する場合には、本発明
の分岐命令を含まない等価なプログラムへの変換ではロ
ード命令とを１つの命令に統合することができる。
【００７２】図１８は図１７に示したロード命令と
の統合による前処理の結果を示したプログラムである。
具体的な統合の手法は、図１７においてＴＨＥＮ部とＥ
ＬＳＥ部の先頭の命令から順番に下方に比較していく。
もし同じ命令があれば図１８に示すように、分岐命令
「ｂｌｅ Ｌ２」の上方に移動することができるなら
ば、移動する。但し、この移動する命令は分岐命令に移
動する命令は除く。同じ命令がなければ、そこで処理を
終了する。
の統合による前処理の結果を示したプログラムである。
具体的な統合の手法は、図１７においてＴＨＥＮ部とＥ
ＬＳＥ部の先頭の命令から順番に下方に比較していく。
もし同じ命令があれば図１８に示すように、分岐命令
「ｂｌｅ Ｌ２」の上方に移動することができるなら
ば、移動する。但し、この移動する命令は分岐命令に移
動する命令は除く。同じ命令がなければ、そこで処理を
終了する。
【００７３】図１７の場合には、ＴＨＥＮ部のロード命
令に一致するロード命令がＥＬＳＥ部に存在するこ
とから、図１８に示すように、ロード命令を分岐命令
「ｂｅ Ｌ２」の上方に移動する。この結果、図１８の
処理ルートに示すように、ロード命令の統合により命令
数を低減することができる。
令に一致するロード命令がＥＬＳＥ部に存在するこ
とから、図１８に示すように、ロード命令を分岐命令
「ｂｅ Ｌ２」の上方に移動する。この結果、図１８の
処理ルートに示すように、ロード命令の統合により命令
数を低減することができる。
【００７４】続いて図１７のＴＨＥＮ部とＥＬＳＥ部の
最後の命令から順に上方に比較していく。もし同じ命令
があって、移動してもかまわなければ、ラベルＬ４の下
に移動する。この場合も分岐命令に依存する命令は移動
対象から除外する。同じ命令がなければ、そこで処理を
終了する。図１７の場合には、下方から比較した命令に
一致する命令がないことから、この変換は行っていな
い。
最後の命令から順に上方に比較していく。もし同じ命令
があって、移動してもかまわなければ、ラベルＬ４の下
に移動する。この場合も分岐命令に依存する命令は移動
対象から除外する。同じ命令がなければ、そこで処理を
終了する。図１７の場合には、下方から比較した命令に
一致する命令がないことから、この変換は行っていな
い。
【００７５】このように図１７から図１８に示す命令数
を低減する前処理が済んだならば、図１８について図７
に示した本発明による分岐命令をもたない等価なプログ
ラムへの変換処理を適用し、図１９に示す変換結果を得
ることができる。尚、上記の実施例は４ステージのパイ
プライン計算機で実行されるプログラムへの変換を例に
とっているが、ＶＬＩＷとして知られた複数命令を１ワ
ードとして並列実行可能なマシンや、スーパースカラと
して知られた動的に並列実行可能な命令を判別して並列
的に処理するマシンに適用した場合にも、同様の結果が
得られる。
を低減する前処理が済んだならば、図１８について図７
に示した本発明による分岐命令をもたない等価なプログ
ラムへの変換処理を適用し、図１９に示す変換結果を得
ることができる。尚、上記の実施例は４ステージのパイ
プライン計算機で実行されるプログラムへの変換を例に
とっているが、ＶＬＩＷとして知られた複数命令を１ワ
ードとして並列実行可能なマシンや、スーパースカラと
して知られた動的に並列実行可能な命令を判別して並列
的に処理するマシンに適用した場合にも、同様の結果が
得られる。
【００７６】特に本発明にあっては、変換後のプログラ
ムの命令数が増加しているが、ＶＬＩＷやスーパースラ
カにあっては命令増加数があっても実行サイクル数が増
加しないことから、より効果的である。また本発明は実
施例に示した分岐命令を含むプログラムの変換に限定さ
れず、適宜の分岐命令を含むプログラムの変換にそのま
ま適用できる。
ムの命令数が増加しているが、ＶＬＩＷやスーパースラ
カにあっては命令増加数があっても実行サイクル数が増
加しないことから、より効果的である。また本発明は実
施例に示した分岐命令を含むプログラムの変換に限定さ
れず、適宜の分岐命令を含むプログラムの変換にそのま
ま適用できる。
【００７７】また上記の実施例にあっては、説明の都合
上、プログラムをアセンブリ語で表現しているが、本発
明はこれによる限定は受けない。
上、プログラムをアセンブリ語で表現しているが、本発
明はこれによる限定は受けない。
【００７８】
【発明の効果】以上説明してきたように本発明によれ
ば、分岐命令を含む命令列を分岐例を含まない等価な命
令列に変換することで、パイプライン計算機上における
分岐命令の実行で生じていたオーバーヘッドを軽減する
ことができ、コンパイラにおけるコードの最適化処理を
より一層高めて、パイプライン計算機の処理性能を引き
出すことができる。
ば、分岐命令を含む命令列を分岐例を含まない等価な命
令列に変換することで、パイプライン計算機上における
分岐命令の実行で生じていたオーバーヘッドを軽減する
ことができ、コンパイラにおけるコードの最適化処理を
より一層高めて、パイプライン計算機の処理性能を引き
出すことができる。
【図１】本発明の原理説明図
【図２】本発明が適用される計算機ハードウェアの説明
図
図
【図３】コンパイラとしての機能構成を示した説明図
【図４】本発明が適用されるコンパイラの処理手順を示
したフローチャート
したフローチャート
【図５】本発明の変換処理の概略を示したフローチャー
ト
ト
【図６】本発明の変換処理の詳細を示したフローチャー
ト
ト
【図７】本発明によるＩＦ〜ＴＨＥＮ型命令からの変換
構造を示した説明図
構造を示した説明図
【図８】変換対象とするＩＦ〜ＴＨＥＮ型プログラムの
一例を示した説明図
一例を示した説明図
【図９】本発明による図８の変換結果を示した説明図
【図１０】変換対象とするＩＦ〜ＴＨＥＮ型プログラム
の他の例を示した説明図
の他の例を示した説明図
【図１１】本発明による図１０の変換結果を示した説明
図
図
【図１２】２つのストア命令を含んだ変換対象となるＩ
Ｆ〜ＴＨＥＮ型プログラムの一例を示した説明図
Ｆ〜ＴＨＥＮ型プログラムの一例を示した説明図
【図１３】本発明による図１２の変換結果を示した説明
図
図
【図１４】２つのロード命令を含んだ変換対象となるＩ
Ｆ〜ＴＨＥＮ型プログラムの一例を示した説明図
Ｆ〜ＴＨＥＮ型プログラムの一例を示した説明図
【図１５】本発明による図１４の変換結果を示した説明
図
図
【図１６】変換対象とするＩＦ〜ＴＨＥＮ〜ＥＬＳＥ型
プログラムの構造説明図
プログラムの構造説明図
【図１７】変換対象とするＩＦ〜ＴＨＥＮ〜ＥＬＳＥ型
プログラムの一例を示した説明図
プログラムの一例を示した説明図
【図１８】本発明による図１７の中の２つのロード命令
の統合前処理を示した説明図
の統合前処理を示した説明図
【図１９】本発明による図１８の変換結果を示した説明
図
図
【図２０】従来のＩＦ〜ＴＨＥＮ型プログラムの一例を
示した説明図
示した説明図
１０：比較命令 １２，１４，２４：演算命令 １６：有効無効係数格納命令 １８：分岐有無による差の演算命令 ２０：論理積演算命令 ２２：加え込み演算命令 ２４：語彙解析処理部 ２６：ソースプログラム ２８，３２，３６，４２：中間ファイル ３０：構文解析処理部 ３４：中間コード生成部 ３８：コード最適化部 ４０：分岐命令変換部 ４４：コード生成部 ４６：目的プログラム １００：主記憶装置 １０２：主記憶制御装置 １０４：ＣＰＵ １０６：チャネルプロセッサ １０８：チャネル装置 １１０：チャネルバス １１２，１１４，１１６，１１８：ファイル装置 １２０：ソースプログラム １２４：中間ファイル １２６：目的プログラム １２８：シンボルテーブル
Claims (9)
- 【請求項１】ソースプログラムの命令列をパイプライン
計算機で実行可能な命令列に変換するコンパイラに於い
て、 パイプライン計算機で実行可能な命令列の中から分岐命
令を含んだ命令列を検出する検出過程（Ａ）と、 該検出過程（Ａ）で検出した分岐命令を含んだ命令列
を、分岐命令を含まない等価な命令列に変換する変換過
程（Ｂ）と、 を備えたことを特徴とするコンパイラの命令列最適化方
法。 - 【請求項２】請求項１記載のコンパイラの命令列最適化
方法に於いて、 前記検出過程（Ａ）でＩＦ〜ＴＨＥＮ型の命令列を検出
した場合、前記変換過程（Ｂ）は、 前記ＩＦ〜ＴＨＥＮ部の命令列のＩＦ部の比較命令をそ
のまま配置する第１過程（Ｂ１）と、 前記比較命令の実行による比較条件が成立する分岐なし
の場合に所定の汎用レジスタの値に有効係数を格納し、
一方、前記比較条件の不成立による分岐ありの場合には
前記汎用レジスタの値に無効係数を格納するレジスタ格
納命令を作成配置する第２過程（Ｂ２）と、 前記比較命令の実行で分岐なしとなって前記ＴＨＥＮ部
の命令を実行した場合の値と、分岐ありとなって分岐命
令でＴＨＥＮ部の命令をスキップした場合の値との差を
求める演算命令を作成配置する第３過程（Ｂ３）と、 前記第３過程の分岐の有無による差の演算命令を実行し
た値と前記第２過程（Ｂ２）の配置命令で前記汎用レジ
スタに格納している前記有効係数又は無効係数との論理
積を演算する論理積演算命令を作成配置する第４過程
（Ｂ４）と、 前記第４過程で作成配置した論理積演算命令の実行で得
られた値を、合流先の命令で使用する値に加え込む加算
命令を作成配置する第５過程（Ｂ５）と、 合流位置の演算命令そのまま配置する第６過程（Ｂ６）
と、備えたことを特徴とするコンパイラの命令列最適化
方法。 - 【請求項３】請求項１記載のコンパイラの命令列最適化
方法に於いて、前記第１過程（Ｂ１）で配置する比較命
令と第２過程（Ｂ２）で配置する有効係数又は無効係数
のレジスタ格納命令を、１サイクルで実行する命令とし
て統合配置するこを特徴とするコンパイラの命令列最適
化方法。 - 【請求項４】請求項１記載のコンパイラの命令列最適化
方法に於いて、前記第２過程（Ｂ１）で作成配置するレ
ジスタ格納命令は、有効係数としてオールビット１とな
る数値−１を汎用レジスタに格納する命令であることを
特徴とするコンパイラの命令列最適化方法。 - 【請求項５】請求項１記載のコンパイラの命令列最適化
方法に於いて、前記第２過程（Ｂ１）で作成配置するレ
ジスタ格納命令は、無効係数としてオールビット０とな
る数値０を汎用レジスタに格納する命令であることを特
徴とするコンパイラの命令列最適化方法。 - 【請求項６】請求項２記載のコンパイラの命令列最適化
方法に於いて、前記変換過程（Ｂ）は、ＩＦ部の分岐命
令に続く命令位置と前記ＴＨＥＮ部とに同一アドレスを
もつストア命令が存在する場合に、先行するストア命令
に統合した後に、前記第１乃至第６過程（Ｂ１〜Ｂ６）
を適用して分岐命令を含まない等価な命令列に変換する
ことを特徴とするコンパイラの命令列最適化方法。 - 【請求項７】請求項２記載のコンパイラの命令列最適化
方法に於いて、前記変換過程（Ｂ）は、分岐なしの場合
のＴＨＥＮ部の命令の内、分岐した場合にも何ら副作用
を与えない命令はそのまま残した状態で、前記第１乃至
第６過程（Ｂ１〜Ｂ６）を適用して分岐命令を含まない
等価な命令列に変換することを特徴とするコンパイラの
命令列最適化方法。 - 【請求項８】請求項２記載のコンパイラの命令列最適化
方法に於いて、 前記変換過程（Ｂ）は、前記検出過程（Ａ）でＩＦ〜Ｔ
ＨＥＮ〜ＥＬＳＥ型の命令列を検出した場合、 ＩＦ部の比較命令による条件成立時のＴＨＥＮ部と、Ｉ
Ｆ部の比較命令による条件不成立時のＥＬＳＥ部との各
々に、全く同じ命令が存在し、かつ分岐命令の上方に統
合して移動してもプログラムの元の意味を変えないこと
を条件に移動を行い、 前記統合処理を行った命令列に対し前記第１乃至第６過
程（Ｂ１〜Ｂ６）を適用して分岐命令を含まない等価な
命令列に変換することを特徴とするコンパイラの命令列
最適化方法。 - 【請求項９】請求項２記載のコンパイラの命令列最適化
方法に於いて、 前記変換過程（Ｂ）は、前記検出過程（Ａ）でＩＦ〜Ｔ
ＨＥＮ〜ＥＬＳＥ型の命令列を検出した場合、 ＩＦ部の比較命令による条件成立時のＴＨＥＮ部と、Ｉ
Ｆ部の比較命令による条件不成立時のＥＬＳＥ部との各
々に、全く同じ命令が存在し、ＴＨＥＮ部およびＥＬＳ
Ｅ部が合流する位置に統合して移動しても、プログラム
の元の意味を変えないことを条件に移動を行い、 前記統合処理を行った命令列に対し前記第１乃至第６過
程（Ｂ１〜Ｂ６）を適用して分岐命令を含まない等価な
命令列に変換することを特徴とするコンパイラの命令列
最適化方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5260492A JPH07114473A (ja) | 1993-10-19 | 1993-10-19 | コンパイラの命令列最適化方法 |
| US08/253,138 US5596732A (en) | 1993-10-19 | 1994-06-02 | Method of optimizing instruction sequence of compiler |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5260492A JPH07114473A (ja) | 1993-10-19 | 1993-10-19 | コンパイラの命令列最適化方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07114473A true JPH07114473A (ja) | 1995-05-02 |
Family
ID=17348721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5260492A Withdrawn JPH07114473A (ja) | 1993-10-19 | 1993-10-19 | コンパイラの命令列最適化方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5596732A (ja) |
| JP (1) | JPH07114473A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008102740A (ja) * | 2006-10-19 | 2008-05-01 | Hitachi Ltd | 最適化処理方法、及びその言語処理系 |
| JP2015201119A (ja) * | 2014-04-10 | 2015-11-12 | 富士通株式会社 | コンパイルプログラム、コンパイル方法およびコンパイル装置 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3626784B2 (ja) | 1995-03-17 | 2005-03-09 | 富士通株式会社 | 分散メモリ型並列計算機におけるデータ更新方法およびプログラム変換装置 |
| EP0976030B1 (en) * | 1996-01-24 | 2008-07-02 | Sun Microsystems, Inc. | Instruction folding for a stack-based machine |
| EP0976034B1 (en) * | 1996-01-24 | 2005-10-19 | Sun Microsystems, Inc. | Method and apparatus for stack caching |
| US6026240A (en) * | 1996-02-29 | 2000-02-15 | Sun Microsystems, Inc. | Method and apparatus for optimizing program loops containing omega-invariant statements |
| US5721893A (en) * | 1996-05-14 | 1998-02-24 | Hewlett-Packard Company | Exploiting untagged branch prediction cache by relocating branches |
| US5770894A (en) * | 1996-07-10 | 1998-06-23 | International Business Machines Corporation | Parallel processing method having arithmetical conditions code based instructions substituted for conventional branches |
| AU3666697A (en) * | 1996-08-20 | 1998-03-06 | Idea Corporation | A method for identifying hard-to-predict branches to enhance processor performance |
| US5850553A (en) * | 1996-11-12 | 1998-12-15 | Hewlett-Packard Company | Reducing the number of executed branch instructions in a code sequence |
| US5857104A (en) * | 1996-11-26 | 1999-01-05 | Hewlett-Packard Company | Synthetic dynamic branch prediction |
| WO1999001815A1 (en) | 1997-06-09 | 1999-01-14 | Intertrust, Incorporated | Obfuscation techniques for enhancing software security |
| US5903761A (en) * | 1997-10-31 | 1999-05-11 | Preemptive Solutions, Inc. | Method of reducing the number of instructions in a program code sequence |
| US6490673B1 (en) * | 1998-11-27 | 2002-12-03 | Matsushita Electric Industrial Co., Ltd | Processor, compiling apparatus, and compile program recorded on a recording medium |
| US6308322B1 (en) | 1999-04-06 | 2001-10-23 | Hewlett-Packard Company | Method and apparatus for reduction of indirect branch instruction overhead through use of target address hints |
| US6457173B1 (en) * | 1999-08-20 | 2002-09-24 | Hewlett-Packard Company | Automatic design of VLIW instruction formats |
| US8010954B2 (en) * | 2007-02-14 | 2011-08-30 | The Mathworks, Inc. | Parallel programming interface to dynamically allocate program portions |
| US20130139164A1 (en) * | 2011-11-28 | 2013-05-30 | Sap Ag | Business Process Optimization |
| US20130138473A1 (en) * | 2011-11-28 | 2013-05-30 | Sap Ag | Business Process Optimization |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69130138T2 (de) * | 1990-06-29 | 1999-05-06 | Digital Equipment Corp., Maynard, Mass. | Sprungvorhersageeinheit für hochleistungsfähigen Prozessor |
| US5287467A (en) * | 1991-04-18 | 1994-02-15 | International Business Machines Corporation | Pipeline for removing and concurrently executing two or more branch instructions in synchronization with other instructions executing in the execution unit |
-
1993
- 1993-10-19 JP JP5260492A patent/JPH07114473A/ja not_active Withdrawn
-
1994
- 1994-06-02 US US08/253,138 patent/US5596732A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008102740A (ja) * | 2006-10-19 | 2008-05-01 | Hitachi Ltd | 最適化処理方法、及びその言語処理系 |
| JP2015201119A (ja) * | 2014-04-10 | 2015-11-12 | 富士通株式会社 | コンパイルプログラム、コンパイル方法およびコンパイル装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5596732A (en) | 1997-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07114473A (ja) | コンパイラの命令列最適化方法 | |
| US8024718B2 (en) | System and method for optimizing source code | |
| US6113650A (en) | Compiler for optimization in generating instruction sequence and compiling method | |
| US7493610B1 (en) | Versioning optimization for dynamically-typed languages | |
| KR100638501B1 (ko) | 다중 명령 컴퓨터 프로그램을 구성하는 방법 | |
| Schlansker et al. | Critical path reduction for scalar programs | |
| US20100153937A1 (en) | System and method for parallel execution of a program | |
| Börger et al. | A practical method for rigorously controllable hardware design | |
| JP2015201119A (ja) | コンパイルプログラム、コンパイル方法およびコンパイル装置 | |
| CN103559069B (zh) | 一种基于代数***的跨文件过程间优化方法 | |
| Schlansker et al. | Height reduction of control recurrences for ILP processors | |
| Barash et al. | Generalized LR parsing algorithm for grammars with one-sided contexts | |
| Kalvala et al. | Program transformations using temporal logic side conditions | |
| Lukoschus et al. | Removing cycles in Esterel programs | |
| August | Hyperblock performance optimizations for ILP processors | |
| Sun et al. | Refactoring loops with nested ifs for simd extensions without masked instructions | |
| JPH04293150A (ja) | コンパイル方法 | |
| JP6790646B2 (ja) | コンパイル装置、コンパイル方法、および、コンパイルプログラム | |
| Křoustek et al. | Exploitation of scattered context grammars to model VLIW instruction constraints | |
| Zhu et al. | A vectorization method of export branch for SIMD extension | |
| Sun et al. | Vectorizing programs with IF-statements for processors with SIMD extensions | |
| Schlansker et al. | Parallelization of control recurrences for ILP processors | |
| JP3598090B2 (ja) | コンパイラ装置及びコンパイル方法 | |
| Santiago et al. | Stack-tagged dataflow | |
| JPH04307624A (ja) | ループ最適化方法及び装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001226 |