JPH07111796A - Driving circuit - Google Patents
Driving circuitInfo
- Publication number
- JPH07111796A JPH07111796A JP5254429A JP25442993A JPH07111796A JP H07111796 A JPH07111796 A JP H07111796A JP 5254429 A JP5254429 A JP 5254429A JP 25442993 A JP25442993 A JP 25442993A JP H07111796 A JPH07111796 A JP H07111796A
- Authority
- JP
- Japan
- Prior art keywords
- pulse width
- drive circuit
- load
- value
- modulation data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
- Electrical Control Of Air Or Fuel Supplied To Internal-Combustion Engine (AREA)
- Control Of Direct Current Motors (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、パルス幅変調された
パルス信号に基づきパワートランジスタ等のスイッチ素
子をオン／オフせしめてモータやソレノイド、更にはヒ
ータ等の負荷を駆動する駆動回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a drive circuit for turning on / off a switch element such as a power transistor based on a pulse signal whose pulse width is modulated to drive a load such as a motor, a solenoid and a heater.
【０００２】[0002]
【従来の技術】周知のように、この種の駆動回路は通
常、アナログ若しくはディジタル信号として印加される
制御信号の制御量に対応してパルス幅が変調されるパル
ス信号を一旦形成し、該形成したパルス幅変調信号を適
宜のドライブ回路等を通じて所要のレベルに増幅するな
どした後、これをパワートランジスタ等からなるスイッ
チ素子のゲート電極に印加して同スイッチ素子をオン／
オフせしめる。該スイッチ素子が例えばＮチャンネルの
パワーＦＥＴからなるとする場合、同スイッチ素子は通
常、そのドレイン電極が上記モータやソレノイド、ヒー
タ等の負荷を介して電源に接続されるとともに、そのソ
ース電極が接地される構成となっており、該スイッチ素
子がこうしてゲート電極に印加されるパルス幅変調信号
に基づきオン／オフされることで、それら変調されたパ
ルス幅に対応した量の電流が上記負荷に流れ、これが駆
動されるようになる。2. Description of the Related Art As is well known, a drive circuit of this type normally forms a pulse signal whose pulse width is modulated in accordance with the control amount of a control signal applied as an analog or digital signal, and then forms the pulse signal. After amplifying the pulse width modulated signal to a required level through an appropriate drive circuit etc., it is applied to the gate electrode of the switch element composed of a power transistor etc. to turn on / off the switch element.
Turn it off. When the switch element is composed of, for example, an N-channel power FET, the drain electrode of the switch element is normally connected to a power source through a load such as the motor, solenoid, or heater, and its source electrode is grounded. When the switch element is turned on / off based on the pulse width modulation signal applied to the gate electrode in this way, an amount of current corresponding to the modulated pulse width flows to the load, This will be driven.
【０００３】図６は、上記印加される制御信号がアナロ
グ信号（アナログ制御電圧）であるとする場合、これに
基づき形成されるパルス幅変調信号が上記負荷を駆動せ
しめる態様を模式的に示したものである。すなわち同図
６に示されるように、該駆動回路では、アナログ制御電
圧が、図６（ａ）の時刻ｔ１から時刻ｔ２までの時間Ｔ
１として示される如く大きな電圧値（制御量）に設定さ
れている場合には、これに基づき形成されるパルス信号
もそのパルス幅が比較的大きめに変調され、同アナログ
制御電圧が、図６（ａ）の時刻ｔ２から時刻ｔ３までの
時間Ｔ２として示される如く小さな電圧値（制御量）に
設定されている場合には、これに基づき形成されるパル
ス信号もそのパルス幅が比較的小さめに変調される。こ
のため、駆動電流として上記負荷に流れる電流は、同図
６（ｂ）に示されるように、それらパルス信号のパルス
幅（変調量）にそれぞれ対応した値となり、それら電流
値をもって、同負荷を駆動するようになる。FIG. 6 schematically shows a mode in which, when the applied control signal is an analog signal (analog control voltage), a pulse width modulation signal formed based on the applied control signal drives the load. It is a thing. That is, as shown in FIG. 6, in the drive circuit, the analog control voltage changes from time t1 to time t2 in FIG.
When a large voltage value (control amount) is set as indicated by 1, the pulse width of the pulse signal formed on the basis of this is also relatively large, and the analog control voltage of FIG. When a small voltage value (control amount) is set as shown as time T2 from time t2 to time t3 in a), the pulse width of the pulse signal formed based on this is also relatively small. To be done. Therefore, as shown in FIG. 6 (b), the current flowing through the load as the drive current has a value corresponding to the pulse width (modulation amount) of the pulse signals, and the current value is applied to the load. It comes to drive.
【０００４】[0004]
【発明が解決しようとする課題】このように、上記従来
の駆動回路にあっては、負荷の駆動量を制御するのに、
同負荷の両端電圧を直接操作することをせずに、その駆
動量（制御量）に応じてパルス幅変調した信号に基づい
てこれを駆動するようにしていることから、不要な発熱
等を生じることなく、安定して、それら負荷の駆動を制
御することができるようになる。As described above, in the above-mentioned conventional drive circuit, in order to control the drive amount of the load,
Since the voltage across the load is not directly manipulated but is driven based on the pulse width modulated signal according to the drive amount (control amount), unnecessary heat generation occurs. It becomes possible to control the drive of those loads in a stable manner.
【０００５】しかし、同従来の駆動回路では上述のよう
に、それらパルス幅変調したパルス信号によって、上記
パワートランジスタ等からなるスイッチ素子が高速にオ
ン／オフされる構成となっていることから、それに基づ
き負荷に流れる駆動電流には高次の周波数成分が含まれ
るようになる。そしてこれは、ラジオ周波数帯域へのノ
イズとなる。However, in the conventional drive circuit, as described above, the switching element composed of the power transistor or the like is turned on / off at high speed by the pulse signals whose pulse widths are modulated. As a result, the drive current flowing through the load contains high-order frequency components. And this becomes noise to the radio frequency band.
【０００６】なお、例えば特開昭６１−６５０４８号公
報に記載の方法にみられるように、ソレノイド駆動パル
スのデューティを変化させてソレノイドに流れる電流の
平均値を制御するソレノイド駆動方法において、該駆動
パルスを周波数変調してその繰り返し周波数を常に変化
させる、すなわちこの周波数の変化によってノイズのス
ペクトルを拡散させる、などによってこうしたノイズの
発生を抑制する方法も講じられてはいるが、この方法を
上述したパルス幅変調方式によって負荷を駆動する駆動
回路に適用した場合には、パルス幅の他に駆動信号の周
波数をも併せて変化させる必要があり、その回路構成が
極度に複雑なものとなる。In the solenoid driving method for controlling the average value of the current flowing in the solenoid by changing the duty of the solenoid driving pulse, as in the method disclosed in Japanese Patent Laid-Open No. 61-65048, for example, the driving is performed. There is also a method of suppressing the generation of such noise by frequency-modulating the pulse and constantly changing the repetition frequency, that is, by spreading the spectrum of the noise by the change of this frequency, but this method has been described above. When applied to a drive circuit that drives a load by the pulse width modulation method, it is necessary to change not only the pulse width but also the frequency of the drive signal, which makes the circuit configuration extremely complicated.
【０００７】この発明は、こうした実情に鑑みてなされ
たものであり、パルス幅変調方式によって負荷を駆動す
るにあたり、簡単な回路構成をもって、上述したラジオ
周波数帯域へのノイズの発生を好適に抑制することので
きる駆動回路を提供することを目的とする。The present invention has been made in view of the above circumstances, and when driving a load by a pulse width modulation method, it is possible to suitably suppress the generation of noise in the above-mentioned radio frequency band with a simple circuit configuration. It is an object of the present invention to provide a drive circuit capable of performing the above.
【０００８】[0008]
【課題を解決するための手段】こうした目的を達成する
ため、この発明では、駆動対象とする負荷の制御量に対
応してパルス幅変調されたパルス信号を形成し、該形成
したパルス信号に基づきスイッチ素子をオン／オフせし
めて前記負荷を駆動する駆動回路において、前記形成す
るパルス信号のパルス幅を前記負荷の制御量に対応して
正弦波変調する変調手段を具え、該正弦波変調したパル
ス幅のパルス信号にて前記スイッチ素子をオン／オフせ
しめるようにする。To achieve these objects, the present invention forms a pulse width-modulated pulse signal corresponding to the control amount of a load to be driven, and based on the formed pulse signal. In a drive circuit for driving the load by turning on / off a switch element, the drive circuit is provided with a modulating means for performing a sine wave modulation on a pulse width of the pulse signal to be formed in accordance with a control amount of the load. The switching element is turned on / off by a pulse signal having a width.
【０００９】[0009]
【作用】このように、スイッチ素子に印加してこれをオ
ン／オフせしめるパルス信号のパルス幅を負荷の制御量
に対応して正弦波変調するようにすれば、その駆動周波
数自体は一定であっても、同スイッチ素子の上記正弦波
変調されたパルス幅に対応した各異なる時間幅でのスイ
ッチングによって、前記高次の周波数成分は好適に拡散
されるようになり、ひいてはラジオ周波数帯域へのノイ
ズの発生も良好に抑制されるようになる。In this way, if the pulse width of the pulse signal that is applied to the switch element to turn it on / off is sinusoidally modulated in accordance with the load control amount, the drive frequency itself is constant. Even by the switching of the same switching element in different time widths corresponding to the sine-wave modulated pulse width, the higher-order frequency components are appropriately diffused, which in turn causes noise to the radio frequency band. The occurrence of is also suppressed well.
【００１０】しかもこの場合、上記変調手段としては例
えば、上記各制御量に対応して正弦波変調されたパルス
幅データが予め格納されたメモリを具え、制御信号を通
じてその都度指令される制御量に応じて、その該当する
パルス幅データを読み出す、等の簡単な回路でよく、該
駆動回路全体としての回路構成も非常に簡素なものとな
る。Further, in this case, the modulating means includes, for example, a memory in which pulse width data sinusoidally modulated corresponding to each of the control amounts is stored in advance, and the control amount is commanded each time through the control signal. Accordingly, a simple circuit such as reading the corresponding pulse width data may be used, and the circuit configuration of the entire drive circuit becomes very simple.
【００１１】なお、上記変調手段としてはまた、前記形
成するパルス信号のパルス幅を前記負荷の制御量に対応
して不規則変調するものであってもよく、該不規則変調
したパルス幅のパルス信号にて前記スイッチ素子をオン
／オフせしめるようにしても、上記に準じたかたちで駆
動信号中の高次周波数成分を拡散することができ、ひい
てはラジオ周波数帯域へのノイズの発生を抑制すること
ができる。The modulating means may also be one which irregularly modulates the pulse width of the pulse signal to be formed corresponding to the control amount of the load, and the pulse having the irregularly modulated pulse width. Even if the switching element is turned on / off by a signal, the high-order frequency components in the drive signal can be diffused in the same manner as described above, and consequently the generation of noise in the radio frequency band can be suppressed. You can
【００１２】[0012]
【実施例】図１に、この発明にかかる駆動回路の一実施
例を示す。この実施例の駆動回路は、その駆動対象とす
る負荷として、例えば空調装置の送風機に用いられるブ
ロワモータ等を想定している。FIG. 1 shows an embodiment of a drive circuit according to the present invention. The drive circuit of this embodiment assumes that the load to be driven is, for example, a blower motor used in a blower of an air conditioner.
【００１３】すなわちこの実施例の駆動回路であるモー
タ駆動回路１は、その入力端としてアナログ制御電圧Ｖ
ｍが入力される制御電圧入力端子２を具えるとともに、
その出力端には、駆動対象とするモータ３が図示の如く
接続されている。That is, the motor drive circuit 1 which is the drive circuit of this embodiment has an analog control voltage V as its input terminal.
In addition to having a control voltage input terminal 2 to which m is input,
A motor 3 to be driven is connected to the output end as shown in the figure.
【００１４】また、このモータ駆動回路１は、同図１に
示されるように、上記アナログ制御電圧Ｖｍをディジタ
ル値Ｄｍに変換するＡ／Ｄ変換器１１、この変換された
ディジタル値Ｄｍに対応したパルス幅変調データＤｄを
演算出力する演算回路１２、この演算出力されるパルス
幅変調データＤｄを所要とされる信号レベルに増幅する
ドライブ回路１３、そしてこの増幅されたパルス幅変調
データＤｄ’によってオン／オフされて上記モータ３を
駆動するパワートランジスタ１４をそれぞれ具えて構成
されている。パワートランジスタ１４がこの印加される
パルス幅変調データＤｄ’に基づきオン／オフされるこ
とで、それら変調されたパルス幅に対応した量の電流Ｄ
ｉがモータ３に流れ、これが回転駆動されるようにな
る。Further, as shown in FIG. 1, the motor drive circuit 1 corresponds to an A / D converter 11 for converting the analog control voltage Vm into a digital value Dm, and the converted digital value Dm. The arithmetic circuit 12 for arithmetically outputting the pulse width modulation data Dd, the drive circuit 13 for amplifying the arithmetically output pulse width modulation data Dd to a required signal level, and the amplified pulse width modulation data Dd 'are turned on. Each of the power transistors 14 is turned off to drive the motor 3. The power transistor 14 is turned on / off based on the applied pulse width modulation data Dd ′, so that the amount of the current D corresponding to the modulated pulse width D
i flows to the motor 3 and is rotated.
【００１５】なおここでは、パワートランジスタ１４と
してＮチャンネルのパワーＦＥＴを想定しており、該ト
ランジスタ１４は、そのドレイン電極が上記モータ３を
介して駆動電源に接続されるとともに、ソース電極が接
地され、ゲート電極に、上記パルス幅変調データＤｄが
印加される構成になっているとする。また、モータ３の
端子間には、フライバックダイオード１５が図示の如く
接続されている。Here, it is assumed that the power transistor 14 is an N-channel power FET. The drain electrode of the transistor 14 is connected to the driving power source through the motor 3 and the source electrode is grounded. It is assumed that the pulse width modulation data Dd is applied to the gate electrode. A flyback diode 15 is connected between the terminals of the motor 3 as shown.
【００１６】さて、この実施例の駆動回路では、上記制
御電圧のディジタル値Ｄｍに基づいてパワートランジス
タ１４をオン／オフせしめるためのパルス幅変調データ
Ｄｄを生成するにあたり、演算回路１２を通じて、その
パルス幅が正弦波変調されたデータとしてこれを生成す
る。Now, in the drive circuit of this embodiment, when the pulse width modulation data Dd for turning on / off the power transistor 14 is generated based on the digital value Dm of the control voltage, the pulse is modulated through the arithmetic circuit 12. It is generated as data whose width is sinusoidally modulated.
【００１７】ここで、演算回路１２は、これも同図１に
併せ示されるように、上記制御電圧のディジタル値Ｄｍ
が入力される入力ポート１２１、同ディジタル値Ｄｍに
基づき生成されたパルス幅変調データを上記ドライブ回
路１３に対して出力するための出力ポート１２２、該演
算回路１２内の各部に対して動作クロックを供給するク
ロック発生器１２３、同演算回路１２としての演算処理
を統括的に制御、処理するＣＰＵ（中央演算処理装置）
１２４、パルス幅が正弦波変調されている複数のパルス
幅変調データが上記入力されるディジタル値Ｄｍの各値
にそれぞれ対応したかたちで予め格納されている波形メ
モリ１２５、該波形メモリ１２５に格納されている各パ
ルス幅変調データの先頭アドレスが一時登録されるＩＸ
レジスタ１２６、上記ＣＰＵ１２４による処理データが
一時格納されるデータメモリ１２７、そして同ＣＰＵ１
２４が実行すべき演算処理手続が予め登録されているプ
ログラムメモリ１２８を具えるマイクロコンピュータと
して実現されている。この演算回路１２が実行する処
理、すなわちプログラムメモリ１２８に登録されている
演算処理手続に基づきＣＰＵ１２４が実行する処理につ
いて、図２及び図３を併せ参照して、以下に説明する。Here, the arithmetic circuit 12, as also shown in FIG. 1, also has a digital value Dm of the control voltage.
Input port 121, an output port 122 for outputting the pulse width modulation data generated based on the digital value Dm to the drive circuit 13, and an operation clock for each unit in the arithmetic circuit 12. A CPU (central processing unit) that controls and processes the supplied clock generator 123 and the operation processing of the operation circuit 12 as a whole.
124, a waveform memory 125 in which a plurality of pulse width modulation data in which the pulse width is sinusoidally modulated is stored in advance in a manner corresponding to each value of the input digital value Dm, and stored in the waveform memory 125. IX where the start address of each pulse width modulation data is temporarily registered
The register 126, the data memory 127 in which the processing data by the CPU 124 is temporarily stored, and the CPU 1
The arithmetic processing procedure to be executed by 24 is realized as a microcomputer including a program memory 128 in which the arithmetic processing procedure is registered in advance. The processing executed by the arithmetic circuit 12, that is, the processing executed by the CPU 124 based on the arithmetic processing procedure registered in the program memory 128 will be described below with reference to FIGS.
【００１８】演算回路１２（ＣＰＵ１２４）は、当該駆
動回路１への電源の投入に伴って上記ＩＸレジスタ１２
６やデータメモリ１２７の内容をクリアする等のイニシ
ャライズを行った後（図２ステップ１０１）、上記制御
電圧入力端子２に印加されているアナログ制御電圧Ｖｍ
のディジタル変換値Ｄｍを上記ＩＸレジスタ１２６にセ
ットする（図２ステップ１０２）。The arithmetic circuit 12 (CPU 124) causes the IX register 12 to operate when the drive circuit 1 is powered on.
6 and the contents of the data memory 127 are initialized (step 101 in FIG. 2), and then the analog control voltage Vm applied to the control voltage input terminal 2 is applied.
The digital conversion value Dm of the above is set in the IX register 126 (step 102 in FIG. 2).
【００１９】こうしてＩＸレジスタ１２６へそのときの
制御量に対応したディジタル値Ｄｍをセットした演算回
路１２は次に、該ＩＸレジスタ１２６にセットした値を
先頭アドレスとして、上記波形メモリ１２５から ＯＵＴ←ＭＥＭ（ＩＸ＋ｎ） ただし、ＭＥＭは、波形メモリ１２５の（ＩＸ＋ｎ）番
地に格納されているパルス幅変調データ としてパルス幅変調データの読み出しを開始する（図２
ステップ１０３）とともに、 ｎ←ｎ＋１ としてカウント値ｎのインクリメントを開始する（図２
ステップ１０４）。ここで、カウント値ｎは初期値
「０」に設定されているカウンタ計数値であり、このイ
ンクリメントされたカウント値ｎの保持は、上記データ
メモリ１２７を通じて行われるものとする。The arithmetic circuit 12 which has set the digital value Dm corresponding to the control amount at that time in the IX register 126 in this way, then outputs OUT ←← MEM from the waveform memory 125 using the value set in the IX register 126 as the start address. (IX + n) However, the MEM starts reading the pulse width modulation data as the pulse width modulation data stored in the address (IX + n) of the waveform memory 125 (FIG. 2).
At the same time with step 103, the increment of the count value n is started as n ← n + 1 (see FIG. 2).
Step 104). Here, the count value n is a counter count value set to the initial value “0”, and the incremented count value n is held through the data memory 127.
【００２０】こうしたパルス幅変調データの読み出し、
及びカウント値ｎのインクリメントは、同カウント値ｎ
がその最大値ｎmax に達するまで繰り返し実行され（図
２ステップ１０５→１０３→１０４→１０５）、カウン
ト値ｎがその最大値ｎmax を超えたとき、演算回路１２
は、同カウント値ｎを「０」に初期化して（図２ステッ
プ１０６）、上記ＩＸレジスタ１２６へセットする内容
（パルス幅変調データ読み出しのための先頭アドレス）
を、更にそのとき印加されているアナログ制御電圧Ｖｍ
の制御量に対応したディジタル値Ｄｍによって更新する
（図２ステップ１０２）。そして同演算回路１２は、こ
の更新したＩＸレジスタ１２６のセット内容（先頭アド
レス）に基づいて、上述同様のパルス幅変調データ読み
出し処理、並びにカウント値ｎのインクリメント処理を
繰り返す。Reading of such pulse width modulation data,
And count value n is incremented by the same count value n
Is repeatedly executed until it reaches the maximum value nmax (steps 105 → 103 → 104 → 105 in FIG. 2), and when the count value n exceeds the maximum value nmax, the arithmetic circuit 12
Initializes the count value n to "0" (step 106 in FIG. 2) and sets it in the IX register 126 (start address for reading pulse width modulation data).
And the analog control voltage Vm applied at that time
It is updated by the digital value Dm corresponding to the control amount of (step 102 in FIG. 2). Then, the arithmetic operation circuit 12 repeats the same pulse width modulation data read processing and the increment processing of the count value n based on the updated set contents (start address) of the IX register 126.
【００２１】なお、上記カウント値ｎの最大値ｎmax と
は、波形メモリ１２５に格納されている各パルス幅変調
データのデータ長を示す値として同波形メモリ１２５に
予め登録されている値であり、それらパルス幅変調デー
タの先頭アドレス値をＩＸ、若しくはＩＸ’とすると
き、同カウント値ｎの最大値ｎmax は例えば、それぞれ
図３（ａ）或いは（ｂ）に示される態様で設定されてい
る。The maximum value nmax of the count value n is a value registered in advance in the waveform memory 125 as a value indicating the data length of each pulse width modulation data stored in the waveform memory 125, When the head address value of the pulse width modulation data is IX or IX ′, the maximum value nmax of the count value n is set, for example, in the mode shown in FIG. 3A or 3B, respectively.
【００２２】また、この図３（ａ）及び（ｂ）は、上記
波形メモリ１２５に格納されているパルス幅変調データ
についてその一例を示したものであり、これらパルス幅
変調データは同図３に示されるように、その先頭アドレ
ス（ＩＸ、ＩＸ’）に応じて正弦波変調態様（デューテ
ィ値）が異なっているとはいえ、その周期Ｔは何れも一
定となっている。そして、上記カウント値ｎがインクリ
メントされる毎に、その１周期分ずつのパルス幅データ
が、同波形メモリ１２５から順次読み出されるようにな
る。このため、演算回路１２から出力される駆動信号の
周波数も一定となる。3 (a) and 3 (b) show an example of the pulse width modulation data stored in the waveform memory 125. These pulse width modulation data are shown in FIG. As shown, although the sine wave modulation mode (duty value) differs depending on the head address (IX, IX ′), the cycle T is constant. Then, each time the count value n is incremented, the pulse width data for each one cycle is sequentially read from the waveform memory 125. Therefore, the frequency of the drive signal output from the arithmetic circuit 12 also becomes constant.
【００２３】また因みに、図３（ａ）に示されるパルス
幅変調データに比べ、全体として大きなパルス幅に設定
されている図３（ｂ）のパルス幅変調データは、図３
（ａ）に示されるパルス幅変調データよりも大きな制御
量に対応して、すなわち、より大きなアナログ制御電圧
Ｖｍ（ひいてはそのディジタル変換値Ｄｍ）に対応して
設定されている変調データであることを意味する。Incidentally, in comparison with the pulse width modulation data shown in FIG. 3A, the pulse width modulation data of FIG.
The modulation data is set to correspond to a control amount larger than the pulse width modulation data shown in (a), that is, to correspond to a larger analog control voltage Vm (and its digital conversion value Dm). means.
【００２４】図４は、こうした実施例の駆動回路につい
て、その回路全体としての動作例をタイミングチャート
として示したものであり、次に、同図４を併せ参照し
て、該実施例の駆動回路の動作を更に詳述する。FIG. 4 is a timing chart showing an operation example of the drive circuit of the embodiment as a whole. Next, referring to FIG. 4 together, the drive circuit of the embodiment is shown. The operation of is further detailed.
【００２５】すなわちいま、図４（ａ）に示されるよう
に、時刻ｔ１にて例えば電圧値４Ｖに立ち上がり、時間
Ｔ１に亘ってこの電圧値を維持した後、時刻ｔ２にて例
えば電圧値２Ｖとなり、その後、時間Ｔ２に亘って同電
圧値を維持して、時刻ｔ３に電圧値０Ｖに立ち下がるア
ナログ制御電圧Ｖｍが前記制御電圧入力端子２に印加さ
れたとすると、該アナログ制御電圧Ｖｍは、前記Ａ／Ｄ
変換器１１を通じて、例えば同図４（ｂ）に示される態
様で、ディジタル値Ｄｍに変換される。因みにここで
は、アナログ制御電圧Ｖｍの上記各電圧値４Ｖ、２Ｖ、
或いは０Ｖにそれぞれ対応して、制御量「４」、
「２」、或いは「０」といった値のディジタル値に変換
され、該変換された値「４」、「２」、或いは「０」が
ディジタル値Ｄｍとして演算回路１２に与えられるもの
とする。That is, as shown in FIG. 4 (a), at time t1, for example, the voltage value rises to 4V, and this voltage value is maintained over time T1, and then at time t2, for example, the voltage value becomes 2V. After that, if the analog control voltage Vm that maintains the same voltage value for a time T2 and falls to a voltage value of 0 V at time t3 is applied to the control voltage input terminal 2, the analog control voltage Vm is A / D
Through the converter 11, it is converted into the digital value Dm in the mode shown in FIG. 4B, for example. Incidentally, here, the respective voltage values 4V, 2V of the analog control voltage Vm,
Alternatively, the control amount "4", which corresponds to 0V,
It is assumed that the value is converted into a digital value such as "2" or "0", and the converted value "4", "2", or "0" is given to the arithmetic circuit 12 as the digital value Dm.
【００２６】演算回路１２では、こうしてディジタル値
Ｄｍが与えられると、まず時間Ｔ１に対応した値「４」
を前記ＩＸレジスタ１２６にセットして、図２に示した
手順のもとに、上述したパルス幅変調データの読み出し
処理、並びにカウント値ｎのインクリメント処理を繰り
返し、同制御量「４」に対応した図４（ｃ）の前半に示
される態様にて、パルス幅変調データＤｄを出力する。In the arithmetic circuit 12, when the digital value Dm is given in this way, first the value "4" corresponding to the time T1 is given.
Is set in the IX register 126, and the above-described pulse width modulation data read processing and count value n increment processing are repeated based on the procedure shown in FIG. 2 to correspond to the same control amount “4”. The pulse width modulation data Dd is output in the mode shown in the first half of FIG.
【００２７】こうしてパルス幅変調データＤｄについて
の１つのデータ（最大値ｎmax までのデータ）を出力し
た後、時刻ｔ２に未だ達していなければ、前記ＩＸレジ
スタ１２６には、その更新値として再度値「４」がセッ
トされ、同処理が繰り返される。しかし、その時点で時
刻ｔ２に達している場合には、演算回路１２は、この更
新値として時間Ｔ２に対応した値「２」をＩＸレジスタ
１２６にセットして同パルス幅変調データの読み出し処
理、並びにカウント値ｎのインクリメント処理を繰り返
し、同制御量「２」に対応した図４（ｃ）の後半に示さ
れる態様にて、パルス幅変調データＤｄを出力するよう
になる。After outputting one data (data up to the maximum value nmax) of the pulse width modulation data Dd in this way, if the time t2 has not yet been reached, the IX register 126 is again updated with a value "". 4 ”is set and the same process is repeated. However, if the time t2 has been reached at that time, the arithmetic circuit 12 sets the value “2” corresponding to the time T2 as the update value in the IX register 126, and the reading processing of the pulse width modulation data, Then, the increment processing of the count value n is repeated, and the pulse width modulation data Dd is output in the mode shown in the latter half of FIG. 4C corresponding to the control amount “2”.
【００２８】そして、時刻ｔ３以後、上記ディジタル値
Ｄｍが「０」となったところで、同演算回路１２はＩＸ
レジスタ１２６に値「０」を新たにセットする。この
「０」といった値は、前記波形メモリ１２５において、
そのアドレスが定義されていないか、若しくは図３に例
示したパルス幅変調データとして、その先頭から最大値
ｎmax までの全てが「０」に設定されたデータが格納さ
れている領域であり、該ＩＸレジスタ１２６に値「０」
がセットされている間は、同演算回路１２から、パルス
幅変調データＤｄとして意味のあるデータは何等出力さ
れない（図４（ｃ）時刻ｔ３以降参照）。Then, after the time t3, when the digital value Dm becomes "0", the arithmetic operation circuit 12 operates as IX.
The value “0” is newly set in the register 126. The value such as “0” is stored in the waveform memory 125.
The address is not defined, or the pulse width modulation data illustrated in FIG. 3 is an area in which all the data from the beginning to the maximum value nmax is stored as “0”, and the IX Value "0" in register 126
While is set, no significant data is output as the pulse width modulation data Dd from the arithmetic operation circuit 12 (see time t3 onward in FIG. 4C).
【００２９】前記ドライブ回路１３は、この図４（ｃ）
に示される態様で演算回路１２から出力されるパルス幅
変調データＤｄを所要に増幅し、該増幅した変調データ
Ｄｄ’をパワートランジスタ１４に印加してこれをオン
／オフせしめるものであり、その結果、負荷であるモー
タ３には、同図４（ｄ）に示される態様にて、その駆動
電流Ｄｉが流れるようになる。The drive circuit 13 is shown in FIG.
The pulse width modulation data Dd output from the arithmetic circuit 12 is amplified in a desired manner in the manner shown in FIG. 1 and the amplified modulation data Dd ′ is applied to the power transistor 14 to turn it on / off. In the mode shown in FIG. 4D, the driving current Di flows through the motor 3, which is the load.
【００３０】このように、該実施例の駆動回路によれ
ば、その駆動信号の周波数自体は一定であっても、パワ
ートランジスタ１４の上記正弦波変調されたパルス幅に
対応した各異なる時間幅でのスイッチングにより、前述
した高次の周波数成分は好適に拡散されるようになる。
そしてひいては、ラジオ周波数帯域へのノイズの発生も
良好に抑制されるようになる。因みに、同実施例の駆動
回路についての試作例によれば、従来の通常のパルス幅
変調方式を採用した駆動回路に比べて、約５〜７ｄＢ程
度のノイズ抑制効果が確認されている。As described above, according to the drive circuit of the embodiment, even though the frequency itself of the drive signal is constant, the drive circuit has different time widths corresponding to the sine-wave modulated pulse width of the power transistor 14. The above-mentioned high-order frequency components are appropriately spread by the switching.
As a result, the generation of noise in the radio frequency band can be suppressed well. Incidentally, according to the prototype of the drive circuit of the embodiment, the noise suppression effect of about 5 to 7 dB is confirmed as compared with the drive circuit using the conventional normal pulse width modulation method.
【００３１】また、同実施例の駆動回路によれば、図４
（ｄ）に示されるように、駆動電流Ｄｉの変化も、上記
正弦波変調されたパルス幅の変化に対応して極めて滑ら
かであることから、負荷であるモータ３の回転むらや回
転時の異音発生といった不都合も併せて解消されるよう
になる。Further, according to the drive circuit of the same embodiment, as shown in FIG.
As shown in (d), the change in the drive current Di is also extremely smooth in response to the change in the pulse width subjected to the sine wave modulation. Inconveniences such as sound generation will also be eliminated.
【００３２】ところで、上記実施例の駆動回路において
は、パルス幅変調手段としての演算回路１２が、その形
成出力するパルス信号のパルス幅を、負荷であるモータ
３の制御量に対応して正弦波変調するものとしたが、他
にこれは、同形成出力するパルス信号のパルス幅を、同
負荷の制御量に対応して不規則変調するものであっても
よい。該不規則変調したパルス幅のパルス信号にて、ス
イッチ素子であるパワートランジスタをオン／オフせし
めるようにしても、上記に準じたかたちで駆動信号中の
高次周波数成分を拡散することができ、ひいてはラジオ
周波数帯域へのノイズの発生を抑制することができる。By the way, in the drive circuit of the above-described embodiment, the arithmetic circuit 12 as the pulse width modulation means changes the pulse width of the pulse signal formed and output by the sine wave corresponding to the control amount of the motor 3 as the load. In this case, the pulse width of the pulse signal to be formed and output may be irregularly modulated according to the control amount of the same load. Even if the power transistor, which is a switch element, is turned on / off by the pulse signal having the irregularly modulated pulse width, the higher-order frequency components in the drive signal can be diffused in the same manner as described above. As a result, it is possible to suppress the generation of noise in the radio frequency band.
【００３３】図５は、この発明にかかる駆動回路の他の
実施例として、演算回路（図１に示した演算回路１２に
相当）が、負荷の制御量に対応してこうした不規則変調
されたパルス幅を有するパルス幅変調データＤｄを出力
するとした場合の動作例を先の図４との対比のもとに示
したものである。FIG. 5 shows, as another embodiment of the drive circuit according to the present invention, an arithmetic circuit (corresponding to the arithmetic circuit 12 shown in FIG. 1) is irregularly modulated in accordance with the load control amount. An operation example in the case of outputting the pulse width modulation data Dd having a pulse width is shown in comparison with FIG. 4 described above.
【００３４】すなわちこの場合、図５（ａ）に示される
アナログ制御電圧Ｖｍ、或いは図５（ｂ）に示されるデ
ィジタル値Ｄｍに対応して、例えば図５（ｃ）に示され
るような態様で不規則変調されているパルス幅変調デー
タＤｄが出力され、また、同データＤｄに基づくパワー
トランジスタのスイッチングを通じて、図５（ｄ）に示
されるような駆動電流Ｄｉが負荷に対して流れるように
なるが、パワートランジスタがこの不規則変調されたパ
ルス幅に対応した各異なる時間幅にてスイッチングされ
る条件はこの場合も同様であり、これによっても、前述
した高次の周波数成分は好適に拡散されるようになる。That is, in this case, for example, in a mode as shown in FIG. 5C, corresponding to the analog control voltage Vm shown in FIG. 5A or the digital value Dm shown in FIG. 5B. The irregularly modulated pulse width modulation data Dd is output, and the driving current Di as shown in FIG. 5D flows through the load through the switching of the power transistor based on the data Dd. However, the conditions under which the power transistor is switched at different time widths corresponding to the irregularly modulated pulse width are the same in this case as well, and the high-order frequency components described above are also diffused appropriately. Become so.
【００３５】なお、このような演算回路（変調手段）の
実現手法は任意であり、例えば、 ・前記波形メモリ１２５に相当する波形メモリを用意
し、これに図５（ｃ）に示される如き不規則変調されて
いるパルス幅変調データを予め格納しておく。 ・負荷の制御量に対応してベースとなるパルス幅のみを
予め設定しておき、そのパルス幅を例えば乱数発生器な
どから発生される乱数に応じて加減する。 等々、種々の態様での実現が可能である。A method of realizing such an arithmetic circuit (modulating means) is arbitrary. For example, a waveform memory corresponding to the waveform memory 125 is prepared, and a waveform memory as shown in FIG. The pulse width modulation data that is regularly modulated is stored in advance. Only the base pulse width is set in advance corresponding to the control amount of the load, and the pulse width is adjusted according to the random number generated from, for example, a random number generator. Etc., and so on.
【００３６】また、先の実施例の如く、負荷の制御量に
応じてパルス幅を正弦波変調する場合であれ、これを実
現するための演算回路（変調手段）の構成は任意であ
り、他に例えば、 ・負荷の制御量に対応してベースとなるパルス幅のみを
予め設定しておき、そのパルス幅を例えば正弦波発振器
などから発生される正弦波信号のレベルに応じて加減す
る。 ・同正弦波発振器などから負荷の制御量に対応して異な
るレベルの正弦波信号が出力されるようにしておき、そ
れら出力される正弦波信号に応じてパルス幅変調を行
う。 等々、これも種々の態様での実現が可能である。In the case where the pulse width is sinusoidally modulated according to the control amount of the load as in the previous embodiment, the configuration of the arithmetic circuit (modulating means) for realizing this is arbitrary, and others. For example, only the base pulse width is set in advance corresponding to the load control amount, and the pulse width is adjusted according to the level of the sine wave signal generated from, for example, a sine wave oscillator. -Sine wave signals of different levels are output from the same sine wave oscillator according to the control amount of the load, and pulse width modulation is performed according to the output sine wave signals. And so on, this can also be implemented in various ways.
【００３７】また、特に波形メモリを用いる場合、ディ
ジタル値Ｄｍに変換された制御量がそのまま同波形メモ
リ内のデータの先頭アドレスとしてＩＸレジスタにセッ
トされる必要もない。要は、それら制御量を示すディジ
タル値Ｄｍと波形メモリ内のデータの先頭アドレスとの
対応付けさえ、参照テーブル等を通じて適宜に行われて
いればよい。Further, particularly when the waveform memory is used, it is not necessary that the control amount converted into the digital value Dm is directly set in the IX register as the head address of the data in the waveform memory. In short, it suffices that the digital value Dm indicating the control amount and the start address of the data in the waveform memory are associated with each other appropriately through a reference table or the like.
【００３８】何れにしろ、これら実施例の駆動回路によ
れば、駆動用パルス信号の周波数についてはこれを一定
とし、同パルス信号のパルス幅のみを正弦波若しくは不
規則変調するものであることから、ラジオ周波数帯域へ
のノイズの発生を好適に抑制する駆動回路を、非常に簡
素な回路構成にて実現することができる。In any case, according to the drive circuits of these embodiments, the frequency of the drive pulse signal is kept constant and only the pulse width of the pulse signal is sinusoidally or irregularly modulated. It is possible to realize a drive circuit that suitably suppresses the generation of noise in the radio frequency band with a very simple circuit configuration.
【００３９】また、同駆動回路が駆動対象とする負荷
も、前述したモータに限定されるものではない。この発
明にかかる駆動回路によれば、電磁ソレノイドやヒータ
など、他の多くの負荷を駆動対象として、その駆動の際
に生じるノイズを良好に低減することができるようにな
る。The load to be driven by the drive circuit is not limited to the motor described above. With the drive circuit according to the present invention, it is possible to favorably reduce noise generated during driving of many other loads such as an electromagnetic solenoid and a heater as a drive target.
【００４０】[0040]
【発明の効果】以上説明したように、この発明にかかる
駆動回路よれば、パルス幅変調方式によって負荷を駆動
するにあたり、非常に簡単な回路構成をもって、駆動信
号に含まれる高次の周波数成分を拡散することができ、
ひいてはラジオ周波数帯域へのノイズの発生を好適に抑
制することができる。As described above, according to the drive circuit of the present invention, when a load is driven by the pulse width modulation method, a high-order frequency component included in the drive signal is detected with a very simple circuit configuration. Can spread,
Consequently, it is possible to preferably suppress the generation of noise in the radio frequency band.
【図１】この発明にかかる駆動回路の一実施例について
その回路構成例を示すブロック図である。FIG. 1 is a block diagram showing a circuit configuration example of an embodiment of a drive circuit according to the present invention.
【図２】同実施例の駆動回路の特に演算回路についてそ
の演算手順を示すフローチャートである。FIG. 2 is a flow chart showing a calculation procedure of a driving circuit of the embodiment, particularly an arithmetic circuit.
【図３】同演算回路の波形メモリに格納されているパル
ス幅変調データについてその一例を示す波形図である。FIG. 3 is a waveform diagram showing an example of pulse width modulation data stored in a waveform memory of the same arithmetic circuit.
【図４】同実施例の駆動回路の動作例を示すタイミング
チャートである。FIG. 4 is a timing chart showing an operation example of the drive circuit of the embodiment.
【図５】この発明にかかる駆動回路の他の実施例による
動作例を示すタイミングチャートである。FIG. 5 is a timing chart showing an operation example according to another embodiment of the drive circuit according to the present invention.
【図６】パルス幅変調方式を採用した従来の駆動回路の
動作例を示すタイミングチャートである。FIG. 6 is a timing chart showing an operation example of a conventional drive circuit adopting a pulse width modulation method.
【符号の説明】 １…モータ駆動回路、２…制御電圧入力端子、３…モー
タ、１１…Ａ／Ｄ変換器、１２…演算回路、１３…ドラ
イブ回路、１４…パワートランジスタ、１５…フライバ
ックダイオード、１２１…入力ポート、１２２…出力ポ
ート、１２３…クロック発生器、１２４…ＣＰＵ、１２
５…波形メモリ、１２６…ＩＸレジスタ、１２７…デー
タメモリ、１２８…プログラムメモリ。[Explanation of Codes] 1 ... Motor drive circuit, 2 ... Control voltage input terminal, 3 ... Motor, 11 ... A / D converter, 12 ... Arithmetic circuit, 13 ... Drive circuit, 14 ... Power transistor, 15 ... Flyback diode , 121 ... Input port, 122 ... Output port, 123 ... Clock generator, 124 ... CPU, 12
5 ... Waveform memory, 126 ... IX register, 127 ... Data memory, 128 ... Program memory.
Claims (2)
ルス幅変調されたパルス信号を形成し、該形成したパル
ス信号に基づきスイッチ素子をオン／オフせしめて前記
負荷を駆動する駆動回路において、 前記形成するパルス信号のパルス幅を前記負荷の制御量
に対応して正弦波変調する変調手段を具え、該正弦波変
調したパルス幅のパルス信号にて前記スイッチ素子をオ
ン／オフせしめることを特徴とする駆動回路。1. A drive circuit for driving a load by forming a pulse signal whose pulse width is modulated corresponding to a control amount of a load to be driven and turning on / off a switch element based on the formed pulse signal. In the method, a modulation means is provided for sinusoidally modulating the pulse width of the pulse signal to be formed corresponding to the control amount of the load, and the switching element is turned on / off by the pulse signal having the sinusoidally modulated pulse width. Drive circuit characterized by.
ルス幅変調されたパルス信号を形成し、該形成したパル
ス信号に基づきスイッチ素子をオン／オフせしめて前記
負荷を駆動する駆動回路において、 前記形成するパルス信号のパルス幅を前記負荷の制御量
に対応して不規則変調する変調手段を具え、該不規則変
調したパルス幅のパルス信号にて前記スイッチ素子をオ
ン／オフせしめることを特徴とする駆動回路。2. A drive circuit for driving a load by forming a pulse signal whose pulse width is modulated corresponding to a control amount of a load to be driven and turning on / off a switch element based on the formed pulse signal. In the method, a modulation means is provided for irregularly modulating the pulse width of the pulse signal to be formed corresponding to the control amount of the load, and the switching element is turned on / off by the pulse signal of the irregularly modulated pulse width. Drive circuit characterized by.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5254429A JPH07111796A (en) | 1993-10-12 | 1993-10-12 | Driving circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5254429A JPH07111796A (en) | 1993-10-12 | 1993-10-12 | Driving circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07111796A true JPH07111796A (en) | 1995-04-25 |
Family
ID=17264867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5254429A Pending JPH07111796A (en) | 1993-10-12 | 1993-10-12 | Driving circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07111796A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10127089A (en) * | 1996-10-02 | 1998-05-15 | Lucent Technol Inc | Method for reducing tone energy emitted from rotary machine |
| JP2006191756A (en) * | 2005-01-07 | 2006-07-20 | Hitachi Ltd | Control method |
| US7714523B2 (en) | 2007-03-07 | 2010-05-11 | Denso Corporation | Load driving method |
| JP2010161432A (en) * | 2009-01-06 | 2010-07-22 | Nabtesco Corp | Digital pwm controller |
| JP2013017078A (en) * | 2011-07-05 | 2013-01-24 | Nippon Soken Inc | Drive unit and driving method for switching element |
| JP2014161099A (en) * | 2014-04-25 | 2014-09-04 | Nabtesco Corp | Digital pwm control device |
-
1993
- 1993-10-12 JP JP5254429A patent/JPH07111796A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10127089A (en) * | 1996-10-02 | 1998-05-15 | Lucent Technol Inc | Method for reducing tone energy emitted from rotary machine |
| JP2006191756A (en) * | 2005-01-07 | 2006-07-20 | Hitachi Ltd | Control method |
| US7714523B2 (en) | 2007-03-07 | 2010-05-11 | Denso Corporation | Load driving method |
| US7825622B2 (en) | 2007-03-07 | 2010-11-02 | Denso Corporation | Load driving method and device |
| JP2010161432A (en) * | 2009-01-06 | 2010-07-22 | Nabtesco Corp | Digital pwm controller |
| JP2013017078A (en) * | 2011-07-05 | 2013-01-24 | Nippon Soken Inc | Drive unit and driving method for switching element |
| JP2014161099A (en) * | 2014-04-25 | 2014-09-04 | Nabtesco Corp | Digital pwm control device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6646469B2 (en) | High voltage level shifter via capacitors | |
| US7772902B2 (en) | PWM buffer circuit for adjusting a frequency and a duty cycle of a PWM signal | |
| US7279947B2 (en) | PWM buffer circuit for adjusting a frequency and a duty cycle of a PWM signal | |
| JPH07111796A (en) | Driving circuit | |
| US5231343A (en) | Driving apparatus for stepping motor capable of restraining motor noise | |
| JP2008219356A (en) | Load driving device and its method | |
| US6433502B2 (en) | Spindle motor driver circuit | |
| KR970051107A (en) | Internal power supply | |
| US7116168B2 (en) | Power multiplier system and method | |
| US4772805A (en) | Lamp illumination adjusting apparatus | |
| JP2001222331A (en) | System and method for switching current consumption characteristic and ripple rejection characteristic of constant voltage regulator | |
| JPS5945158B2 (en) | Display drive circuit | |
| JP3231318B2 (en) | Time / voltage conversion method and device | |
| JPH067374Y2 (en) | DC high voltage stabilized power supply | |
| JP2005176472A (en) | Pwm-driving device | |
| JP3039469B2 (en) | Controller / driver IC for liquid crystal display | |
| KR100386293B1 (en) | Vibration control apparatus and method for portable telephone | |
| JPH04301199A (en) | Blower fan control method | |
| JPH0622540A (en) | Switching power supply | |
| JP2005228947A (en) | Electromagnetic solenoid drive circuit | |
| JPH04178196A (en) | Pwm signal generator | |
| KR0136360B1 (en) | Vertical size controlling circuit of a monitor | |
| JP2592472Y2 (en) | Wiper motor control circuit | |
| JPH11168899A (en) | Drive control method and apparatus in motor drive controller | |
| JPH05161381A (en) | Driving device for motor |