JPH07111589A - Method for magnifying/reducing image - Google Patents

Abstract

PURPOSE:To reduce the periodical irregularities of a picture element by setting a position where the picture element is inserted or thinned out on one line at random. CONSTITUTION:A picture signal (b) is outputted from a document reading part 4 synchronizing with a clock c 1, and is inputted to a recording part 5. In such a case, when a thinning timing is generated, a signal (i) is turned on, and the clock c 1 while the signal (i) is being turned on is extracted from an AND gate 2, i.e., a signal c 2 from which no signal is outputted while the signal (i) is being generated is outputted. The recording part 5 thins out (N+3) signals out of the picture signals outputted from the document reading part 4 to sample the picture signal (b) inputted by the signal c 2. In such a manner, a thinning position can be set at random by changing the timing signal (i) representing the timing of thinning of a timing generation circuit 1. As for the insertion, it is possible to process the timing of insertion of the picture signal similarly by changing the timing signal (i).

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明はファクシミリ等において
解像度変換、版サイズ変換等を行う場合の画像の拡大・
縮小方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to enlargement of an image when resolution conversion, plate size conversion, etc. are performed in a facsimile or the like.
Regarding the reduction method.

【０００２】[0002]

【従来の技術】ファクシミリ通信等では、送信側と受信
側で読み取りや記録の線密度が異なる場合、送信された
画信号をそのまま記録すると、画像の歪を生じる。例え
ば送信側の線密度が１６ｄｏｔ／ｍｍであり、受信側の
線密度が４００ｄｏｔ／２５．４ｍｍ（１５．７５ｄｏ
ｔ／ｍｍ）の場合、送信原稿に対して記録画は主走査方
向に約１．６％拡大される。この歪を補正するために
は、例えば、送信される画素信号が１ライン４０９６ド
ットであるとすれば受信側で送信された画信号から、１
画面を構成する全ラインにわたり、１ライン当たり６４
画素毎の等間隔に１画素間引けばよい。2. Description of the Related Art In facsimile communication or the like, when the transmission side and the reception side have different reading and recording linear densities, if the transmitted image signal is recorded as it is, image distortion occurs. For example, the linear density on the transmitting side is 16 dots / mm, and the linear density on the receiving side is 400 dots / 25.4 mm (15.75 do).
(t / mm), the recorded image is enlarged by about 1.6% in the main scanning direction with respect to the transmission original. In order to correct this distortion, for example, if the pixel signal to be transmitted is 4096 dots per line, 1 is calculated from the image signal transmitted on the receiving side.
64 per line over all lines that make up the screen
One pixel may be thinned out at equal intervals for each pixel.

【０００３】[0003]

【発明が解決しようとする課題】しかしこの方法では、
１画面の全領域にわたり、同一箇所の画素が間引かれる
ため、周期的な画像の乱れが生じる。この乱れは、送信
画信号がディザ処理等のなされた擬似中間調画像の場
合、特に著しく表れるという問題点があった。However, in this method,
Pixels at the same location are thinned out over the entire area of one screen, which causes periodic image disturbance. This turbulence has a problem that it is particularly noticeable when the transmitted image signal is a pseudo-halftone image subjected to dither processing or the like.

【０００４】本発明は上述の問題点に鑑みてなされたも
ので、画像の周期的な乱れを少なくする画像の拡大・縮
小方法を提供することを目的とする。The present invention has been made in view of the above problems, and an object of the present invention is to provide an image enlarging / reducing method for reducing periodic disturbance of an image.

【０００５】[0005]

【課題を解決するための手段】上記目的を達成するた
め、第１発明は、１ラインＮ個の画素より構成され、１
ライン当たりＰ個（Ｎ≧Ｐ）の画素を挿入または間引く
場合に、ＮをＰで除去したＮ／Ｐが整数であり、１ライ
ンをＰブロックに分割し、各ブロックに、１画素ランダ
ムに挿入または間引きするようにしたものである。In order to achieve the above object, the first invention is composed of N pixels in one line, and
When inserting or thinning out P (N ≧ P) pixels per line, N / P obtained by removing N by P is an integer, one line is divided into P blocks, and one pixel is randomly inserted into each block. Or, it is the one that is thinned out.

【０００６】また、第２発明は、１ラインＮ個の画素よ
り構成され、１ライン当たりＰ個（Ｎ≧Ｐ）の画素を挿
入または間引く場合に、ＮをＰで除去したＮ／Ｐの少数
部分が０．５以上であり、１ラインを画素数がＡ（Ａは
Ｎ／Ｐを四捨五入した整数）のＰ−１個のブロックと画
素数がＡ未満の１個のブロックに分け、各ブロックに１
画素挿入、または間引きし、画素数がＡ未満のブロック
について、挿入、または間引く位置に画素が存在せず挿
入または間引を行わない場合は、挿入または間引きする
画素数を１ライン当たりＰ−１個にするようにしたもの
である。The second invention is composed of N pixels per line, and when P (N ≧ P) pixels are inserted or thinned per line, N is a small number of N / P removed by P. The part is 0.5 or more, and one line is divided into P-1 blocks having a pixel number of A (A is an integer obtained by rounding N / P) and one block having a pixel number of less than A, and each block is divided into blocks. To 1
For a block in which the number of pixels is less than A, the number of pixels to be inserted or thinned is P-1 per line if no pixels are present at the positions to be inserted or thinned and insertion or thinning is not performed. It was made to be individual.

【０００７】また、第３発明は、１ラインＮ個の画素よ
り構成され、１ライン当たりＰ個（Ｎ≧Ｐ）の画素を挿
入または間引く場合に、ＮをＰで除したＮ／Ｐの少数部
分が０．５未満であり、１ラインを画素数がＡ（ＡはＮ
／Ｐを四捨五入した整数）のＰ個のブロックと、画素数
がＡ未満の１個のブロックに分け、画素数がＡ個のＰ個
の各ブロックに１画素挿入または間引きし、画素数がＡ
未満のブロックにも挿入、または間引く位置に画素が存
在し挿入または間引きしたときは挿入または間引きする
画素数を１ライン当たりＰ＋１個にするようにしたもの
である。The third aspect of the present invention is composed of N pixels per line, and when P (N ≧ P) pixels per line are inserted or thinned out, N is divided by P to obtain a small number of N / P. The number of pixels is less than 0.5, and the number of pixels in one line is A (A is N
/ P is rounded off to an integer) P blocks and one block having a pixel number of less than A, and one pixel is inserted or thinned out in each of the P blocks having A pixels, and the number of pixels is A
When pixels are inserted or thinned out in the blocks smaller than or equal to the following blocks and the number of pixels to be inserted or thinned out is P + 1 per line.

【０００８】また第４発明は、１ラインＮ個の画素より
構成され、１ライン当たりＰ個（Ｎ≧Ｐ）の画素を挿入
または間引く場合に、ＮをＰで除したＮ／Ｐの少数部分
が０．５未満であり、１ラインを画素数がＡ（ＡはＮ／
Ｐを四捨五入した整数）のＰ個のブロックと、画素数が
Ａ未満の１個のブロックに分け、画素数がＡ個のＰ個の
各ブロックに１画素挿入または間引きし、画素数がＡ未
満のブロックには挿入または間引きをしないようにした
ものである。The fourth aspect of the present invention is composed of N pixels per line, and when P (N ≧ P) pixels are inserted or thinned out per line, N is divided by P to obtain a small fraction of N / P. Is less than 0.5, and the number of pixels in one line is A (A is N /
The number of pixels is less than A. P is divided into P blocks and the number of pixels is less than A, and one pixel is inserted or thinned in each of the P blocks having A. The block is not inserted or thinned out.

【０００９】また、第５発明は、１ラインＮ個の画素よ
り構成され、１ライン当たりＰ個（Ｎ≧Ｐ）の画素を挿
入または間引く場合に、ＮをＰで除したＮ／Ｐが整数で
あり、１ラインをＰブロックに分割し１ライン当たり挿
入または間引きする画素の間隔をＡ（ＡはＮ／Ｐ）と
し、１ラインの最初の挿入または間引きする画素の位置
を１ラインの最初のブロック内でランダムに選択すると
共に同一ラインの他のブロックについては前記ランダム
に選択された位置を繰り返すようにしたものである。According to the fifth aspect of the invention, when N pixels are arranged in one line and P (N ≧ P) pixels are inserted or thinned per line, N / P obtained by dividing N by P is an integer. In this case, one line is divided into P blocks, and the interval of pixels to be inserted or thinned out per line is A (A is N / P), and the position of the first inserted or thinned pixel in one line is the first position in one line. The positions are randomly selected in the block and the randomly selected positions are repeated for other blocks on the same line.

【００１０】また、第６発明は、１ラインＮ個の画素よ
り構成され、１ライン当たりＰ個（Ｎ≧Ｐ）の画素を挿
入または間引く場合に、ＮをＰで除したＮ／Ｐが整数で
あり、１ラインをＰブロックに分割し、各ブロックに１
画素挿入または間引きする画素の位置を互いに異なるＰ
通りのランダムな位置としたものである。According to the sixth aspect of the invention, one line consists of N pixels, and when P (N ≧ P) pixels are inserted or thinned per line, N / P obtained by dividing N by P is an integer. , One line is divided into P blocks, and 1 is assigned to each block.
The positions of pixels to be inserted or thinned are different from each other P
It is a random location on the street.

【００１１】また第１３発明は、１画面Ｍラインであ
り、１ラインＮ個の画素より構成され、１ライン当たり
Ｐ個（Ｎ≧Ｐ）の画素を挿入または間引く場合に、Ｎを
Ｐで除したＮ／Ｐが整数であり、１ラインをＰブロック
に分割し、各ブロックに１画素挿入または間引きする画
素位置を互いに異なるＢ（ＢはＰ未満で、Ｐの公約数以
外の整数）通りランダムに設定し、１画面を構成するＭ
ラインにわたり、順次先頭ラインからＢ通りずつ繰り返
して挿入または間引きするようにしたものである。According to the thirteenth invention, one screen has M lines, and one line consists of N pixels, and when P (N ≧ P) pixels are inserted or thinned per line, N is divided by P. N / P is an integer, one line is divided into P blocks, and pixel positions for inserting or thinning one pixel in each block are different from each other by B (B is less than P and is an integer other than the common divisor of P) randomly. Set to, and M that composes one screen
It is configured such that B patterns are repeatedly inserted or thinned out sequentially from the first line over the line.

【００１２】また第８発明は、１画面Ｍラインであり、
１ラインＮ個の画素より構成され、１ライン当たりＰ個
（Ｎ≧Ｐ）の画素を挿入または間引く場合に、ＮをＰで
除したＮ／Ｐが整数であり１ラインをＰブロックに分割
し、１ライン当たり挿入または間引きする画素の間隔を
Ａ（ＡはＮ／Ｐ）とし、１ラインの最初の挿入または間
引きする位置を１ラインの最初のブロック内として互い
に異なるＱ（ＱはＭより大きくない整数）通りランダム
に設定し、Ｑライン毎に挿入または間引きする画素の位
置が同じ位置となるようにしたものである。The eighth invention is one screen of M lines,
One line consists of N pixels, and when P (N ≧ P) pixels are inserted or thinned out per line, N / P obtained by dividing N by P is an integer and one line is divided into P blocks. The interval of pixels to be inserted or thinned out per line is A (A is N / P), and the position of the first insertion or thinning out of one line is within the first block of one line and different Q (Q is larger than M). No integer), the positions of pixels to be inserted or thinned out are the same for each Q line.

【００１３】また、第９発明は１ラインＮ個の画素より
なり、Ｍラインで１頁を構成する画像を、第１ラインの
第１画素より第Ｎ画素まで、第２ラインの第１画素より
第Ｎ画素まで、…第Ｍラインの第１画素より第Ｎ画素ま
で順にアドレス付けしてメモリに記憶するようにし、１
ライン内の画素をカウントするライン内カウンタと、１
頁内のライン数をカウントするライン数カウンタとを設
け、主走査方向のＫライン、Ｌ画素目のアドレスはライ
ン数カウンタのカウントＫとライン内カウンタのカウン
トＬより定め、副走査方向のＫ列、Ｌ画素目のアドレス
はライン内カウンタのカウントＫとライン数カウンタの
カウントＬより求めるようにし、１頁メモリに記憶後、
副走査方向に１列当たりＱ個の画素を挿入または間引く
場合、１列をＱブロックに分割し、各ブロックに１画素
ランダムに挿入または間引きするようにしたものであ
る。According to a ninth aspect of the invention, an image consisting of N pixels in one line and forming one page in M lines is displayed from the first pixel to the Nth pixel in the first line and from the first pixel in the second line. Up to the Nth pixel, ... Addressing from the first pixel to the Nth pixel of the Mth line in order and storing in the memory, 1
An in-line counter that counts the pixels in a line, and 1
A line number counter for counting the number of lines in a page is provided, and the address of the K line and L pixel in the main scanning direction is determined by the count K of the line number counter and the count L of the in-line counter, and K columns in the sub scanning direction. , The address of the L pixel is obtained from the count K of the in-line counter and the count L of the line number counter, and after being stored in the page 1 memory,
When inserting or thinning out Q pixels per column in the sub-scanning direction, one column is divided into Q blocks, and one pixel is randomly inserted or thinned out in each block.

【００１４】また、第１０発明は、１ラインＮ個の画素
よりなり、Ｍラインで１頁を構成する画像を、第１ライ
ンの第１画素より第Ｎ画素まで、第２ラインの第１画素
より第Ｎ画素まで、…第Ｍラインの第１画素より第Ｎ画
素まで順にアドレス付けしてメモリに記憶するように
し、１ライン内の画素をカウントするライン内カウンタ
と、１頁内のライン数をカウントするライン数カウンタ
とを設け、主走査方向のＫライン、Ｌ画素目のアドレス
はライン数カウンタのカウントＫとライン内カウンタの
カウントＬより定め、副走査方向のＫ列、Ｌ画素目のア
ドレスはライン内カウンタのカウントＫとライン数カウ
ンタのカウントＬより求めるようにし、主走査方向に１
ライン当たりＰ個の画素を挿入または、間引く場合、１
ラインをＰブロックに分割し、各ブロックに１画素ラン
ダムに挿入または間引きするようにして、１ライン毎に
メモリに記憶してゆき、Ｍラインまで記憶後、副走査方
向１列当たりＱ個の画素を挿入または間引く場合、１列
をＱブロックに分割し、各ブロックに１画素ランダムに
挿入または間引きするようにしたものである。According to a tenth aspect of the invention, an image consisting of N pixels in one line and forming one page in M lines is used for the first pixel to the Nth pixel in the first line, the first pixel in the second line. From the 1st pixel to the Nth pixel of the Mth line are sequentially addressed and stored in the memory, and an in-line counter for counting the pixels in one line and the number of lines in one page A line number counter for counting the number of lines is provided, and the address of the K line and the L pixel in the main scanning direction is determined by the count K of the line number counter and the count L of the in-line counter. The address is obtained from the count K of the in-line counter and the count L of the line number counter, and is set to 1 in the main scanning direction.
1 when inserting or thinning out P pixels per line
The line is divided into P blocks, and one pixel is randomly inserted or thinned into each block, and each line is stored in the memory. After storing up to M lines, Q pixels per column in the sub-scanning direction are stored. When inserting or thinning out, one column is divided into Q blocks, and one pixel is randomly inserted or thinned out in each block.

【００１５】[0015]

【作用】第１発明は、１ラインをＰ個のブロックに分割
して、各ブロック内でランダムに挿入または間引きの画
素を設定するので画像の周期的な乱れが少なくなる。According to the first aspect of the present invention, one line is divided into P blocks, and pixels for random insertion or thinning are set in each block, so that periodical disturbance of an image is reduced.

【００１６】第２発明は、基本的には第１発明と同じで
あり、１ラインの画素数Ｎを挿入または間引く画素数Ｐ
で除した値Ｎ／Ｐの少数部分が０．５以上の場合で、１
ラインを画素数ＡのブロックＰ−１個と、画素数Ａ未満
のブロック１個の合計Ｐ個のブロックに分ける。挿入ま
たは間引きする画素の位置は、各ブロック毎にＡより大
きくない数に設定される。このためＡ未満のブロックで
は挿入または間引きとする画素の位置に該当する画素が
存在する場合と、存在しない場合があり、存在する場合
はその画素の位置への挿入または間引きを行う。存在し
ない場合は挿入または間引きする画素が１つ少ないＰ−
１個となるが、そのままとする。存在する場合は挿入ま
たは間引きする画素は１ライン当たりＰ個である。The second invention is basically the same as the first invention, and the number of pixels P for inserting or thinning out the number of pixels N for one line is P.
When the decimal part of the value N / P divided by is 0.5 or more, 1
The line is divided into a total of P blocks, one block having pixel number A and one block having pixel number less than A. The positions of pixels to be inserted or thinned are set to a number not larger than A for each block. For this reason, in a block less than A, there may be a pixel corresponding to the position of the pixel to be inserted or thinned out, or it may not exist. If there is, the pixel is inserted or thinned out to the position. If it does not exist, there is one less pixel to insert or thin out P-
Only one, but leave it as is. If present, the number of pixels to be inserted or thinned is P per line.

【００１７】第３発明は基本的には第１発明と同じであ
り、Ｎ／Ｐの少数部分が０．５未満の場合で、画素数Ａ
のＰ個のブロックと画素数がＡ未満の１個のブロックの
合計Ｐ＋１個のブロックに分けられる。挿入または間引
きする画素の位置は各ブロック毎にＡより大きくない数
に設定されるが、Ａ未満のブロックの場合、該当する画
素が存在する場合と、存在しない場合がある。存在しな
い場合は、そのブロックの挿入または間引きは行わない
が、存在する場合は、挿入または間引きが行われ、この
場合１ラインＰ＋１個の画素を挿入または間引きするこ
とになるがそのままとする。存在しない場合は挿入また
は間引きをする画素は１ライン当たりＰ個である。The third invention is basically the same as the first invention, and in the case where the minority part of N / P is less than 0.5, the number of pixels A
Of P blocks and a block of which the number of pixels is less than A are divided into a total of P + 1 blocks. The position of the pixel to be inserted or thinned out is set to a number not larger than A for each block, but in the case of a block smaller than A, there are cases where the corresponding pixel exists and cases where the pixel does not exist. If it does not exist, the block is not inserted or decimated, but if it exists, it is inserted or decimated. In this case, one line P + 1 pixels are inserted or decimated, but are left as they are. When there is no such pixel, the number of pixels to be inserted or thinned is P per line.

【００１８】第４発明は基本的には第１発明と同じであ
り、Ｎ／Ｐの少数部分が０．５未満の場合で、画素数Ａ
のＰ個のブロックと画素数がＡ未満の１個のブロックの
合計Ｐ＋１個のブロックに分けられる。挿入または間引
きする画素の位置は１ラインの最後のブロックを除く各
ブロックに設定され、画素数がＡ未満の最後のブロック
には挿入または間引きをしないようにし、１ラインＰ個
の画素の挿入または間引きを行うようにしている。The fourth aspect of the invention is basically the same as the first aspect of the invention, and in the case where the minority portion of N / P is less than 0.5, the number of pixels A
Of P blocks and a block of which the number of pixels is less than A are divided into a total of P + 1 blocks. The positions of pixels to be inserted or thinned are set in each block except the last block of one line, and the last block having the number of pixels less than A is not inserted or thinned, and P pixels of one line are inserted or I try to reduce the number.

【００１９】第５発明は、Ｎ／Ｐが整数の場合、１ライ
ンをＰ個のブロックに分け、１ライン当たり挿入または
間引きする画素の間隔をＡとし、１ラインの最初の挿入
または間引きする画素の位置を１ラインの最初のブロッ
ク内でランダムに選択すると共に同一ラインの他のブロ
ックについては前記ランダムに選択された位置を繰り返
すようにする。これにより各ライン間ではランダムに画
素の挿入または間引きが行われ画像の周期的な乱れは少
なくなる。In a fifth aspect of the invention, when N / P is an integer, one line is divided into P blocks, and the interval of pixels to be inserted or thinned out per line is A, and the first pixel to be inserted or thinned out in one line is set. Is randomly selected in the first block of one line, and the randomly selected positions are repeated for other blocks of the same line. As a result, pixels are randomly inserted or thinned out between each line, and periodic disturbance of the image is reduced.

【００２０】第６発明はＮ／Ｐが整数の場合、１ライン
をＰブロックに分割し、各ブロックに１画素挿入または
間引きする位置をＰ通りの異なるランダムな位置となる
ようにしたものである。これにより画像の周期的な乱れ
が少なくなる。In a sixth aspect of the invention, when N / P is an integer, one line is divided into P blocks, and one pixel is inserted or thinned into each block so that there are P different random positions. . This reduces the periodic distortion of the image.

【００２１】第７発明は、Ｎ／Ｐが整数であり、１ライ
ンをＰブロックに分割し、各ブロックに１画素挿入また
は間引きする位置を互いに異なるＢ通りランダムに設定
する。先頭のラインから１画面を構成するＭライン全部
にわたって連続してＢブロックずつに分け、Ｂブロック
内では各ブロックは互いに異なる挿入または間引き位置
とし、各Ｂブロックは同じ変化を繰り返す。ＢがＰの公
約数の場合は、各ライン毎に同じ変化が繰り返されるの
で、これを避けるためＢはＰの公約数以外の値としてい
る。これによりＭライン全部にわたり周期的な乱れの発
生が少なくなる。According to a seventh aspect of the invention, N / P is an integer, one line is divided into P blocks, and positions for inserting or thinning one pixel in each block are randomly set in different B ways. The B lines are continuously divided into B blocks from the first line to all M lines forming one screen, and each block has a different insertion or thinning position, and each B block repeats the same change. When B is a common divisor of P, the same change is repeated for each line, so to avoid this, B is set to a value other than the common divisor of P. This reduces the occurrence of periodic disturbances over all M lines.

【００２２】第８発明は、Ｎ／Ｐが整数であり、１ライ
ンをＰブロックに分け、１ライン当たり、挿入または間
引きする画素の間隔をＡとし、最初のブロックの挿入ま
たは間引きする画素の位置を互いに異なるＱ通りランダ
ムに設定する。そしてＱライン毎に挿入または間引きす
る画素の位置が同じとなるようにしている。In the eighth invention, N / P is an integer, one line is divided into P blocks, and the interval of pixels to be inserted or thinned out is A per line, and the position of the pixel to be inserted or thinned out in the first block. Are randomly set to Q different from each other. The positions of pixels to be inserted or thinned out are the same for each Q line.

【００２３】第９発明によれば、１ライン内の画素をカ
ウントするライン内カウンタとライン数をカウントする
ライン数カウンタを設け、主走査方向のＫライン、Ｌ画
素目のアドレスはライン数カウンタのカウントＫとライ
ン内カウンタのカウントＬより定め、副走査方向のＫ
列、Ｌ画素目のアドレスはライン内カウンタのカウント
Ｋとライン数カウンタのカウントＬより求めることによ
り列ごとのランダムな画素の挿入または間引きをライン
毎のランダムな画素の挿入または間引きと同様に行うこ
とができる。According to the ninth aspect of the invention, an in-line counter for counting the pixels in one line and a line number counter for counting the number of lines are provided, and the address of the Kth line and the Lth pixel in the main scanning direction is set by the line number counter. Determined from the count K and the count L of the in-line counter, K in the sub-scanning direction
The address of the Lth pixel of the column is obtained from the count K of the in-line counter and the count L of the line number counter, so that the random pixel insertion or thinning for each column is performed similarly to the random pixel insertion or thinning for each line. be able to.

【００２４】第１０発明によれば、ライン毎にランダム
な画素の挿入または間引きを行いライン毎にメモリに記
憶しながらＭライン、つまり１頁分メモリに記憶し、次
に副走査方向列ごとにランダムに画素の挿入または間引
きを行うことが可能となり、１頁について、主走査方向
と副走査方向にランダムな画素の挿入または間引きを行
うので、画像の周期的な乱れを極めて少なくすることが
できる。According to the tenth aspect of the present invention, random pixels are inserted or thinned out line by line and stored in the memory for each line, and stored in the memory for M lines, that is, for one page, and then for each column in the sub-scanning direction. Pixels can be inserted or thinned out at random, and random pixels can be inserted or thinned out in the main scanning direction and the sub-scanning direction for one page. Therefore, periodic disturbance of an image can be extremely reduced. .

【００２５】[0025]

【実施例】以下、本発明の実施例を図面を参照して説明
する。Embodiments of the present invention will be described below with reference to the drawings.

【００２６】図１は読み取った原稿を縮小する画像縮小
装置を示し、図２は図１のタイミングチャートを示す。
縮小例として主走査線密度が原稿読取部は１６ｄｏｔ／
ｍｍ記録部は４００ｄｏｔ／２５．４ｍｍ（１５．７５
ｄｏｔ／ｍｍ）の場合で、読み取った原稿の画信号を
１．６％間引くことにより等倍で記録する場合について
説明する。FIG. 1 shows an image reducing apparatus for reducing the read original, and FIG. 2 shows the timing chart of FIG.
As a reduction example, the main scanning line density is 16 dots /
mm recording unit is 400 dots / 25.4 mm (15.75 mm)
In the case of (dot / mm), a case will be described in which the image signal of the read document is thinned out by 1.6% to record at the same size.

【００２７】１は間引きのタイミング信号ｉをランダム
に発生するタイミング発生回路、２は記録タイミングｄ
を発生するＡＮＤゲート、３はクロックｃ１を発生する
クロック発生部、４は原稿読取部で、読み取りを行い画
信号ｂを発生する。５は記録部で、原稿読取部４で読み
取った画信号ｂをＡＮＤゲート２の出力のタイミングｃ
２で記録する。Reference numeral 1 is a timing generating circuit for randomly generating a thinning timing signal i, and 2 is a recording timing d.
An AND gate 3 for generating a clock c1 and a clock generator 4 for generating a clock c1 and an original reading unit 4 for reading and generating an image signal b. Reference numeral 5 denotes a recording unit that outputs the image signal b read by the document reading unit 4 to the output timing c of the AND gate 2.
Record at 2.

【００２８】図２のタイミングチャートにより画信号の
間引きを説明する。画信号ｂは原稿読取部４からクロッ
クｃ１に同期して出力され記録部５に入力される。ここ
で間引きタイミングが発生すると信号ｉがオンし、ＡＮ
Ｄゲート２より信号ｉのオンの間クロックｃ１は抜けて
タイミングｃ２が記録部５へ出力される。つまり、信号
ｉが発生しないときはｃ１がそのままＡＮＤゲート２か
ら出力されるが、信号ｉが発生すると、その間信号が発
生しないｃ２の信号となる。記録部５はｃ２により入力
された画信号ｂをサンプリングするため、原稿読取部４
から出力された画信号ｂのうちｎ＋３画素が間引かれ
る。The thinning out of image signals will be described with reference to the timing chart of FIG. The image signal b is output from the document reading unit 4 in synchronization with the clock c1 and input to the recording unit 5. When the thinning-out timing occurs here, the signal i turns on, and
While the signal i is on, the clock c1 is output from the D gate 2 and the timing c2 is output to the recording unit 5. That is, when the signal i is not generated, c1 is output from the AND gate 2 as it is, but when the signal i is generated, the signal c2 is a signal during which no signal is generated. Since the recording unit 5 samples the image signal b input by c2, the document reading unit 4
N + 3 pixels of the image signal b output from are thinned out.

【００２９】図３は読み取った原稿を拡大する画像拡大
装置を示し、図４は図３のタイミングチャートを示す。
拡大例は主走査線密度が原稿読取部は４００ｄｏｔ／２
５．４ｍｍ、記録部は１６ｄｏｔ／ｍｍの場合で、読み
取った原稿に画信号を挿入することにより、等倍で記録
する場合を示す。図３において、１は間引きのタイミン
グ信号ｉをランダムに発生するタイミング発生回路、２
は読み取りのタイミングｃ２を発生するＡＮＤゲート、
３はクロックｃ１を発生するクロック発生回路、４は原
稿読取部でタイミングｃ２で原稿を読み取り、画信号ｂ
を発生する。５は記録部で画信号ｂをクロックｃ１のタ
イミングで記録する。FIG. 3 shows an image enlarging device for enlarging the read document, and FIG. 4 shows the timing chart of FIG.
In the enlarged example, the main scanning line density is 400 dots / 2 for the document reading unit.
5.4 mm, the recording unit is 16 dots / mm, and shows the case of recording at the same size by inserting an image signal into the read document. In FIG. 3, reference numeral 1 denotes a timing generation circuit that randomly generates a thinning timing signal i, and 2
Is an AND gate that generates the read timing c2,
Reference numeral 3 is a clock generation circuit for generating a clock c1 and 4 is an original reading unit for reading an original at timing c2, and an image signal b
To occur. A recording unit 5 records the image signal b at the timing of the clock c1.

【００３０】図４のタイミングチャートにより画信号の
挿入を説明する。画信号ｂは原稿読取部４によりｃ２の
タイミングで読み取られ、記録部５へ送られる。ここで
挿入タイミングが生じると信号ｉがオンし、ＡＮＤゲー
ト２よりクロック信号が抜けた信号ｃ２が発生され原稿
読取部４はこのｃ２のタイミングで読み取った画信号ｂ
を記録部５へ送る。記録部５はクロックｃ１のタイミン
グで画信号ｂをサンプリングして記録するので、ｎ＋３
は２回サンプリングされ、画信号ｎ＋３の挿入が行われ
る。Insertion of an image signal will be described with reference to the timing chart of FIG. The image signal b is read by the document reading unit 4 at the timing of c2 and sent to the recording unit 5. When the insertion timing occurs, the signal i is turned on, the AND gate 2 outputs a signal c2 with the clock signal omitted, and the document reading unit 4 reads the image signal b at the timing c2.
Is sent to the recording unit 5. Since the recording unit 5 samples and records the image signal b at the timing of the clock c1, n + 3
Is sampled twice and the image signal n + 3 is inserted.

【００３１】タイミング発生回路１の挿入または間引き
のタイミングを示すタイミング信号ｉを変化させること
により上述した第１発明から第２２発明の画像拡大およ
び縮小が得られる。以下に上記発明の画素の挿入または
間引きのタイミングを実現する実施例を説明する。By changing the timing signal i indicating the timing of insertion or thinning of the timing generation circuit 1, the image enlargement and reduction of the above-mentioned first to twenty-second inventions can be obtained. An embodiment for realizing the pixel insertion or thinning timing of the invention will be described below.

【００３２】第１実施例は、第１発明から第４発明の拡
大・縮小を行う実施例である。図５は第１実施例のタイ
ミング発生回路の構成を示すブロック図である。図にお
いて制御部１０は全体を制御する。乱数発生部１１は制
御部１０よりの信号ｃのオンにより起動し、オフにより
乱数ｄを出力する。比較部１２は制御部１０より１ライ
ンの１ブロックの画素数ａを設定され、乱数ｄと比較
し、ｄがａより小さいか等しいときに信号ｅを制御部１
０に出力する。第１カウンタ１３は制御部１０より乱数
ｄまたは１ブロックの画素数ａをｆとして設定され、ク
ロックｃ１の入力数がｄまたはａとなったとき、挿入ま
たは間引き信号ｉを発生する。第２カウンタ１４はａを
制御部１０より設定され、クロックｃ１の入力数がａと
なったとき、一致信号を制御部１０へ出力する。信号ｋ
は制御部１０が１ラインの画素を原稿読取部４へ要求す
る信号であり、信号ｇは１ラインの画素を送信中か、送
信終了したかを制御部１０へ知らせる１ラインイネーブ
ル信号である。The first embodiment is an embodiment for enlarging / reducing the first to fourth inventions. FIG. 5 is a block diagram showing the configuration of the timing generation circuit of the first embodiment. In the figure, the control unit 10 controls the whole. The random number generator 11 is activated when the signal c from the controller 10 is turned on, and outputs the random number d when turned off. The comparison unit 12 is set by the control unit 10 with the number of pixels a in one block of one line, compares it with a random number d, and when d is less than or equal to a, outputs the signal e.
Output to 0. The first counter 13 is set by the control unit 10 with the random number d or the number of pixels a of one block as f, and when the number of inputs of the clock c1 becomes d or a, it generates an insertion or thinning signal i. The second counter 14 is set to a by the control unit 10 and outputs a coincidence signal to the control unit 10 when the number of inputs of the clock c1 becomes a. Signal k
Is a signal for the control unit 10 to request the pixels of one line to the document reading unit 4, and a signal g is a one-line enable signal that informs the control unit 10 whether the pixels of one line are being transmitted or have been transmitted.

【００３３】図６は第１発明から第３発明の場合の、第
１実施例の動作フロー図である。まず制御部１０は１ブ
ロックの画素数ａを定め、比較部１２と第２カウンタ１
４にセットする（Ｓ１０１）。次に乱数発生部１１に対
し、信号ｃをオンして起動させオフにより乱数ｄを発生
させ（Ｓ１０２）、乱数を比較部１２、制御部１０へ出
力させる（Ｓ１０３）。比較部１２ではｄがａより大き
くないか調べ、大きいときは小さいか等しくなるまで乱
数ｄを発生させ、ａより大きくない乱数を得る（Ｓ１０
４）。FIG. 6 is an operation flow chart of the first embodiment in the case of the first to third inventions. First, the control unit 10 determines the number of pixels a in one block, and the comparison unit 12 and the second counter 1
4 (S101). Next, the random number generator 11 is activated by turning on the signal c and turned off to generate the random number d (S102), and outputs the random number to the comparator 12 and the controller 10 (S103). The comparison unit 12 checks whether d is larger than a, and when it is larger, generates a random number d until it is smaller or equal to obtain a random number not larger than a (S10).
4).

【００３４】なお、乱数ｄの最大値を、１ブロックの画
素数ａ（これは原稿のサイズ、Ａ４とかＢ４等により異
なる）以下となるように乱数発生部１１を設定すれば比
較部１２は不要となる。また第１カウンタ１３を１ブロ
ックの画素数ａのビット数を有するシフトレジスタと
し、乱数ｄの表す数の位置に相当する桁のビットのみを
１とし、他の桁のビットを０として、クロックｃ１によ
りシリアルに出力してゆくようにしてもよい。これは以
下の実施例でも同様である。If the random number generator 11 is set so that the maximum value of the random number d is less than or equal to the number a of pixels in one block (this depends on the size of the document, A4, B4, etc.), the comparison unit 12 is unnecessary. Becomes Further, the first counter 13 is a shift register having a bit number of the pixel number a of one block, only the bit of the digit corresponding to the position of the number represented by the random number d is 1, the bit of the other digit is 0, and the clock c1 is set. You may make it serially output by. This also applies to the following examples.

【００３５】次に第１カウンタ１３に設定する数ｆをｄ
とし（Ｓ１０５）、第１カウンタ１３にｆ（つまりｄ）
をセットし（Ｓ１０６）、第２カウンタ１４にａをセッ
トする（Ｓ１０７）。１ラインの画素の原稿読取部４か
ら記録部５への転送を示す信号ｇ（１ラインのイネーブ
ル信号）がオフであれば、１ラインの転送は済み、また
はこれから開始するところなので、１ライン分の画信号
ｂの要求信号ｋをオン、オフして要求を出し（Ｓ１０
９）、信号ｇがオンのときは１ライン転送中なので第２
カウンタ１４がａとなるか（Ｓ１１０）、又は、１ライ
ンの最終ブロックで画素数がａ未満のブロックの画素の
転送が終了して１ラインの画素の転送が終了したか（Ｓ
１１１）を調べる。この間に挿入たは間引き信号ｉが出
力される。第２カウンタ１４がａとなると次のブロック
について再びＳ１０２〜Ｓ１１１のステップを繰り返
し、各ブロック毎に信号ｉを出力する。このようにして
１ラインの全ブロックが終了すると信号ｇがオフとなり
（Ｓ１１１）、次のラインについて同様の処理を繰り返
し、１頁分のラインを全て終了する（Ｓ１１２）。な
お、Ｓ１１０とＳ１１１間では、画素数がＡ未満のブロ
ックの場合、乱数ｄがＡ未満の数より大きいときは、そ
のブロックについては信号ｉを出さないでそのラインの
処理を終了する。Next, the number f set in the first counter 13 is set to d.
(S105), and f (that is, d) is stored in the first counter 13.
Is set (S106), and a is set in the second counter 14 (S107). If the signal g (1 line enable signal) indicating the transfer of 1 line of pixels from the document reading unit 4 to the recording unit 5 is off, 1 line transfer has been completed or is about to begin, The request signal k of the image signal b is turned on and off to issue a request (S10
9), when the signal g is on, one line is being transferred, so the second
Whether the counter 14 becomes a (S110), or whether the transfer of the pixels of the block of which the number of pixels is less than a in the final block of one line is completed and the transfer of the pixels of one line is completed (S110).
111). The thinned-out signal i inserted in this period is output. When the second counter 14 reaches a, the steps S102 to S111 are repeated for the next block, and the signal i is output for each block. In this way, when all blocks of one line are completed, the signal g is turned off (S111), the same process is repeated for the next line, and all lines for one page are completed (S112). In addition, between S110 and S111, in the case of a block whose number of pixels is less than A, when the random number d is larger than the number of less than A, the signal i is not output for that block and the processing of that line is terminated.

【００３６】図７は第４発明の場合の第１実施例の動作
フロー図である。本図は図６と同じステップは同じステ
ップ番号が付されている。本図は図６に対しＳ１１３，
Ｓ１１４，Ｓ１１５を設け、１ラインのブロック数がＰ
個となったとき、処理を打ち切り、Ｐ＋１個目のブロッ
クは処理しないようにしたものである。つまりＳ１１３
で１ラインのブロック数をＰとし、１ブロック処理する
前にＳ１１４でブロック数を１つ減らし、Ｓ１１５でｘ
＝０、つまりＰブロック処理を確認してそのラインの処
理を終了する。FIG. 7 is an operation flow chart of the first embodiment in the case of the fourth invention. In this figure, the same steps as those in FIG. 6 have the same step numbers. This figure is different from FIG. 6 in S113,
S114 and S115 are provided, and the number of blocks on one line is P
When the number becomes P, the processing is terminated and the P + 1th block is not processed. That is, S113
Then, the number of blocks in one line is set to P, and the number of blocks is decreased by 1 in S114 before processing one block.
= 0, that is, the P block processing is confirmed, and the processing of that line is ended.

【００３７】第２実施例は、第５発明の拡大・縮小を行
う実施例である。図８は第２実施例のタイミング発生回
路の構成を示すブロック図である。第１実施例の図５に
対し、第２カウンタ１４がない点が異なり、他は同一で
ある。The second embodiment is an embodiment for enlarging / reducing the fifth invention. FIG. 8 is a block diagram showing the configuration of the timing generation circuit of the second embodiment. 5 is the same as that of the first embodiment shown in FIG. 5, except that the second counter 14 is not provided.

【００３８】図９は第５発明の場合の第２実施例の動作
フロー図である。制御部１０は乱数発生部１１を起動さ
せ（Ｓ２０１）、乱数ｄを発生させる（Ｓ２０２）。比
較部１２は１ブロックの画素数ａとｄを比較し、ｄがａ
より大きくないとき信号ｅを出力し、大きい時は小さい
か等しくなるまでｄを出力させる（Ｓ２０３）。制御部
１０はｆ＝ｄとして（Ｓ２０４）、第１カウンタにｆを
セットし（Ｓ２０５）、１ライン分の画信号要求信号ｋ
を原稿読取部４に出力する（Ｓ２０６）。１ラインの最
初のブロックの画素がクロックに同期して入力し、この
数がｄとなると第１カウンタ１３より挿入または間引き
信号ｉが出力される（Ｓ２０７）。信号ｉが出力される
と制御部１０は第１カウンタ１３にｆ＝ａを設定する
（Ｓ２０８，Ｓ２０９）。これにより第１カウンタ１３
は最初の信号ｉを出力後はクロックがａ個入る毎に信号
ｉを出力してゆき、１ラインが終了すると（Ｓ２１
０）、再びＳ２０１〜Ｓ２１０を繰り返し、１頁分の処
理を終わる（Ｓ２１１）。FIG. 9 is an operation flow chart of the second embodiment in the case of the fifth invention. The control unit 10 activates the random number generation unit 11 (S201) and generates the random number d (S202). The comparison unit 12 compares the number of pixels a and d in one block, and d is a
When it is not larger, the signal e is output, and when it is larger, d is output until it is smaller or equal (S203). The control unit 10 sets f = d (S204), sets f in the first counter (S205), and outputs the image signal request signal k for one line.
Is output to the document reading unit 4 (S206). The pixels of the first block of one line are input in synchronization with the clock, and when this number becomes d, the insertion or thinning signal i is output from the first counter 13 (S207). When the signal i is output, the control unit 10 sets f = a in the first counter 13 (S208, S209). As a result, the first counter 13
Outputs the first signal i, outputs the signal i every time a clocks are input, and when one line is completed (S21
0), S201 to S210 are repeated again, and the processing for one page ends (S211).

【００３９】図１０は第５発明の場合の第２実施例の動
作フロー図である。本図は図９と同じステップは同じス
テップ番号が付されている。本図は図９に対しＳ２１
２，Ｓ２１３，Ｓ２１４を設け、１ラインのブロック数
がＰ個となったとき、処理を打ち切り、Ｐ＋１個目のブ
ロックは処理しないようにしたものである。FIG. 10 is an operation flow chart of the second embodiment in the case of the fifth invention. In this figure, the same steps as those in FIG. 9 have the same step numbers. This figure is S21 compared to FIG.
2, S213, S214 are provided, and when the number of blocks on one line reaches P, the processing is terminated and the P + 1th block is not processed.

【００４０】第３実施例は第６発明及び第７発明の拡大
・縮小を行う実施例である。図１１は第３実施例のタイ
ミング発生回路の構成を示すブロック図であり、第１実
施例の図５に対し、ＲＡＭ１５を設けた点が相違し、他
は同じである。ＲＡＭ１５はランダムアクセスメモリ
で、制御信号ｓ（アドレス、データ、リード・ライト信
号）によりリード・ライトされる。The third embodiment is an embodiment for enlarging / reducing the sixth and seventh inventions. FIG. 11 is a block diagram showing the configuration of the timing generation circuit of the third embodiment, which is the same as FIG. 5 of the first embodiment except that a RAM 15 is provided, and the other parts are the same. The RAM 15 is a random access memory and is read / written by a control signal s (address, data, read / write signal).

【００４１】図１２は第６発明の場合の第３実施例の動
作フロー図である。ステップＳ３０１よりＳ３０９はＲ
ＡＭ１５のアドレス０〜Ｐ−１までにＰ個の互いに異な
る乱数ｄを設定するフローである。なお乱数ｄは比較部
１２で比較し、１ブロックの画素数ａより大きくない値
が設定される。まずＲＡＭ１５をクリアし、変数ｘを０
にセットし（Ｓ３０１）、乱数ｄを発生させ比較部１２
でａより小さいか等しい乱数となったもののみ出力する
（Ｓ３０２）。アドレスを表す変数ｍを０にし（Ｓ３０
３）し、発生した乱数ｄがアドレスｍ（＝０）に格納さ
れている乱数ｄ（ｍ）と等しいか調べる（Ｓ３０４）。
この場合、最初なので次のステップに移り、ｍ＝ｘ＝０
であるので（Ｓ３０５）、ＲＡＭ１５の０番地にｄを格
納し（Ｓ３０６）、ｘをインクリメントし（Ｓ３０
７）、ｘがＰに等しいか調べ（Ｓ３０７）、等しくなけ
ればＳ３０２に戻り乱数ｄを発生し（Ｓ３０２）、ｍを
０にして（Ｓ３０３）、アドレス０に格納されている乱
数ｄ（０）と、今回発生した乱数ｄとを比較し、異なっ
ていればｍ＝１にして（Ｓ３０５，Ｓ３０９）、Ｓ３０
４でｄ＝ｄ（１）であるか調べる。アドレス１は今回の
データｄを格納する場所であり、現在何も格納されてい
ないので今回発生したｄとは異なる。そこでＲＡＭ１５
の１番地に今回発生した乱数ｄを格納する。ステップＳ
３０１〜Ｓ３０９を繰り返すことにより、ＲＡＭ１５の
アドレス０よりＰ−１番地にＰ個の異なった乱数が設定
される。FIG. 12 is an operation flow chart of the third embodiment in the case of the sixth invention. From step S301 to S309, R
This is a flow of setting P different random numbers d from AM0 address 0 to P-1. The random number d is compared by the comparison unit 12, and a value not larger than the number of pixels a in one block is set. First, clear RAM15 and set variable x to 0.
(S301), a random number d is generated and the comparison unit 12
Only random numbers smaller than or equal to a are output in step S302. The variable m representing the address is set to 0 (S30
3) Then, it is checked whether the generated random number d is equal to the random number d (m) stored in the address m (= 0) (S304).
In this case, since it is the first, move to the next step, m = x = 0
Therefore, d is stored in the address 0 of the RAM 15 (S306) and x is incremented (S30).
7), it is checked whether x is equal to P (S307), and if not equal, it returns to S302 to generate a random number d (S302), m is set to 0 (S303), and the random number d (0) stored at address 0 is set. And the random number d generated this time are compared, and if they are different, m = 1 is set (S305, S309), S30
At 4, it is checked whether d = d (1). The address 1 is a place for storing the data d of this time, and is different from the d generated this time because nothing is currently stored. RAM15
The random number d generated this time is stored in the first address. Step S
By repeating steps 301 to S309, P different random numbers are set to the address P-1 from the address 0 of the RAM 15.

【００４２】次にアドレス変数ｍを０とし（Ｓ３１
０）、１ライン分の画信号要求信号ｋをオン，オフして
画信号ｂを入力する（Ｓ３１１）。アドレス０番地の乱
数ｄ（０）を第１カウンタ１３にセットし（Ｓ３１２，
Ｓ３１３）、第２カウンタ１４に１ブロックの画素数ａ
をセットする（Ｓ３１４）。１ライン処理が終了しない
場合、第１カウンタ１３では入力したクロックの数が乱
数ｄ（０）と等しくなれば信号ｉを出力し、第２カウン
タ１４が１ブロックの画素数ａを計数すると（ｓ３１
６）、ｍをインクリメントして（Ｓ３１７）、次のアド
レスの乱数ｄ（１）を第１カウンタ１３にセットする。
このようにして各ブロック毎に乱数ｄ（ｍ）をＲＡＭ１
５より第１カウンタ１３にセットしてゆき挿入または間
引きするタイミング信号ｉを発生する。１ライン分終了
すると（Ｓ３１５）、次のラインに移り、再びＳ３０２
〜Ｓ３０９で１ライン分のブロックの数と同じ乱数を発
生してＲＡＭ１５に記憶し、Ｓ３１０〜Ｓ３１５で１ラ
イン分の各ブロック毎にタイミング信号ｉを発生し、１
頁の処理を終了する（Ｓ３１８）。なお、第１１発明の
場合１ラインのブロック数はＰ＋１個となるので、Ｓ３
０８ではＰの代わりにＰ＋１とする。Next, the address variable m is set to 0 (S31
0) The image signal request signal k for one line is turned on / off and the image signal b is input (S311). The random number d (0) at the address 0 is set in the first counter 13 (S312,
S313), the number of pixels of one block in the second counter 14 a
Is set (S314). If the one-line processing is not completed, the first counter 13 outputs a signal i if the number of input clocks is equal to the random number d (0), and the second counter 14 counts the number of pixels a in one block (s31
6), m is incremented (S317), and the random number d (1) of the next address is set in the first counter 13.
In this way, the random number d (m) for each block is stored in the RAM 1
5, the timing signal i is set to the first counter 13 and is inserted or thinned out. When one line is completed (S315), the process moves to the next line and S302 is executed again.
In S309, the same random number as the number of blocks for one line is generated and stored in the RAM 15, and in S310 to S315, the timing signal i is generated for each block for one line, and 1
The page processing is ended (S318). In the case of the eleventh invention, the number of blocks in one line is P + 1, so S3
In 08, P + 1 is used instead of P.

【００４３】図１３は第６発明の場合の第３実施例の動
作フロー図である。本図は図１２と同じステップは同じ
ステップ番号が付され、図１３は図１２に対しＳ３１
９，Ｓ３２０を設け、ブロック数がＰとなれば、Ｐ＋１
ブロックに対しては第１カウンタ１３に乱数を設定せ
ず、１ラインの転送終了を待ってそのラインの処理を終
了する（Ｓ３２０）。これにより１ラインあたりＰ個の
ブロックで信号ｉを発生させ、Ｐ＋１個目のブロックで
は発生させないようにしている。FIG. 13 is an operation flow chart of the third embodiment in the case of the sixth invention. In this figure, the same steps as those in FIG. 12 have the same step numbers, and FIG.
9. If S320 is provided and the number of blocks is P, P + 1
For the block, the random number is not set in the first counter 13 and the processing of the line is terminated after the completion of the transfer of one line (S320). Thus, the signal i is generated in P blocks per line and is not generated in the P + 1th block.

【００４４】図１４、図１５は第７発明の場合の第３実
施例の動作フロー図である。図１４はＲＡＭ１５のアド
レス０よりＢ−１までにＢ個の乱数を設定するフロー図
で図１２のＳ３０１〜Ｓ３０９のフローと同じである。
図１５において、ｍ＝０とし（Ｓ４１０）、１ラインの
画信号要求信号ｋをオン・オフし（Ｓ４１１）、原稿読
取部４より画信号ｂを記録部５に送るようにし、１頁の
最初のラインの最初のブロック用にアドレスに格納され
た乱数ｄ（０）を第１カウンタ１３にセットし（Ｓ４１
３）、第２カウンタ１４には１ブロックの画素数ａをセ
ットする（Ｓ４１４）。第１カウンタ１３は入力するク
ロックｃ１がｄ（０）となったとき挿入または間引きす
るタイミング信号ｉを出力する。これは第２カウンタ１
４がフル（入力するクロックの数がａとなる）になるま
での間でＳ４１５とＳ４１６を繰り返している間に発生
する。第２カウンタ１４がフルにならず１ラインが終了
する（Ｓ４１６）場合は、第１４発明や第１５発明にお
いて、１ラインの最後に置かれたａ未満の画素を有する
ブロックの画素の転送が終了した場合である。第２カウ
ンタ１４がフルになると（Ｓ４１５）、ｍをインクリメ
ントし（Ｓ４１８）、ｍ＝Ｂとなったかを調べる（Ｓ４
１９）。ｍ＝Ｂとなっておらず１ラインが終了していな
いときは（Ｓ４２１）、Ｓ４１２で次のアドレスの乱数
ｄ（１）を第１カウンタ１３にセットし（Ｓ４１３）、
Ｓ４１３〜Ｓ４２１を繰り返し、Ｓ４１９でｍ＝Ｂとな
った場合は、再びアドレス０に戻ってｄ（０）を第１カ
ウンタ１３に設定してゆく。このようにして、１頁のＭ
ラインを第１ラインから第Ｍラインまで連続した１本に
し、これをＢブロックずつに分けて、Ｂブロック内では
互いに異なる乱数の位置で信号ｉを発生し、Ｂブロック
の周期で信号ｉの発生するタイミングを繰り返す。な
お、ＢとしてはＭに近い方が望ましいがＢ＝３程度でも
好ましい結果が得られている。14 and 15 are operation flow charts of the third embodiment in the case of the seventh invention. FIG. 14 is a flow chart for setting B random numbers from address 0 to B-1 of the RAM 15 and is the same as the flow of S301 to S309 of FIG.
In FIG. 15, m = 0 is set (S410), the image signal request signal k for one line is turned on / off (S411), and the image signal b is sent from the document reading unit 4 to the recording unit 5 to start the first page. The random number d (0) stored in the address for the first block of the line is set in the first counter 13 (S41
3), the number of pixels a in one block is set in the second counter 14 (S414). The first counter 13 outputs a timing signal i to be inserted or thinned when the input clock c1 becomes d (0). This is the second counter 1
This occurs during the repetition of S415 and S416 until 4 becomes full (the number of input clocks becomes a). When the second counter 14 does not become full and one line ends (S416), in the fourteenth invention and the fifteenth invention, the transfer of the pixels of the block having the pixels less than a placed at the end of the one line ends. That is the case. When the second counter 14 becomes full (S415), m is incremented (S418) and it is checked whether m = B (S4).
19). If m = B and one line is not completed (S421), the random number d (1) of the next address is set in the first counter 13 in S412 (S413),
S413 to S421 are repeated, and when m = B in S419, the address is returned to 0 again and d (0) is set in the first counter 13. In this way, one page of M
The line is made continuous from the 1st line to the Mth line, divided into B blocks, and the signal i is generated at different random positions in the B block, and the signal i is generated at the cycle of the B block. Repeat the timing to do. It is desirable that B is closer to M, but a favorable result is obtained even when B = 3.

【００４５】図１６、図１７は第７発明の場合の第３実
施例の動作フロー図である。図１６、図１７は図１４、
図１５と同じステップは同じステップ番号が付される。
図１６と図１４は全く同じである。図１７は図１５に対
しＳ４２３〜Ｓ４２６を設け、ブロック数がＰとなれば
そのラインの処理を打ち止めＰ＋１番目のブロックの処
理を行わないようにしたものである。16 and 17 are operation flow charts of the third embodiment in the case of the seventh invention. 16 and 17 are shown in FIG.
The same steps as those in FIG. 15 are assigned the same step numbers.
16 and 14 are exactly the same. In FIG. 17, S423 to S426 are provided in contrast to FIG. 15, and when the number of blocks reaches P, the processing of that line is stopped and the processing of the P + 1th block is not performed.

【００４６】図１８は第７発明の場合の第３実施例の動
作フロー図で、Ｎ／Ｐが整数、Ｎ／Ｐの剰余が０．５以
上の場合、Ｎ／Ｐの剰余が０．５未満でＰ＋１個目のブ
ロックの処理を禁止しない場合である。まずＲＡＭ１５
をクリアし（Ｓ５０１）、ｄをＢ通り、互いにできるだ
け離してＲＡＭ１５に書き込む（Ｓ５０２）。このＢ通
りのｄの挿入または間引き画素の位置が互いにできるだ
け離れるような値を予め選定してＲＯＭ等に格納してお
き、読み出すようにするとよい。以降のステップＳ５１
０〜Ｓ５２２は図１５のステップＳ４１０〜Ｓ４２２と
同じである。図１９は第７発明のＮ／Ｐの剰余が０．５
未満でＰ＋１個目のブロックの処理を禁止する場合であ
る。図１８と同一ステップは同一ステップ番号が付され
ている。ステップＳ５０１、Ｓ５０２は図１８と同じで
あり、ステップＳ５１０〜Ｓ５２６は、図１７のＳ４１
０〜Ｓ４２６と同じである。FIG. 18 is an operation flow chart of the third embodiment in the case of the seventh invention. When N / P is an integer and the remainder of N / P is 0.5 or more, the remainder of N / P is 0.5. This is a case where the processing of the P + 1th block is not prohibited when less than the above. First RAM15
Is cleared (S501), and d is passed through B, separated from each other as much as possible and written in the RAM 15 (S502). It is advisable to preliminarily select and store in the ROM or the like a value such that the B insertion positions of the d or the positions of the thinned pixels are separated from each other as much as possible. Subsequent Step S51
0 to S522 are the same as steps S410 to S422 in FIG. FIG. 19 shows that the N / P remainder of the seventh invention is 0.5.
This is a case where the processing of the P + 1th block is prohibited when less than the above. The same steps as those in FIG. 18 are denoted by the same step numbers. Steps S501 and S502 are the same as those in FIG. 18, and steps S510 to S526 are S41 in FIG.
The same as 0 to S426.

【００４７】第４実施例は第８発明の拡大・縮小を行う
実施例である。図２０は第４実施例のタイミング発生回
路の構成を示すブロック図であり、第３実施例の図１１
に対し、第２カウンタ１４を除いた点が相違し、他は同
じである。The fourth embodiment is an embodiment for enlarging / reducing the eighth invention. FIG. 20 is a block diagram showing the configuration of the timing generation circuit of the fourth embodiment, and FIG. 11 of the third embodiment.
On the other hand, the difference is that the second counter 14 is omitted, and the others are the same.

【００４８】図２１、図２２は第８発明の場合の第４実
施例の動作フロー図である。図２１のステップＳ６０１
〜Ｓ６０９はＲＡＭのアドレス０〜Ｑ−１にＱ個の乱数
を設定するフロー図であり、図１２のＳ３０１〜Ｓ３０
９と同じである。図２２において、ＲＡＭ１５のアドレ
スを表す変数ｍを０にセットし（Ｓ６１０）、アドレス
０の乱数ｄ（０）をｆとし（Ｓ６１１）、このｆを第１
カウンタ１３にセットする（Ｓ６１２）。次に１ライン
分の画信号要求信号ｋをオン、オフして原稿読取部４か
ら画信号ｂを記録部５へ送るようにし（Ｓ６１３）、第
１カウンタ１３に入力するクロック数が乱数ｄ（０）に
等しくなると、挿入または間引きのタイミング信号ｉが
出力される（Ｓ６１４）。次に第１カウンタ１３に１ブ
ロックの画素数ａをセットする（Ｓ６１５）。これによ
り第１カウンタ１３はクロックがａ個入る度にタイミン
グ信号ｉを発生する（Ｓ６１５，Ｓ６１６，Ｓ６１
７）。このようにして１ラインが終了すると（Ｓ６１
８）、ｍをインクリメントし（Ｓ６１９）、ｍがＱに達
しないときは（Ｓ６２０）、次のラインに移り、ＲＡＭ
１５より次のアドレスの乱数ｄ（１）を読み出し、第１
カウンタ１３にセットする（Ｓ６１１，Ｓ６１２）。以
下Ｓ６１１〜Ｓ６２０を繰り返す。これによりＱライン
はＲＡＭ１５に設定されたそれぞれ異なる乱数ｄ（ｍ）
の位置から信号ｉが発生され、そのラインのそれ以降は
ａ個ごとに信号ｉが発生される。Ｑライン以降はＱライ
ンの繰り返しとなる。なお、ＱとしてはＭに近い方が望
ましいが、Ｑ＝３程度でも好ましい結果が得られてい
る。21 and 22 are operation flow charts of the fourth embodiment in the case of the eighth invention. Step S601 in FIG.
~ S609 is a flow chart for setting Q random numbers to RAM addresses 0 to Q-1, and S301 to S30 in FIG.
Same as 9. In FIG. 22, the variable m representing the address of the RAM 15 is set to 0 (S610), the random number d (0) of the address 0 is set to f (S611), and this f is the first
The counter 13 is set (S612). Next, the image signal request signal k for one line is turned on and off so that the image signal b is sent from the document reading unit 4 to the recording unit 5 (S613), and the number of clocks input to the first counter 13 is a random number d ( When it becomes equal to 0), the timing signal i for insertion or thinning is output (S614). Next, the number a of pixels in one block is set in the first counter 13 (S615). As a result, the first counter 13 generates the timing signal i every time a clocks are input (S615, S616, S61).
7). When one line is completed in this way (S61
8), m is incremented (S619), and when m does not reach Q (S620), move to the next line, RAM
The random number d (1) of the next address is read from 15 and the first
The counter 13 is set (S611, S612). Hereinafter, S611 to S620 are repeated. As a result, the Q line has different random numbers d (m) set in the RAM 15.
The signal i is generated from the position of, and the signal i is generated every a number after that in the line. After the Q line, the Q line is repeated. It is desirable that Q is closer to M, but a favorable result is obtained even when Q = 3.

【００４９】図２３、図２４は第８発明の場合の第４実
施例の動作フロー図である。図２３、図２４は、図２１
と図２２と同じステップは同じステップ番号が付され
る。図２３と図２１は全く同じ図である。図２４は図２
２に対し、Ｓ６２１〜Ｓ６２４を設け、各ラインにつき
最初の信号ｉを発生したのち、ａ個間隔でＰ−１回信号
ｉを発生し、合計Ｐ回発生したら、発生を打ち止め、Ｐ
＋１回の発生はしないようにしたものである。23 and 24 are operation flow charts of the fourth embodiment in the case of the eighth invention. 23 and 24 are similar to FIG.
The same step numbers are assigned to the same steps as those in FIG. 23 and 21 are exactly the same. FIG. 24 shows FIG.
2, S621 to S624 are provided, the first signal i is generated for each line, then the signal i is generated P-1 times at a intervals, and when the total number of P times has occurred, the generation is stopped and P
It is designed so that it does not occur +1 times.

【００５０】図２５は第８発明の場合の第４実施例の動
作フロー図で、Ｎ／Ｐが整数、Ｎ／Ｐの剰余が０．５以
上の場合、Ｎ／Ｐの剰余が０．５未満で１ラインあたり
Ｐ＋１の画素の挿入または間引きが発生することもある
場合である。まずＲＡＭ１５をクリアし（Ｓ７０１）ｄ
をＱ通り、ｄの値が互いにできるだけ離れたものをＲＡ
Ｍ１５に書き込む（Ｓ７０２）。このＱ通りのｄは挿入
または間引き画素の位置が互いにできるだけ離れるよう
な値を予め選定してＲＯＭ等に格納しておき読み出すよ
うにする。以降のステップＳ７１０〜Ｓ７２０は図２２
のステップＳ６１０〜Ｓ６２０と同じである。FIG. 25 is an operation flow chart of the fourth embodiment in the case of the eighth invention. When N / P is an integer and the remainder of N / P is 0.5 or more, the remainder of N / P is 0.5. In this case, P + 1 pixels may be inserted or thinned out per line. First, the RAM 15 is cleared (S701) d
Through Q, and the values of d are as far apart from each other as RA
Write to M15 (S702). The Q d values are selected in advance so that the positions of the inserted or thinned pixels are separated from each other as much as possible and are stored in the ROM or the like and read out. The subsequent steps S710 to S720 are shown in FIG.
The same as steps S610 to S620.

【００５１】図２６は第１８発明の場合の第４実施例の
動作フロー図で、Ｎ／Ｐの剰余が０．５未満で、１ライ
ン当たりＰ画素しか挿入または間引きをしない場合であ
る。図２５と同一ステップには同一ステップ番号が付さ
れている。ステップＳ７０１，Ｓ７０２は図２５と同一
でありステップＳ７１０〜Ｓ７２４は図２４のステップ
Ｓ６１０〜Ｓ６２４と同じである。FIG. 26 is an operation flow chart of the fourth embodiment in the case of the eighteenth invention, which is a case where the surplus of N / P is less than 0.5 and only P pixels are inserted or thinned out per line. The same steps as those in FIG. 25 are designated by the same step numbers. Steps S701 and S702 are the same as those in FIG. 25, and steps S710 to S724 are the same as steps S610 to S624 in FIG.

【００５２】図２７，図２８は第９，第１０発明の場合
のアドレスカウンタの構成とメモリのアドレスとの関係
を説明する図である。メモリには図２８に示すように第
１ラインの第１画素より第Ｎ画素まで、第２ラインの第
１画素より第Ｎ画素まで、…第Ｍラインの第１画素より
第Ｎ画素まで順にアドレス付けされて格納される。図２
７（ａ）はこのアドレスを主走査方向に読み出すアドレ
スカウンタの構成を示し、１ライン内の画素位置を示す
カウンタＣ１はクロックｃ１が入るごとに計数して１ラ
イン内の画素の位置（アドレス）を示し、１ライン分つ
まりＮ画素カウントするとキャリー信号を出す。１ペー
ジ内のライン位置を示すカウンタＣ２はカウンタＣ１の
キャリー信号ごとに計数して１ページ内のラインの位置
（アドレス）を示す。これによりＫライン、Ｌ画素目の
アドレスはカウンタＣ２のカウントＫとカウンタＣ１の
カウントＬで表される。27 and 28 are diagrams for explaining the relationship between the configuration of the address counter and the addresses of the memory in the case of the ninth and tenth inventions. As shown in FIG. 28, the memory sequentially addresses from the first pixel to the Nth pixel of the first line, from the first pixel to the Nth pixel of the second line, ... From the first pixel to the Nth pixel of the Mth line. It is attached and stored. Figure 2
7 (a) shows the structure of an address counter for reading out this address in the main scanning direction, and the counter C1 for indicating the pixel position in one line counts each time the clock c1 enters and the position (address) of the pixel in one line is counted. When one line, that is, N pixels are counted, a carry signal is output. The counter C2, which indicates the line position within one page, counts each carry signal of the counter C1 and indicates the position (address) of the line within one page. As a result, the address of the K-th line and the L-th pixel is represented by the count K of the counter C2 and the count L of the counter C1.

【００５３】図２７（ｂ）はメモリのアドレスを副走査
方向に読み出すアドレスカウンタの構成を示し、クロッ
クｃ１が入るごとにカウンタＣ２が計数し、Ｍ個計数す
るとキャリー信号を出す。カウンタＣ１はこのキャリー
信号を計数して１頁内の列の位置を示す。これによりＫ
列、Ｌ画素目のアドレスはカウンタＣ１のカウントＫと
カウンタＣ２のカウントＬで表される。図２８はＮ個の
画素のアドレスが１ライン毎に順に並んだ状態と、この
アドレスから副走査方向に第１列の第画素から第Ｍ画素
まで、第２列の第１画素から第Ｍ画素まで、…第Ｎ列の
第１画素から第Ｍ画素までを読み出す順序を示したもの
である。FIG. 27B shows the structure of an address counter for reading out the address of the memory in the sub-scanning direction. The counter C2 counts each time the clock c1 is input, and when it counts M, a carry signal is output. The counter C1 counts this carry signal and indicates the position of the column in one page. This makes K
The address of the L-th pixel in the column is represented by the count K of the counter C1 and the count L of the counter C2. FIG. 28 shows a state in which the addresses of N pixels are arranged in order for each line, and from this address, from the first pixel to the Mth pixel in the first column in the sub-scanning direction, from the first pixel to the Mth pixel in the second column. Up to ... The order of reading the first pixel to the Mth pixel in the Nth column is shown.

【００５４】図２７，図２８で示すようにアドレスを読
み出すことにより、主走査方向のライン毎の画素のラン
ダムな挿入または間引きと同様に副走査方向の列毎の画
素のランダムな挿入または間引きを行うことができる。
主走査方向および副走査方向の画素のランダムな挿入ま
たは間引きを行うことにより画像の周期的な乱れを極め
て少なくすることができる。By reading out the address as shown in FIGS. 27 and 28, the random insertion or thinning of pixels for each column in the sub-scanning direction can be performed similarly to the random insertion or thinning of pixels for each line in the main scanning direction. It can be carried out.
By randomly inserting or thinning out pixels in the main scanning direction and the sub-scanning direction, periodic disturbance of the image can be extremely reduced.

【００５５】[0055]

【発明の効果】以上の説明から明らかなように本発明
は、１ラインでの画素の挿入または間引きする位置を下
記のようにランダムにすることにより画像の周期的な乱
れを少なくする。 １ラインを少なくともＰブロックに分け、少なくとも
Ｐブロック内で１画素分をランダムに処理する。 １ラインの最初の挿入または間引きする位置をランダ
ムにし、以後等間隔に処理する。 １ラインを少なくともＰブロックに分け、各ブロック
それぞれ異なるランダムな位置で挿入または間引きす
る。の場合は、Ｐブロックの内、挿入または間引きす
る位置が同じ位置となるブロックが存在する可能性もあ
るが、この場合はそれぞれ異なる。 １ラインを少なくともＰブロックに分け、Ｂ通り（Ｐ
＞Ｂ）の異なるランダムな位置で処理するようにし、１
頁Ｍラインを先頭の１ラインから１本につなげてＢブロ
ック毎に分け、Ｂブロック内では互いに異なる位置で処
理するようにし、Ｂブロックごとに同じ処理のパターン
を繰り返す。 、のＢ通りの中の処理位置をできるだけ離すように
する。 、の方法で１ラインの最初の処理位置をＱ通りの異
なる位置とし、Ｑライン毎に同じパターンを繰り返す。 、でＱ通りのなかの処理位置をできるだけ離すよう
にする。 副走査方向の列ごとに各列をＱ個のブロックに分け各
ブロックに１画素をランダムに挿入または間引きする。 主走査方向にラインごとに、各ラインをＰ個のブロッ
クに分け各ブロックに１画素をランダムに挿入または間
引きし、更に副走査方向の列ごとに各列をＱ個のブロッ
クに分け各ブロックに１画素をランダムに挿入または間
引きする。As is apparent from the above description, the present invention reduces the periodic disturbance of an image by making the positions of inserting or thinning pixels in one line random as described below. One line is divided into at least P blocks, and at least one pixel is randomly processed in the P block. The first insertion or thinning-out position of one line is made random, and thereafter, processing is performed at equal intervals. One line is divided into at least P blocks, and each block is inserted or thinned out at different random positions. In the case of, there may be blocks having the same insertion or thinning position among the P blocks, but in this case, they are different. One line is divided into at least P blocks, and there are B ways (P
> B) at different random positions so that 1
The page M line is connected from the first line to one line, divided into B blocks, and processed at different positions in the B block, and the same processing pattern is repeated for each B block. Try to keep the processing positions in B and B as far apart as possible. , The first processing position of one line is set to Q different positions, and the same pattern is repeated for each Q line. , And as far as possible from Q processing positions. Each column is divided into Q blocks for each column in the sub-scanning direction, and one pixel is randomly inserted or thinned out in each block. Each line in the main scanning direction is divided into P blocks, one pixel is randomly inserted or thinned out in each block, and each column is divided into Q blocks in each column in the sub-scanning direction. One pixel is randomly inserted or thinned out.

【図面の簡単な説明】[Brief description of drawings]

【図１】読み取った原稿を縮小する画像縮小装置を示す
図FIG. 1 is a diagram showing an image reducing device for reducing a read document.

【図２】図１のタイミングチャートFIG. 2 is a timing chart of FIG.

【図３】読み取った原稿を拡大する画像拡大装置を示す
図FIG. 3 is a diagram showing an image enlarging device for enlarging a read document.

【図４】図３のタイミングチャートFIG. 4 is a timing chart of FIG.

【図５】第１実施例のタイミング発生回路図FIG. 5 is a timing generation circuit diagram of the first embodiment.

【図６】第１発明から第３発明の場合の第１実施例の動
作フロー図FIG. 6 is an operation flow chart of the first embodiment in the case of the first invention to the third invention.

【図７】第４発明の場合の第１実施例の動作フロー図FIG. 7 is an operation flow chart of the first embodiment in the case of the fourth invention.

【図８】第２実施例のタイミング発生回路図FIG. 8 is a timing generation circuit diagram of the second embodiment.

【図９】第５発明から第７発明の場合の第２実施例の動
作フロー図FIG. 9 is an operation flow chart of the second embodiment in the case of the fifth invention to the seventh invention.

【図１０】第８発明場合の第２実施例の動作フロー図FIG. 10 is an operation flow chart of the second embodiment in the case of the eighth invention.

【図１１】第３実施例のタイミング発生回路図FIG. 11 is a timing generation circuit diagram of the third embodiment.

【図１２】第９発明から第１１発明の場合の第３実施例
の動作フロー図FIG. 12 is an operation flow chart of the third embodiment in the case of ninth to eleventh inventions.

【図１３】第１２発明の場合の第３実施例の動作フロー
図FIG. 13 is an operation flow chart of the third embodiment in the case of the twelfth invention.

【図１４】第１３発明から第１５発明の場合の第３実施
例の動作フロー図FIG. 14 is an operation flow chart of the third embodiment in the case of the thirteenth invention to the fifteenth invention.

【図１５】図１４に続く動作フロー図FIG. 15 is an operation flowchart following FIG.

【図１６】第１６発明の場合の第３実施例の動作フロー
図FIG. 16 is an operation flow chart of the third embodiment in the case of the sixteenth invention.

【図１７】図１６に続く動作フロー図FIG. 17 is an operation flowchart following FIG. 16.

【図１８】第１７発明の場合の第３実施例の動作フロー
図FIG. 18 is an operation flow chart of the third embodiment in the case of the seventeenth invention.

【図１９】第１７発明の場合の第３実施例の動作フロー
図FIG. 19 is an operation flow chart of the third embodiment according to the seventeenth invention.

【図２０】第４実施例のタイミング発生回路図FIG. 20 is a timing generation circuit diagram of the fourth embodiment.

【図２１】第１８発明から第２０発明の場合の第４実施
例の動作フロー図FIG. 21 is an operation flow chart of the fourth embodiment in the case of the eighteenth invention to the twentieth invention.

【図２２】図２１に続く動作フロー図FIG. 22 is an operation flowchart following FIG. 21.

【図２３】第２１発明の場合の第４実施例の動作フロー
図FIG. 23 is an operation flow chart of the fourth embodiment according to the twenty-first invention.

【図２４】図２３に続く動作フロー図FIG. 24 is an operation flowchart following FIG. 23.

【図２５】第２２発明の場合の第４実施例の動作フロー
図FIG. 25 is an operational flowchart of the fourth embodiment according to the twenty-second invention.

【図２６】第２２発明の場合の第４実施例の動作フロー
図FIG. 26 is an operational flowchart of the fourth embodiment according to the twenty-second invention.

【図２７】（ａ）第２８発明、第２９発明の場合のアド
レスを主走査方向に読み出すカウンタの構成を示す図 （ｂ）第２８発明、第２９発明の場合のアドレスを副走
査方向に読み出すカウンタの構成を示す図FIG. 27 (a) is a diagram showing the configuration of a counter for reading addresses in the main scanning direction in the case of the 28th and 29th inventions. (B) Reading addresses in the subscanning direction for the 28th and 29th inventions. Diagram showing the configuration of the counter

【図２８】メモリのアドレスを主走査方向に読み出す場
合と副走査方向に読み出す場合を説明する図FIG. 28 is a diagram illustrating a case where a memory address is read in a main scanning direction and a case where a memory address is read in a sub scanning direction.

【符号の説明】[Explanation of symbols]

１ タイミング発生回路 ２ ＡＮＤゲート ３ クロック発生部 ４ 原稿読取部 ５ 記録部 １０ 制御部 １１ 乱数発生部 １２ 比較部 １３ 第１カウンタ １４ 第２カウンタ １５ ＲＡＭ 1 Timing Generation Circuit 2 AND Gate 3 Clock Generation Section 4 Original Reading Section 5 Recording Section 10 Control Section 11 Random Number Generation Section 12 Comparison Section 13 First Counter 14 Second Counter 15 RAM

───────────────────────────────────────────────────── フロントページの続き (72)発明者 永井 章浩 東京都目黒区下目黒２丁目３番８号 松下 電送株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Akihiro Nagai 2-3-8 Shimomeguro, Meguro-ku, Tokyo Matsushita Dentsu Co., Ltd.

Claims (10)

【特許請求の範囲】[Claims] 【請求項１】 １ラインＮ個の画素より構成され、１ラ
イン当たりＰ個（Ｎ≧Ｐ）の画素を挿入または間引く場
合に、ＮをＰで除去したＮ／Ｐが整数であり、１ライン
をＰブロックに分割し、各ブロックに、１画素ランダム
に挿入、または間引きすることを特徴とする画像の拡大
・縮小方法。1. When 1 line consists of N pixels and P pixels (N ≧ P) per line are inserted or thinned out, N / P obtained by removing N by P is an integer, and 1 line Is divided into P blocks, and one pixel is randomly inserted or thinned in each block, thereby enlarging / reducing an image. 【請求項２】 １ラインＮ個の画素より構成され、１ラ
イン当たりＰ個（Ｎ≧Ｐ）の画素を挿入または間引く場
合に、ＮをＰで除去したＮ／Ｐの少数部分が０．５以上
であり、１ラインを画素数がＡ（ＡはＮ／Ｐを四捨五入
した整数）のＰ−１個のブロックと画素数がＡ未満の１
個のブロックに分け、各ブロックに１画素挿入または間
引きし、画素数がＡ未満のブロックについて、挿入また
は間引く位置に画素が存在せず挿入または間引を行わな
い場合は、挿入または間引きする画素数を１ライン当た
りＰ−１個にすることを特徴とする画像の拡大・縮小方
法。2. When inserting or thinning P (N ≧ P) pixels per line, which is composed of N pixels per line, the minority part of N / P obtained by removing N by 0.5 is 0.5. This is the above, and one line has P-1 blocks in which the number of pixels is A (A is an integer obtained by rounding N / P) and 1 in which the number of pixels is less than A.
Pixels to be inserted or decimated in each block, and if one pixel is inserted or decimated in each block and the number of pixels is less than A and there is no pixel at the insertion or decimating position and insertion or decimation is not performed, An image enlarging / reducing method, wherein the number is P-1 per line. 【請求項３】 １ラインＮ個の画素より構成され、１ラ
イン当たりＰ個（Ｎ≧Ｐ）の画素を挿入または間引く場
合に、ＮをＰで除したＮ／Ｐの少数部分が０．５未満で
あり、１ラインを画素数がＡ（ＡはＮ／Ｐを四捨五入し
た整数）のＰ個のブロックと、画素数がＡ未満の１個の
ブロックに分け、画素数がＡ個のＰ個の各ブロックに１
画素挿入または間引きし、画素数がＡ未満のブロックに
も挿入または間引く位置に画素が存在し挿入または間引
きしたときは挿入または間引きする画素数を１ライン当
たりＰ＋１個にすることを特徴とする画像の拡大・縮小
方法。3. When inserting or thinning out P (N ≧ P) pixels per line, which consists of N pixels per line, the minority part of N / P obtained by dividing N by P is 0.5. Less than 1 line, and one line is divided into P blocks whose number of pixels is A (A is an integer obtained by rounding N / P) and one block whose number of pixels is less than A, and P blocks whose number of pixels is A 1 for each block
An image characterized in that pixels are inserted or thinned out, and even if there is a pixel in a block where the number of pixels is less than A, the number of pixels to be inserted or thinned is P + 1 per line when the pixels are inserted or thinned out. How to zoom in and out. 【請求項４】 １ラインＮ個の画素より構成され、１ラ
イン当たりＰ個（Ｎ≧Ｐ）の画素を挿入または間引く場
合に、ＮをＰで除したＮ／Ｐの少数部分が０．５未満で
あり、１ラインを画素数がＡ（ＡはＮ／Ｐを四捨五入し
た整数）のＰ個のブロックと、画素数がＡ未満の１個の
ブロックに分け、画素数がＡ個のＰ個の各ブロックに１
画素挿入または間引きし、画素数がＡ未満のブロックに
は挿入または間引きをしないようにしたことを特徴とす
る画像の拡大・縮小方法。4. When inserting or thinning out P (N ≧ P) pixels per line, which is composed of N pixels per line, the minority portion of N / P obtained by dividing N by 0.5 is 0.5. Less than 1 line, and one line is divided into P blocks whose number of pixels is A (A is an integer obtained by rounding N / P) and one block whose number of pixels is less than A, and P blocks whose number of pixels is A 1 for each block
An image enlarging / reducing method characterized in that pixels are inserted or thinned out, and blocks having a number of pixels less than A are not inserted or thinned out. 【請求項５】 １ラインＮ個の画素より構成され、１ラ
イン当たりＰ個（Ｎ≧Ｐ）の画素を挿入または間引く場
合に、ＮをＰで除したＮ／Ｐが整数であり、１ラインを
Ｐブロックに分割し１ライン当たり挿入または間引きす
る画素の間隔をＡ（ＡはＮ／Ｐ）とし、１ラインの最初
の挿入または間引きする画素の位置を１ラインの最初の
ブロック内でランダムに選択すると共に同一ラインの他
のブロックについては前記ランダムに選択された位置を
繰り返すようにしたことを特徴とする画像の拡大・縮小
方法。5. When inserting or thinning out P (N ≧ P) pixels per line, which is composed of N pixels per line, N / P obtained by dividing N by P is an integer, and 1 line Is divided into P blocks, and the interval of pixels to be inserted or thinned out per line is A (A is N / P), and the position of the pixel to be initially inserted or thinned out in one line is randomly set in the first block of one line. A method for enlarging / reducing an image, characterized in that the selected position is repeated for other blocks on the same line while being selected. 【請求項６】 １ラインＮ個の画素より構成され、１ラ
イン当たりＰ個（Ｎ≧Ｐ）の画素を挿入または間引く場
合に、ＮをＰで除したＮ／Ｐが整数であり、１ラインを
Ｐブロックに分割し、各ブロックに１画素挿入または間
引きする画素の位置を互いに異なるＰ通りのランダムな
位置としたことを特徴とする画像の拡大・縮小方法。6. When inserting or thinning P (N ≧ P) pixels per line, which is composed of N pixels per line, N / P obtained by dividing N by P is an integer, and 1 line Is divided into P blocks, and the position of the pixel for inserting or thinning out one pixel in each block is set to P different random positions, and an image enlarging / reducing method. 【請求項７】 １画面Ｍラインであり、１ラインＮ個の
画素より構成され、１ライン当たりＰ個（Ｎ≧Ｐ）の画
素を挿入または間引く場合に、ＮをＰで除したＮ／Ｐが
整数であり、１ラインをＰブロックに分割し、各ブロッ
クに１画素挿入または間引きする画素位置を互いに異な
るＢ（ＢはＰ未満で、Ｐの公約数以外の整数）通りラン
ダムに設定し、１画面を構成するＭラインにわたり、順
次先頭ラインからＢ通りずつ繰り返して挿入または間引
きするようにしたことを特徴とする画像の拡大・縮小方
法。7. One screen has M lines, one line consists of N pixels, and when P (N ≧ P) pixels are inserted or thinned per line, N / P is obtained by dividing N by P. Is an integer, one line is divided into P blocks, and pixel positions for inserting or thinning one pixel in each block are randomly set according to B (B is an integer other than the common divisor of P) different from each other. A method for enlarging / reducing an image, characterized in that B lines are repeatedly inserted or thinned out sequentially from the first line over M lines constituting one screen. 【請求項８】 １画面Ｍラインであり、１ラインＮ個の
画素より構成され、１ライン当たりＰ個（Ｎ≧Ｐ）の画
素を挿入または間引く場合に、ＮをＰで除したＮ／Ｐが
整数であり、１ラインをＰブロックに分割し、１ライン
当たり挿入または間引きする画素の間隔をＡ（ＡはＮ／
Ｐ）とし、１ラインの最初の挿入または間引きする位置
を１ラインの最初のブロック内として互いに異なるＱ
（ＱはＭより大きくない整数）通りランダムに設定し、
Ｑライン毎に挿入または間引きする画素の位置が同じ位
置となるようにしたことを特徴とする画像拡大・縮小方
法。8. One screen has M lines, one line consists of N pixels, and when P (N ≧ P) pixels are inserted or thinned per line, N / P is obtained by dividing N by P. Is an integer, and one line is divided into P blocks, and the interval of pixels to be inserted or thinned out per line is A (A is N /
P), and the first insertion or thinning-out position of one line is within the first block of one line and different from each other.
(Q is an integer not larger than M), set randomly,
An image enlarging / reducing method characterized in that the positions of pixels to be inserted or thinned out are arranged at the same position for each Q line. 【請求項９】 １ラインＮ個の画素よりなり、Ｍライン
で１頁を構成する画像を、第１ラインの第１画素より第
Ｎ画素まで、第２ラインの第１画素より第Ｎ画素まで、
…第Ｍラインの第１画素より第Ｎ画素まで順にアドレス
付けしてメモリに記憶するようにし、１ライン内の画素
をカウントするライン内カウンタと、１頁内のライン数
をカウントするライン数カウンタとを設け、主走査方向
のＫライン、Ｌ画素目のアドレスはライン数カウンタの
カウントＫとライン内カウンタのカウントＬより定め、
副走査方向のＫ列、Ｌ画素目のアドレスはライン内カウ
ンタのカウントＫとライン数カウンタのカウントＬより
求めるようにし、１頁メモリに記憶後、副走査方向に１
列当たりＱ個の画素を挿入または間引く場合、１列をＱ
ブロックに分割し、各ブロックに１画素ランダムに挿入
または間引きするようにしたことを特徴とする画像の拡
大・縮小方法。9. An image composed of N pixels in one line and forming one page in M lines, from the first pixel to the Nth pixel in the first line, from the first pixel to the Nth pixel in the second line. ,
... In-line counter that counts the pixels in one line by sequentially addressing from the first pixel to the N-th pixel of the M-th line, and stores in memory, and a line number counter that counts the number of lines in one page And the address of the Lth pixel of the K line in the main scanning direction is determined by the count K of the line number counter and the count L of the in-line counter,
The address of the Kth column and the Lth pixel in the sub-scanning direction is obtained from the count K of the in-line counter and the count L of the line number counter, and after being stored in one page memory, set to 1 in the sub-scanning direction.
When inserting or thinning out Q pixels per column, Q
An image enlarging / reducing method characterized by dividing into blocks and inserting or thinning out one pixel at random in each block. 【請求項１０】 １ラインＮ個の画素よりなり、Ｍライ
ンで１頁を構成する画像を、第１ラインの第１画素より
第Ｎ画素まで、第２ラインの第１画素より第Ｎ画素ま
で、…第Ｍラインの第１画素より第Ｎ画素まで順にアド
レス付けしてメモリに記憶するようにし、１ライン内の
画素をカウントするライン内カウンタと、１頁内のライ
ン数をカウントするライン数カウンタとを設け、主走査
方向のＫライン、Ｌ画素目のアドレスはライン数カウン
タのカウントＫとライン内カウンタのカウントＬより定
め、副走査方向のＫ列、Ｌ画素目のアドレスはライン内
カウンタのカウントＫとライン数カウンタのカウントＬ
より求めるようにし、主走査方向に１ライン当たりＰ個
の画素を挿入または、間引く場合、１ラインをＰブロッ
クに分割し、各ブロックに１画素ランダムに挿入または
間引きするようにして、１ライン毎にメモリに記憶して
ゆき、Ｍラインまで記憶後、副走査方向１列当たりＱ個
の画素を挿入または間引く場合、１列をＱブロックに分
割し、各ブロックに１画素ランダムに挿入または間引き
するようにしたことを特徴とする画像の拡大・縮小方
法。10. An image composed of N pixels in one line, and forming one page in M lines, from the first pixel to the Nth pixel in the first line, from the first pixel to the Nth pixel in the second line. ..., an in-line counter that counts the pixels in one line and a number of lines that counts the number of lines in one page by sequentially addressing from the first pixel to the N-th pixel of the M-th line A counter is provided, and the address of the K line and the L pixel in the main scanning direction is determined by the count K of the line number counter and the count L of the in-line counter. The K column in the sub scanning direction and the address of the L pixel are the in-line counter. Count K and line count counter L
When P pixels are inserted or thinned out per line in the main scanning direction, one line is divided into P blocks, and one pixel is randomly inserted or thinned out in each block so that each pixel is lined up. After storing up to M lines and storing up to M lines, when inserting or thinning out Q pixels per column in the sub-scanning direction, one column is divided into Q blocks, and one pixel is randomly inserted or thinned out in each block. An image enlarging / reducing method characterized by the above.