JPH07110496A - Production of active matrix panel - Google Patents
Production of active matrix panelInfo
- Publication number
- JPH07110496A JPH07110496A JP25670893A JP25670893A JPH07110496A JP H07110496 A JPH07110496 A JP H07110496A JP 25670893 A JP25670893 A JP 25670893A JP 25670893 A JP25670893 A JP 25670893A JP H07110496 A JPH07110496 A JP H07110496A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal film
- chromium
- etching gas
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明はアクティブマトリクス型
の液晶表示パネルに係り、特に、薄膜トランジスタを用
いたアクティブマトリクスパネルにおける工程数短縮を
図った製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix type liquid crystal display panel, and more particularly to a manufacturing method for reducing the number of steps in an active matrix panel using thin film transistors.
【０００２】[0002]
【従来の技術】従来のアクティブマトリクスパネルで
は、例えば、特開平2−19840号に記載のような薄膜トラ
ンジスタを用いている。図１３は従来の画素部の断面構
造を示したものであり、図中で、５０はガラス基板、５
１はＩＴＯ、５２はクロム（ゲート電極）、５３は窒化
シリコン膜（ゲート絶縁膜）、５４は非晶質シリコン膜
（半導体膜）、５５は窒化シリコン膜（ＴＦＴ保護
膜）、５６はクロム、５７は燐を含んだ非晶質シリコン
膜(外因性半導体膜)、５８はクロム(ドレイン電極)、５
９はアルミニウム（ドレイン電極）である。2. Description of the Related Art In a conventional active matrix panel, for example, a thin film transistor as described in JP-A-2-19840 is used. FIG. 13 shows a cross-sectional structure of a conventional pixel portion, in which 50 is a glass substrate and 5 is a glass substrate.
1 is ITO, 52 is chromium (gate electrode), 53 is a silicon nitride film (gate insulating film), 54 is an amorphous silicon film (semiconductor film), 55 is a silicon nitride film (TFT protective film), 56 is chromium, 57 is an amorphous silicon film containing phosphorus (extrinsic semiconductor film), 58 is chromium (drain electrode), 5
9 is aluminum (drain electrode).
【０００３】[0003]
【発明が解決しようとする課題】上記従来技術は、マス
ク枚数の低減に関しては考慮されているが、一種類のエ
ッチングガス（あるいはエッチング液）を用いた多層膜
の一括加工に関しては考慮されていないため、大幅な工
程短縮までには至らない。本発明の目的は工程数が短縮
されたアクティブマトリクスパネルの製造方法を提供す
ることにある。The above-mentioned prior art considers reduction of the number of masks, but does not consider batch processing of a multilayer film using one type of etching gas (or etching solution). Therefore, the process cannot be shortened significantly. An object of the present invention is to provide a method for manufacturing an active matrix panel in which the number of steps is shortened.
【０００４】[0004]
【課題を解決するための手段】上記目的は、アクティブ
マトリクス型の液晶パネルで、基板上に順に堆積した透
明導電膜と金属膜を、一種類のドライエッチングガスで
一括加工することにより、画素電極と薄膜トランジスタ
のゲート電極とを同時にパターン形成し、その後、上記
薄膜トランジスタのソース／ドレイン電極をドライエッ
チングガスで加工する時に、同時に、上記画素電極上の
金属膜を除去することにより達成される。ここで、パネ
ルの製造方法で、上記透明導電膜は酸化インジウム・ス
ズ(ITO）、ゲート電極の金属膜はクロム以外の高融点金
属膜（例えば、モリブデン，タンタル、あるいはタング
ステン等）、ソース／ドレイン電極の金属膜はクロム，
モリブデン，タンタル、あるいはタングステンが含まれ
ている高融点金属膜，画素電極と薄膜トランジスタのゲ
ート電極を一括加工するエッチングガスは臭化水素（Ｈ
Ｂｒ）を主成分とするガス、ソース／ドレイン電極と画
素電極上の金属膜を一括加工するエッチングガスは塩素
系ガスと酸素の混合ガスであることが好ましい。The above-described object is to provide a pixel electrode in an active matrix type liquid crystal panel by collectively processing a transparent conductive film and a metal film sequentially deposited on a substrate with one kind of dry etching gas. And the gate electrode of the thin film transistor are patterned at the same time, and then, when the source / drain electrodes of the thin film transistor are processed by dry etching gas, the metal film on the pixel electrode is simultaneously removed. Here, in the panel manufacturing method, the transparent conductive film is made of indium tin oxide (ITO), the metal film of the gate electrode is made of a refractory metal film other than chromium (for example, molybdenum, tantalum, or tungsten), source / drain. The metal film of the electrode is chromium,
The etching gas for collectively processing the refractory metal film containing molybdenum, tantalum, or tungsten, the pixel electrode and the gate electrode of the thin film transistor is hydrogen bromide (H
It is preferable that the gas containing Br) as a main component and the etching gas for collectively processing the metal films on the source / drain electrodes and the pixel electrodes be a mixed gas of chlorine-based gas and oxygen.
【０００５】[0005]
【作用】まず、画素電極と、薄膜トランジスタのゲート
電極とを同時に加工するために、画素電極用のＩＴＯを
基板上に堆積し、引き続き、ゲート電極用のモリブデ
ン，タンタルあるいはタングステンが含まれている高融
点金属膜を堆積し、臭化水素（ＨＢｒ）を主成分とする
エッチングガスで一括加工する。ＩＴＯのエッチングガ
スは臭化水素が適しており、また、モリブデン，タンタ
ルあるいはタングステンが含まれている高融点金属膜
も、臭化水素（ＨＢｒ）を主成分とするエッチングガス
によりエッチング可能である。ここで、従来用いられて
きたクロムは本発明のゲート電極として、以下の点で好
ましくない。すなわち、クロムをドライ加工する際のエ
ッチングガスは酸素と塩素の混合ガスであるが、このガ
スではＩＴＯがエッチング時に再酸化されるためＩＴＯ
のエッチング速度が低下する。次に、ソース／ドレイン
電極用のクロム，モリブデン，タンタルあるいはタング
ステンが含まれている高融点金属膜を堆積後、塩素系ガ
スと酸素の混合ガスでソース／ドレイン電極と画素電極
上の高融点金属膜を一括加工する。ここで、クロム，モ
リブデン、タンタルあるいはタングステンが含まれてい
る高融点金属膜は塩素系ガスと酸素の混合ガスでエッチ
ング可能である。また、ＩＴＯは塩素系ガスと酸素の混
合ガスではエッチングされにくいので、画素電極（ＩＴ
Ｏ）は露出するが、ガスによる形状変化は小さい。First, in order to simultaneously process the pixel electrode and the gate electrode of the thin film transistor, ITO for the pixel electrode is deposited on the substrate, and subsequently, a high concentration containing molybdenum, tantalum or tungsten for the gate electrode is included. A melting point metal film is deposited, and is collectively processed with an etching gas containing hydrogen bromide (HBr) as a main component. Hydrogen bromide is suitable as an etching gas for ITO, and a refractory metal film containing molybdenum, tantalum, or tungsten can also be etched with an etching gas containing hydrogen bromide (HBr) as a main component. Here, conventionally used chromium is not preferable as the gate electrode of the present invention in the following points. That is, the etching gas for dry-processing chromium is a mixed gas of oxygen and chlorine, but this gas re-oxidizes ITO during etching, so
Etching rate is reduced. Next, after depositing a refractory metal film containing chromium, molybdenum, tantalum, or tungsten for the source / drain electrodes, a refractory metal on the source / drain electrodes and the pixel electrodes is mixed with a mixed gas of chlorine-based gas and oxygen. Process the film at once. Here, the refractory metal film containing chromium, molybdenum, tantalum or tungsten can be etched with a mixed gas of chlorine-based gas and oxygen. Further, since ITO is difficult to be etched by a mixed gas of chlorine-based gas and oxygen, the pixel electrode (IT
O) is exposed, but the change in shape due to gas is small.
【０００６】本発明では、単独ガスによる多層膜の一括
加工を用いているので薄膜トランジスタの製造工程数は
短縮される。According to the present invention, the number of manufacturing steps of the thin film transistor is shortened because the batch processing of the multilayer film using a single gas is used.
【０００７】[0007]
【実施例】以下、本発明の実施例を図面を参照して詳細
に説明する。Embodiments of the present invention will now be described in detail with reference to the drawings.
【０００８】図１から図８は、本発明による加工手法を
ＴＦＴ−ＬＣＤ基板の製造時の加工に適用した場合の説
明図である。1 to 8 are explanatory views when the processing method according to the present invention is applied to processing at the time of manufacturing a TFT-LCD substrate.
【０００９】図１から図８で、１はガラス基板、２はＩ
ＴＯ(Indium Tin Oxide)、３はモリブデン、４はホトレ
ジスト、５は三塩化硼素（ＢＣｌ3)と臭化水素（ＨＢ
ｒ）の混合ガス、６は窒化シリコン膜（ゲート絶縁
膜）、７は非晶質シリコン膜（半導体膜）、８は燐を含
んだ非晶質シリコン膜（外因性半導体膜）、９はホトレ
ジスト、１０はＳＦ6ガス、１１はクロム，１２はホト
レジスト、１３は塩素(Ｃｌ2)と酸素（Ｏ2 ）の混合ガ
ス、１４は窒化シリコン膜（ＴＦＴ保護膜）、２０はＴ
ＦＴ付ガラス基板、２１は下部の配向膜、２２は液晶、
２３は上部の配向膜、２４はＩＴＯ付ガラス基板であ
る。1 to 8, 1 is a glass substrate, 2 is I
TO (Indium Tin Oxide), 3 is molybdenum, 4 is photoresist, 5 is boron trichloride (BCl 3 ) and hydrogen bromide (HB).
r) mixed gas, 6 silicon nitride film (gate insulating film), 7 amorphous silicon film (semiconductor film), 8 amorphous silicon film containing phosphorus (extrinsic semiconductor film), 9 photoresist 10 is SF 6 gas, 11 is chromium, 12 is photoresist, 13 is a mixed gas of chlorine (Cl 2 ) and oxygen (O 2 ), 14 is a silicon nitride film (TFT protective film), and 20 is T.
Glass substrate with FT, 21 is lower alignment film, 22 is liquid crystal,
Reference numeral 23 is an upper alignment film, and 24 is a glass substrate with ITO.
【００１０】ここで、図１から図８を参照して、ＴＦＴ
−ＬＣＤ基板の製造方法について説明する。Referring now to FIGS. 1-8, the TFT
-A method for manufacturing an LCD substrate will be described.
【００１１】始めに、図１に示すように、ガラス基板１
上に、ＩＴＯ膜２，モリブデン(Mo)膜３を順次堆積し、
その後、Ｍｏ膜３上にホトレジスト材料を塗布し、所定
の個所にホトレジスト膜４をパターニング形成する。First, as shown in FIG. 1, a glass substrate 1
An ITO film 2 and a molybdenum (Mo) film 3 are sequentially deposited on the above,
After that, a photoresist material is applied on the Mo film 3 and the photoresist film 4 is patterned and formed at a predetermined position.
【００１２】次に、図２に示すように、矢印方向からＢ
Ｃｌ3 とＨＢｒとの混合ガスからなるエッチングガス５
を供給し、ホトレジスト膜４をマスクにして、Ｍｏ膜
３，ＩＴＯ膜２を一括してエッチングし、ホトレジスト
膜４が存在する部分を除いた残りの部分のＭｏ膜３，Ｉ
ＴＯ膜２をエッチング除去する。Next, as shown in FIG.
Etching gas consisting of mixed gas of Cl 3 and HBr 5
Is supplied and the Mo film 3 and the ITO film 2 are collectively etched using the photoresist film 4 as a mask, and the remaining portions of the Mo film 3 and I excluding the portion where the photoresist film 4 is present.
The TO film 2 is removed by etching.
【００１３】次に、図３に示すように、ホトレジスト膜
４を剥離した後、全表面に窒化シリコン膜からなるゲー
ト絶縁膜６，非晶質シリコン膜からなる半導体膜７，燐
を含んだ非晶質シリコン膜８を順次堆積させ、その後
に、燐を含んだ非晶質シリコン膜８上にホトレジスト材
料を塗布し、所定の個所にホトレジスト膜９をパターニ
ング形成する。Next, as shown in FIG. 3, after the photoresist film 4 is peeled off, the gate insulating film 6 made of a silicon nitride film 6, the semiconductor film 7 made of an amorphous silicon film, and a non-phosphorus-containing non-doped film are formed on the entire surface. A crystalline silicon film 8 is sequentially deposited, and then a photoresist material is applied on the amorphous silicon film 8 containing phosphorus, and a photoresist film 9 is patterned and formed at a predetermined position.
【００１４】次に、図４に示すように、矢印方向からＳ
Ｆ6 ガスからなるエッチングガス１０を供給し、ホトレ
ジスト膜９をマスクにして、燐を含んだ非晶質シリコン
膜８，非晶質シリコン膜７，窒化シリコン膜６を一括し
てエッチングし、ホトレジスト膜９が存在する部分を除
いた残りの部分の燐を含んだ非晶質シリコン膜８，非晶
質シリコン膜７，窒化シリコン膜６をエッチング除去す
る。Next, as shown in FIG. 4, S from the arrow direction
An etching gas 10 made of F 6 gas is supplied, the amorphous silicon film 8 containing phosphorus, the amorphous silicon film 7, and the silicon nitride film 6 are collectively etched by using the photoresist film 9 as a mask. The remaining portions of the amorphous silicon film 8, the amorphous silicon film 7, and the silicon nitride film 6 excluding the portion where the film 9 is present are removed by etching.
【００１５】次に、図５に示すように、ホトレジスト膜
９を剥離した後、全表面にクロム膜１１を堆積させ、そ
の後に、クロム膜１１上にホトレジスト材料を塗布し、
所定の個所にホトレジスト膜１２をパターニング形成す
る。Next, as shown in FIG. 5, after peeling off the photoresist film 9, a chromium film 11 is deposited on the entire surface, and then a photoresist material is applied on the chromium film 11,
A photoresist film 12 is patterned and formed at a predetermined position.
【００１６】次に、図６に示すように、矢印方向からＣ
ｌ2とＯ2の混合ガスからなるエッチングガス１３を供給
し、ホトレジスト膜１２が存在する部分を除いた残りの
部分のクロム膜１１をエッチング除去し、その時に画素
電極（ＩＴＯ）上のモリブデン膜３もエッチング除去す
る。この時に画素電極となるＩＴＯ２は露出する。ここ
で、この条件下ではクロム直下の燐を含んだ非晶質シリ
コン膜８はＯ2 により酸化されるのでクロムと非晶質シ
リコンの選択エッチングは可能である。また、ソース／
ドレイン用金属は他の高融点金属でも選択エッチングは
可能である。Next, as shown in FIG. 6, from the direction of the arrow C
An etching gas 13 composed of a mixed gas of l 2 and O 2 is supplied to etch away the remaining chromium film 11 excluding the portion where the photoresist film 12 is present. At that time, the molybdenum film on the pixel electrode (ITO) is removed. 3 is also removed by etching. At this time, the ITO 2 which will be the pixel electrode is exposed. Here, under this condition, the amorphous silicon film 8 containing phosphorus immediately below chromium is oxidized by O 2, so that selective etching of chromium and amorphous silicon is possible. Also, the source /
The drain metal can be selectively etched with other refractory metals.
【００１７】次に、図７に示すように、チャネル上の燐
を含んだ非晶質シリコン膜８をドライエッチングにより
除去する。Next, as shown in FIG. 7, the amorphous silicon film 8 containing phosphorus on the channel is removed by dry etching.
【００１８】次に、ホトレジスト膜１２を剥離した後、
全表面に窒化シリコン膜からなるＴＦＴ保護膜１４を堆
積させる。Next, after peeling off the photoresist film 12,
A TFT protective film 14 made of a silicon nitride film is deposited on the entire surface.
【００１９】最後に、図８に示すように、二つの基板、
すなわち、薄膜トランジスタが形成されているＴＦＴ付
ガラス基板２０と、ＩＴＯ膜が形成されているＩＴＯ付
ガラス基板２４とが対向配置され、それら基板２０，２
４の間に下部配向膜２１，上部配向膜２３を介して液晶
層２２が封入されて、アクティブマトリクス液晶ディス
プレイ基板、すなわち、ＴＦＴ−ＬＣＤ（Thin Film Tr
ansistor-LiquidCrystal Display)基板が形成される。Finally, as shown in FIG. 8, two substrates,
That is, the glass substrate 20 with TFT on which the thin film transistor is formed and the glass substrate 24 with ITO on which the ITO film is formed are arranged so as to face each other.
4, a liquid crystal layer 22 is enclosed via a lower alignment film 21 and an upper alignment film 23, and an active matrix liquid crystal display substrate, that is, a TFT-LCD (Thin Film Trn).
An anstor-Liquid Crystal Display) substrate is formed.
【００２０】続く、図９は本発明の製造方法を用いた場
合の画素部の平面構造を示したものである。図中で、３
０は画素電極、３１はソース電極、３２はドレイン電
極、３３はゲート電極が存在する領域、３４は窒化シリ
コン膜６／非晶質シリコン膜７が存在する領域である。Next, FIG. 9 shows a planar structure of the pixel portion when the manufacturing method of the present invention is used. 3 in the figure
Reference numeral 0 is a pixel electrode, 31 is a source electrode, 32 is a drain electrode, 33 is a region where a gate electrode is present, and 34 is a region where the silicon nitride film 6 / amorphous silicon film 7 is present.
【００２１】続く、図１０から図１１は本発明の製造方
法を用いた場合のゲート側端子部の断面構造、ドレイン
側端子部の断面構造を示したものである。図１０から図
１１で、１はガラス基板、２はＩＴＯ、３はモリブデ
ン、６は窒化シリコン膜、７は非晶質シリコン膜、８は
燐を含んだ非晶質シリコン膜、１１はクロム膜、１４は
窒化シリコン膜である。端子部では、外部モジュールと
の接続個所はＩＴＯのみで構成されているので信頼性が
向上する。Next, FIGS. 10 to 11 show the cross-sectional structure of the gate-side terminal portion and the drain-side terminal portion when the manufacturing method of the present invention is used. 10 to 11, 1 is a glass substrate, 2 is ITO, 3 is molybdenum, 6 is a silicon nitride film, 7 is an amorphous silicon film, 8 is an amorphous silicon film containing phosphorus, and 11 is a chromium film. , 14 are silicon nitride films. In the terminal portion, the connection point with the external module is made of only ITO, so that the reliability is improved.
【００２２】次に、図１２は本発明による加工手法を用
いて製造したＴＦＴ−ＬＣＤ基板を含むアクティブマト
リクス液晶ディスプレイ装置の構成の一例を示すブロッ
ク図である。図１２で、４０はＴＦＴ−ＬＣＤ基板、４
１は走査側ドライバ、４２は信号側ドライバ、４３はコ
ントローラ、４４は画像信号源である。Next, FIG. 12 is a block diagram showing an example of the structure of an active matrix liquid crystal display device including a TFT-LCD substrate manufactured by using the processing method according to the present invention. In FIG. 12, 40 is a TFT-LCD substrate, 4
Reference numeral 1 is a scanning side driver, 42 is a signal side driver, 43 is a controller, and 44 is an image signal source.
【００２３】そして、ＴＦＴ−ＬＣＤ基板４０の各画素
（図示なし）に対応した走査線（図示なし）は走査側ド
ライバ４１に、同じく各画素（図示なし）に対応した信
号線（図示なし）は信号側ドライバ５２にそれぞれ接続
される。コントローラ４３は走査側ドライバ４１，信号
側ドライバ４２，画像信号源４４にそれぞれ接続され、
画像信号源４４は信号側ドライバ４２に接続されてい
る。A scanning line (not shown) corresponding to each pixel (not shown) of the TFT-LCD substrate 40 is connected to the scanning side driver 41, and a signal line (not shown) corresponding to each pixel (not shown) is also provided. Each is connected to the signal side driver 52. The controller 43 is connected to the scanning driver 41, the signal driver 42, and the image signal source 44,
The image signal source 44 is connected to the signal side driver 42.
【００２４】[0024]
【発明の効果】本発明によれば、アクティブマトリクス
型液晶表示装置に用いられる薄膜トランジスタの製法
で、単独ガスによる多層膜の一括加工を用いて薄膜トラ
ンジスタを形成するので、製造工程数は大幅に削減され
る。したがって、薄膜トランジスタを用いることによ
り、製造工程数が短縮されたアクティブマトリクス型液
晶表示装置が提供できる。According to the present invention, in the method of manufacturing a thin film transistor used in an active matrix type liquid crystal display device, a thin film transistor is formed by batch processing of a multilayer film using a single gas, so that the number of manufacturing steps is greatly reduced. It Therefore, by using the thin film transistor, an active matrix type liquid crystal display device having a reduced number of manufacturing steps can be provided.
【図１】本発明の加工手法をＴＦＴ−ＬＣＤ基板に適用
した場合の最初の製造段階の説明図。FIG. 1 is an explanatory diagram of a first manufacturing stage when a processing method of the present invention is applied to a TFT-LCD substrate.
【図２】本発明の加工手法をＴＦＴ−ＬＣＤ基板に適用
した場合の第二の製造段階の説明図。FIG. 2 is an explanatory diagram of a second manufacturing stage when the processing method of the present invention is applied to a TFT-LCD substrate.
【図３】本発明の加工手法をＴＦＴ−ＬＣＤ基板に適用
した場合の第三の製造段階の説明図。FIG. 3 is an explanatory diagram of a third manufacturing stage when the processing method of the present invention is applied to a TFT-LCD substrate.
【図４】本発明の加工手法をＴＦＴ−ＬＣＤ基板に適用
した場合の第四の製造段階の説明図。FIG. 4 is an explanatory view of a fourth manufacturing stage when the processing method of the present invention is applied to a TFT-LCD substrate.
【図５】本発明の加工手法をＴＦＴ−ＬＣＤ基板に適用
した場合の第五の製造段階の説明図。FIG. 5 is an explanatory view of a fifth manufacturing stage when the processing method of the present invention is applied to a TFT-LCD substrate.
【図６】本発明の加工手法をＴＦＴ−ＬＣＤ基板に適用
した場合の第六の製造段階の説明図。FIG. 6 is an explanatory view of a sixth manufacturing stage when the processing method of the present invention is applied to a TFT-LCD substrate.
【図７】本発明の加工手法をＴＦＴ−ＬＣＤ基板に適用
した場合の第七の製造段階の説明図。FIG. 7 is an explanatory diagram of a seventh manufacturing stage when the processing method of the present invention is applied to a TFT-LCD substrate.
【図８】本発明の加工手法をＴＦＴ−ＬＣＤ基板に適用
した場合の最終の製造段階の説明図。FIG. 8 is an explanatory diagram of a final manufacturing stage when the processing method of the present invention is applied to a TFT-LCD substrate.
【図９】本発明を用いた場合の画素部の平面構造図。FIG. 9 is a plan structure diagram of a pixel portion when the present invention is used.
【図１０】本発明を用いた場合のゲート側端子部の断面
図。FIG. 10 is a cross-sectional view of a gate-side terminal portion when the present invention is used.
【図１１】本発明を用いた場合のドレイン側端子部の断
面図。FIG. 11 is a cross-sectional view of a drain-side terminal portion when the present invention is used.
【図１２】本発明を用いたアクティブマトリクス液晶デ
ィスプレイのシステムのブロック図。FIG. 12 is a block diagram of a system of an active matrix liquid crystal display using the present invention.
【図１３】従来の画素部の断面図。FIG. 13 is a sectional view of a conventional pixel portion.
１…ガラス基板、２…ＩＴＯ、３…モリブデン、６…窒
化シリコン膜（ゲート絶縁膜）、７…非晶質シリコン膜
（半導体膜）、８…燐を含んだ非晶質シリコン膜（外因
性半導体膜）、１１…クロム，１２…ホトレジスト、１
３…塩素と酸素の混合ガス。1 ... Glass substrate, 2 ... ITO, 3 ... Molybdenum, 6 ... Silicon nitride film (gate insulating film), 7 ... Amorphous silicon film (semiconductor film), 8 ... Amorphous silicon film containing phosphorus (extrinsic Semiconductor film), 11 ... Chrome, 12 ... Photoresist, 1
3 ... A mixed gas of chlorine and oxygen.
Claims (2)
いて、基板上に順に堆積した透明導電膜と金属膜を、一
種類のドライエッチングガスで一括加工することによ
り、画素電極と薄膜トランジスタのゲート電極とを同時
にパターン形成し、その後、上記薄膜トランジスタのソ
ース／ドレイン電極をドライエッチングガスで加工する
時に、同時に、上記画素電極上の金属膜を除去すること
を特徴とするアクティブマトリクスパネルの製造方法。1. In an active matrix type liquid crystal panel, a transparent conductive film and a metal film, which are sequentially deposited on a substrate, are collectively processed with one kind of dry etching gas to simultaneously form a pixel electrode and a gate electrode of a thin film transistor. A method for manufacturing an active matrix panel, which comprises patterning and thereafter removing the metal film on the pixel electrode at the same time as processing the source / drain electrodes of the thin film transistor with a dry etching gas.
インジウム・スズ、上記ゲート電極の金属膜はクロム以
外の高融点金属膜、上記ソース／ドレイン電極の金属膜
はクロム，モリブデン，タンタル、あるいはタングステ
ン等の高融点金属膜，画素電極と薄膜トランジスタのゲ
ート電極を一括加工するエッチングガスは臭化水素を主
成分とするガス，ソース／ドレイン電極と画素電極上の
金属膜を一括加工するエッチングガスは塩素系ガスと酸
素の混合ガスであるアクティブマトリクスパネルの製造
方法。2. The transparent conductive film according to claim 1, wherein the metal film of the gate electrode is a refractory metal film other than chromium, and the metal film of the source / drain electrodes is chromium, molybdenum, or tantalum. Alternatively, a high melting point metal film such as tungsten, an etching gas for collectively processing the pixel electrode and the gate electrode of the thin film transistor is a gas mainly containing hydrogen bromide, and an etching gas for collectively processing the source / drain electrodes and the metal film on the pixel electrode. Is a method of manufacturing an active matrix panel, which is a mixed gas of chlorine-based gas and oxygen.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25670893A JPH07110496A (en) | 1993-10-14 | 1993-10-14 | Production of active matrix panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25670893A JPH07110496A (en) | 1993-10-14 | 1993-10-14 | Production of active matrix panel |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07110496A true JPH07110496A (en) | 1995-04-25 |
Family
ID=17296369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25670893A Pending JPH07110496A (en) | 1993-10-14 | 1993-10-14 | Production of active matrix panel |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07110496A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6528357B2 (en) * | 1998-03-13 | 2003-03-04 | Kabushiki Kaisha Toshiba | Method of manufacturing array substrate |
| KR100421613B1 (en) * | 2001-05-07 | 2004-03-09 | 엘지.필립스 엘시디 주식회사 | Tft lcd and manufacturing method thereof |
| KR100811643B1 (en) * | 2002-03-06 | 2008-03-11 | 엘지.필립스 엘시디 주식회사 | 1-step etching method for insulated layer having multi-layer structure |
| JP2010117499A (en) * | 2008-11-12 | 2010-05-27 | Toshiba Mobile Display Co Ltd | Array substrate and method for manufacturing array substrate |
-
1993
- 1993-10-14 JP JP25670893A patent/JPH07110496A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6528357B2 (en) * | 1998-03-13 | 2003-03-04 | Kabushiki Kaisha Toshiba | Method of manufacturing array substrate |
| KR100421613B1 (en) * | 2001-05-07 | 2004-03-09 | 엘지.필립스 엘시디 주식회사 | Tft lcd and manufacturing method thereof |
| KR100811643B1 (en) * | 2002-03-06 | 2008-03-11 | 엘지.필립스 엘시디 주식회사 | 1-step etching method for insulated layer having multi-layer structure |
| JP2010117499A (en) * | 2008-11-12 | 2010-05-27 | Toshiba Mobile Display Co Ltd | Array substrate and method for manufacturing array substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0782040B1 (en) | Method of manufacturing a liquid crystal display | |
| KR900004732B1 (en) | Method for production of thin film transistor array substrates | |
| US6081308A (en) | Method for manufacturing liquid crystal display | |
| JP3238020B2 (en) | Method for manufacturing active matrix display device | |
| JPH10270710A (en) | Liquid crystal display device and manufacture thereof | |
| JPH05323373A (en) | Production of thin film transistor panel | |
| JP2001166336A (en) | Method of producing liquid crystal display device and method of forming wires in liquid crystal display device | |
| JPH04372934A (en) | Manufacture of array substrate for liquid crystal display device | |
| JPH07110496A (en) | Production of active matrix panel | |
| JPH0743744A (en) | Liquid crystal display device and its production | |
| JPH06102528A (en) | Production of thin-film transistor matrix | |
| KR20090023107A (en) | Tft substrate and method for manufacturing the same | |
| JPS62286271A (en) | Manufacture of thin-film transistor substrate | |
| US6486010B1 (en) | Method for manufacturing thin film transistor panel | |
| JP2937255B2 (en) | Method for patterning transparent conductive film | |
| KR100648221B1 (en) | method for fabricating array substrate of TFT-LCD | |
| JPH1195248A (en) | Array substrate for display device and its production | |
| JPH0744277B2 (en) | Thin film transistor and method of forming the same | |
| JPH06252171A (en) | Manufacture of active matrix panel | |
| JP2775883B2 (en) | Method of manufacturing thin film transistor matrix | |
| JP2753055B2 (en) | Amorphous silicon thin film transistor | |
| JPH04348041A (en) | Manufacture of thin film transistor | |
| JPH05299436A (en) | Thin-film transistor and liquid crystal display using the thin-film transistor | |
| JPH04155315A (en) | Manufacture of multi-layer film wiring body | |
| JPS61181164A (en) | Manufacture of thin-film field-effect transistor |