JPH07107237A - Image processor - Google Patents
Image processorInfo
- Publication number
- JPH07107237A JPH07107237A JP5254949A JP25494993A JPH07107237A JP H07107237 A JPH07107237 A JP H07107237A JP 5254949 A JP5254949 A JP 5254949A JP 25494993 A JP25494993 A JP 25494993A JP H07107237 A JPH07107237 A JP H07107237A
- Authority
- JP
- Japan
- Prior art keywords
- image sensor
- signal
- converter
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Facsimile Heads (AREA)
- Facsimile Scanning Arrangements (AREA)
- Editing Of Facsimile Originals (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、イメージセンサで画像
を読み取る際、副走査方向に縮小して読み取る画像処理
装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image processing apparatus which reduces an image in a sub-scanning direction and reads it when an image is read by an image sensor.
【０００２】[0002]
【従来の技術】図１２は、従来の画像処理装置を示す図
である。１は光源、２はイメージセンサ、３は増幅器、
４はＡＤ変換器、５は補正回路、６はＣＣＤ駆動回路、
７はタイミング信号発生回路、８は基準クロック発生回
路である。光源１は、原稿を照射するための光源であ
り、イメージセンサ２は原稿からの反射光を読み取る。
白い部分からの反射光量は大であり、黒に近い色の部分
からの反射光量ほど少なくなる。2. Description of the Related Art FIG. 12 is a diagram showing a conventional image processing apparatus. 1 is a light source, 2 is an image sensor, 3 is an amplifier,
4 is an AD converter, 5 is a correction circuit, 6 is a CCD drive circuit,
Reference numeral 7 is a timing signal generating circuit, and 8 is a reference clock generating circuit. The light source 1 is a light source for illuminating a document, and the image sensor 2 reads the reflected light from the document.
The amount of reflected light from the white portion is large, and the amount of reflected light from the portion of a color close to black is smaller.
【０００３】イメージセンサ２には何らかの固体撮像素
子が搭載されるが、ここではその中のＣＣＤ（Charge C
oupled Device, 電荷結合デバイス）が搭載されている
ものとする。イメージセンサ２で読み取った画像データ
（アナログ値）は、増幅器３で増幅され、ＡＤ変換器４
でディジタル値に変換される。補正回路５では、そのデ
ィジタル値に対して必要に応じ種々の補正がなされる。The image sensor 2 is equipped with some solid-state image pickup device. Here, a CCD (Charge C
oupled Device, charge-coupled device). The image data (analog value) read by the image sensor 2 is amplified by the amplifier 3, and the AD converter 4
Is converted to a digital value. The correction circuit 5 makes various corrections to the digital value as necessary.
【０００４】例えば、種々の原因により、黒の原稿を読
んだ時でも黒に対応した値（例、８ビット値での０）に
ピッタリとは一致しないことがあるし、白の原稿を読ん
だ時でも白に対応した値（例、８ビット値での２５６）
にピッタリとは一致しないことがある。そこでそれらの
値に出来るだけ一致させるため、黒補正および白補正が
なされる。また、それらの補正を行った後、必要に応じ
てディジタルフィルタ等によるディジタル処理が施され
る。For example, due to various reasons, even when a black original is read, the value corresponding to black (eg, 0 in 8-bit value) may not exactly match, and a white original is read. A value corresponding to white even at times (eg, 256 with an 8-bit value)
May not match exactly. Therefore, in order to match these values as much as possible, black correction and white correction are performed. Further, after those corrections are made, digital processing by a digital filter or the like is performed if necessary.
【０００５】このような画像処理装置において、原稿を
拡大したり縮小したりすることが要求される場合があ
る。主走査方向での拡大は、イメージセンサ２からの画
素出力に対して「画素間濃度補間」を施すことにより行
われ、主走査方向での縮小は「間引き」を施すことによ
り行われている。「画素間濃度補間」では、例えば２倍
に拡大したい時には、画素１つおきに隣接する画素出力
の中間の値の画素出力を補間し、１．５倍に拡大したい
時には、２つおきに補間する。また、「間引き」により
50％に縮小したい時には、画素１つおきに間引き、２／
３に縮小したい時には、画素２つおきに間引く。In such an image processing apparatus, it may be required to enlarge or reduce a document. The enlargement in the main scanning direction is performed by performing "inter-pixel density interpolation" on the pixel output from the image sensor 2, and the reduction in the main scanning direction is performed by performing "thinning". In the “pixel-to-pixel density interpolation”, for example, when it is desired to enlarge by 2 times, the pixel output of an intermediate value between adjacent pixel outputs of every other pixel is interpolated, and when it is desired to enlarge by 1.5 times, it is interpolated every other pixel. To do. Also, by "thinning out"
When you want to reduce to 50%, every other pixel is thinned out,
When it is desired to reduce the size to 3, every other pixel is thinned out.
【０００６】副走査方向での拡大，縮小を行うための第
１の技術としては、イメージセンサ２の移動速度を変え
ることにより、読取画素出力のライン数を減少させると
いう技術が知られている。第２の技術としては、読み取
りによって得た画素出力のライン数を減少させるという
技術が知られている。まず、第１の技術について説明す
るが、それに先立ち、読取機構部の概要について説明す
る。As a first technique for enlarging and reducing in the sub-scanning direction, there is known a technique of changing the moving speed of the image sensor 2 to reduce the number of lines of read pixel output. As a second technique, there is known a technique of reducing the number of lines of pixel output obtained by reading. First, the first technique will be described, but before that, an outline of the reading mechanism unit will be described.
【０００７】図１１は、画像処理装置の読取機構部を示
す図である。図１１において、２０は画像処理装置、２
１は原稿、２２はプラテンガラス、２３はイメージセン
サ基体、２４はワイヤ、２５，２６はプーリ、２７はモ
ータである。モータ２７はプーリ２６を駆動し、プーリ
２６とプーリ２５との間にはワイヤ２４が掛けられ、ワ
イヤ２４の途中にはイメージセンサ基体２３が取り付け
られている。イメージセンサ基体２３には、イメージセ
ンサ２が搭載されている。FIG. 11 is a view showing the reading mechanism section of the image processing apparatus. In FIG. 11, reference numeral 20 denotes an image processing device, 2
Reference numeral 1 is an original, 22 is a platen glass, 23 is an image sensor base, 24 is a wire, 25 and 26 are pulleys, and 27 is a motor. The motor 27 drives the pulley 26, the wire 24 is hung between the pulley 26 and the pulley 25, and the image sensor substrate 23 is attached in the middle of the wire 24. The image sensor 2 is mounted on the image sensor base 23.
【０００８】イメージセンサ２は、プラテンガラス２２
上に置かれた原稿２１を読み取る。イメージセンサ２の
長手方向（図１１の紙面に垂直な方向）が、主走査方向
である。モータ２７が正転，逆転されることにより、イ
メージセンサ基体２３が矢印のように右または左に移動
させられる。この移動方向が副走査方向である。次に前
記第１の方法について説明する。The image sensor 2 includes a platen glass 22.
The document 21 placed on the top is read. The longitudinal direction of the image sensor 2 (direction perpendicular to the paper surface of FIG. 11) is the main scanning direction. By rotating the motor 27 in the normal direction or in the reverse direction, the image sensor base 23 is moved to the right or left as indicated by the arrow. This moving direction is the sub-scanning direction. Next, the first method will be described.
【０００９】（副走査方向での縮小を行う第１の技術）
図１３は、前記第１の技術における縮小率と副走査方向
進行巾との関係を示す図である。２１は、読み取られる
原稿である。図１３（イ）は縮小率１００％（つまり等
倍）の場合を示しているが、この場合、１ライン分の読
取出力を得るための副走査方向進行巾をＬとする。図１
３（ロ）は縮小率５０％の場合であるが、この場合には
副走査方向の移動速度が速められ、１ライン分の読取出
力を得るための副走査方向進行巾は、１００％の場合の
２倍の２Ｌとされる。（ロ）の場合、原稿２１全面の読
み取りを終えた段階で得られる画素出力のライン数は、
１００％の場合の半分になるから、５０％縮小が達成さ
れる。前記移動速度を適宜変えることにより、所望の縮
小を行うことが出来る。(First technique for reducing in the sub-scanning direction)
FIG. 13 is a diagram showing the relationship between the reduction ratio and the width in the sub-scanning direction in the first technique. Reference numeral 21 is a document to be read. FIG. 13A shows the case where the reduction ratio is 100% (that is, equal magnification). In this case, the sub-scanning direction advance width for obtaining the read output for one line is L. Figure 1
3 (b) is the case where the reduction ratio is 50%, but in this case, the moving speed in the sub-scanning direction is accelerated, and the sub-scanning direction advance width for obtaining the read output for one line is 100%. 2L, which is twice the In the case of (b), the number of pixel output lines obtained when the reading of the entire surface of the original 21 is completed is
50% reduction is achieved because it is half that of 100%. A desired reduction can be achieved by appropriately changing the moving speed.
【００１０】（副走査方向での縮小を行う第２の技術）
第２の技術は読み取りによって得た画素出力のライン数
を減少させるものであるが、処理の種類としてはライン
出力を単位とした「間引き」と、ライン出力間の「ＯＲ
演算」とがある。何れも、幾つかのライン出力を記憶し
得る容量の記憶装置を用意し、記憶されたライン出力に
対して「間引き」なり「ＯＲ演算」なりを行う。(Second technique for reducing in the sub-scanning direction)
The second technique is to reduce the number of lines of pixel output obtained by reading, but as the type of processing, "thinning" in units of line output and "OR between line outputs" are used.
There is a calculation. In each case, a storage device having a capacity capable of storing several line outputs is prepared, and "thinning out" or "OR operation" is performed on the stored line outputs.
【００１１】図１４は、間引きによる副走査方向の縮小
を説明する図である。１つの枡目は１つの画素を表し、
斜線を引いた画素は黒の画素出力であることを表してい
る。図１４（イ）は間引きを行う前のＮライン〜Ｎ＋３
ライン目までのライン出力を示し、図１４（ロ）は１ラ
インおきに間引いた後のライン出力を示している。この
間引きでは、ライン数が半分にされるから５０％の縮小
となる。間引きの間隔を適宜変えることにより、所望の
縮小率とされる。FIG. 14 is a diagram for explaining reduction in the sub-scanning direction by thinning. One cell represents one pixel,
The shaded pixels represent black pixel output. FIG. 14A shows N lines before thinning-N + 3.
The line output up to the line is shown, and FIG. 14B shows the line output after thinning out every other line. In this thinning-out, the number of lines is halved, resulting in a reduction of 50%. A desired reduction ratio can be obtained by appropriately changing the thinning interval.
【００１２】図１５は、ＯＲ演算による副走査方向の縮
小を説明する図である。図１５（イ）はＯＲ演算を行う
前のＮライン〜Ｎ＋３ライン目までのライン出力を示
し、図１５（ロ）は２ラインづつＯＲ演算を行った後の
ライン出力を示している。２ラインを基に１ラインを作
ると、ライン数が半分にされるから、５０％の縮小とな
る。１ラインを作るためのＯＲ演算の基とするライン数
を適宜変えることにより、所望の縮小率とすることが出
来る。FIG. 15 is a diagram for explaining the reduction in the sub-scanning direction by the OR operation. FIG. 15A shows the line output from the Nth line to the N + 3th line before performing the OR operation, and FIG. 15B shows the line output after performing the OR operation every two lines. If one line is created based on two lines, the number of lines is halved, resulting in a 50% reduction. A desired reduction ratio can be obtained by appropriately changing the number of lines that are the basis of the OR operation for creating one line.
【００１３】なお、画像処理装置における拡大，縮小に
関する従来の文献としては、例えば、特公平５− 15102
号公報がある。As a conventional document concerning enlargement / reduction in an image processing apparatus, for example, Japanese Patent Publication No.
There is a gazette.
【００１４】[0014]
【発明が解決しようとする課題】（問題点）副走査方向
における縮小を行う前記第１の技術（副走査方向の移動
速度を速める）には、高トルクのモータを必要とすると
共に、回転数可変装置を必要とするという問題点があ
る。また、前記第２の技術（出力ライン数を、間引きま
たはＯＲ演算により少なくする）には、複数ラインを記
憶し得る記憶装置を必要とすると共に、得られる画質が
悪いという問題点がある。(Problem) The first technique for reducing the size in the sub-scanning direction (increasing the moving speed in the sub-scanning direction) requires a high-torque motor and the number of rotations. There is a problem that a variable device is required. The second technique (the number of output lines is reduced by thinning out or ORing) requires a storage device capable of storing a plurality of lines and has a problem in that the obtained image quality is poor.
【００１５】（問題点の説明）前記第１の技術では、図
１３で説明したように、小さく縮小しようとすればする
ほど、イメージセンサを副走査方向に高速で移動しなけ
ればならないから、図１１のモータ２７として高トルク
のモータを必要とする。また、縮小率に応じてモータの
回転数を調節しなければならないから、回転数可変装置
も必要とする。これらは、画像処理装置のコストを高め
る要因となる。(Explanation of Problems) In the first technique, as described with reference to FIG. 13, the image sensor must be moved in the sub-scanning direction at a high speed as the size is reduced. A high torque motor is required as the eleventh motor 27. Further, since the rotation speed of the motor has to be adjusted according to the reduction rate, a rotation speed varying device is also required. These are factors that increase the cost of the image processing apparatus.
【００１６】前記第２の技術では、間引きやＯＲ演算の
対象とする何ラインかを記憶するための記憶装置を必要
とするので、コスト高となる。それに、「間引き」の方
では、何本かに１本のラインが間引かれるから、画像デ
ータの一部が欠落する。例えば、図１４の例では、Ｎ＋
１ライン目とＮ＋３ライン目とが欠落する。従って、画
質が悪くなる。他方、「ＯＲ演算」の方では、複数のラ
インの画像データが１本のラインに盛り込まれるので、
画像が黒ずんで来て（画像のつぶれ）、やはり画質が悪
くなる。本発明は、以上のような問題点を解決すること
を課題とするものである。The second technique requires a storage device for storing the number of lines to be thinned out or ORed, which results in high cost. In addition, in the "thinning out", one line is thinned out in some lines, so that part of the image data is lost. For example, in the example of FIG. 14, N +
The first line and the N + 3th line are missing. Therefore, the image quality deteriorates. On the other hand, in the “OR operation”, since the image data of a plurality of lines is included in one line,
The image becomes dark (image is crushed), and the image quality also deteriorates. An object of the present invention is to solve the above problems.
【００１７】[0017]
【課題を解決するための手段】前記課題を解決するた
め、本発明では、イメージセンサと、該イメージセンサ
の出力を増幅する増幅器と、該増幅器の出力をディジタ
ル値に変換するＡＤ変換器と、前記イメージセンサの駆
動回路と、該駆動回路およびＡＤ変換器の動作タイミン
グを規定する信号を発生するタイミング信号発生回路と
を具える画像処理装置において、縮小率がＲ％と設定さ
れた時には、前記イメージセンサの蓄積時間を縮小率が
等倍の時の１００／Ｒ倍とする信号を発生させて前記タ
イミング信号発生回路に送る蓄積時間制御回路を具える
こととした。In order to solve the above-mentioned problems, according to the present invention, an image sensor, an amplifier for amplifying the output of the image sensor, an AD converter for converting the output of the amplifier into a digital value, In an image processing device comprising a drive circuit for the image sensor and a timing signal generation circuit for generating a signal that defines the operation timing of the drive circuit and the AD converter, when the reduction ratio is set to R%, A storage time control circuit for generating a signal for making the storage time of the image sensor 100 / R times as large as the reduction ratio of 100% and sending it to the timing signal generation circuit is provided.
【００１８】上記の構成では、同じ原稿を読んでもイメ
ージセンサの読取出力が縮小率と共に変化するので、そ
の変化を打ち消そうとするなら、イメージセンサの光源
の光量の制御、あるいは増幅器のゲインの制御、あるい
はＡＤ変換器の変換基準電圧の制御等を同時に行う構成
を追加してもよい。In the above structure, even if the same original is read, the read output of the image sensor changes with the reduction rate. Therefore, in order to cancel the change, the light amount of the light source of the image sensor is controlled or the gain of the amplifier is changed. You may add the structure which controls, the control of the conversion reference voltage of an AD converter, etc. simultaneously.
【００１９】[0019]
【作 用】イメージセンサで読み取った画素出力を増
幅器で増幅した後、ディジタル値に変換する画像処理装
置において、縮小率Ｒ％の画像出力を得たい場合には、
前記イメージセンサの蓄積時間を、縮小率が１００％の
時の１００／Ｒ倍とすることにより縮小する。これによ
り、イメージセンサを副走査方向に移動するモータに高
トルクのモータを必要としなくなるし、モータ回転数を
可変する装置も不用となる。また、読取ラインの間引き
やライン間でのＯＲ演算により縮小を行うわけではない
ので、画像データの欠落やつぶれはなく、画質が悪化し
ない。[Operation] In the image processing device that amplifies the pixel output read by the image sensor with an amplifier and then converts it into a digital value, when it is desired to obtain an image output with a reduction rate R%,
The accumulation time of the image sensor is reduced by making it 100 / R times as large as the reduction rate of 100%. This eliminates the need for a high-torque motor as a motor for moving the image sensor in the sub-scanning direction, and a device for varying the motor rotation speed is also unnecessary. In addition, since thinning is not performed by thinning out read lines or OR operation between lines, there is no loss or crushing of image data, and image quality does not deteriorate.
【００２０】蓄積時間の長さを縮小率に応じて前記のよ
うに変化させると、同じ原稿を読んでもイメージセンサ
の読取出力が縮小率と共に変化する。イメージセンサの
光源の光量の制御、あるいは増幅器のゲインの制御、あ
るいはＡＤ変換器の変換基準電圧の制御を同時に行う構
成を追加すれば、前記の変化を打ち消すことが可能とな
る。When the length of the accumulation time is changed according to the reduction rate as described above, the read output of the image sensor changes with the reduction rate even when the same document is read. The above change can be canceled by adding a configuration for simultaneously controlling the light quantity of the light source of the image sensor, the gain control of the amplifier, or the conversion reference voltage of the AD converter.
【００２１】[0021]
【実施例】（第１の実施例）以下、本発明の実施例を図
面に基づいて詳細に説明する。図１は、本発明の第１の
実施例にかかわる画像処理装置を示す図である。符号は
図１２のものに対応し、９は蓄積時間制御回路、１０は
縮小率入力端子である。縮小率入力端子１０は、縮小率
を３０％なら３０％にしたいという場合に、縮小率を３
０％に設定する信号が入力される端子である。蓄積時間
制御回路９は、入力された縮小率に応じて、イメージセ
ンサ２に搭載しているＣＣＤの蓄積時間を制御する回路
である。なお、蓄積時間は、１ラインの画素出力を生成
するために読み取り電荷をチャージする時間である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS (First Embodiment) Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 is a diagram showing an image processing apparatus according to the first embodiment of the present invention. Reference numerals correspond to those in FIG. 12, 9 is a storage time control circuit, and 10 is a reduction rate input terminal. If the reduction rate input terminal 10 wants to reduce the reduction rate to 30% if it is 30%, the reduction rate is set to 3
This is a terminal to which a signal to be set to 0% is input. The accumulation time control circuit 9 is a circuit that controls the accumulation time of the CCD mounted on the image sensor 2 according to the input reduction rate. The accumulation time is the time for charging the read charges to generate the pixel output for one line.
【００２２】本発明では、イメージセンサの副走査方向
への移動速度は一定にしておき、蓄積時間を変えること
により、縮小を行う。例えば、蓄積時間を等倍（１００
％）の時の２倍にすると、その間にイメージセンサが副
走査方向に進行する巾は、等倍の時の２倍になる。つま
り、１ラインの出力を生成するために、イメージセンサ
は等倍の時の２倍の広さをカバーするから、丁度図１３
の（イ）に対する（ロ）の関係と同様になり、５０％の
縮小が達成される。According to the present invention, the moving speed of the image sensor in the sub-scanning direction is kept constant and the accumulation time is changed to perform the reduction. For example, the accumulation time is multiplied by 100 (100
%), The width in which the image sensor advances in the sub-scanning direction during that time becomes twice as wide as in the case of unity. In other words, since the image sensor covers twice as wide as in the case of the normal size in order to generate the output of one line, the image sensor shown in FIG.
Similar to the relationship of (ii) to (ii), reduction of 50% is achieved.
【００２３】図３は、縮小率と蓄積時間との対応関係を
示す図である。７−１はラインスタート信号（シフトレ
ジスタ信号）であり、この信号の間隔が蓄積時間であ
る。ラインスタート信号は、蓄積時間制御回路９からの
信号を基に、タイミング信号発生回路７にて発生され
る。図３（イ）は等倍（１００％）の場合を表してお
り、この時の蓄積時間をＴとする。図３（ロ）は、縮小
率をＲ％にする場合の蓄積時間であり、この場合は１０
０Ｔ／Ｒの長さとされる。図３（ハ）は、縮小率５０％
にする場合の蓄積時間であり、この場合は２Ｔの長さと
される。蓄積時間を任意に設定することにより、縮小率
も任意なものとすることが出来る。FIG. 3 is a diagram showing a correspondence relationship between the reduction ratio and the storage time. 7-1 is a line start signal (shift register signal), and the interval of this signal is the accumulation time. The line start signal is generated by the timing signal generation circuit 7 based on the signal from the storage time control circuit 9. FIG. 3A shows the case of the same size (100%), and the accumulation time at this time is T. FIG. 3B shows the accumulation time when the reduction ratio is R%, and in this case, 10
The length is 0T / R. Figure 3 (c) shows a reduction rate of 50%
Is the accumulation time in the case of, and in this case the length is 2T. By arbitrarily setting the accumulation time, the reduction rate can be set arbitrarily.
【００２４】このような本発明では、イメージセンサを
副走査方向に移動するモータとして高トルクのモータを
必要としないし、回転数は一定でよいから回転数可変装
置も必要としない。また、蓄積時間の調節は、言い換え
ればイメージセンサでの読み込み入力（アナログ量）を
積分する時間の調節であるから、図１４，１５で説明し
たところの、間引きやＯＲ演算で生じたような画像デー
タの欠落やつぶれが生ずることはない。従って、画質が
悪化することもない。しかしながら、同じ原稿を読み取
っても、縮小率によって読取出力の大きさが異なるとい
う好ましくない事態が生ずる。それを次に説明する。In the present invention as described above, a high torque motor is not required as a motor for moving the image sensor in the sub-scanning direction, and since the rotation speed may be constant, a rotation speed varying device is not necessary. In addition, since the adjustment of the accumulation time is, in other words, the adjustment of the time for integrating the read input (analog amount) in the image sensor, the image generated by the thinning-out or the OR operation described in FIGS. There is no data loss or crushing. Therefore, the image quality does not deteriorate. However, even if the same document is read, an unfavorable situation occurs in that the size of the read output differs depending on the reduction rate. It will be explained next.
【００２５】図４は、蓄積時間を変えることにより縮小
率を変えた場合の読取出力を示す図である。読み取りに
使用した原稿は、ラインにわたって一様の濃度のもの
（例えば、同じ白さの白）である。縦軸は読取出力の大
きさ（電圧）を示し、横軸は１ラインの巾を示す。図４
（イ）は等倍（１００％）の場合，（ロ）はＲ％縮小の
場合，（ハ）は５０％縮小の場合を示している。FIG. 4 is a diagram showing the read output when the reduction rate is changed by changing the accumulation time. The original used for reading has a uniform density over the line (for example, white with the same whiteness). The vertical axis represents the read output magnitude (voltage), and the horizontal axis represents the width of one line. Figure 4
(A) shows the case of the same size (100%), (B) shows the case of the R% reduction, and (C) shows the case of the 50% reduction.
【００２６】周知のように、画像処理装置においては、
原稿からの反射光をレンズ等の光学系を経てイメージセ
ンサに入射させるので、読取出力の曲線は、ライン中央
部で高くなり、ライン端部に行くほど低くなる。また、
読取出力の大きさは、イメージセンサが受光する光の強
さが大であるほど、また受光時間（これは蓄積時間に対
応）が長いほど大となるから、同じ濃度の原稿を読んだ
場合、蓄積時間が長いほど大となる。即ち、図４に示す
ように、小さく縮小するほど、読取出力は大となる。読
んだ原稿は同じ原稿であるにも係わらず、縮小率が異な
ると読取出力も異なってしまうというのは好ましくな
い。以下の実施例は、この点を改良したものである。As is well known, in the image processing apparatus,
Since the reflected light from the document is incident on the image sensor through an optical system such as a lens, the curve of the read output becomes higher at the center of the line and becomes lower toward the end of the line. Also,
The read output becomes larger as the intensity of the light received by the image sensor increases and as the light receiving time (which corresponds to the accumulation time) increases. Therefore, when reading a document of the same density, The longer the accumulation time, the greater the value. That is, as shown in FIG. 4, the smaller the size is, the larger the read output is. It is not preferable that the read manuscript is the same manuscript but the read output is different if the reduction ratio is different. The following examples improve this point.
【００２７】（第２の実施例）図５（イ）は、本発明の
第２の実施例にかかわる画像処理装置を示す図である。
符号は図１のものに対応し、１１は蓄積時間・光量信号
制御回路、１２は光量制御回路、１３は点灯回路であ
る。点灯回路１３は光源１を点灯し、光量制御回路１２
はその光量を制御する。この実施例は、蓄積時間を可変
して縮小率を変える場合、同時に光源１の光量をも調節
して、同じ原稿を読む限り、どの縮小率でも読取出力が
同じになるようにしたものである。(Second Embodiment) FIG. 5A shows an image processing apparatus according to the second embodiment of the present invention.
Reference numerals correspond to those of FIG. 1, 11 is a storage time / light quantity signal control circuit, 12 is a light quantity control circuit, and 13 is a lighting circuit. The lighting circuit 13 lights the light source 1, and the light amount control circuit 12
Controls the amount of light. In this embodiment, when the reduction time is changed by changing the accumulation time, the light amount of the light source 1 is also adjusted at the same time so that the read output is the same at any reduction ratio as long as the same original is read. .
【００２８】実行しようとする縮小率が縮小率入力端子
１０より入力されると、蓄積時間・光量信号制御回路１
１は、その縮小率に応じた蓄積時間を割り出す共に、そ
の縮小率に応じた光量制御信号を生成する。その光量制
御信号を基に、光源１の光量は、光量制御回路１２およ
び点灯回路１３によって制御される。When the reduction ratio to be executed is input from the reduction ratio input terminal 10, the storage time / light quantity signal control circuit 1
1 determines the accumulation time according to the reduction rate and also generates the light amount control signal according to the reduction rate. The light quantity of the light source 1 is controlled by the light quantity control circuit 12 and the lighting circuit 13 based on the light quantity control signal.
【００２９】図８に、第２の実施例における縮小率と光
量可変率との関係を示す。最小の縮小率がＲ％であると
されている場合、Ｒ％の時の光量を１とすれば、１００
％（等倍）の時の光量は１００／Ｒの光量となるよう比
例的に増大させる。逆に言うならば、縮小率Ｒ％の時に
は、等倍の時のＲ／１００の光量にする。比例的に増大
させる理由は、蓄積時間が縮小率に比例して減少させら
れている（図３参照）ので、それによる変化を打ち消す
ためである。FIG. 8 shows the relationship between the reduction ratio and the light amount variable ratio in the second embodiment. If the minimum reduction ratio is R%, the light quantity at R% is 100,
The amount of light at the time of 100% (equal magnification) is proportionally increased so that the amount of light becomes 100 / R. Conversely speaking, when the reduction ratio is R%, the light amount is R / 100 at the same magnification. The reason for proportionally increasing is that the accumulation time is reduced in proportion to the reduction rate (see FIG. 3), so that the change due to it is canceled out.
【００３０】（第３の実施例）図５（ロ）は、本発明の
第３の実施例にかかわる画像処理装置を示す図である。
符号は図１および図５（イ）のものに対応し、１４は白
基準値設定回路である。この実施例も、蓄積時間を可変
して縮小率を変える場合、同時に光源１の光量をも制御
して、同じ原稿を読む限り、どの縮小率でも読取出力が
同じになるようにしたものであるが、次の点で第２の実
施例とは異なる。即ち、第２の実施例では、与えられた
縮小率に応じて生成された光量制御信号により光量制御
を行うが、第３の実施例では、フィードバック制御によ
って光量制御を行う点で異なる。(Third Embodiment) FIG. 5B is a diagram showing an image processing apparatus according to the third embodiment of the present invention.
Reference numerals correspond to those in FIGS. 1 and 5A, and 14 is a white reference value setting circuit. Also in this embodiment, when the reduction time is changed by changing the accumulation time, the light amount of the light source 1 is also controlled at the same time so that the read output is the same at any reduction ratio as long as the same original is read. However, it differs from the second embodiment in the following points. That is, in the second embodiment, the light amount control is performed by the light amount control signal generated according to the given reduction ratio, but the third embodiment is different in that the light amount control is performed by the feedback control.
【００３１】白基準値設定回路１４には、白基準値に相
当するディジタル値（例えば、ＡＤ変換器４の出力が８
ビットのディジタル値で表される場合、「２５６」とい
う値）が設定されており、光量制御回路１２に比較基準
値として提供される。イメージセンサ２にて白基準を読
ませた時のＡＤ変換器４の出力を、光量制御回路１２に
フィードバックし、前記比較基準値と比較する。そし
て、光量制御回路１２からは、比較誤差がゼロとなるよ
う光源１の光量を制御する信号が生成される。The white reference value setting circuit 14 has a digital value corresponding to the white reference value (for example, the output of the AD converter 4 is 8).
In the case of being represented by a digital value of bits, "256") is set and provided to the light amount control circuit 12 as a comparison reference value. The output of the AD converter 4 when the white reference is read by the image sensor 2 is fed back to the light amount control circuit 12 and compared with the comparison reference value. Then, the light amount control circuit 12 generates a signal for controlling the light amount of the light source 1 so that the comparison error becomes zero.
【００３２】縮小率を設定する値が縮小率入力端子１０
より蓄積時間制御回路９へ入力されると、その縮小率に
対応した蓄積時間が割り出される。その蓄積時間にて、
まず白基準を読ます。その時のＡＤ変換器４の出力が、
白基準値設定回路１４からの比較基準値と異なった場
合、その差がゼロとなるよう光量が制御される。その結
果、縮小率がどのうように設定されても、読取出力の大
きさは略等しくなる。The value for setting the reduction ratio is the reduction ratio input terminal 10
When it is input to the storage time control circuit 9, the storage time corresponding to the reduction rate is calculated. At that accumulation time,
First read the white standard. The output of the AD converter 4 at that time is
When it is different from the comparison reference value from the white reference value setting circuit 14, the light amount is controlled so that the difference becomes zero. As a result, no matter how the reduction ratio is set, the read output sizes are substantially equal.
【００３３】（第４の実施例）図６（イ）は、本発明の
第４の実施例にかかわる画像処理装置を示す図である。
符号は図１のものに対応し、１５はゲイン制御部、１６
は蓄積時間・ゲイン信号制御回路である。この実施例
は、蓄積時間を可変して縮小率を変える場合、同時に増
幅器３のゲインをも調節して、同じ原稿を読む限り、ど
の縮小率でも読取出力が同じになるようにしたものであ
る。(Fourth Embodiment) FIG. 6A shows an image processing apparatus according to the fourth embodiment of the present invention.
Reference numerals correspond to those of FIG. 1, 15 is a gain control unit, 16
Is a storage time / gain signal control circuit. In this embodiment, when the reduction time is changed by changing the accumulation time, the gain of the amplifier 3 is also adjusted at the same time so that the read output is the same at any reduction ratio as long as the same original is read. .
【００３４】実行しようとする縮小率が縮小率入力端子
１０より入力されると、蓄積時間・ゲイン信号制御回路
１６は、その縮小率に応じた蓄積時間を割り出す共に、
その縮小率に応じたゲイン信号を生成する。そのゲイン
信号を基に、ゲイン制御部１５は増幅器３のゲインを制
御する。When the reduction ratio to be executed is input from the reduction ratio input terminal 10, the accumulation time / gain signal control circuit 16 determines the accumulation time according to the reduction ratio and
A gain signal according to the reduction rate is generated. The gain control unit 15 controls the gain of the amplifier 3 based on the gain signal.
【００３５】図９に、第４の実施例における縮小率とゲ
イン比率との関係を示す。最小の縮小率がＲ％であると
されている場合、Ｒ％の時のゲインを１とすれば、１０
０％（等倍）の時のゲインは１００／Ｒのゲインとなる
よう比例的に増大させる。逆に言うならば、縮小率Ｒ％
の時には、等倍の時のＲ／１００のゲインにする。比例
的に増大させる理由は、蓄積時間が縮小率に比例して減
少させられている（図３参照）ので、それによる変化を
打ち消すためである。FIG. 9 shows the relationship between the reduction ratio and the gain ratio in the fourth embodiment. When the minimum reduction ratio is R%, if the gain at R% is 1, then 10
The gain at 0% (equal magnification) is proportionally increased so that the gain becomes 100 / R. Conversely speaking, reduction rate R%
In case of, the gain is set to R / 100 at the same magnification. The reason for proportionally increasing is that the accumulation time is reduced in proportion to the reduction rate (see FIG. 3), so that the change due to it is canceled out.
【００３６】（第５の実施例）図６（ロ）は、本発明の
第５の実施例にかかわる画像処理装置を示す図である。
符号は図１および図６（イ）のものに対応し、１４は白
基準値設定回路である。この実施例も、蓄積時間を可変
して縮小率を変える場合、同時に増幅器３のゲインをも
制御して、同じ原稿を読む限り、どの縮小率でも読取出
力が同じになるようにしたものであるが、次の点で第４
の実施例とは異なる。即ち、第４の実施例では、与えら
れた縮小率に応じて生成されたゲイン信号により増幅器
３のゲイン制御を行うが、第５の実施例では、フィード
バック制御によってゲイン制御を行う点で異なる。(Fifth Embodiment) FIG. 6B shows an image processing apparatus according to the fifth embodiment of the present invention.
Reference numerals correspond to those in FIGS. 1 and 6A, and 14 is a white reference value setting circuit. Also in this embodiment, when the reduction time is changed by changing the accumulation time, the gain of the amplifier 3 is also controlled at the same time so that the read output is the same at any reduction ratio as long as the same original is read. But in the following points
Is different from the embodiment described above. That is, in the fourth embodiment, the gain control of the amplifier 3 is performed by the gain signal generated according to the given reduction rate, but the fifth embodiment is different in that the gain control is performed by the feedback control.
【００３７】イメージセンサ２にて白基準を読ませた時
のＡＤ変換器４の出力を、ゲイン制御部１５にフィード
バックし、白基準値設定回路１４からの比較基準値と比
較する。そして、ゲイン制御部１５からは、比較誤差が
ゼロとなるよう増幅器３のゲインを制御する信号が生成
される。The output of the AD converter 4 when the white reference is read by the image sensor 2 is fed back to the gain controller 15 and compared with the comparison reference value from the white reference value setting circuit 14. Then, the gain control unit 15 generates a signal for controlling the gain of the amplifier 3 so that the comparison error becomes zero.
【００３８】縮小率を設定する値が縮小率入力端子１０
より蓄積時間制御回路９へ入力されると、その縮小率に
対応した蓄積時間が割り出される。その蓄積時間にて、
まず白基準を読ます。その時のＡＤ変換器４の出力が、
白基準値設定回路１４からの比較基準値と異なった場
合、その差がゼロとなるよう増幅器３のゲインが制御さ
れる。その結果、縮小率がどのうように設定されても、
読取出力の大きさは略等しくなる。The value for setting the reduction ratio is the reduction ratio input terminal 10
When it is input to the storage time control circuit 9, the storage time corresponding to the reduction rate is calculated. At that accumulation time,
First read the white standard. The output of the AD converter 4 at that time is
When the comparison reference value from the white reference value setting circuit 14 is different, the gain of the amplifier 3 is controlled so that the difference becomes zero. As a result, no matter how the reduction ratio is set,
The read output sizes are substantially equal.
【００３９】（第６の実施例）図７（イ）は、本発明の
第６の実施例にかかわる画像処理装置を示す図である。
符号は図１のものに対応し、１７は変換基準電圧制御回
路、１８は蓄積時間・変換基準電圧信号制御回路であ
る。この実施例は、蓄積時間を可変して縮小率を変える
場合、同時にＡＤ変換器４の変換基準電圧をも調節し
て、同じ原稿を読む限り、どの縮小率でも読取出力が同
じになるようにしたものである。なお、ＡＤ変換器の変
換基準電圧とは、ＡＤ変換する際に、最高ディジタル値
に対応づけた電圧（アナログ値）のことである。８ビッ
トのディジタル値に変換する場合、電圧０から変換基準
電圧までの間が、２５６に等分割される。(Sixth Embodiment) FIG. 7A shows an image processing apparatus according to the sixth embodiment of the present invention.
Reference numerals correspond to those in FIG. 1, 17 is a conversion reference voltage control circuit, and 18 is an accumulation time / conversion reference voltage signal control circuit. In this embodiment, when the reduction time is changed by changing the accumulation time, the conversion reference voltage of the AD converter 4 is also adjusted at the same time so that the read output is the same at any reduction ratio as long as the same original is read. It was done. The conversion reference voltage of the AD converter is a voltage (analog value) associated with the highest digital value during AD conversion. When converting to an 8-bit digital value, the range from voltage 0 to the conversion reference voltage is equally divided into 256.
【００４０】図２は、ＡＤ変換の変換基準電圧の制御例
を示す図である。図２は、蓄積時間を調節して縮小を行
う際に、白基準板等の白基準を読んだ時のイメージセン
サの出力電圧（アナログ値）を表している。図２（イ）
は縮小率１００％（等倍）の場合であり、最高出力電圧
はＶ1 である。図２（ロ）は縮小率５０％の場合である
が、等倍の時より蓄積時間が長いので、最高出力電圧は
Ｖ1 より大きいＶ2 となっている。FIG. 2 is a diagram showing an example of control of the conversion reference voltage for AD conversion. FIG. 2 shows the output voltage (analog value) of the image sensor when a white reference such as a white reference plate is read when performing the reduction by adjusting the accumulation time. Figure 2 (a)
Indicates a case where the reduction ratio is 100% (equal magnification), and the maximum output voltage is V 1 . FIG. 2B shows the case where the reduction ratio is 50%, but the maximum output voltage is V 2 which is higher than V 1 because the accumulation time is longer than when the magnification is the same.
【００４１】図２（イ）の場合、アナログ値の変化を忠
実に反映しつつディジタル値に変換するためには、ＡＤ
変換の変換基準電圧をＶ1 以上にする必要がある（必要
以上に大にすると、電力損失の増大等の不都合を招くか
ら、アナログの最大値と等しいＶ1 とするのが望まし
い）。図２（ロ）の場合、変換基準電圧を仮に等倍の時
と同じＶ1 とすれば、出力電圧曲線の中央の大部分の領
域において出力電圧はＶ1 以上の値をとっているから、
その領域での変換で得られるディジタル値は皆同じとな
り、アナログ値の変化を反映してくれない。そこで、こ
の第６の実施例では、図２（ロ）のような場合、変換基
準電圧をＶ2 にする。そうすれば、アナログ値を反映し
たディジタル値が得られる。また、仮に（イ）ではＶ1
までを２５６分割してディジタル変換しているとする
と、（ロ）では、Ｖ1 まででなくＶ2までを２５６分割
してディジタル変換するので、（イ）の場合と略等しい
ディジタル値が得られる。In the case of FIG. 2A, in order to convert the digital value while faithfully reflecting the change in the analog value, AD is used.
It is necessary to set the conversion reference voltage for conversion to V 1 or higher (if it is set higher than necessary, it causes inconvenience such as increase in power loss, so it is desirable to set V 1 equal to the maximum analog value). In the case of FIG. 2B, assuming that the conversion reference voltage is V 1 which is the same as in the case of equal magnification, the output voltage takes a value of V 1 or more in most of the central region of the output voltage curve.
The digital values obtained by conversion in that area are all the same and do not reflect changes in analog values. Therefore, in the sixth embodiment, in the case of FIG. 2B, the conversion reference voltage is set to V 2 . Then, a digital value that reflects the analog value can be obtained. Also, if (a), V 1
If ( 1 ) is divided into 256 and digitally converted, in (B), not only V 1 but also V 2 is divided into 256 and digitally converted, so that a digital value substantially equal to that in (A) is obtained. .
【００４２】図７（イ）に戻るが、実行しようとする縮
小率が縮小率入力端子１０より入力されると、蓄積時間
・変換基準電圧信号制御回路１８は、その縮小率に応じ
た蓄積時間を割り出す共に、その縮小率に応じた変換基
準電圧信号を生成する。その信号を基に、変換基準電圧
制御回路１７はＡＤ変換器４の変換基準電圧を制御す
る。Returning to FIG. 7A, when the reduction ratio to be executed is input from the reduction ratio input terminal 10, the accumulation time / conversion reference voltage signal control circuit 18 changes the accumulation time according to the reduction ratio. And a converted reference voltage signal corresponding to the reduction rate is generated. Based on the signal, the conversion reference voltage control circuit 17 controls the conversion reference voltage of the AD converter 4.
【００４３】図１０に、第６の実施例における縮小率と
変換基準電圧比率との関係を示す。最小の縮小率がＲ％
であるとされている場合、Ｒ％の時の変換基準電圧を１
００／Ｒとすれば、１００％（等倍）の時の変換基準電
圧は１の電圧となるよう比例的に減少させる。比例的に
減少させられている理由は、蓄積時間が比例的に減少さ
せられている（図３参照）ため、イメージセンサの出力
電圧も比例的に減少するからである。FIG. 10 shows the relationship between the reduction ratio and the conversion reference voltage ratio in the sixth embodiment. The minimum reduction rate is R%
If it is said that the conversion reference voltage at R% is 1
If it is 00 / R, the conversion reference voltage at the time of 100% (equal magnification) is proportionally decreased to be a voltage of 1. The reason why the output voltage of the image sensor is proportionally reduced is that the output voltage of the image sensor is also proportionally reduced because the accumulation time is proportionally reduced (see FIG. 3).
【００４４】（第７の実施例）図７（ロ）は、本発明の
第７の実施例にかかわる画像処理装置を示す図である。
符号は図１および図７（イ）のものに対応し、１４は白
基準値設定回路である。この実施例も、蓄積時間を可変
して縮小率を変える場合、同時にＡＤ変換器４の変換基
準電圧をも制御して、同じ原稿を読む限り、どの縮小率
でも読取出力が同じになるようにしたものであるが、次
の点で第６の実施例とは異なる。即ち、第６の実施例で
は、与えられた縮小率に応じて生成された変換基準電圧
信号により、ＡＤ変換器４の変換基準電圧の制御を行う
が、第７の実施例では、フィードバック制御によって変
換基準電圧の制御を行う点で異なる。(Seventh Embodiment) FIG. 7B is a diagram showing an image processing apparatus according to the seventh embodiment of the present invention.
Reference numerals correspond to those in FIGS. 1 and 7A, and 14 is a white reference value setting circuit. Also in this embodiment, when the reduction time is changed by changing the accumulation time, the conversion reference voltage of the AD converter 4 is also controlled at the same time so that the read output is the same at any reduction ratio as long as the same original is read. However, it differs from the sixth embodiment in the following points. That is, in the sixth embodiment, the conversion reference voltage signal of the AD converter 4 is controlled by the conversion reference voltage signal generated according to the given reduction ratio, but in the seventh embodiment, it is controlled by the feedback control. The difference is that the conversion reference voltage is controlled.
【００４５】イメージセンサ２にて白基準を読ませた時
のＡＤ変換器４の出力を、変換基準電圧制御回路１７に
フィードバックし、白基準値設定回路１４からの比較基
準値と比較する。そして、変換基準電圧制御回路１７か
らは、比較誤差がゼロとなるよう変換基準電圧を制御す
る信号が生成される。The output of the AD converter 4 when the white reference is read by the image sensor 2 is fed back to the conversion reference voltage control circuit 17 and compared with the comparison reference value from the white reference value setting circuit 14. Then, the conversion reference voltage control circuit 17 generates a signal for controlling the conversion reference voltage so that the comparison error becomes zero.
【００４６】縮小率を設定する値が縮小率入力端子１０
より蓄積時間制御回路９へ入力されると、その縮小率に
対応した蓄積時間が割り出される。その蓄積時間にて、
まず白基準を読ます。その時のＡＤ変換器４の出力が、
白基準値設定回路１４からの比較基準値と異なった場
合、その差がゼロとなるようＡＤ変換器４の変換基準電
圧が制御される。その結果、縮小率がどのうように設定
されても、読取出力の大きさは略等しくなる。The value for setting the reduction ratio is the reduction ratio input terminal 10
When it is input to the storage time control circuit 9, the storage time corresponding to the reduction rate is calculated. At that accumulation time,
First read the white standard. The output of the AD converter 4 at that time is
When it is different from the comparison reference value from the white reference value setting circuit 14, the conversion reference voltage of the AD converter 4 is controlled so that the difference becomes zero. As a result, no matter how the reduction ratio is set, the read output sizes are substantially equal.
【００４７】図１６は、蓄積時間の変え方の１例を示す
図である。この例は、縮小率に応じて周波数の異なるク
ロック（可変クロック）を生成し、これを基にラインス
タート信号を発生させ、蓄積時間を決めている。図１６
（イ）は、タイミング信号発生回路７内における、可変
クロックを生成する部分のブロック図である。７−２は
分周回路である。基準クロック発生回路８からの基準ク
ロックを、分周回路７−２にて分周して可変クロックを
得る。分周比をどのような値にするかは、蓄積時間制御
回路９から送られて来る周波数設定値によって決められ
る。この周波数設定値は、縮小率に対応して定められ
る。FIG. 16 is a diagram showing an example of how to change the accumulation time. In this example, a clock having a different frequency (variable clock) is generated according to the reduction ratio, and a line start signal is generated based on this clock to determine the accumulation time. FIG.
FIG. 7A is a block diagram of a portion in the timing signal generating circuit 7 that generates a variable clock. Reference numeral 7-2 is a frequency dividing circuit. The reference clock from the reference clock generating circuit 8 is divided by the dividing circuit 7-2 to obtain a variable clock. The value of the frequency division ratio is determined by the frequency setting value sent from the storage time control circuit 9. This frequency setting value is determined corresponding to the reduction rate.
【００４８】図１６（ロ），（ハ）は、それぞれ可変ク
ロックを基にして、ラインスタート信号７−１を発生さ
せ、蓄積時間を決める様子を示している。（ロ−１），
（ハ−１）は可変クロックを示し、（ロ−２），（ハ−
２）はラインスタート信号を示している。ラインスター
ト信号は、可変クロックを幾つかカウントした時点で発
生させられている。FIGS. 16B and 16C show how the line start signal 7-1 is generated based on the variable clock to determine the accumulation time. (B-1),
(C-1) indicates a variable clock, and (B-2), (C-)
2) shows a line start signal. The line start signal is generated when several variable clocks are counted.
【００４９】（ロ）を等倍（１００％）の場合とする
と、５０％に縮小したい場合は、（ハ−１）に示すよう
に、可変クロックの周波数を半分にする。すると、ライ
ンスタート信号７−１が発生させられる間隔は、（ハ−
２）に示すように（ロ−２）の２倍の２Ｔとなる。これ
が蓄積時間であるから、蓄積時間は２倍にされ、縮小率
５０％が達成される。なお、この可変クロックを、図１
のＡＤ変換器４や補正回路５を動作させる場合の同期信
号として使うようにしてもよい。Assuming that (B) is a normal size (100%), if it is desired to reduce it to 50%, the frequency of the variable clock is halved as shown in (C-1). Then, the interval at which the line start signal 7-1 is generated is
As shown in 2), it becomes 2T, which is twice as large as (b-2). Since this is the accumulation time, the accumulation time is doubled and a reduction rate of 50% is achieved. Note that this variable clock is
It may be used as a synchronizing signal when operating the AD converter 4 and the correction circuit 5.
【００５０】[0050]
【発明の効果】以上述べた如く、本発明では、イメージ
センサで読み取った画素出力を増幅器で増幅した後、デ
ィジタル値に変換する画像処理装置において、縮小率Ｒ
％の画像出力を得たい場合には、前記イメージセンサの
蓄積時間を、縮小率が１００％の時の１００／Ｒ倍とす
ることにより縮小するので、イメージセンサを副走査方
向に移動するモータに高トルクのモータを必要としなく
なるし、モータ回転数を可変する装置も不用となる。ま
た、読取ラインの間引きやライン間でのＯＲ演算により
縮小を行うわけではないので、画像データの欠落やつぶ
れはなく、画質が悪化しない。As described above, according to the present invention, in the image processing apparatus for converting the pixel output read by the image sensor into a digital value after being amplified by the amplifier, the reduction ratio R
In order to obtain an image output of 100%, the accumulation time of the image sensor is reduced by making it 100 / R times the reduction rate when the reduction rate is 100%. Therefore, a motor for moving the image sensor in the sub-scanning direction is used. A high torque motor is no longer required, and a device for varying the motor rotation speed is also unnecessary. In addition, since thinning is not performed by thinning out read lines or OR operation between lines, there is no loss or crushing of image data, and image quality does not deteriorate.
【００５１】また、蓄積時間の長さを縮小率に応じて前
記のように変化させると、同じ原稿を読んでもイメージ
センサの読取出力が縮小率と共に変化するが、イメージ
センサの光源の光量の制御、あるいは増幅器のゲインの
制御、あるいはＡＤ変換器の変換基準電圧の制御を同時
に行う構成を追加することにより、前記の変化を打ち消
すことが出来る。When the length of the accumulation time is changed according to the reduction rate as described above, the read output of the image sensor changes with the reduction rate even when the same original is read, but the light amount of the light source of the image sensor is controlled. Alternatively, by adding a configuration in which the gain of the amplifier is controlled or the conversion reference voltage of the AD converter is controlled at the same time, the above change can be canceled.
【図１】 本発明の第１の実施例にかかわる画像処理装
置を示す図FIG. 1 is a diagram showing an image processing apparatus according to a first embodiment of the present invention.
【図２】 ＡＤ変換の変換基準電圧の制御例を示す図FIG. 2 is a diagram showing an example of controlling a conversion reference voltage for AD conversion.
【図３】 縮小率と蓄積時間との対応関係を示す図FIG. 3 is a diagram showing a correspondence relationship between a reduction rate and an accumulation time.
【図４】 蓄積時間を変えることにより縮小率を変えた
場合の読取出力を示す図FIG. 4 is a diagram showing a read output when the reduction ratio is changed by changing the accumulation time.
【図５】 本発明の第２，第３の実施例にかかわる画像
処理装置を示す図FIG. 5 is a diagram showing an image processing apparatus according to second and third embodiments of the present invention.
【図６】 本発明の第４，第５の実施例にかかわる画像
処理装置を示す図FIG. 6 is a diagram showing an image processing apparatus according to fourth and fifth embodiments of the present invention.
【図７】 本発明の第６，第７の実施例にかかわる画像
処理装置を示す図FIG. 7 is a diagram showing an image processing apparatus according to sixth and seventh embodiments of the present invention.
【図８】 第２の実施例における縮小率と光量可変率と
の関係を示す図FIG. 8 is a diagram showing a relationship between a reduction ratio and a light amount variable ratio in the second embodiment.
【図９】 第４の実施例における縮小率とゲイン比率と
の関係を示す図FIG. 9 is a diagram showing a relationship between a reduction ratio and a gain ratio in the fourth embodiment.
【図１０】 第６の実施例における縮小率と変換基準電
圧比率との関係を示す図FIG. 10 is a diagram showing the relationship between the reduction ratio and the conversion reference voltage ratio in the sixth embodiment.
【図１１】 画像処理装置の読取機構部を示す図FIG. 11 is a diagram showing a reading mechanism section of the image processing apparatus.
【図１２】 従来の画像処理装置を示す図FIG. 12 is a diagram showing a conventional image processing apparatus.
【図１３】 縮小率と副走査方向進行巾との関係を示す
図FIG. 13 is a diagram showing the relationship between the reduction ratio and the width of travel in the sub-scanning direction.
【図１４】 間引きによる副走査方向の縮小を説明する
図FIG. 14 is a diagram illustrating reduction in the sub-scanning direction by thinning.
【図１５】 ＯＲ演算による副走査方向の縮小を説明す
る図FIG. 15 is a diagram for explaining reduction in the sub-scanning direction by OR operation.
【図１６】 蓄積時間の変え方の１例を示す図FIG. 16 is a diagram showing an example of how to change the accumulation time.
１…光源、２…イメージセンサ、３…増幅器、４…ＡＤ
変換器、５…補正回路、６…ＣＣＤ駆動回路、７…タイ
ミング信号発生回路、８…基準クロック発生回路、９…
蓄積時間制御回路、１０…縮小率入力端子、１１…蓄積
時間・光量信号制御回路、１２…光量制御回路、１３…
点灯回路、１４…白基準値設定回路、１５…ゲイン制御
部、１６…蓄積時間・ゲイン信号制御回路、１７…変換
基準電圧制御回路、１８…蓄積時間・変換基準電圧信号
制御回路、２０…画像処理装置、２１…原稿、２２…プ
ラテンガラス、２３…イメージセンサ基体、２４…ワイ
ヤ、２５，２６…プーリ、２７…モータ1 ... Light source, 2 ... Image sensor, 3 ... Amplifier, 4 ... AD
Converter, 5 ... Correction circuit, 6 ... CCD drive circuit, 7 ... Timing signal generation circuit, 8 ... Reference clock generation circuit, 9 ...
Storage time control circuit, 10 ... Reduction rate input terminal, 11 ... Storage time / light quantity signal control circuit, 12 ... Light quantity control circuit, 13 ...
Lighting circuit, 14 ... White reference value setting circuit, 15 ... Gain control unit, 16 ... Storage time / gain signal control circuit, 17 ... Conversion reference voltage control circuit, 18 ... Storage time / conversion reference voltage signal control circuit, 20 ... Image Processing device, 21 ... Original, 22 ... Platen glass, 23 ... Image sensor base, 24 ... Wire, 25, 26 ... Pulley, 27 ... Motor
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 篤 埼玉県岩槻市府内３丁目７番１号 富士ゼ ロックス株式会社内 (72)発明者 ▲梶▼川 賢 埼玉県岩槻市府内３丁目７番１号 富士ゼ ロックス株式会社内 (72)発明者 小松 康男 埼玉県岩槻市府内３丁目７番１号 富士ゼ ロックス株式会社内 (72)発明者 林 寛 埼玉県岩槻市府内３丁目７番１号 富士ゼ ロックス株式会社内 (72)発明者 中島 孝 埼玉県岩槻市府内３丁目７番１号 富士ゼ ロックス株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Atsushi Takahashi 3-7-1, Fuchu, Iwatsuki City, Saitama Prefecture Fuji Zerox Co., Ltd. (72) Inventor ▲ Ken Kaji, 3-7 Fuchu, Iwatsuki City, Saitama Prefecture No. 1 Fuji Xerox Co., Ltd. (72) Inventor Yasuo Komatsu 3-7-1, Fuchu, Iwatsuki City, Saitama Prefecture Fuji Xerox Co., Ltd. (72) Inventor, Hiroshi Hayashi 3-7-1, Iwatsuki City, Saitama Prefecture Fuji Xerox Co., Ltd. (72) Inventor Takashi Nakajima 3-7-1 Fuchu, Iwatsuki City, Saitama Prefecture Fuji Xerox Co., Ltd.
Claims (7)
出力を増幅する増幅器と、該増幅器の出力をディジタル
値に変換するＡＤ変換器と、前記イメージセンサの駆動
回路と、該駆動回路およびＡＤ変換器の動作タイミング
を規定する信号を発生するタイミング信号発生回路とを
具える画像処理装置において、縮小率がＲ％と設定され
た時には、前記イメージセンサの蓄積時間を縮小率が等
倍の時の１００／Ｒ倍とする信号を発生させて前記タイ
ミング信号発生回路に送る蓄積時間制御回路を具えたこ
とを特徴とする画像処理装置。1. An image sensor, an amplifier for amplifying the output of the image sensor, an AD converter for converting the output of the amplifier into a digital value, a drive circuit for the image sensor, the drive circuit and the AD converter. And a timing signal generating circuit for generating a signal for defining the operation timing of the image sensor, when the reduction ratio is set to R%, the accumulation time of the image sensor is set to 100 when the reduction ratio is equal. An image processing apparatus comprising a storage time control circuit for generating a signal for multiplying by / R and sending it to the timing signal generation circuit.
出力を増幅する増幅器と、該増幅器の出力をディジタル
値に変換するＡＤ変換器と、前記イメージセンサの駆動
回路と、該駆動回路およびＡＤ変換器の動作タイミング
を規定する信号を発生するタイミング信号発生回路とを
具える画像処理装置において、イメージセンサの光源の
光量を制御する光量制御回路と、縮小率がＲ％と設定さ
れた時には、前記イメージセンサの蓄積時間を縮小率が
等倍の時の１００／Ｒ倍とする信号を発生させて前記タ
イミング信号発生回路に送ると共に、光量を等倍の時の
Ｒ／１００とする光量信号を発生させて前記光量制御回
路に送る蓄積時間・光量信号制御回路とを具えたことを
特徴とする画像処理装置。2. An image sensor, an amplifier for amplifying the output of the image sensor, an AD converter for converting the output of the amplifier into a digital value, a drive circuit of the image sensor, the drive circuit and the AD converter. In the image processing apparatus, which comprises a timing signal generating circuit for generating a signal for defining the operation timing of the image sensor, the light amount control circuit for controlling the light amount of the light source of the image sensor, and the image when the reduction ratio is set to R%. A signal for generating 100 / R times the accumulation time of the sensor when the reduction ratio is the same is generated and sent to the timing signal generation circuit, and a light amount signal for generating the light amount R / 100 when the magnification is the same is generated. And an accumulation time / light quantity signal control circuit for sending to the light quantity control circuit.
れている白基準値設定回路と、白基準を読ませた時のＡ
Ｄ変換器の出力と該比較基準値とを比較し、その差がゼ
ロとなるようイメージセンサの光源の光量を制御する光
量制御回路とを更に設けたことを特徴とする請求項１記
載の画像処理装置。3. A white reference value setting circuit in which a comparison reference value corresponding to a white reference value is set, and A when the white reference is read.
The image according to claim 1, further comprising a light amount control circuit for comparing the output of the D converter and the comparison reference value and controlling the light amount of the light source of the image sensor so that the difference becomes zero. Processing equipment.
出力を増幅する増幅器と、該増幅器の出力をディジタル
値に変換するＡＤ変換器と、前記イメージセンサの駆動
回路と、該駆動回路およびＡＤ変換器の動作タイミング
を規定する信号を発生するタイミング信号発生回路とを
具える画像処理装置において、前記増幅器のゲインを制
御するゲイン制御部と、縮小率がＲ％と設定された時に
は、前記イメージセンサの蓄積時間を縮小率が等倍の時
の１００／Ｒ倍とする信号を発生させて前記タイミング
信号発生回路に送ると共に、前記ゲインを等倍の時のＲ
／１００とするゲイン信号を発生させて前記ゲイン制御
部に送る蓄積時間・ゲイン信号制御回路とを具えたこと
を特徴とする画像処理装置。4. An image sensor, an amplifier for amplifying the output of the image sensor, an AD converter for converting the output of the amplifier into a digital value, a drive circuit of the image sensor, the drive circuit and the AD converter. An image processing apparatus including a timing signal generating circuit that generates a signal that defines the operation timing of the image sensor, and a gain control unit that controls the gain of the amplifier; A signal is generated to make the accumulation time 100 / R times when the reduction ratio is equal, and is sent to the timing signal generating circuit, and at the same time when the gain is equal to R.
An image processing apparatus, comprising: a storage time / gain signal control circuit that generates a gain signal of / 100 and sends the gain signal to the gain control unit.
れている白基準値設定回路と、白基準を読ませた時のＡ
Ｄ変換器の出力と該比較基準値とを比較し、その差がゼ
ロとなるよう増幅器のゲインを制御するゲイン制御部と
を更に設けたことを特徴とする請求項１記載の画像処理
装置。5. A white reference value setting circuit in which a comparison reference value corresponding to the white reference value is set, and A when the white reference is read.
The image processing apparatus according to claim 1, further comprising: a gain control unit that compares the output of the D converter with the comparison reference value and controls the gain of the amplifier so that the difference becomes zero.
出力を増幅する増幅器と、該増幅器の出力をディジタル
値に変換するＡＤ変換器と、前記イメージセンサの駆動
回路と、該駆動回路およびＡＤ変換器の動作タイミング
を規定する信号を発生するタイミング信号発生回路とを
具える画像処理装置において、前記ＡＤ変換器の変換基
準電圧を制御する変換基準電圧制御回路と、縮小率がＲ
％と設定された時には、前記イメージセンサの蓄積時間
を縮小率が等倍の時の１００／Ｒ倍とする信号を発生さ
せて前記タイミング信号発生回路に送ると共に、前記変
換基準電圧を等倍の時の１００／Ｒとする変換基準電圧
信号を発生させて前記変換基準電圧制御回路に送る蓄積
時間・変換基準電圧信号制御回路とを具えたことを特徴
とする画像処理装置。6. An image sensor, an amplifier for amplifying the output of the image sensor, an AD converter for converting the output of the amplifier into a digital value, a drive circuit of the image sensor, the drive circuit and the AD converter. And a conversion reference voltage control circuit for controlling a conversion reference voltage of the AD converter, and a reduction ratio R.
When it is set to%, a signal for making the storage time of the image sensor 100 / R times as large as the reduction rate is 100% and sent to the timing signal generation circuit, and the conversion reference voltage is An image processing apparatus comprising: a storage reference time / conversion reference voltage signal control circuit for generating a conversion reference voltage signal of 100 / R of time and sending it to the conversion reference voltage control circuit.
れている白基準値設定回路と、白基準を読ませた時のＡ
Ｄ変換器の出力と該比較基準値とを比較し、その差がゼ
ロとなるようＡＤ変換器の変換基準電圧を制御する変換
基準電圧制御回路とを更に設けたことを特徴とする請求
項１記載の画像処理装置。7. A white reference value setting circuit in which a comparison reference value corresponding to a white reference value is set, and A when the white reference is read.
2. A conversion reference voltage control circuit for comparing the output of the D converter with the comparison reference value and controlling the conversion reference voltage of the AD converter so that the difference becomes zero. The image processing device described.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5254949A JPH07107237A (en) | 1993-09-17 | 1993-09-17 | Image processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5254949A JPH07107237A (en) | 1993-09-17 | 1993-09-17 | Image processor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07107237A true JPH07107237A (en) | 1995-04-21 |
Family
ID=17272098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5254949A Pending JPH07107237A (en) | 1993-09-17 | 1993-09-17 | Image processor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07107237A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007150981A (en) * | 2005-11-30 | 2007-06-14 | Konica Minolta Business Technologies Inc | Image reading method and image reading apparatus |
| JP2010283741A (en) * | 2009-06-08 | 2010-12-16 | Kyocera Mita Corp | Image reading apparatus, and image forming apparatus |
-
1993
- 1993-09-17 JP JP5254949A patent/JPH07107237A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007150981A (en) * | 2005-11-30 | 2007-06-14 | Konica Minolta Business Technologies Inc | Image reading method and image reading apparatus |
| US7800792B2 (en) | 2005-11-30 | 2010-09-21 | Konica Minolta Business Technologies, Inc. | Image reading method and image reading apparatus |
| JP2010283741A (en) * | 2009-06-08 | 2010-12-16 | Kyocera Mita Corp | Image reading apparatus, and image forming apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6181379B1 (en) | Image sensing device with different image sensing characteristics for documents and scenery | |
| US7423784B2 (en) | Processing of signals from image sensing apparatus whose image sensing area includes a plurality of areas | |
| US5535007A (en) | Method and device for adjusting magnification of image | |
| JPH10126796A (en) | Digital camera for dynamic and still images using dual mode software processing | |
| JP2003533917A (en) | Scanner with paperless scaling mode | |
| US7873230B2 (en) | Method and apparatus for processing images using black character substitution | |
| US6490057B1 (en) | Image processing apparatus and image processing method, and storage media thereof | |
| JP3482795B2 (en) | Image reading device | |
| JPH07107237A (en) | Image processor | |
| JP3262609B2 (en) | Image reading device | |
| EP0767577B1 (en) | Image processing apparatus with image enlargement function | |
| JPH1042111A (en) | Image reader | |
| JP3276026B2 (en) | Image data adjustment method for image reading device | |
| JP2505823B2 (en) | Document reader | |
| JPH0530424A (en) | Picture input device | |
| JP4042335B2 (en) | Document reader | |
| JPH0614188A (en) | Image processing device | |
| KR100408265B1 (en) | Color image scanner | |
| JPH09312770A (en) | Image reader | |
| JP3105936B2 (en) | Image reading device | |
| JPH10164323A (en) | Image pickup device | |
| JP4385410B2 (en) | Image reading device | |
| JPH1155475A (en) | Image reader | |
| JPH08204952A (en) | Image reader | |
| JPH0511701B2 (en) |