JPH07106351A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH07106351A
JPH07106351A JP5248271A JP24827193A JPH07106351A JP H07106351 A JPH07106351 A JP H07106351A JP 5248271 A JP5248271 A JP 5248271A JP 24827193 A JP24827193 A JP 24827193A JP H07106351 A JPH07106351 A JP H07106351A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor
semi
semiconductor chips
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5248271A
Other languages
Japanese (ja)
Inventor
Yoshiaki Sano
義昭 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5248271A priority Critical patent/JPH07106351A/en
Publication of JPH07106351A publication Critical patent/JPH07106351A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Abstract

PURPOSE:To enable a plurality of semiconductor chips in a adjacent state to be surely and stably packaged by a method wherein the plurality of semiconductor chips are close bonded one by one while being heated on a semi-set bonding agent and then the bonding agent layer is to be completely set. CONSTITUTION:A plurality of semiconductor chips 16, 17 in a adjacent state with each other are packaged on the semiconductor chip packaging part 13 of a package 11 using a bonding agent to manufacture a semiconductor device. At this time, the semiconductor chip packaging part 13 is coated with a bonding agent to form a bonding agent layer 50 to be semi-set later. Next, the semiconductor chips 16, 17 in the adjacent state to the previously bonded ones are bonded onto the semi-set bonding agent layer 51. Later, the semi-set bonding agent layer 51 is to be completely set. For example, the ceramic package 11 is coated with Ag paste to be heated at 100 deg.C for about five minutes for semi- setting step and then the semiconductor chips 16, 17 heated at about 100 deg.C are successively bonded.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は半導体装置の製造方法に
係り、特に複数の半導体チップを近接させて実装してな
る半導体装置の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of manufacturing a semiconductor device in which a plurality of semiconductor chips are mounted close to each other.

【０００２】情報処理を行う電子装置の中には、１ＧＨ
ｚ程度と非常に高い高周波の信号を処理する装置があ
る。特に、この種の装置に組込まれる半導体装置は、高
周波特性が優れたものであることが要求される。Among electronic devices for processing information, 1GH
There is a device that processes a high-frequency signal that is as high as z. In particular, the semiconductor device incorporated in this type of device is required to have excellent high frequency characteristics.

【０００３】図９は、優れた高周波特性を有する１例の
半導体装置１０を示す。FIG. 9 shows an example of a semiconductor device 10 having excellent high frequency characteristics.

【０００４】半導体装置１０はセラミックＤＩＰ型であ
り、セラミック製パッケージ１１と、リード１２とを有
する。パッケージ１１の半導体チップ実装部１３は、封
止材１４を介してキャップ１５によって封止されてい
る。The semiconductor device 10 is a ceramic DIP type, and has a ceramic package 11 and leads 12. The semiconductor chip mounting portion 13 of the package 11 is sealed with a cap 15 via a sealing material 14.

【０００５】半導体チップ実装部１３には、図１０に拡
大して示すように、二つの半導体チップ１６，１７が並
んで近接して実装してある。As shown in the enlarged view of FIG. 10, two semiconductor chips 16 and 17 are mounted side by side in the semiconductor chip mounting portion 13 side by side.

【０００６】半導体チップ１６，１７とパッケージ１１
上の電極１８との間に、ワイヤ１９が接続してある。Semiconductor chips 16 and 17 and package 11
A wire 19 is connected to the upper electrode 18.

【０００７】半導体チップ１６と１７との間にも、ワイ
ヤ２０が接続してある。A wire 20 is also connected between the semiconductor chips 16 and 17.

【０００８】半導体装置１０の高周波特性を上げるに
は、ワイヤ２０の長さを十分に短くすることが必要であ
る。In order to improve the high frequency characteristics of the semiconductor device 10, it is necessary to make the length of the wire 20 sufficiently short.

【０００９】ワイヤ２０の長さを十分に短くするには、
半導体チップ１６と半導体チップ１７との間の隙間２１
の寸法ａを約0.2 mm程度にまで小さくすることが必要と
される。To make the length of the wire 20 sufficiently short,
Gap 21 between the semiconductor chip 16 and the semiconductor chip 17
It is necessary to reduce the dimension a to about 0.2 mm.

【００１０】[0010]

【従来の技術】従来、半導体チップは図１１に示すよう
に実装されていた。2. Description of the Related Art Conventionally, a semiconductor chip has been mounted as shown in FIG.

【００１１】Ａｇペーストはエポキシ系であり、熱硬化
性を有する。 Ａｇペースト塗布（図１１（Ａ）参照） 図９及び図１０のセラミックパッケージ１１の半導体チ
ップ実装部１３上に、Ａｇペースト層３０を平面的に形
成する。 第１の半導体チップ付け（図１１（Ｂ）参照） 第１の半導体チップ１６を接着する。 第２の半導体チップ付け（図１１（Ｃ）参照） 第１の半導体チップ１６に隣接して、第２の半導体チッ
プ１７を接着する。 硬化（図１１（Ｄ）参照） 加熱してＡｇペースト層３０を熱硬化させる。The Ag paste is an epoxy type and has a thermosetting property. Application of Ag paste (see FIG. 11A) An Ag paste layer 30 is planarly formed on the semiconductor chip mounting portion 13 of the ceramic package 11 of FIGS. 9 and 10. First semiconductor chip attachment (see FIG. 11B) The first semiconductor chip 16 is bonded. Second semiconductor chip attachment (see FIG. 11C) The second semiconductor chip 17 is bonded adjacent to the first semiconductor chip 16. Curing (see FIG. 11 (D)) The Ag paste layer 30 is thermally cured by heating.

【００１２】３０Ａは完全硬化されたＡｇペースト層で
ある。30A is a completely cured Ag paste layer.

【００１３】[0013]

【発明が解決しようとする課題】第１の半導体チップ付
け及び第２の半導体チップ付けは、共に塗布されたまま
のネバネバしたＡｇペースト層３０に対して行ってい
た。The first semiconductor chip attachment and the second semiconductor chip attachment have been performed on the sticky Ag paste layer 30 as applied.

【００１４】このため、第１の半導体チップ付けによっ
て、図１１（Ｂ）に示すように、Ａｇペースト層３０の
うち、第２の半導体チップ１７が接着される予定の場所
が、符号３１で示すように盛り上がる。For this reason, as shown in FIG. 11 (B), the place where the second semiconductor chip 17 is to be adhered in the Ag paste layer 30 by the first semiconductor chip attachment is shown by reference numeral 31. It gets excited.

【００１５】第２の半導体チップ１７を付けると、図１
１（Ｃ）に示すように、今度は、Ａｇペースト層３０の
うち、第１の半導体チップ１６が付いている部分が、符
号３２で示すように盛り上がる。When the second semiconductor chip 17 is attached, FIG.
As shown in FIG. 1 (C), this time, the portion of the Ag paste layer 30 to which the first semiconductor chip 16 is attached swells as indicated by reference numeral 32.

【００１６】このため、図１１（Ｄ）に示すように、第
１の半導体チップ１６は浮き上がって且つ傾斜した状態
となってしまう。For this reason, as shown in FIG. 11D, the first semiconductor chip 16 is lifted and inclined.

【００１７】このことは、図１中のワイヤ２０を配線す
る作業に障害となってしまい、好ましくない。This is not preferable because it hinders the work of wiring the wire 20 shown in FIG.

【００１８】また、第１の半導体チップ１６が浮き上が
るため、このことを考慮して第１の半導体チップ１６と
第２の半導体チップ１７との間の隙間をある程度広くと
る必要があり、ワイヤ２０はその分長くなってしまう。Further, since the first semiconductor chip 16 is lifted, it is necessary to take this into consideration to make the gap between the first semiconductor chip 16 and the second semiconductor chip 17 wide to some extent, and the wire 20 is formed. That will be longer.

【００１９】なお、半導体チップの浮き及び傾きの防止
策として、半導体チップを搭載する部分を、各半導体チ
ップ毎に分割することが考えられる。As a measure for preventing the semiconductor chip from floating and tilting, it is conceivable to divide the portion on which the semiconductor chip is mounted into individual semiconductor chips.

【００２０】しかし、この方法によれば、隣り合う半導
体チップの間の隙間が広がってしまい、この結果、ワイ
ヤ２０の長さが長くなってしまい、ワイヤ２０のインダ
クタンスが増え、半導体装置の高周波特性が低下してし
まい、好ましくない。However, according to this method, the gap between the adjacent semiconductor chips is widened, and as a result, the length of the wire 20 is increased, the inductance of the wire 20 is increased, and the high frequency characteristics of the semiconductor device are increased. Is decreased, which is not preferable.

【００２１】また、接着剤として、金属ロー材を使用し
た場合には、第２の半導体チップを付けるに際して、金
属ロー材を溶融させたときに、金属ロー材が表面張力に
よって丸みを帯びることによって、先に付けられている
第１の半導体チップが傾いたり中央に寄ったりして、第
２の半導体チップが第１の半導体チップとぶつかってし
まい、第２の半導体チップを付けることが出来なくなる
ことが起こり、好ましくない。When a metal brazing material is used as the adhesive, when the metal brazing material is melted when the second semiconductor chip is attached, the metal brazing material is rounded by the surface tension. , The first semiconductor chip attached earlier tilts or approaches the center, the second semiconductor chip collides with the first semiconductor chip, and the second semiconductor chip cannot be attached. Occurs, which is not preferable.

【００２２】そこで、本発明は、上記課題を解決した半
導体装置の製造方法を提供することを目的とする。Therefore, an object of the present invention is to provide a method of manufacturing a semiconductor device that solves the above problems.

【００２３】[0023]

【課題を解決するための手段】請求項１の発明は、複数
の半導体チップを、互いに近接した状態で、接着剤によ
って、パッケージの半導体チップ実装部へ実装する半導
体装置の製造方法において、上記半導体チップ実装部へ
接着剤を塗布して接着剤層を形成する工程と、該接着剤
層を半硬化させる工程と、半硬化された接着剤層上に、
複数の半導体チップを、加熱しつつ一つずつ、先に接着
したものに近接させて接着する工程と、複数の半導体チ
ップを接着した後に、半硬化されている接着剤層を完全
硬化させる工程とよりなる構成としたものである。According to a first aspect of the present invention, there is provided a method of manufacturing a semiconductor device, wherein a plurality of semiconductor chips are mounted on a semiconductor chip mounting portion of a package with an adhesive in a state of being close to each other. A step of applying an adhesive to the chip mounting portion to form an adhesive layer, a step of semi-curing the adhesive layer, and a step of semi-curing the adhesive layer,
A step of adhering a plurality of semiconductor chips one by one while heating them in close proximity to a previously adhering one; and a step of adhering a plurality of semiconductor chips and then completely curing the semi-cured adhesive layer. It is configured as follows.

【００２４】請求項２の発明は、複数の半導体チップ
を、互いに近接した状態で、接着剤によって、パッケー
ジの半導体チップ実装部へ実装する半導体装置の製造方
法において、半導体チップの下面に接着剤を付着させる
工程と、下面に接着剤が付着された半導体チップを一つ
ずつ半導体チップ実装部へ接着する工程と、複数の半導
体チップを接着した後に、接着剤を完全硬化させる工程
とよりなる構成としたものである。According to a second aspect of the present invention, in a method of manufacturing a semiconductor device in which a plurality of semiconductor chips are mounted on a semiconductor chip mounting portion of a package with an adhesive in a state of being close to each other, the adhesive is applied to a lower surface of the semiconductor chip. A structure comprising a step of adhering, a step of adhering semiconductor chips each having an adhesive attached to the lower surface to a semiconductor chip mounting portion one by one, and a step of completely curing the adhesive after adhering a plurality of semiconductor chips. It was done.

【００２５】請求項３の発明は、複数の半導体チップ
を、互いに近接した状態で、接着剤によって、パッケー
ジの半導体チップ実装部へ実装する半導体装置の製造方
法において、ウェハの下面に接着剤を塗布する工程と、
該ウェハの下面の接着剤層を半硬化させる工程と、下面
に半硬化された接着剤層を有するウェハをスクライブし
て切り出した半導体チップを一つづつパッケージ本体へ
接着する工程と、複数の半導体チップを接着した後に、
接着剤を完全硬化させる工程とよりなる構成としたもの
である。According to a third aspect of the present invention, in a method of manufacturing a semiconductor device in which a plurality of semiconductor chips are mounted on a semiconductor chip mounting portion of a package with an adhesive in a state of being close to each other, the adhesive is applied to the lower surface of the wafer. And the process of
A step of semi-curing the adhesive layer on the lower surface of the wafer; a step of scribing a wafer having a semi-cured adhesive layer on the lower surface to bond the cut semiconductor chips to the package body one by one; After gluing the chips,
It is configured to include a step of completely curing the adhesive.

【００２６】[0026]

【作用】請求項１の半導体チップを一つずつ接着するに
際して、接着剤層が予め半硬化されている構成は、半導
体チップを接着することが先に接着されている半導体チ
ップに影響を与えないように作用する。When the semiconductor chips of claim 1 are bonded one by one, the structure in which the adhesive layer is semi-cured in advance does not affect the bonding of the semiconductor chips to the previously bonded semiconductor chips. Acts like.

【００２７】請求項２の接着剤を半導体チップの下面に
付着させるようにした構成は、半導体チップと半導体チ
ップ実装部との間の接着剤層を、各半導体チップについ
て分離独立とするように作用する。According to a second aspect of the present invention, the adhesive is adhered to the lower surface of the semiconductor chip so that the adhesive layer between the semiconductor chip and the semiconductor chip mounting portion is separated and independent for each semiconductor chip. To do.

【００２８】請求項３の接着剤をウェハに塗布してウェ
ハの下面全体に接着剤層を形成し、これを半硬化させ、
これをスクライブする構成は、スクライブした後にピッ
クアップした半導体チップ一つ一つに接着剤を付着する
のに比べて作業工数を少なくするように作用する。The adhesive of claim 3 is applied to a wafer to form an adhesive layer on the entire lower surface of the wafer, which is semi-cured.
The structure in which this is scribed works to reduce the number of work steps as compared with the case where an adhesive is attached to each semiconductor chip picked up after scribing.

【００２９】[0029]

【実施例】〔第１実施例〕図１は本発明の第１実施例に
なる半導体装置の製造方法を示す。[First Embodiment] FIG. 1 shows a method of manufacturing a semiconductor device according to a first embodiment of the present invention.

【００３０】二つの半導体チップは以下に説明する工程
を経て実装される。The two semiconductor chips are mounted through the steps described below.

【００３１】なお、Ａｇペーストは図示の便宜上元の状
態を梨地のパターンで表わす。半硬化状態は、梨地パタ
ーンにハッチングを付けたパターンで表わす。完全な硬
化状態は、梨地パターンにクロスハッチングを付したパ
ターンで表わす。 Ａｇペースト層形成工程４０（図１（Ａ）参照） Ａｇペーストをセラミックパッケージ１１の半導体チッ
プ実装部１３上に塗布し、平面的なＡｇペースト層５０
を形成する。The original state of the Ag paste is represented by a satin pattern for convenience of illustration. The semi-cured state is represented by a pattern in which a satin pattern is hatched. The completely cured state is represented by a pattern in which a satin pattern is cross-hatched. Ag paste layer forming step 40 (see FIG. 1A) The Ag paste is applied onto the semiconductor chip mounting portion 13 of the ceramic package 11, and the planar Ag paste layer 50 is formed.
To form.

【００３２】Ａｇペースト２１はエポキシ系であり、熱
硬化性を有する。The Ag paste 21 is an epoxy type and has a thermosetting property.

【００３３】Ａｇペースト層５０はベトついた状態にあ
る。 半硬化工程４１（図１（Ｂ）参照） パッケージ１１を恒温槽内に入れて、１００℃で約５分
間加熱する。これは完全硬化の半分程度の条件である。The Ag paste layer 50 is in a sticky state. Semi-curing step 41 (see FIG. 1 (B)) The package 11 is put in a constant temperature bath and heated at 100 ° C. for about 5 minutes. This is about half the condition for complete curing.

【００３４】これにより、Ａｇペーストが半硬化され、
Ｂステージ状となり、ベトつかない状態となり、Ａｇペ
ースト層５０は半硬化Ａｇペースト層５１となる。 第１の半導体チップ付け工程４２（図１（Ｃ），
（Ｄ），図２参照） セラミックパッケージ１１は室温状態に保たれる。As a result, the Ag paste is semi-cured,
The B-stage shape is obtained, and the Ag paste layer 50 becomes a semi-cured Ag paste layer 51. First semiconductor chip attaching step 42 (FIG. 1 (C),
(D), see FIG. 2) The ceramic package 11 is kept at room temperature.

【００３５】図２（Ａ）に示すように、ヒータ５２によ
って加熱されているコレット５３により第１の半導体チ
ップ１６を吸引してピックアップする。第１の半導体チ
ップ１６は約１００℃程度に加熱される。As shown in FIG. 2A, the first semiconductor chip 16 is sucked and picked up by the collet 53 heated by the heater 52. The first semiconductor chip 16 is heated to about 100 ° C.

【００３６】図２（Ｂ）に示すように、コレット５３を
下動させ、第１の半導体チップ１６を半硬化Ａｇペース
ト層５１上へ接触させ、適当に加圧し、その後、吸引を
解除し、コレット５３を上動させる。As shown in FIG. 2B, the collet 53 is moved downward to bring the first semiconductor chip 16 into contact with the semi-cured Ag paste layer 51, pressurize appropriately, and then release the suction. The collet 53 is moved upward.

【００３７】コレット５３が下動して適当に加圧された
状態において、半硬化Ａｇペースト層５１は、図１
（Ｃ）及び図２（Ｂ）に示すように、第１の半導体チッ
プ１６の真下の部分だけが加熱されて、符号５４で示す
ように、再溶融し、ベトついた状態となり、第１の半導
体チップ１６が接着される。When the collet 53 moves downward and is appropriately pressed, the semi-cured Ag paste layer 51 is formed as shown in FIG.
As shown in (C) and FIG. 2 (B), only the portion directly below the first semiconductor chip 16 is heated and, as indicated by the reference numeral 54, remelted into a sticky state, The semiconductor chip 16 is bonded.

【００３８】コレット５３が引き上げられると、Ａｇペ
ースト層は自然冷却され、再溶融した部分は、図１
（Ｄ）に符号５５で示すように元の半硬化状態となり、
第１の半導体チップ１６は接着固定される。When the collet 53 is pulled up, the Ag paste layer is naturally cooled, and the remelted portion is shown in FIG.
As indicated by reference numeral 55 in (D), the original semi-cured state is obtained,
The first semiconductor chip 16 is adhesively fixed.

【００３９】上記の過程において、第１の半導体チップ
１６が押し付けられない部分５６は、加熱されないた
め、半硬化状態に保たれ、盛り上がったりはしない。 第２の半導体チップ付け工程４３（図１（Ｅ），
（Ｆ），図２参照） セラミックパッケージ１１を室温状態に保ち、前記と同
じく、加熱したコレット５３を使用して、第２の半導体
チップ１７をピックアップし、既に接着固定されている
第１の半導体チップ１６に近接させて、第２の半導体チ
ップ１７を半硬化Ａｇペースト層５１に押し付け、その
後、吸引を解除し、コレット５３を引き上げる。In the above process, the portion 56 to which the first semiconductor chip 16 is not pressed is not heated and is therefore kept in a semi-cured state and does not rise. Second semiconductor chip attaching step 43 (FIG. 1 (E),
(F), see FIG. 2) The ceramic package 11 is kept at room temperature, and the second semiconductor chip 17 is picked up using the heated collet 53 as described above, and the first semiconductor already bonded and fixed. The second semiconductor chip 17 is pressed against the semi-cured Ag paste layer 51 in the vicinity of the chip 16, and then the suction is released and the collet 53 is pulled up.

【００４０】第２の半導体チップ１７が押し付けられた
状態で、半硬化Ａｇペースト層５１のうち、第２の半導
体チップ１７の真下の部分だけが加熱されて、図１
（Ｅ）に符号５７で示すように再溶融し、ベトついた状
態となり、第２の半導体チップ１７が接着される。In the state where the second semiconductor chip 17 is pressed, only the portion of the semi-cured Ag paste layer 51 directly below the second semiconductor chip 17 is heated.
As indicated by reference numeral 57 in (E), it is re-melted to be in a sticky state, and the second semiconductor chip 17 is bonded.

【００４１】コレット５３が引き上げられると、Ａｇペ
ースト層は自然冷却され、再溶融した部分は、図１
（Ｆ）に符号５８で示すように元の半硬化状態となり、
第２の半導体チップ１７は接着固定される。When the collet 53 is pulled up, the Ag paste layer is naturally cooled, and the remelted portion is shown in FIG.
As indicated by reference numeral 58 in (F), the original semi-cured state is obtained,
The second semiconductor chip 17 is adhesively fixed.

【００４２】上記の第２の半導体チップ１７を接着固定
する過程において、第１の半導体チップ１６を接着固定
している部分５９は、加熱されないため半硬化状態に保
たれる。In the process of adhering and fixing the second semiconductor chip 17, the portion 59 to which the first semiconductor chip 16 is adhered and fixed is not heated and is kept in a semi-cured state.

【００４３】このため、第２の半導体チップ１７を接着
固定することの影響が上記の部分５９に及ぶことが無
く、第１の半導体チップ１６が動いたり、傾斜したりす
ることは起きない。Therefore, the influence of the adhesive fixing of the second semiconductor chip 17 does not affect the above-mentioned portion 59, and the first semiconductor chip 16 does not move or tilt.

【００４４】これにより、図１（Ｆ）に示すように、第
１の半導体チップ１６と第２の半導体チップ１７とは、
約0.2 mmに近接し、同じ高さに共に水平に保たれて、仮
固定された状態となる。As a result, as shown in FIG. 1F, the first semiconductor chip 16 and the second semiconductor chip 17 are
Close to about 0.2 mm, both are kept horizontal at the same height and temporarily fixed.

【００４５】必要に応じて、第３，第４の半導体チップ
を上記と同様にして次々に一つずつ接着固定する。 完全硬化工程４４（図１（Ｇ）参照） 全部の半導体チップの接着固定が完了した後に、パッケ
ージ１１を恒温槽内に入れて、１５０℃で１時間程度加
熱する。If necessary, the third and fourth semiconductor chips are bonded and fixed one by one in the same manner as described above. Complete curing step 44 (see FIG. 1 (G)) After the bonding and fixing of all the semiconductor chips are completed, the package 11 is put in a constant temperature bath and heated at 150 ° C. for about 1 hour.

【００４６】これにより、半硬化Ａｇペースト層５１は
完全に熱硬化され、完全硬化Ａｇペースト層６０とな
り、第１，第２の半導体チップ１６，１７が共に完全に
固定された状態となる。As a result, the semi-cured Ag paste layer 51 is completely heat-cured to become the completely cured Ag paste layer 60, and both the first and second semiconductor chips 16 and 17 are completely fixed.

【００４７】この工程４４において、半導体チップ１
６，１７は、動いたり傾斜したりしない。In this step 44, the semiconductor chip 1
6 and 17 do not move or tilt.

【００４８】よって、第１，第２の半導体チップ１６，
１７は、近接し、隙間４９を約０．２ｍｍと狭くされ、
同じ高さに共に水平とされて固定される。Therefore, the first and second semiconductor chips 16,
17 are close to each other, and the gap 49 is narrowed to about 0.2 mm,
Both are leveled and fixed at the same height.

【００４９】従って、続いて行なわれるワイヤボンディ
ングは支障なく行われ、第１，第２の半導体チップの間
のワイヤ２０（図１０参照）の長さを短く出来る。Therefore, the subsequent wire bonding is performed without any trouble, and the length of the wire 20 (see FIG. 10) between the first and second semiconductor chips can be shortened.

【００５０】〔第２実施例〕図３は本発明の第２実施例
になる半導体装置の製造方法を示す。[Second Embodiment] FIG. 3 shows a method of manufacturing a semiconductor device according to a second embodiment of the present invention.

【００５１】二つの半導体チップは以下に説明する工程
を経て実装される。 Ａｇペースト付着工程７０（図３（Ａ），図４参
照） 図４（Ａ），（Ｂ）に示すように、スクライブされたウ
ェハより第１の半導体チップ１６をコレット５３により
吸着してピックアップし、Ａｇペーストが塗布されてＡ
ｇペースト層８０が形成されているステージ８１に押し
付け、引き上げることによって、第１の半導体チップ１
６の下面１６ａに、Ａｇペースト８２を付着させる。 第１の半導体チップ付け工程７１（図３（Ｂ）参
照） 上記のコレットを使用して、第１の半導体チップ１６
を、Ａｇペースト層８２Ａを介してセラミックパッケー
ジ１１上の半導体チップ実装部１３に接着する。The two semiconductor chips are mounted through the steps described below. Ag paste attaching step 70 (see FIGS. 3A and 4) As shown in FIGS. 4A and 4B, the first semiconductor chip 16 is adsorbed and picked up by the collet 53 from the scribed wafer. , Ag paste is applied A
The first semiconductor chip 1 is pressed against the stage 81 on which the g paste layer 80 is formed and pulled up.
The Ag paste 82 is attached to the lower surface 16 a of No. 6. First semiconductor chip attaching step 71 (see FIG. 3B) The first semiconductor chip 16 is manufactured by using the collet described above.
Are bonded to the semiconductor chip mounting portion 13 on the ceramic package 11 via the Ag paste layer 82A.

【００５２】Ａｇペースト８２は第１の半導体チップ１
６とセラミックパッケージ１１との間に挟まれているた
め、表面張力によって拡がることが制限されている。 Ａｇペースト付着工程７２（図３（Ｃ），図４参
照） 前記の工程７０と同様にして、第２の半導体チップ１７
の下面１７ａに、Ａｇペースト８３を付着させる。 第２の半導体チップ付け工程７３（図３（Ｄ）参
照） 上記工程７１と同様にして、第２の半導体チップ１７を
Ａｇペースト層８３Ａを介してセラミックパッケージ１
１上に、第１の半導体チップ１６に0.2 mm程度にまで近
接させて接着する。The Ag paste 82 is used for the first semiconductor chip 1.
Since it is sandwiched between 6 and the ceramic package 11, the expansion is limited by surface tension. Ag paste attaching step 72 (see FIG. 3C and FIG. 4) In the same manner as the step 70, the second semiconductor chip 17 is formed.
The Ag paste 83 is attached to the lower surface 17a of the. Second semiconductor chip attaching step 73 (see FIG. 3D) In the same manner as the above step 71, the second semiconductor chip 17 is attached to the ceramic package 1 via the Ag paste layer 83A.
Then, the first semiconductor chip 16 is bonded to the first semiconductor chip 16 while being brought close to the first semiconductor chip 16 by about 0.2 mm.

【００５３】Ａｇペーストは各半導体チップとセラミッ
クパッケージとの間に留まり拡がらない。The Ag paste stays between each semiconductor chip and the ceramic package and does not spread.

【００５４】このため、第１，第２の半導体チップ１
６，１７は、動いたりせず、接着した位置に留まる。Therefore, the first and second semiconductor chips 1
6 and 17 do not move and stay in the bonded position.

【００５５】必要に応じて、第３，第４の半導体チップ
を上記と同様にして次々に一つずつ接着する。 硬化工程７４（図３（Ｅ）参照） 全部の半導体チップの接着が完了した後に、パッケージ
１１を恒温槽内に入れて、１５０℃で１時間程度加熱す
る。If necessary, the third and fourth semiconductor chips are bonded one by one in the same manner as described above. Curing step 74 (see FIG. 3E) After the bonding of all the semiconductor chips is completed, the package 11 is placed in a constant temperature bath and heated at 150 ° C. for about 1 hour.

【００５６】これにより、図３（Ｄ）中のＡｇペースト
層８２Ａ，８３Ａが熱硬化され、硬化Ａｇペースト層８
２Ｂ，８３Ｂとなり、第１，第２の半導体チップ１６，
１７は、近接し、同じ高さに、共に水平とされて、セラ
ミックパッケージ１１に固定される。As a result, the Ag paste layers 82A and 83A in FIG. 3D are thermally cured, and the cured Ag paste layer 8 is formed.
2B, 83B, the first and second semiconductor chips 16,
17 are fixed to the ceramic package 11 so that they are close to each other, are at the same height, and are both horizontal.

【００５７】従って、続いて行われるワイヤボンディン
グは、支障なく行われ、第１，第２の半導体チップの間
のワイヤの長さを短く出来る。Therefore, the subsequent wire bonding can be carried out without any trouble, and the length of the wire between the first and second semiconductor chips can be shortened.

【００５８】Ａｇペーストに代えてガラスペーストを使
用することもできる。A glass paste can be used instead of the Ag paste.

【００５９】〔第３実施例〕図５は本発明の第３実施例
になる半導体装置の製造方法を示す。[Third Embodiment] FIG. 5 shows a method of manufacturing a semiconductor device according to a third embodiment of the present invention.

【００６０】本実施例は、上記の第２実施例におけるＡ
ｇペーストに代えて、接着剤として、Ａｕ−Ｓｎの金属
ロー材を用いた場合の実施例である。This embodiment is the same as A in the second embodiment.
In this example, an Au—Sn metal brazing material is used as an adhesive instead of the g paste.

【００６１】二つの半導体チップは、以下に説明する工
程を経て実装される。 金属ロー材付着工程９０（図５（Ａ），図６
（Ａ），（Ｂ）参照） 図６（Ａ）に示すように、上面開口のチャンバ１００の
内部にヒータ１０１ａが組込まれているブロック１０１
が設けてある。ブロック１０１は３００℃に加熱されて
おり、ブロック１０１の上面に、溶融した金属ロー材１
０２が載っている。チャンバ１００内はＮ2 ガスが充満
しており、不活性雰囲気となっており、金属ロー材１０
２が酸化することが防止されている。The two semiconductor chips are mounted through the steps described below. Metal brazing material attaching step 90 (FIG. 5 (A), FIG. 6)
(See FIGS. 6A and 6B.) As shown in FIG. 6A, a block 101 in which a heater 101 a is incorporated inside a chamber 100 having an upper surface opening.
Is provided. The block 101 is heated to 300 ° C., and the molten metal brazing material 1 is placed on the upper surface of the block 101.
02 is listed. The chamber 100 is filled with N 2 gas and is in an inert atmosphere.
2 is prevented from oxidizing.

【００６２】図６（Ａ），（Ｂ）に示すように、コレッ
ト５３がスクライブされたウェハより第１の半導体チッ
プ１６を吸引してピックアップし、第１の半導体チップ
１６をチャンバ１００内に降ろし、そして引き上げる。As shown in FIGS. 6A and 6B, the first semiconductor chip 16 is sucked and picked up from the wafer on which the collet 53 is scribed, and the first semiconductor chip 16 is lowered into the chamber 100. , And pull up.

【００６３】これにより、図５（Ａ）及び図６（Ｂ）に
示すように、第１の半導体チップ１６の下面１６ａに、
金属ロー材１０３が付着される。As a result, as shown in FIGS. 5A and 6B, the lower surface 16a of the first semiconductor chip 16 is
The metal brazing material 103 is attached.

【００６４】金属ロー材１０３は表面張力によって丸く
なる。 第１の半導体チップ付け工程９１（図５（Ｂ），図
６（Ｃ）参照） 図５（Ｂ）に示すように、セラミックパッケージ１１の
上面の半導体チップ実装部１３には、メッキによってＡ
ｕ層１０４が予め形成してある。The metal brazing material 103 becomes round due to the surface tension. First semiconductor chip attaching step 91 (see FIGS. 5B and 6C) As shown in FIG. 5B, the semiconductor chip mounting portion 13 on the upper surface of the ceramic package 11 is plated with A
The u layer 104 is formed in advance.

【００６５】図６（Ｃ）に示すように、チャンバ１０５
の内部にヒータ１０６ａが組込まれているブロック１０
６が設けてある。ブロック１０６上にセラミックパッケ
ージ１１が載っており、ヒータ１０６ａによって３００
℃に加熱されている。また、チャンバ１０５内はＮ2 ガ
スが充満しており、不活性雰囲気となっている。As shown in FIG. 6C, the chamber 105
Block 10 in which heater 106a is incorporated inside
6 is provided. The ceramic package 11 is placed on the block 106, and the heater package 106 causes 300
It is heated to ℃. The chamber 105 is filled with N 2 gas and is in an inert atmosphere.

【００６６】同図に示すように、コレット５３をチャン
バ１０５内に降ろし、第１の半導体チップ１６をセラミ
ックパッケージ１１上に載置し、吸引を解除し、コレッ
トを上げる。As shown in the figure, the collet 53 is lowered into the chamber 105, the first semiconductor chip 16 is placed on the ceramic package 11, the suction is released, and the collet is raised.

【００６７】これにより、金属ロー材１０３が溶融し、
第１の半導体チップ１６が、図５（Ｂ）及び図６（Ｃ）
に示すように、セラミックパッケージ１１上に溶融した
金属ロー材層１０７を介して付けられる。 金属ロー材付着工程９２（図５（Ｃ），図６
（Ａ），（Ｂ）参照） 前記の工程９０と同様にして、第２の半導体チップ１７
の下面１７ａに、金属ロー材１０８を付着させる。 第２の半導体チップ付け工程９３（図５（Ｄ），図
６（Ｃ）参照） 前記の工程９１と同様にして、第２の半導体チップ１７
が、第１の半導体チップ１６に0.2 mm程度にまで近接し
た位置に、溶融した金属ロー材層１０９を介して付けら
れる。As a result, the metal brazing material 103 is melted,
The first semiconductor chip 16 is shown in FIG. 5 (B) and FIG. 6 (C).
As shown in FIG. 3, it is attached on the ceramic package 11 via the molten metal brazing material layer 107. Metal brazing material adhering step 92 (FIG. 5 (C), FIG. 6)
(See (A) and (B)) In the same manner as in the step 90, the second semiconductor chip 17 is formed.
The metal brazing material 108 is attached to the lower surface 17a of the. Second semiconductor chip attaching step 93 (see FIG. 5D and FIG. 6C) In the same manner as the above step 91, the second semiconductor chip 17 is formed.
Is attached to the position close to the first semiconductor chip 16 by about 0.2 mm through the molten metal brazing material layer 109.

【００６８】上記の金属ロー材層１０８，１０９は、半
導体チップ１６，１７とパッケージ１１との間に挟まれ
ているため、拡がらない。The metal brazing material layers 108 and 109 are not spread because they are sandwiched between the semiconductor chips 16 and 17 and the package 11.

【００６９】このため、第１，第２の半導体チップ１
６，１７は動かず、付けられた位置に静止したままとさ
れる。 硬化工程９４（図５（Ｅ）参照） セラミックパッケージ１１をヒータ１０６ａより取りは
ずす。Therefore, the first and second semiconductor chips 1
6,17 do not move and remain stationary in the position they were attached. Curing step 94 (see FIG. 5E) The ceramic package 11 is removed from the heater 106a.

【００７０】これにより、セラミックパッケージ１１の
温度が下がり、金属ロー材層１０８，１０９が固まり、
硬化する。As a result, the temperature of the ceramic package 11 is lowered, the metal brazing material layers 108 and 109 are solidified,
Harden.

【００７１】第１，第２の半導体チップ１６，１７は、
0.2 mm程度にまで近接した位置に、水平とされて、且つ
同一高さとされて、凝固した金属ロー材層１０７Ａ，１
０９Ａを介してセラミックパッケージ１１上に固定され
る。The first and second semiconductor chips 16 and 17 are
Solidified metal brazing material layers 107A, 1 that are horizontal and at the same height at positions close to each other by about 0.2 mm
It is fixed on the ceramic package 11 via 09A.

【００７２】〔第４実施例〕図６は本発明の第４実施例
になる半導体装置の製造方法を示す。[Fourth Embodiment] FIG. 6 shows a method of manufacturing a semiconductor device according to a fourth embodiment of the present invention.

【００７３】二つの半導体チップは、以下に説明する工
程を経て実装される。 Ａｇペースト塗布工程１１０（図７（Ａ）参照） ウェハ１２０の下面１２０ａ全面にＡｇペーストを塗布
し、厚さｔが２０〜３０μm のＡｇペースト層１２１を
形成する。 半硬化工程１１１（図７（Ｂ）参照） ウェハ１２０を恒温槽に入れて、１００℃で約５分間加
熱する。The two semiconductor chips are mounted through the steps described below. Ag paste application step 110 (see FIG. 7A) Ag paste is applied to the entire lower surface 120a of the wafer 120 to form an Ag paste layer 121 having a thickness t of 20 to 30 μm. Semi-curing step 111 (see FIG. 7 (B)) The wafer 120 is put in a constant temperature bath and heated at 100 ° C. for about 5 minutes.

【００７４】これにより、Ａｇペーストが半硬化され、
Ｂステージ状となり、ベトつかない状態となり、Ａｇペ
ースト層１２１は、半硬化Ａｇペースト層１２２とな
る。 スクライブ工程１１２（図７（Ｃ）参照） ウェハ１２０をマトリクス状にスクライブし、多数の半
導体チップ１１６，１１７を切り出す。As a result, the Ag paste is semi-cured,
The Ag paste layer 121 becomes a B-stage shape and is not sticky, and the Ag paste layer 121 becomes a semi-cured Ag paste layer 122. Scribing step 112 (see FIG. 7C) The wafer 120 is scribed in a matrix to cut out a large number of semiconductor chips 116 and 117.

【００７５】ここで、Ａｇペースト層１２２はベトつか
ないＢステージ状態にあるため、ウェハ１２０は支障な
くスクライブされる。 第１の半導体チップ付け工程１１３（図７（Ｄ），
図８参照） 図８に示すように、セラミックパッケージ１１が、ヒー
タ１２３が組込まれているステージ１２４上に載置して
あり、１００℃程度に加熱されている。Here, since the Ag paste layer 122 is in the B-stage state where it is not sticky, the wafer 120 can be scribed without any trouble. First semiconductor chip attaching step 113 (FIG. 7 (D),
(See FIG. 8) As shown in FIG. 8, the ceramic package 11 is placed on the stage 124 in which the heater 123 is incorporated and is heated to about 100 ° C.

【００７６】コレット５３を使用して、スクライブされ
たウェハより第１の半導体チップ１６を吸引してピック
アップし、搬送し、加熱されているセラミックパッケー
ジ１１上に載置し、適当な圧力Ｐで加圧する。Using the collet 53, the first semiconductor chip 16 is sucked and picked up from the scribed wafer, conveyed, placed on the heated ceramic package 11, and applied with an appropriate pressure P. Press.

【００７７】半硬化Ａｇペースト層１２２は、セラミッ
クパッケージ１１の熱により再度溶融する。The semi-cured Ag paste layer 122 is melted again by the heat of the ceramic package 11.

【００７８】また圧力Ｐが加えられることによって、溶
融したＡｇペースト内の気泡が除去され、且つＡｇペー
ストの厚さが制御される。By applying the pressure P, the bubbles in the molten Ag paste are removed and the thickness of the Ag paste is controlled.

【００７９】第１の半導体チップ１６は、図７（Ｄ）に
示すように、溶融したＡｇペースト層１２５を介してセ
ラミックパッケージ１１上に付けられる。 第２の半導体チップ付け工程１１４（図７（Ｅ），
図８参照） 上記の工程１１３と同様にして、第２の半導体チップ１
７を、第１の半導体チップ１６に近接した位置に、溶融
したＡｇペースト層１２６を介して付ける。 硬化工程１１５（図７（Ｆ）） セラミックパッケージ１１を恒温槽内で１５０℃に約１
時間加熱する。As shown in FIG. 7D, the first semiconductor chip 16 is attached onto the ceramic package 11 via the molten Ag paste layer 125. Second semiconductor chip attaching step 114 (FIG. 7 (E),
(See FIG. 8) Similar to the above step 113, the second semiconductor chip 1
7 is attached to a position close to the first semiconductor chip 16 via the molten Ag paste layer 126. Curing step 115 (FIG. 7 (F)) The ceramic package 11 is heated to 150 ° C. in a constant temperature bath to about 1
Heat for hours.

【００８０】これにより、Ａｇペースト層１２５，１２
６は硬化され、硬化したＡｇペースト層１２７，１２８
となる。As a result, the Ag paste layers 125, 12
6 is hardened and hardened Ag paste layers 127, 128
Becomes

【００８１】第１，第２の半導体チップ１６，１７は、
近接した位置に、水平とされて、且つ同一高さとされ
て、硬化したＡｇペースト層１２７，１２８によってセ
ラミックパッケージ１１上に接着固定される。The first and second semiconductor chips 16 and 17 are
Horizontally and at the same height at adjacent positions, they are adhesively fixed onto the ceramic package 11 by the cured Ag paste layers 127 and 128.

【００８２】本実施例によれば、半導体チップ１個１個
毎にＡｇペーストを塗布する必要がないため、製造コス
トが安価である。According to this embodiment, it is not necessary to apply the Ag paste to each semiconductor chip, so that the manufacturing cost is low.

【００８３】[0083]

【発明の効果】以上説明した様に、請求項１の発明によ
れば、半導体チップを接着するに際して、接着剤層が予
め半硬化されているため、半導体チップの接着を、先に
接着されている半導体チップに影響が及ばない状態で行
うことが出来、然して、複数の半導体チップを約0.2 mm
程度まで近接させた状態で確実かつ安定に実装すること
が出来る。As described above, according to the first aspect of the invention, when the semiconductor chip is bonded, the adhesive layer is semi-cured in advance. Therefore, the semiconductor chip is bonded first. It can be performed without affecting the existing semiconductor chips, and it can
It can be mounted reliably and stably in a state of being close to each other.

【００８４】請求項２の発明によれば、接着剤を半導体
チップの下面に付着させ、そして実装部へ接着する構成
であるため、半導体チップと半導体チップ実装部との間
の接着剤層は各半導体チップについて分離された状態と
なり、半導体チップの接着を、先に接着されている半導
体チップに影響が及ばない状態で行うことが出来、然し
て複数の半導体チップを約0.2 mm程度まで近接させた状
態で確実かつ安定に実装することが出来る。According to the second aspect of the invention, since the adhesive is attached to the lower surface of the semiconductor chip and then adhered to the mounting portion, the adhesive layers between the semiconductor chip and the semiconductor chip mounting portion are different from each other. The semiconductor chips are separated, and the semiconductor chips can be bonded without affecting the previously bonded semiconductor chips, and multiple semiconductor chips are placed close to each other by about 0.2 mm. Can be implemented reliably and stably with.

【００８５】請求項３の発明によれば、請求項２の発明
による効果に加えて作業工数を削減出来、製造コストを
更に安価とし得る。According to the third aspect of the invention, in addition to the effect of the second aspect of the invention, the number of working steps can be reduced and the manufacturing cost can be further reduced.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の第１実施例になる半導体装置の製造方
法を示す図である。FIG. 1 is a diagram showing a method for manufacturing a semiconductor device according to a first embodiment of the present invention.

【図２】図１中、工程４２，４３を説明する図である。FIG. 2 is a diagram illustrating steps 42 and 43 in FIG.

【図３】本発明の第２実施例になる半導体装置の製造方
法を示す図である。FIG. 3 is a diagram showing a method for manufacturing a semiconductor device according to a second embodiment of the present invention.

【図４】図３中、工程７０を説明する図である。FIG. 4 is a diagram illustrating a step 70 in FIG.

【図５】本発明の第３実施例になる半導体装置の製造方
法を示す図である。FIG. 5 is a diagram showing a method for manufacturing a semiconductor device according to a third embodiment of the present invention.

【図６】図５中、工程９０，９１を説明する図である。FIG. 6 is a diagram illustrating steps 90 and 91 in FIG.

【図７】本発明の第４実施例になる半導体装置の製造方
法を示す図である。FIG. 7 is a diagram showing a method for manufacturing a semiconductor device according to a fourth embodiment of the present invention.

【図８】図７中、工程１１３，１１４を説明する図であ
る。8 is a diagram illustrating steps 113 and 114 in FIG. 7. FIG.

【図９】半導体装置の１例を示す図である。FIG. 9 is a diagram showing an example of a semiconductor device.

【図１０】図９中、円Ａで囲んだ部分の拡大図である。10 is an enlarged view of a portion surrounded by a circle A in FIG.

【図１１】従来の半導体装置の製造方法の１例を示す図
である。FIG. 11 is a diagram showing an example of a conventional method of manufacturing a semiconductor device.

【符号の説明】[Explanation of symbols]

１０ 半導体装置 １１ セラミックパッケージ １３ 半導体チップ実装部 １６ 第１の半導体チップ １７ 第２の半導体チップ １６ａ，１７ａ 下面 ２０ ワイヤ ２１，４９ 隙間 ４０ Ａｇペースト層形成工程 ４１ 半硬化工程 ４２，７１，９１，１１３ 第１の半導体チップ付け工
程 ４３，７３，９３，１１４ 第２の半導体チップ付け工
程 ５０，８０，８２，８３，８２Ａ，８３Ａ，１２１ Ａ
ｇペースト層 ５１，１２２ 半硬化Ａｇペースト層 ５２，１０１ａ，１０６ａ，１２３ ヒータ ５３ コレット ５４，５７ 再溶融した部分 ５５，５８ 元の半硬化状態に戻った部分 ５６ 第１の半導体チップが押し付けられない部分 ５９ 第１の半導体チップを接着固定している部分 ６０ 完全硬化Ａｇペースト層 ７０，７２ Ａｇペースト付着工程 ７４，９４，１１５ 硬化工程 ８１，１２４ ステージ ８２Ｂ，８３Ｂ，１２７，１２８ 硬化Ａｇペースト層 ９０，９２ 金属ロー材付着工程 １００，１０５ チャンバ １０１，１０６ ブロック １０１ａ，１０６ａ ヒータ １０２，１０３，１０８ 金属ロー材 １０４ Ａｕ層 １０７，１０９ 金属ロー材層 １０７Ａ，１０９Ａ 硬化した金属ロー材層 １１０ Ａｇペースト塗布工程 １１１ 半硬化工程 １１２ スクライブ工程 １２０ ウェハ １２５，１２６ 溶融したＡｇペースト層10 semiconductor device 11 ceramic package 13 semiconductor chip mounting portion 16 first semiconductor chip 17 second semiconductor chip 16a, 17a lower surface 20 wire 21, 49 gap 40 Ag paste layer forming step 41 semi-curing step 42, 71, 91, 113 First semiconductor chip attaching step 43, 73, 93, 114 Second semiconductor chip attaching step 50, 80, 82, 83, 82A, 83A, 121A
g paste layer 51,122 semi-cured Ag paste layer 52,101a, 106a, 123 heater 53 collet 54,57 re-melted portion 55,58 original semi-cured state portion 56 first semiconductor chip is not pressed Part 59 Part where the first semiconductor chip is adhesively fixed 60 Fully cured Ag paste layer 70, 72 Ag paste attachment process 74, 94, 115 Curing process 81, 124 Stage 82B, 83B, 127, 128 Cured Ag paste layer 90 , 92 metal brazing material deposition step 100, 105 chamber 101, 106 block 101a, 106a heater 102, 103, 108 metal brazing material 104 Au layer 107, 109 metal brazing material layer 107A, 109A cured metal brazing material layer 110 Ag paste application Process 111 Semi-hardening 112 scribing step 120 the wafer 125, 126 molten Ag paste layer

Claims (3)

【特許請求の範囲】[Claims] 【請求項１】 複数の半導体チップを、互いに近接した
状態で、接着剤によって、パッケージの半導体チップ実
装部へ実装する半導体装置の製造方法において、 上記半導体チップ実装部へ接着剤を塗布して接着剤層
（５０）を形成する工程（４０）と、 該接着剤層を半硬化させる工程（４１）と、 半硬化された接着剤層上に、複数の半導体チップを、加
熱しつつ一つずつ、先に接着したものに近接させて接着
する工程（４２，４３）と、 複数の半導体チップを接着した後に、半硬化されている
接着剤層を完全硬化させる工程（４４）とよりなる構成
としたことを特徴とする半導体装置の製造方法。1. A method of manufacturing a semiconductor device, wherein a plurality of semiconductor chips are mounted on a semiconductor chip mounting portion of a package with an adhesive in a state of being close to each other, wherein the semiconductor chip mounting portion is coated with the adhesive and bonded. A step (40) of forming an agent layer (50), a step (41) of semi-curing the adhesive layer, and a plurality of semiconductor chips on the semi-cured adhesive layer one by one while heating. , A step (42, 43) of closely adhering to the previously adhered one, and a step (44) of completely adhering the semi-cured adhesive layer after adhering a plurality of semiconductor chips. A method of manufacturing a semiconductor device characterized by the above. 【請求項２】 複数の半導体チップを、互いに近接した
状態で、接着剤によって、パッケージの半導体チップ実
装部へ実装する半導体装置の製造方法において、 半導体チップの下面に接着剤を付着させる工程（７０，
９０）と、 下面に接着剤が付着された半導体チップを一つずつ半導
体チップ実装部へ接着する工程（７１，７３，９１，９
３）と、 複数の半導体チップを接着した後に、接着剤を完全硬化
させる工程（７４，９４）とよりなる構成としたことを
特徴とする半導体装置の製造方法。2. A method of manufacturing a semiconductor device, wherein a plurality of semiconductor chips are mounted on a semiconductor chip mounting portion of a package with an adhesive in a state where they are close to each other, and a step of attaching the adhesive to the lower surface of the semiconductor chip (70). ，
90), and the step of adhering the semiconductor chips having the adhesive on the lower surface one by one to the semiconductor chip mounting portion (71, 73, 91, 9).
And a step (74, 94) of completely curing the adhesive after bonding a plurality of semiconductor chips to each other. 【請求項３】 複数の半導体チップを、互いに近接した
状態で、接着剤によって、パッケージの半導体チップ実
装部へ実装する半導体装置の製造方法において、 ウェハ（１２０）の下面に接着剤を塗布する工程（１１
０）と、 該ウェハの下面の接着剤を半硬化させる工程（１１１）
と、 下面に半硬化された接着剤層を有するウェハをスクライ
ブして切り出した半導体チップを一つづつパッケージ本
体へ接着する工程（１１３，１１４）と、 複数の半導体チップを接着した後に、接着剤を完全硬化
させる工程（１１５）とよりなる構成としたことを特徴
とする半導体装置の製造方法。3. A method of manufacturing a semiconductor device in which a plurality of semiconductor chips are mounted on a semiconductor chip mounting portion of a package with an adhesive in a state where they are close to each other, and a step of applying an adhesive to a lower surface of a wafer (120). (11
0), and semi-curing the adhesive on the lower surface of the wafer (111)
And a step (113, 114) of adhering the semiconductor chips, which are cut out by scribing a wafer having a semi-cured adhesive layer on the lower surface, to the package body one by one, and after adhering a plurality of semiconductor chips, the adhesive agent A method of manufacturing a semiconductor device, which comprises a step (115) of completely curing the above.
JP5248271A 1993-10-04 1993-10-04 Manufacture of semiconductor device Withdrawn JPH07106351A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5248271A JPH07106351A (en) 1993-10-04 1993-10-04 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5248271A JPH07106351A (en) 1993-10-04 1993-10-04 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH07106351A true JPH07106351A (en) 1995-04-21

Family

ID=17175648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5248271A Withdrawn JPH07106351A (en) 1993-10-04 1993-10-04 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH07106351A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002527912A (en) * 1998-10-13 2002-08-27 インテル・コーポレーション Image sensor implemented by batch reflow
JP2006114649A (en) * 2004-10-14 2006-04-27 Fuji Electric Device Technology Co Ltd Method and apparatus for manufacturing semiconductor device
WO2014065124A1 (en) * 2012-10-25 2014-05-01 シャープ株式会社 Semiconductor device, and electronic device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002527912A (en) * 1998-10-13 2002-08-27 インテル・コーポレーション Image sensor implemented by batch reflow
JP2006114649A (en) * 2004-10-14 2006-04-27 Fuji Electric Device Technology Co Ltd Method and apparatus for manufacturing semiconductor device
WO2014065124A1 (en) * 2012-10-25 2014-05-01 シャープ株式会社 Semiconductor device, and electronic device

Similar Documents

Publication Publication Date Title
US5888847A (en) Technique for mounting a semiconductor die
KR100753750B1 (en) Method of fabricating semiconductor integrated circuit device
US5936304A (en) C4 package die backside coating
US5256598A (en) Shrink accommodating lead frame
US4545840A (en) Process for controlling thickness of die attach adhesive
US10026679B2 (en) Process for manufacturing a package for a surface-mount semiconductor device and semiconductor device
US6613607B2 (en) Method for manufacturing encapsulated electronic components, particularly integrated circuits
JPS6031102B2 (en) Integrated circuit package and its manufacturing method
EP0361283B1 (en) Resin-sealed type semiconductor device and method for manufacturing the same
JPH10163401A (en) Lead frame, semiconductor package, and manufacture of semiconductor package
US4844325A (en) Method and apparatus for die-bonding semiconductor chip bonding
JPH07106351A (en) Manufacture of semiconductor device
JP2002270627A (en) Semiconductor device manufacturing method
US20230064066A1 (en) Wafer-level backside layer for semiconductor apparatus
JP2005101312A (en) Manufacturing method of semiconductor device
JPH02241040A (en) Manufacture of semiconductor device
JP2570123B2 (en) Semiconductor device and manufacturing method thereof
JPH09139404A (en) Semiconductor device and its manufacture
TW554505B (en) Semiconductor package
JP2005166694A (en) Manufacturing method of premold semiconductor device
JP2730397B2 (en) Method for manufacturing semiconductor device
JPH1074793A (en) Semiconductor device, and method and apparatus for manufacturing semiconductor device
JPS63133653A (en) Optically erasable semiconductor storage device
JP2997147B2 (en) Method for manufacturing optical semiconductor device
JPH08222685A (en) Micropackage structure and manufacturing method thereof

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20001226