JPH07106327A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH07106327A JPH07106327A JP5250493A JP25049393A JPH07106327A JP H07106327 A JPH07106327 A JP H07106327A JP 5250493 A JP5250493 A JP 5250493A JP 25049393 A JP25049393 A JP 25049393A JP H07106327 A JPH07106327 A JP H07106327A
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- semiconductor device
- semiconductor substrate
- pattern
- circuit module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000000463 material Substances 0.000 claims abstract description 8
- 238000001020 plasma etching Methods 0.000 description 9
- 238000005530 etching Methods 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 239000007795 chemical reaction product Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 素子特性の低下を可及的に防止して信頼性の
向上を図ることのできる半導体装置を得ることを可能に
する。 【構成】 半導体基板上に形成される、配線パターン3
を有する機能回路モジュール2と、半導体基板上の疎領
域4の、配線パターンの近接領域上に、配線パターンと
同時に形成される、配線パターンと同一材料からなるダ
ミー配線パターン5と、を備えていることを特徴とす
る。
向上を図ることのできる半導体装置を得ることを可能に
する。 【構成】 半導体基板上に形成される、配線パターン3
を有する機能回路モジュール2と、半導体基板上の疎領
域4の、配線パターンの近接領域上に、配線パターンと
同時に形成される、配線パターンと同一材料からなるダ
ミー配線パターン5と、を備えていることを特徴とす
る。
Description
【0001】
【産業上の利用分野】本発明は半導体装置及びその製造
方法に関するものである。
方法に関するものである。
【0002】
【従来の技術】一般に半導体装置は、図3に示すように
半導体基板(例えばシリコン基板)1上に機能回路モジ
ュール2が形成され、この機能回路モジュール2内には
配線3が施されている。そして、この配線3は反応性イ
オンエッチング(以下、RIEともいう)を用いて形成
されるのが一般的である。
半導体基板(例えばシリコン基板)1上に機能回路モジ
ュール2が形成され、この機能回路モジュール2内には
配線3が施されている。そして、この配線3は反応性イ
オンエッチング(以下、RIEともいう)を用いて形成
されるのが一般的である。
【0003】
【発明が解決しようとする課題】近年、半導体装置の微
細化、集積化に伴い半導体装置の配線幅lw(図3参
照)が細くなってきている。このため、RIEを用いて
配線パターンを形成した場合には、配線パターンが比較
的少ない疎領域4に近い、配線3の端部近傍の部分3C
と内部に近い部分3Bとではパターンの形状に差が生じ
る。すなわち、内部に近い部分3Bは図4に示すように
正常なパターン形状となるが(機能回路モジュール2は
図示せず)、端部近傍の部分3Cは図5に示すようにサ
イドエッチングが大きく所望寸法の幅lw(図3参照)
に対して小さめな寸法となる。これは、RIE法を用い
て配線パターンを形成する場合は、フォトレジストから
なるレジストパターン6を形成し、このレジストパター
ン6をマスクとして反応性イオン8を用いて配線層をエ
ッチングするものであるが、内部に近い部分3Bでは図
6に示すように反応性イオン8とレジスト6が反応して
生成される化合物(例えば、炭化物)7によって配線パ
ターン3の側面が覆われて側壁が形成され、この側壁が
エッチングの防護壁となるためである。これに対して端
部近傍の部分3Cでは配線パターン(レジストパター
ン)の少ない領域、すなわち疎領域4(図3参照)に隣
接しているため、反応性イオン8とレジスト6の反応が
低下し、生成される化合物7の量が少ない。このため図
7に示すように配線パターン3の側面は化合物7によっ
て完全に覆われず隙間Gが発生し、この隙間Gからエッ
チングが進行していくためである。
細化、集積化に伴い半導体装置の配線幅lw(図3参
照)が細くなってきている。このため、RIEを用いて
配線パターンを形成した場合には、配線パターンが比較
的少ない疎領域4に近い、配線3の端部近傍の部分3C
と内部に近い部分3Bとではパターンの形状に差が生じ
る。すなわち、内部に近い部分3Bは図4に示すように
正常なパターン形状となるが(機能回路モジュール2は
図示せず)、端部近傍の部分3Cは図5に示すようにサ
イドエッチングが大きく所望寸法の幅lw(図3参照)
に対して小さめな寸法となる。これは、RIE法を用い
て配線パターンを形成する場合は、フォトレジストから
なるレジストパターン6を形成し、このレジストパター
ン6をマスクとして反応性イオン8を用いて配線層をエ
ッチングするものであるが、内部に近い部分3Bでは図
6に示すように反応性イオン8とレジスト6が反応して
生成される化合物(例えば、炭化物)7によって配線パ
ターン3の側面が覆われて側壁が形成され、この側壁が
エッチングの防護壁となるためである。これに対して端
部近傍の部分3Cでは配線パターン(レジストパター
ン)の少ない領域、すなわち疎領域4(図3参照)に隣
接しているため、反応性イオン8とレジスト6の反応が
低下し、生成される化合物7の量が少ない。このため図
7に示すように配線パターン3の側面は化合物7によっ
て完全に覆われず隙間Gが発生し、この隙間Gからエッ
チングが進行していくためである。
【0004】このように配線パターンにサイドエッチン
グが発生するとエレクトロマイグレーション等の信頼性
や特性低下を招き、歩留りが低下するという問題があっ
た。更に、微細化が進むにつれて配線幅が狭くなるた
め、特にその幅1μm以下のサブミクロンオーダではそ
の影響度は大きくなるという問題があった。
グが発生するとエレクトロマイグレーション等の信頼性
や特性低下を招き、歩留りが低下するという問題があっ
た。更に、微細化が進むにつれて配線幅が狭くなるた
め、特にその幅1μm以下のサブミクロンオーダではそ
の影響度は大きくなるという問題があった。
【0005】本発明は上記事情を考慮してなされたもの
であって、素子特性の低下を可及的に防止して信頼性を
向上させることのできる半導体装置及びその製造方法を
提供することを目的とする。
であって、素子特性の低下を可及的に防止して信頼性を
向上させることのできる半導体装置及びその製造方法を
提供することを目的とする。
【0006】
【課題を解決するための手段】本発明による半導体装置
は、半導体基板上に形成される、配線パターンを有する
機能回路モジュールと、半導体基板上の疎領域の、配線
パターンの近接領域上に、配線パターンと同時に形成さ
れる、配線パターンと同一材料からなるダミー配線パタ
ーンと、を備えていることを特徴とする。
は、半導体基板上に形成される、配線パターンを有する
機能回路モジュールと、半導体基板上の疎領域の、配線
パターンの近接領域上に、配線パターンと同時に形成さ
れる、配線パターンと同一材料からなるダミー配線パタ
ーンと、を備えていることを特徴とする。
【0007】又、本発明による半導体装置の製造方法
は、半導体基板上の機能回路モジュールの配線パターン
を形成すると同時に、半導体基板上の疎領域の、配線パ
ターンの近接領域上に配線パターンと同一材料からなる
ダミー配線パターンを形成することを特徴とする。
は、半導体基板上の機能回路モジュールの配線パターン
を形成すると同時に、半導体基板上の疎領域の、配線パ
ターンの近接領域上に配線パターンと同一材料からなる
ダミー配線パターンを形成することを特徴とする。
【0008】
【作用】このように構成された本発明によれば、配線パ
ターンの形成と同時に、疎領域の、配線パターンの近接
している領域上に配線パターンと同一材料からなるダミ
ー配線パターンが形成される。これにより、疎領域に近
い、配線パターンの端部近傍部分側面に、RIE時に、
反応性イオンとフォトレジストの反応生成物からなる側
壁が形成され、サイドエッチングを防止することが可能
となる。
ターンの形成と同時に、疎領域の、配線パターンの近接
している領域上に配線パターンと同一材料からなるダミ
ー配線パターンが形成される。これにより、疎領域に近
い、配線パターンの端部近傍部分側面に、RIE時に、
反応性イオンとフォトレジストの反応生成物からなる側
壁が形成され、サイドエッチングを防止することが可能
となる。
【0009】
【実施例】本発明による半導体装置の一実施例の平面図
を図1に示す。この実施例の半導体装置は、半導体基板
1上に種々の機能回路を備えた機能回路モジュール2が
形成され、この機能回路モジュール2内には配線パター
ン3が形成されている。そして、更に基板1上の、配線
パターンが比較的少ない領域4(以下、疎領域4ともい
う)にも、配線パターン3と同じ材料からなる、配線パ
ターン3とほぼ同形状、もしくは類似形状のダミー配線
パターン5が形成されている。このダミー配線パターン
5は上記配線パターン3の成形時にRIE法を用いて一
緒に形成する。なお、配線パターン3およびダミー配線
パターン5の材料としては例えばアルミニウム又はポリ
シリコン等が用いられる。
を図1に示す。この実施例の半導体装置は、半導体基板
1上に種々の機能回路を備えた機能回路モジュール2が
形成され、この機能回路モジュール2内には配線パター
ン3が形成されている。そして、更に基板1上の、配線
パターンが比較的少ない領域4(以下、疎領域4ともい
う)にも、配線パターン3と同じ材料からなる、配線パ
ターン3とほぼ同形状、もしくは類似形状のダミー配線
パターン5が形成されている。このダミー配線パターン
5は上記配線パターン3の成形時にRIE法を用いて一
緒に形成する。なお、配線パターン3およびダミー配線
パターン5の材料としては例えばアルミニウム又はポリ
シリコン等が用いられる。
【0010】このように構成された本実施例の半導体装
置において、疎領域4に隣接する、配線パターン3の端
部近傍の部分3Aの断面形状は図2に示すように正常な
パターン形状となる。これは、配線パターン3の形成と
同時に疎領域4にも配線パターン3とほぼ同形状もしく
は類似形状のダミー配線パターン5が形成されるため、
RIE時には配線パターン3の端部近傍の部分3Aの側
面にも、図6に示すように反応性イオンとフォトレジス
ト6との反応によって生成される化合物7が完全に付着
して側壁が形成され、この側壁がエッチングの防護壁と
なるためである。
置において、疎領域4に隣接する、配線パターン3の端
部近傍の部分3Aの断面形状は図2に示すように正常な
パターン形状となる。これは、配線パターン3の形成と
同時に疎領域4にも配線パターン3とほぼ同形状もしく
は類似形状のダミー配線パターン5が形成されるため、
RIE時には配線パターン3の端部近傍の部分3Aの側
面にも、図6に示すように反応性イオンとフォトレジス
ト6との反応によって生成される化合物7が完全に付着
して側壁が形成され、この側壁がエッチングの防護壁と
なるためである。
【0011】これにより素子特性の低下を可及的に防止
して信頼性の高い半導体装置を得ることができる。
して信頼性の高い半導体装置を得ることができる。
【0012】なお、ダミー配線パターン5は配線パター
ン3に可能なかぎり近接させて形成したほうが良い。
ン3に可能なかぎり近接させて形成したほうが良い。
【0013】なお、上記ダミー配線パターン5は配線パ
ターン3の形状が完了した後に除去しても良い。
ターン3の形状が完了した後に除去しても良い。
【0014】
【発明の効果】以上述べたように本発明によれば、素子
特性の低下を可及的に防止して信頼性の高い半導体装置
を得ることができる。
特性の低下を可及的に防止して信頼性の高い半導体装置
を得ることができる。
【図1】本発明による半導体装置の一実施例の構成を示
す平面図。
す平面図。
【図2】図1に示す半導体装置を切断線A−Aで切断し
た場合の断面図。
た場合の断面図。
【図3】従来の半導体装置の構成を示す平面図。
【図4】図3に示す半導体装置を切断線B−Bで切断し
た場合の断面図。
た場合の断面図。
【図5】図3に示す半導体装置を切断線C−Cで切断し
た場合の断面図。
た場合の断面図。
【図6】従来の半導体装置の配線パターンの内部に近い
部分のRIE時の断面図。
部分のRIE時の断面図。
【図7】従来の半導体装置の配線パターンの端部近傍の
部分のRIE時の断面図。
部分のRIE時の断面図。
1 半導体基板 2 機能回路モジュール 3 配線パターン 4 疎領域 5 ダミー配線パターン 6 フォトレジスト 7 反応生成物 8 反応性イオン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 千 葉 巧 也 岩手県北上市北工業団地6番6号 岩手東 芝エレクトロニクス株式会社内 (72)発明者 荒 谷 文 作 岩手県北上市北工業団地6番6号 岩手東 芝エレクトロニクス株式会社内
Claims (2)
- 【請求項1】半導体基板上に形成される、配線パターン
を有する機能回路モジュールと、 前記半導体基板上の疎領域の、前記配線パターンの近接
領域上に、前記配線パターンと同時に形成される、前記
配線パターンと同一材料からなるダミー配線パターン
と、 を備えていることを特徴とする半導体装置。 - 【請求項2】半導体基板上の機能回路モジュールの配線
パターンを形成すると同時に、半導体基板上の疎領域
の、前記配線パターンの近接領域上に前記配線パターン
と同一材料からなるダミー配線パターンを形成すること
を特徴とする半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5250493A JPH07106327A (ja) | 1993-10-06 | 1993-10-06 | 半導体装置及びその製造方法 |
KR1019940025286A KR0155584B1 (ko) | 1993-10-06 | 1994-10-04 | 반도체 장치 및 그 제조방법 |
EP94115789A EP0647966A1 (en) | 1993-10-06 | 1994-10-06 | Semiconductor device with wiring pattern and method for manufacturing same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5250493A JPH07106327A (ja) | 1993-10-06 | 1993-10-06 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07106327A true JPH07106327A (ja) | 1995-04-21 |
Family
ID=17208694
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5250493A Pending JPH07106327A (ja) | 1993-10-06 | 1993-10-06 | 半導体装置及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP0647966A1 (ja) |
JP (1) | JPH07106327A (ja) |
KR (1) | KR0155584B1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009188300A (ja) * | 2008-02-08 | 2009-08-20 | Seiko Instruments Inc | 半導体装置の製造方法 |
CN110753452A (zh) * | 2019-10-30 | 2020-02-04 | 江苏上达电子有限公司 | 一种精密线路的外部蚀刻补偿方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6229640B1 (en) * | 1999-08-11 | 2001-05-08 | Adc Telecommunications, Inc. | Microelectromechanical optical switch and method of manufacture thereof |
US6242363B1 (en) | 1999-08-11 | 2001-06-05 | Adc Telecommunications, Inc. | Method of etching a wafer layer using a sacrificial wall to form vertical sidewall |
US6801682B2 (en) | 2001-05-18 | 2004-10-05 | Adc Telecommunications, Inc. | Latching apparatus for a MEMS optical switch |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61263130A (ja) * | 1985-05-15 | 1986-11-21 | Toshiba Corp | 半導体装置の製造方法 |
JPS6289331A (ja) * | 1985-10-16 | 1987-04-23 | Toshiba Corp | 微細パタ−ンの加工方法 |
JPS63181355A (ja) * | 1987-01-22 | 1988-07-26 | Nec Yamagata Ltd | 半導体装置 |
JPH02189922A (ja) * | 1989-01-18 | 1990-07-25 | Nec Corp | 半導体装置の製造方法 |
-
1993
- 1993-10-06 JP JP5250493A patent/JPH07106327A/ja active Pending
-
1994
- 1994-10-04 KR KR1019940025286A patent/KR0155584B1/ko not_active IP Right Cessation
- 1994-10-06 EP EP94115789A patent/EP0647966A1/en not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009188300A (ja) * | 2008-02-08 | 2009-08-20 | Seiko Instruments Inc | 半導体装置の製造方法 |
CN110753452A (zh) * | 2019-10-30 | 2020-02-04 | 江苏上达电子有限公司 | 一种精密线路的外部蚀刻补偿方法 |
Also Published As
Publication number | Publication date |
---|---|
KR950012613A (ko) | 1995-05-16 |
EP0647966A1 (en) | 1995-04-12 |
KR0155584B1 (ko) | 1998-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6716761B2 (en) | Method of forming fine patterns | |
US6197680B1 (en) | Method for forming conductive line | |
US4878770A (en) | IC chips with self-aligned thin film resistors | |
JP3177572B2 (ja) | 集積回路のゲートスタックの形成方法 | |
US5582679A (en) | Enhanced metal etch process | |
JP2671380B2 (ja) | 半導体装置の製造方法 | |
JPH07106327A (ja) | 半導体装置及びその製造方法 | |
KR900002085B1 (ko) | 미세패턴 형성방법 | |
US5382544A (en) | Manufacturing method of a semiconductor device utilizing thin metal film | |
JPS61263130A (ja) | 半導体装置の製造方法 | |
JP2003282700A (ja) | ホール形成方法 | |
KR960026297A (ko) | 반도체소자의 미세패턴 제조방법 | |
KR0167243B1 (ko) | 반도체 소자 및 그 제조방법 | |
JP3285146B2 (ja) | 半導体装置の製造方法 | |
JPH05259182A (ja) | 自己整列した接点窓 | |
JPH03101229A (ja) | 半導体集積回路装置の製造方法 | |
TW508696B (en) | Method for etching of mask layer and passivation layer of metal contact windows | |
JPH11186224A (ja) | 半導体装置の製造方法 | |
KR0163087B1 (ko) | 반도체장치의 콘택홀의 형성방법 | |
JPH06151352A (ja) | 半導体装置の製造方法 | |
JPH06163712A (ja) | 接続孔形成法 | |
KR940002298B1 (ko) | 2단계 mlr을 이용한 포토 마스크 제조방법 | |
KR0172774B1 (ko) | 반도체 소자의 접촉창 형성방법 | |
JP3449444B2 (ja) | 半導体装置の製造方法 | |
KR950014975A (ko) | 반도체 장치의 금속배선 제조방법 |