JPH0710318Y2 - Analog clock correction circuit - Google Patents

Description

【考案の詳細な説明】[Detailed description of the device]

【０００１】[0001]

【産業上の利用分野】本考案はアナログ時計の修正回路
に関するものであり、特に時刻修正時におけるモータの
駆動方向の変更等によりモータの脱調等が発生すること
を防ぐことができる修正回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a correction circuit for an analog timepiece, and more particularly to a correction circuit capable of preventing out-of-step or the like of the motor due to a change in the driving direction of the motor during time adjustment. .

【０００２】[0002]

【従来の技術】通常、アナログ時計においては、修正ス
イッチを操作することにより駆動回路からモータに修正
用のパルスが印加されてモータが高速回転し、これによ
り指針が早回しされて時刻修正される。また、リバーシ
ブルステップモータを使用した時計においては、指針を
正逆転させることにより時刻修正を行なう正転及び逆転
用の修正スイッチが設けられており、これらのスイッチ
操作に応じてモータを正逆転させて時刻修正を行なって
いた。2. Description of the Related Art Generally, in an analog timepiece, a correction switch is operated to apply a correction pulse from the drive circuit to the motor to rotate the motor at a high speed, whereby the hands are swung to adjust the time. . In addition, a timepiece that uses a reversible step motor is equipped with correction switches for forward rotation and reverse rotation that adjust the time by rotating the hands forward and backward. I was adjusting the time.

【０００３】[0003]

【考案が解決しようとする課題】一般にステップモータ
の駆動スピードや駆動方向を変更する場合には、その直
前の駆動状態が完全に終了してから次の駆動をしなけれ
ばモータが脱調したり回転方向が狂ったりすることがあ
った。このため、時刻修正時に指針を早送りしたり、高
速で逆転させたりすると、モータが脱調したり、回転方
向が狂ってしまうことがあった、Generally, when changing the driving speed or the driving direction of a step motor, the motor may get out of step unless the next driving is completed after the driving state immediately before that is completely changed. The direction of rotation was sometimes wrong. For this reason, if the pointer is fast-forwarded or reversed at high speed when adjusting the time, the motor may step out or the direction of rotation may change.

【０００４】本考案は、上記課題に鑑みなされたもの
で、その目的は、修正動作によるモータの脱調や回転方
向の狂いを防止し、常に安定した状態でモータを駆動す
ることができるアナログ時計の修正回路を提供すること
にある。The present invention has been made in view of the above problems, and an object thereof is to prevent an out-of-step of the motor and a deviation of the rotation direction due to a correction operation and to always drive the motor in a stable state. To provide a correction circuit.

【０００５】[0005]

【課題を解決するための手段】本考案のアナログ時計の
修正回路は、基準信号を出力する基準信号発生回路と、
表示時刻を修正指示する修正スイッチと、この修正スイ
ッチが操作されたときには前記基準信号発生回路からの
通常の計時信号に代えて高速の修正信号を出力する切換
回路と、この切換回路からの出力信号によりモータを駆
動する駆動信号を出力する駆動回路と、を有するアナロ
グ時計の修正回路において、修正スイッチからの信号を
基準信号発生回路からのタイミング信号に同期する操作
信号として切換回路に出力するチャタリング防止回路
と、このチャタリング防止回路から操作信号が発生して
いないときはチャタリング防止回路のリセット入力に駆
動信号を印加するゲート回路と、からなるスイッチ制御
回路を設けたことを特徴とするものである。また、本考
案は、修正スイッチの操作により操作信号が発生してい
ないときに駆動信号発生から一定時間操作信号の発生を
阻止するスイッチ制御回路を設けたことを特徴とするも
のでもある。SUMMARY OF THE INVENTION An analog timepiece correction circuit according to the present invention comprises a reference signal generating circuit for outputting a reference signal,
A correction switch for instructing the correction of the display time, a switching circuit for outputting a high-speed correction signal in place of the normal timing signal from the reference signal generation circuit when the correction switch is operated, and an output signal from this switching circuit. In a correction circuit for an analog timepiece having a drive circuit that outputs a drive signal for driving a motor by means of chattering prevention, the signal from the correction switch is output to the switching circuit as an operation signal in synchronization with the timing signal from the reference signal generation circuit. A switch control circuit including a circuit and a gate circuit for applying a drive signal to a reset input of the chattering prevention circuit when no operation signal is generated from the chattering prevention circuit is provided. Further, the present invention is also characterized in that a switch control circuit is provided for preventing the generation of the operation signal for a certain period of time from the generation of the drive signal when the operation signal is not generated by the operation of the correction switch.

【０００６】[0006]

【作用】本考案の修正回路においては、モータの駆動信
号がチャタリング防止回路のリセット入力に印加されて
いる。このため、修正スイッチからの操作信号がモータ
駆動中に出力されることはなく、修正時におけるモータ
の駆動周波数の変更や回転方向の変更は、モータ駆動後
一定時間後にチャタリング防止回路から出力される操作
信号に応答して行なわれる。また、スイッチ制御回路が
モータの駆動信号発生から一定時間操作信号の発生を阻
止するようにも構成しているので、モータ駆動中あるい
はその直後にモータの駆動が変更されることはなくな
る。In the correction circuit of the present invention, the motor drive signal is applied to the reset input of the chattering prevention circuit. Therefore, the operation signal from the correction switch is not output while the motor is being driven, and changes in the drive frequency and rotation direction of the motor during correction are output from the chattering prevention circuit after a fixed time has elapsed after the motor was driven. It is performed in response to the operation signal. Further, since the switch control circuit is also configured to block the generation of the operation signal from the generation of the drive signal of the motor for a certain period of time, the drive of the motor is not changed during or immediately after the drive of the motor.

【０００７】[0007]

【実施例】図１は本考案の実施例に係るアナログ時計の
修正回路の構成を示す回路図である。２は基準信号発生
回路であり、発振器４と、クロック信号φ０等を出力す
る分周器６と、計時信号φ１と高速修正用のクロック信
号φ２を出力する分周器８とから構成されている。1 is a circuit diagram showing the configuration of a correction circuit for an analog timepiece according to an embodiment of the present invention. Reference numeral 2 is a reference signal generating circuit, which is composed of an oscillator 4, a frequency divider 6 for outputting a clock signal φ0 and the like, and a frequency divider 8 for outputting a clock signal φ1 and a clock signal φ2 for high speed correction. .

【０００８】１０は駆動回路であり、後述する切換回路
からの信号φｓに応答してモータ駆動用の波形信号を出
力する波形発生回路１２と、その波形信号に応答してモ
ータを駆動するモータ駆動回路１４とから構成されてい
る。波形発生回路１２は、その出力する波形信号を合成
した駆動信号Ｓｎを出力する。Reference numeral 10 denotes a drive circuit, which includes a waveform generating circuit 12 that outputs a waveform signal for driving a motor in response to a signal φs from a switching circuit described later, and a motor drive that drives the motor in response to the waveform signal. And a circuit 14. The waveform generation circuit 12 outputs a drive signal Sn that is a combination of the output waveform signals.

【０００９】１６は計時信号と修正信号を切換出力する
切換回路である。フリップフロップ（以下「ＦＦ」と略
称する）１８は後述するチャタリング防止回路からの信
号をオアゲート２０を介してリセット入力に入力すると
共にそのオアゲート２０の出力信号と波形発生回路１２
からの駆動信号Ｓｎを入力するノアゲート２２の出力信
号をクロック入力に入力して、その出力反転Ｑから修正
指示信号を出力するものである。ＦＦ２４はオアゲート
２０の出力信号と後述する逆転修正スイッチ用のチャタ
リング防止回路からの信号を入力するオアゲート２６の
出力信号をリセット入力に入力すると共にＦＦ１８の出
力Ｑからの信号をクロック入力に入力して、出力反転Ｑ
から逆転指示信号を出力するものである。アンドゲート
２８は計時信号φ１を入力すると共にＦＦ１８の出力反
転Ｑからの信号を反転入力に入力するものであり、また
アンドゲート３０は修正用のクロック信号φ２とＦＦ１
８の出力反転Ｑからの信号を入力するものである。オア
ゲート３２はこれらアンドゲート３２からの信号を入力
して信号φｓを出力するものである。Reference numeral 16 is a switching circuit for switching and outputting the clock signal and the correction signal. A flip-flop (hereinafter abbreviated as “FF”) 18 inputs a signal from a chattering prevention circuit, which will be described later, to a reset input through an OR gate 20 and outputs the output signal of the OR gate 20 and the waveform generation circuit 12.
The output signal of the NOR gate 22 to which the drive signal Sn from is input is input to the clock input, and the correction instruction signal is output from the output inversion Q thereof. The FF 24 inputs the output signal of the OR gate 20 and the signal from the chattering prevention circuit for the reverse correction switch described later to the reset input and the signal from the output Q of the FF 18 to the clock input. , Output inversion Q
Outputs a reverse rotation instruction signal. The AND gate 28 inputs the clock signal φ1 and the signal from the output inversion Q of the FF 18 to the inverting input, and the AND gate 30 inputs the correction clock signal φ2 and FF1.
The signal from the output inversion Q of 8 is input. The OR gate 32 inputs the signals from the AND gate 32 and outputs the signal φs.

【００１０】３４は正転修正用の修正スイッチであり、
３６は逆転修正用の修正スイッチである。この修正スイ
ッチ３４、３６は共に一端が電源ＶＤＤに接続されてお
り、他方の出力端側がそれぞれ抵抗３７、３８を介して
接地されている。Reference numeral 34 is a correction switch for normal rotation correction,
Reference numeral 36 is a correction switch for reverse rotation correction. One end of each of the correction switches 34 and 36 is connected to the power supply VDD, and the other output end thereof is grounded via the resistors 37 and 38, respectively.

【００１１】４０、４２はそれぞれ修正スイッチ３４、
３６からの信号に応答してタイミング信号φ０に同期す
る操作信号を出力するチャタリング防止回路である。Ｆ
Ｆ４４、４６は、それぞれタイミング信号φ０をクロッ
ク入力に入力すると共に修正スイッチ３４、３６からの
信号を各データ入力に入力するものである。アンドゲー
ト４８、５０は、それぞれ修正スイッチ３４、３６から
の信号とＦＦ４４、４６の出力Ｑからの信号を入力する
ものであり、オアゲート５２、５４はその出力信号をそ
れぞれ入力するものである。ＦＦ５６、５８はそれぞれ
タイミング信号φ０をクロック入力に入力すると共に、
オアゲート５２、５４からの信号をそれぞれデータ入力
に入力している。また、オアゲート６０、６２は、それ
ぞれ修正スイッチ３４、３６からの信号とＦＦ４４、４
６の出力Ｑからの信号を入力しており、アンドゲート６
４、６６はそれぞれオアゲート６０、６２の出力信号と
ＦＦ５６、５８の出力Ｑからの信号を入力して、オアゲ
ート５２、５４に出力信号を印加するものである。Reference numerals 40 and 42 are correction switches 34 and 42, respectively.
A chattering prevention circuit that outputs an operation signal in synchronization with the timing signal φ0 in response to the signal from 36. F
F44 and 46 respectively input the timing signal φ0 to the clock input and the signals from the correction switches 34 and 36 to the respective data inputs. The AND gates 48 and 50 input the signals from the correction switches 34 and 36 and the signal from the outputs Q of the FFs 44 and 46, respectively, and the OR gates 52 and 54 input the output signals thereof, respectively. The FFs 56 and 58 respectively input the timing signal φ0 to the clock input, and
The signals from the OR gates 52 and 54 are input to the data inputs, respectively. Further, the OR gates 60 and 62 are connected to the signals from the correction switches 34 and 36 and the FFs 44 and 4 respectively.
The signal from the output Q of 6 is input, and the AND gate 6
Reference numerals 4 and 66 respectively input the output signals of the OR gates 60 and 62 and the signals from the outputs Q of the FFs 56 and 58, and apply the output signals to the OR gates 52 and 54.

【００１２】６８は駆動信号Ｓｎをチャタリング防止回
路４０、４２に印加するゲート回路である。アンドゲー
ト７０、７２は、共に駆動信号Ｓｎを一入力端に入力
し、他方の反転入力端にそれぞれＦＦ５６、５８の出力
Ｑからの信号を入力するものである。オアゲート７４、
７６は、それぞれアンドゲート７０、７２の出力信号を
入力すると共にＦＦ５８、５６の出力Ｑからの信号をそ
れぞれ入力して、ＦＦ４４、５６とＦＦ４６、５８の各
リセット入力にそれぞれ出力信号を印加するものであ
る。尚、本実施例においては、上記チャタリング防止回
路４０、４２及びゲート回路６８によりスイッチ制御回
路を構成している。Reference numeral 68 is a gate circuit for applying the drive signal Sn to the chattering prevention circuits 40 and 42. The AND gates 70 and 72 both input the drive signal Sn to one input terminal and the signals from the outputs Q of the FFs 56 and 58 to the other inverting input terminal, respectively. OR gate 74,
Reference numeral 76 is for inputting the output signals of the AND gates 70 and 72, inputting the signals from the outputs Q of the FFs 58 and 56, and applying the output signals to the reset inputs of the FFs 44 and 56 and the FFs 46 and 58, respectively. Is. In this embodiment, the chattering prevention circuits 40 and 42 and the gate circuit 68 constitute a switch control circuit.

【００１３】次に、上記構成からなる修正回路の動作を
図２に示すタイムチャートに基づいて説明する。初期状
態において、チャタリング防止回路４０、４２内のＦＦ
５６、５８の出力ＱはＬレベルであり、これを反転入力
に入力するアンドゲート７０、７２は開状態になってい
る。このときにモータが駆動中であると、駆動信号Ｓｎ
はＨレベルになっており、この信号はアンドゲート７
０、７２及びオアゲート７４、７６を介してＦＦ４４、
５６、４６、５８のリセット入力に印加される。このた
め、このようにモータ駆動中に修正スイッチ３４、３６
が操作された場合にはモータ駆動が終了し、駆動信号Ｓ
ｎがＬレベルになるまで、ＦＦ４４、４６の出力ＱがＨ
レベルになることはない。従って、モータ駆動中に修正
スイッチ３４が操作されてＦＦ４４のデータ入力にＨレ
ベル信号が印加されると、ＦＦ４４はモータ駆動が終了
して駆動信号ＳｎがＬレベルになってからタイミング信
号φ０の立ち上がりに同期してその出力ＱをＨレベルに
する。Next, the operation of the correction circuit having the above structure will be described with reference to the time chart shown in FIG. In the initial state, the FFs in the chattering prevention circuits 40 and 42
The outputs Q of 56 and 58 are at L level, and the AND gates 70 and 72 which input this to the inverting input are in the open state. If the motor is being driven at this time, the drive signal Sn
Is at H level, and this signal is AND gate 7
0, 72 and OR gates 74, 76 through FF44,
Applied to the reset inputs of 56, 46, 58. For this reason, the correction switches 34, 36 are driven during the motor driving in this way.
Is operated, the motor drive is terminated and the drive signal S
The output Q of the FFs 44 and 46 is H until n becomes L level.
It never reaches the level. Therefore, when the correction switch 34 is operated and the H level signal is applied to the data input of the FF 44 during the motor driving, the FF 44 rises the timing signal φ0 after the motor driving is completed and the driving signal Sn becomes the L level. The output Q is set to the H level in synchronization with.

【００１４】このようにＦＦ４４の出力ＱがＨレベルに
なると、このＨレベルの信号は既に開状態になっている
アンドゲート４８の出力に発生し、オアゲート５２を介
してＦＦ５６に印加される。このため、ＦＦ５６はタイ
ミング信号φ０の次の立ち上がりに同期してその出力Ｑ
をＨレベルにする。このＦＦ５６からＨレベル信号が出
力されると、アンドゲート７０は閉状態になって駆動信
号Ｓｎを阻止し、またオアゲート７６を介してＦＦ４
６、５８がリセット状態に保たれて、修正スイッチ３６
が操作されて逆転修正動作が始まることを防いでいる。When the output Q of the FF 44 becomes H level in this way, this H level signal is generated at the output of the AND gate 48 which is already in the open state, and is applied to the FF 56 via the OR gate 52. Therefore, the FF 56 outputs its output Q in synchronization with the next rising edge of the timing signal φ0.
To H level. When the H level signal is output from the FF 56, the AND gate 70 is closed to block the drive signal Sn, and the FF 4 is supplied via the OR gate 76.
6, 58 are kept in the reset state and the correction switch 36
Is prevented from being operated and the reverse correction operation is started.

【００１５】一方、ＦＦ５６からのＨレベル信号は、オ
アゲート２０の出力に発生し、これにより通常その出力
Ｑ、反転ＱがそれぞれＨ、ＬレベルになっているＦＦ１
８をリセットしてその出力Ｑ、反転ＱをそれぞれＬ、Ｈ
レベルにする。このＦＦ１８の出力反転ＱがＨレベルに
なると、通常計時信号φ１を出力しているアンドゲート
２８が閉状態になり、これに代わってアンドゲート３０
が開状態となってその出力に早送り修正用のクロック信
号φ２が発生する。このクロック信号φ２はオアゲート
３２を介して信号φｓに発生し、波形発生回路１２に印
加される。On the other hand, the H level signal from the FF 56 is generated at the output of the OR gate 20, so that the output Q and the inverted Q thereof are normally at the H and L levels, respectively.
8 is reset and its output Q and inverted Q are L and H, respectively.
To level. When the output inversion Q of the FF 18 becomes H level, the AND gate 28 that outputs the normal timing signal φ1 is closed, and instead of this, the AND gate 30.
Becomes an open state, and a fast-forward correction clock signal φ2 is generated at its output. The clock signal φ2 is generated as a signal φs via the OR gate 32 and applied to the waveform generating circuit 12.

【００１６】波形発生回路１２は、この信号φｓに応答
してモータを高速回転させるための波形信号を出力す
る。このときにＦＦ２４の出力反転ＱはＬレベルを維持
しており、この信号を入力する波形発生回路１２は正転
用の波形信号を出力する。The waveform generating circuit 12 outputs a waveform signal for rotating the motor at a high speed in response to the signal φs. At this time, the output inversion Q of the FF 24 maintains the L level, and the waveform generation circuit 12 that receives this signal outputs the waveform signal for normal rotation.

【００１７】上記のようにモータ駆動中に修正スイッチ
３４（修正スイッチ３６の場合も同様）を操作した場合
には、モータ駆動が終了した後さらにタイミング信号φ
０の１周期分遅れてＦＦ５６の出力ＱからＨレベルの操
作信号が出力され、これにより修正動作が始まることに
なる。従って、この間にモータの動作は完全に終了して
安定することになる。When the correction switch 34 (also in the case of the correction switch 36) is operated while the motor is being driven as described above, the timing signal φ is further generated after the motor driving is completed.
An operation signal of H level is output from the output Q of the FF 56 with a delay of one cycle of 0, whereby the correction operation is started. Therefore, the operation of the motor is completely completed and stabilized during this period.

【００１８】上記正転修正を停止するため修正スイッチ
３４の操作を止めると、ＦＦ４４はタイミング信号φ０
の立ち上がりに同期してその出力ＱをＬレベルにし、ま
たＦＦ５６はタイミング信号φ０の次の立ち上がりに同
期して出力ＱをＬレベルにする。このＦＦ５６からの信
号がＬレベルになると、ノアゲート２２の出力はＨレベ
ルにもどり、その立ち上がりに同期してＦＦ１８の出力
は初期状態にもどる。このため、アンドゲート２８、３
０は再び開、閉状態になり、計時信号φ１が波形発生回
路１２に印加される状態になる。When the operation of the correction switch 34 is stopped to stop the normal rotation correction, the FF 44 outputs the timing signal φ0.
The output Q is set to the L level in synchronism with the rising edge of, and the FF 56 sets the output Q to the L level in synchronization with the next rising edge of the timing signal φ0. When the signal from the FF 56 becomes L level, the output of the NOR gate 22 returns to H level, and the output of the FF 18 returns to the initial state in synchronization with its rising. Therefore, the AND gates 28, 3
0 is opened and closed again, and the clock signal φ1 is applied to the waveform generating circuit 12.

【００１９】また、このときに修正スイッチ３６が操作
されるかあるいは既に操作されていると、ＦＦ５６の出
力ＱがＬレベルになったことによりＦＦ４６のリセット
状態が解除され、タイミング信号φ０の立ち上がりに同
期してＦＦ４６の出力ＱはＨレベルになる。そして、前
述したチャタリング防止回路４０の場合と同様に、次の
タイミング信号φ０の立ち上がりに同期してＦＦ５８の
出力ＱもＨレベルになる。これにより、今度はＦＦ４
４、５６がリセット状態に保たれる。If the correction switch 36 is operated or has already been operated at this time, the reset state of the FF 46 is released because the output Q of the FF 56 becomes L level, and the timing signal φ0 rises. The output Q of the FF 46 becomes H level in synchronization. Then, similarly to the case of the chattering prevention circuit 40 described above, the output Q of the FF 58 also becomes H level in synchronization with the next rising of the timing signal φ0. As a result, this time FF4
4, 56 are kept in reset.

【００２０】ＦＦ５８からのＨレベル信号は、オアゲー
ト２０の出力に発生し、再びＦＦ１８をリセットしてア
ンドゲート２８、３０を閉、開状態にする。このとき
に、今度はアンドゲート２６の出力信号もＨレベルにな
り、ＦＦ２４もリセットされ、その出力反転ＱがＨレベ
ルになる。このため、波形発生回路１２には修正用のク
ロック信号φ２が発生する信号φｓと逆転を指示するＦ
Ｆ２４からのＨレベル信号が印加されることになる。従
って、波形発生回路１２は、モータを高速で逆転するた
めの波形信号を出力し、逆転修正が始まる。The H level signal from the FF 58 is generated at the output of the OR gate 20, resets the FF 18 again, and closes and opens the AND gates 28 and 30. At this time, the output signal of the AND gate 26 also becomes H level this time, the FF 24 is also reset, and its output inversion Q becomes H level. For this reason, the waveform generation circuit 12 has a signal φs generated by the correction clock signal φ2 and an F instruction for inversion.
The H level signal from F24 is applied. Therefore, the waveform generation circuit 12 outputs a waveform signal for reversing the motor at high speed, and the reversal correction is started.

【００２１】上記のように、修正スイッチ３４、３６を
続けて操作した場合であっても、ＦＦ５６の出力信号が
停止してから少なくともタイミング信号φ０の１周期分
遅れてＦＦ５８から修正を指示するＨレベルの操作信号
が出力されることになり、この間にモータの動作は完全
に終了して安定することになる。As described above, even when the correction switches 34 and 36 are continuously operated, H is instructed from the FF 58 at least one cycle of the timing signal φ0 after the output signal of the FF 56 is stopped. A level operation signal will be output, and the operation of the motor will be completed and stabilized during this period.

【００２２】また、この修正スイッチ３６の操作を停止
した場合にも、ＦＦ４６、５８はタイミング信号φ０の
立ち上がりに同期して順次その出力ＱをＬレベルにす
る。そして、ＦＦ５８からの信号がＬレベルになると、
ＦＦ１８はその出力Ｑ、反転ＱをＨ、Ｌレベルにもど
し、その出力Ｑの立ち上がりに同期してＦＦ２４はその
出力反転ＱをＬレベルにして波形発生回路１２に正転を
指示する状態にもどる。Further, even when the operation of the correction switch 36 is stopped, the FFs 46 and 58 sequentially set their outputs Q to the L level in synchronization with the rising of the timing signal φ0. Then, when the signal from the FF 58 becomes L level,
The FF 18 returns its output Q and inversion Q to H and L levels, and in synchronism with the rising of the output Q, the FF 24 returns its output inversion Q to L level to instruct the waveform generating circuit 12 to perform normal rotation.

【００２３】上記のように本実施例においては、修正ス
イッチ３４、３６が操作されたときの信号をチャタリン
グ防止回路４０、４２にて所定のタイミング信号φ０に
同期する一定時間遅延された操作信号に変換すると共
に、駆動信号Ｓｎ発生中にはチャタリング防止回路４
０、４２から操作信号が出力されないようにして、モー
タが安定してから修正動作に変わるようにしている。As described above, in the present embodiment, the signals when the correction switches 34 and 36 are operated are converted by the chattering prevention circuits 40 and 42 into operation signals which are delayed by a predetermined time in synchronization with the predetermined timing signal φ0. In addition to the conversion, the chattering prevention circuit 4 is provided during the generation of the drive signal Sn.
The operation signals are not output from 0 and 42, and the motor is stabilized before changing to the correction operation.

【００２４】上記実施例において、モータ動作を安定さ
せるための時間をさらに延ばすには、タイミング信号φ
０の周期を変えて、チャタリング防止回路４０、４２に
おけるチャタリング防止時間を延ばすことが必要であ
る。しかし、このチャタリング防止時間をあまり長くす
ると、修正スイッチ３４、３６を操作してから修正動作
が始まるまでの時間が長くなり、使用者にスイッチの応
答が遅くなったように感じさせることもある。そこで、
使用者にスイッチの応答が遅くなったように感じさせず
に、モータ動作を安定させる時間を延ばすことができる
上記修正回路の一部変更例を図３に示す。尚、図１に示
す修正回路と同一構成部分に関しては同一の符号が付し
てある。In the above embodiment, in order to further extend the time for stabilizing the motor operation, the timing signal φ
It is necessary to change the cycle of 0 to extend the chattering prevention time in the chattering prevention circuits 40 and 42. However, if the chattering prevention time is made too long, the time from the operation of the correction switches 34 and 36 to the start of the correction operation becomes long, which may cause the user to feel that the response of the switch is delayed. Therefore,
FIG. 3 shows a partly modified example of the above-mentioned correction circuit that can extend the time for stabilizing the motor operation without making the user feel that the switch response is slow. The same components as those of the correction circuit shown in FIG. 1 are designated by the same reference numerals.

【００２５】図に示すように、この修正回路において
は、カウント回路７８を駆動回路１０とゲート回路６８
との間に設け、駆動回路Ｓｎの発生が停止してから一定
時間ゲート回路６８を介してチャタリング防止回路４
０、４２内のＦＦをリセット状態に保つように構成して
いる。即ち、このカウント回路７８は、駆動信号Ｓｎを
リセット入力Ｒに入力すると共にクロック信号φ３をカ
ウントするカウンタ８０と、その出力Ｑｎからの信号を
反転入力に入力すると共にクロック信号φ３を入力して
カウンタ８０のクロック入力Ｃに出力信号を印加するア
ンドゲート８２と、カウンタ８０の出力Ｑｎからの信号
を反転してアンドゲート７０、７２に印加するインバー
タ８４と、から構成されている。尚、この修正回路に関
するタイムチャートを図４に示している。As shown in the figure, in this correction circuit, the count circuit 78 is connected to the drive circuit 10 and the gate circuit 68.
And the chattering prevention circuit 4 via the gate circuit 68 for a certain time after the generation of the drive circuit Sn is stopped.
The FFs in 0 and 42 are configured to be kept in the reset state. That is, the counting circuit 78 inputs the drive signal Sn to the reset input R and counts the clock signal φ3, and the counter 80 which inputs the signal from the output Qn to the inverting input and the clock signal φ3. The AND gate 82 applies an output signal to the clock input C of 80, and the inverter 84 inverts the signal from the output Qn of the counter 80 and applies the inverted signal to the AND gates 70 and 72. A time chart regarding this correction circuit is shown in FIG.

【００２６】この修正回路におけるカウント回路７８内
のカウンタ８０は、駆動信号ＳｎがＨレベルになるとリ
セットされ、その後駆動信号ＳｎがＬレベルになるとア
ンドゲート８２の出力に発生するクロック信号φ３に応
答して一定時間カウントする。このカウンタ８０がリセ
ットされ、更にその後カウントしている間、インバータ
８４の出力はＨレベルになる。このときに、ＦＦ５６、
５８の出力信号がＬレベルであると、アンドゲート７
０、７２の出力にＨレベル信号が発生し、この信号によ
りＦＦ４４、５６、４６、５８がリセット状態に保持さ
れる。従って、モータ駆動中及び駆動後一定時間内に修
正動作が行なわれることはない。The counter 80 in the count circuit 78 in this correction circuit is reset when the drive signal Sn goes to H level and then responds to the clock signal φ3 generated at the output of the AND gate 82 when the drive signal Sn goes to L level. And count for a certain time. The output of the inverter 84 becomes H level while the counter 80 is reset and further counting. At this time, FF56,
When the output signal of 58 is L level, the AND gate 7
An H level signal is generated at the output of 0, 72, and this signal holds the FFs 44, 56, 46, 58 in the reset state. Therefore, the correction operation is not performed during the driving of the motor and within a fixed time after the driving.

【００２７】一方、この修正回路においてモータ駆動後
一定時間以上経過してカウンタ８０がカウントアップし
た状態にあるときに修正スイッチ３４又は３６を操作す
ると、前述した図１に示す修正回路と同様に、チャタリ
ング防止時間だけ遅れてＦＦ５６又は５８からＨレベル
信号が出力されて修正動作が始まることになる。On the other hand, if the correction switch 34 or 36 is operated while the counter 80 is counting up after a certain time has elapsed after the motor is driven in this correction circuit, like the correction circuit shown in FIG. The H level signal is output from the FF 56 or 58 with a delay of the chattering prevention time, and the correction operation is started.

【００２８】[0028]

【考案の効果】上記本考案によれば、モータ駆動中、モ
ータ駆動後チャタリング防止時間内、モータ駆動後一定
時間内においては、修正スイッチを操作しても修正動作
が開始されず、モータの駆動が完全に終了して安定して
から修正動作が開始されてモータの駆動状態が変更され
るので、修正時におけるモータの脱調や回転方向の狂い
を防止することができる。According to the present invention, the correction operation is not started even if the correction switch is operated during the motor driving, within the chattering prevention time after the motor driving, and within the fixed time after the motor driving, and the motor driving is performed. Since the correction operation is started and the driving state of the motor is changed when the correction is completely completed and stabilized, it is possible to prevent the motor from being out-of-step and the deviation of the rotation direction at the time of correction.

【図面の簡単な説明】[Brief description of drawings]

【図１】本考案の一実施例に係るアナログ時計の修正回
路の回路構成を示す回路図である。FIG. 1 is a circuit diagram showing a circuit configuration of a correction circuit for an analog timepiece according to an embodiment of the present invention.

【図２】図１に示す修正回路におけるタイムチャートで
ある。FIG. 2 is a time chart in the correction circuit shown in FIG.

【図３】図１に示す修正回路の一部変更例を示す回路図
である。FIG. 3 is a circuit diagram showing a partially modified example of the correction circuit shown in FIG.

【図４】図３に示す修正回路におけるタイムチャートで
ある。FIG. 4 is a time chart in the correction circuit shown in FIG.

【符号の説明】[Explanation of symbols]

２ 基準信号発生回路 １０ 駆動回路 １６ 切換回路 ３４、３６ 修正スイッチ ４０、４２ チャタリング防止回路 ６８ ゲート回路 2 reference signal generation circuit 10 drive circuit 16 switching circuit 34, 36 correction switch 40, 42 chattering prevention circuit 68 gate circuit

Claims (2)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項１】 基準信号を出力する基準信号発生回路
と、表示時刻を修正指示する修正スイッチと、この修正
スイッチが操作されたときには前記基準信号発生回路か
らの通常の計時信号に代えて高速の修正信号を出力する
切換回路と、この切換回路からの出力信号によりモータ
を駆動する駆動信号を出力する駆動回路と、を有するア
ナログ時計の修正回路において、前記修正スイッチから
の信号を前記基準信号発生回路からのタイミング信号に
同期する操作信号として前記切換回路に出力するチャタ
リング防止回路と、該チャタリング防止回路から操作信
号が発生していないときは該チャタリング防止回路のリ
セット入力に前記駆動信号を印加するゲート回路と、か
らなるスイッチ制御回路を設けたことを特徴とするアナ
ログ時計の修正回路。1. A reference signal generating circuit for outputting a reference signal, a correction switch for instructing a correction of a display time, and a high-speed operation in stead of a normal clock signal from the reference signal generating circuit when the correction switch is operated. In a correction circuit of an analog timepiece having a switching circuit for outputting a correction signal and a drive circuit for outputting a drive signal for driving a motor by the output signal from the switching circuit, the signal from the correction switch is generated as the reference signal. The chattering prevention circuit that outputs to the switching circuit as an operation signal synchronized with the timing signal from the circuit, and the drive signal is applied to the reset input of the chattering prevention circuit when the operation signal is not generated from the chattering prevention circuit. A correction circuit for an analog timepiece, which is provided with a switch control circuit including a gate circuit. 【請求項２】 基準信号を出力する基準信号発生回路
と、表示時刻を修正指示する修正スイッチと、この修正
スイッチが操作されたときには前記基準信号発生回路か
らの通常の計時信号に代えて高速の修正信号を出力する
切換回路と、この切換回路からの出力信号によりモータ
を駆動する駆動信号を出力する駆動回路と、を有するア
ナログ時計の修正回路において、前記修正スイッチの操
作により操作信号が発生していないときには前記駆動信
号発生から一定時間前記操作信号の発生を阻止するスイ
ッチ制御回路を設けたことを特徴とするアナログ時計の
修正回路。2. A reference signal generation circuit for outputting a reference signal, a correction switch for instructing correction of display time, and a high-speed substitute for a normal clock signal from the reference signal generation circuit when the correction switch is operated. In an analog timepiece correction circuit having a switching circuit for outputting a correction signal and a drive circuit for outputting a drive signal for driving a motor by an output signal from the switching circuit, an operation signal is generated by operating the correction switch. A correction circuit for an analog timepiece, wherein a switch control circuit is provided to prevent the operation signal from being generated for a certain period of time after the drive signal is generated.