JPH0697767A

JPH0697767A - アナログ・サンプリング装置

Info

Publication number: JPH0697767A
Application number: JP5113759A
Authority: JP
Inventors: Koogan Gurigorii; グリゴリー・コーガン
Original assignee: Sony Tektronix Corp
Current assignee: Tektronix Japan Ltd
Priority date: 1992-04-17
Filing date: 1993-04-16
Publication date: 1994-04-08
Also published as: US5200983A

Abstract

(57)【要約】【目的】アナログ入力信号の品質を保ちつつ、従来よ
り大幅にサンプリング速度を向上させる。【構成】ＣＣＤ配列２０ａは、捕捉セルの組２１ａを
有している。捕捉セルの組２１ａは複数のＣＭＯＳトラ
ンジスタＱ1A〜ＱNAと、これらの夫々接続された第１電
荷転送セル２３ａ．１〜２３ａ．Ｎから構成される。タ
ップ付き遅延線が複数の捕捉セルの夫々にサンプリング
信号を順次供給すると、対応ＣＭＯＳトランジスタが導
通して第１電荷転送セル２３がアナログ入力信号のデー
タをサンプリングする。第１電荷転送セル２３がデータ
で満杯になると、位相の異なるクロックＰ１〜／Ｐ１に
従って各第１電荷転送セル２３に直列に接続された多数
の電荷転送セル２４の列に沿ってデータが転送される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、高速サンプリング／低
速出力（ＦＩＳＯ）アナログ・サンプリング装置、特
に、ＣＭＯＳトランジスタで制御する捕捉セル、ホール
ド信号を発生するタップ付き遅延線、及びデータ蓄積用
に電荷結合素子（ＣＣＤ）配列を用いたアナログ・サン
プリング装置に関する。

【０００２】

【従来の技術】米国特許第５１４４５２５号（対応日本
出願、特開平４−３０５９００号「アナログ・サンプリ
ング・システム」）は、ＦＩＳＯ（Fast In Slow Out、
高速サンプリング／低速出力）アナログ・サンプリング
・システムを開示している。これによれば、タップ付き
遅延線（又は、狭い時間間隔でタイミング信号列を出力
するその他の信号源）からクロックを供給して、高速の
アナログ信号を複数のアナログ捕捉セルで捕捉し、さら
に大きなアナログ・メモリ配列へと転送している。例え
ば、対応日本出願、特開平４−３０５９００号の図２８
には、アナログ・バス１２の静電容量を低減するために
複数のアナログ捕捉セル１１０でアナログ信号を捕捉
し、さらに大きなアナログ・メモリ配列１１２へと転送
することが開示されている。入力信号（データ）の取込
みを完了すると、アナログ・メモリ配列中に蓄積された
電圧が転送され、量子化される。また、この出願は、多
様なタップ付き遅延線、及びその他の狭い時間間隔でタ
イミング信号列を出力する信号源を開示している。

【０００３】上記出願において、アナログ捕捉セル及び
アナログ・メモリ配列は、いずれもコンデンサとＣＭＯ
Ｓトランジスタに基づいている。アナログ捕捉セルはア
ナログ・メモリ配列に電圧を転送しなけば成らないが、
このようなアナログ・メモリ配列のサイズを大きくする
とアナログ捕捉セルへの入力容量が増加してしまう。容
量が増加すると、取り込んだサンプル（データ）の品質
が低下し、結局システムのサンプリング速度を制限する
ことになる。

【０００４】電荷結合素子（ＣＣＤ）は入力容量が大変
小さく、アナログ・サンプリング・システムにおいて、
サンプリング素子及び蓄積素子として利用されてきた。
米国特許第４６４８０７２号（対応日本出願、特開昭６
１−２５０８９９号「電荷転送装置」）は、ＣＣＤを用
いたデータ取込み装置を開示している。その第２図を参
照すると、この装置では、サンプリングする入力信号を
夫々データ・チャンネルの入力である２つのダイオード
６８及び７０に印加している。各データ・チャンネル
は、直列入力レジスタ６２及び６２’を具えたＣＣＤを
有している。ＣＣＤ中の直列入力レジスタ６２及び６
２’は、１６個の電荷転送セルを有し、その夫々が１６
×３３個のＣＣＤの並列レジスタ（蓄積配列）に信号を
供給する。並列レジスタは、１６個の直列出力レジスタ
に順に信号を供給する。この直列−並列−直列（ＳＰ
Ｓ）構造によって、ＦＩＳＯ（高速サンプリング／低速
出力）動作を実現できる。

【０００５】取り込まれたデータは、４相クロック信号
に従って２チャンネルＳＰＳ構造の各部分（ＣＣＤ配
列）を移動する。データのサンプリング速度は、２相サ
ンプリング・クロック周波数（Ｓ１／Ｓ３）で定まる。
これらのクロックに従って、各チャンネルの一端にある
入力ダイオードからＣＣＤの直列入力レジスタに入力信
号をサンプリングする。このとき、Ｓ１とＳ３の位相を
ずらし、第１ＣＣＤの直列入力レジスタにサンプリング
・クロックの１サイクルにつき信号を２個サンプリング
する。つまり、入力信号の連続する２個（各チャンネル
に１個づつ）のサンプルが各転送クロック・サイクル中
に取り込まれる。続いて入ってくる信号を処理し続ける
ために、直列入力レジスタの転送電極にクロックφ１Ａ
〜φ４Ａを印加して直列入力レジスタに沿ってデータを
転送している。よって、これら転送クロックφ１Ａ〜φ
４Ａの速度は、サンプリング・クロック（Ｓ１／Ｓ３）
と同じ速度である必要がある。ＣＣＤ中でデータを転送
させるための転送クロックは、その電圧振幅が大きくな
ければならない。高周波数でありながら電圧振幅が大き
ければ、スルーレートの高い増幅器が必要となる。結
局、システム全体のデータ取込み速度は、ＣＣＤ配列の
転送クロック速度によって制限を受ける。

【０００６】米国特許第４９５１３０２号（対応日本出
願、特開平２−４５９４１号「電荷結合素子及びシフト
・レジスタ」）は、データ取込み速度を向上させるため
に、４相の入力部分を有するＣＣＤの２相シフト・レジ
スタを開示している。これも直列−並列−直列（ＳＰ
Ｓ）構造を採用している。

【０００７】

【発明が解決しようとする課題】上述のように、コンデ
ンサとＣＭＯＳトランジスタを用いたアナログ捕捉セル
のサイズを大きくすると、アナログ捕捉セルへの入力容
量が増加してしまう。容量が増加すると取り込んだサン
プル（データ）の品質が低下するため、サンプリング速
度を制限することになる。

【０００８】また、ＳＰＳ型ＣＣＤ配列を用いた場合、
入力信号を直列入力レジスタの一端で受けている。よっ
て、直列入力レジスタ中でデータを転送するための転送
クロックφ１Ａ〜φ４Ａの速度は、サンプリング・クロ
ック（Ｓ１／Ｓ３）と同じ速度でなければならない。し
かし、ＣＣＤ配列中でデータを転送するクロックは、そ
の電圧振幅が大きくなければならないので、スルーレー
トの高い増幅器が必要となり、高周波での使用が制限さ
れる。つまり、サンプリング速度がＣＣＤ配列に供給す
る転送クロックの速度によって制限されている。

【０００９】そこで、本発明の目的は、入力信号の品質
を保ちつつ、従来より大幅に信号の取込み速度を向上さ
せたアナログ・サンプリング装置を提供することであ
る。本発明の他の目的は、アナログ入力信号のサンプリ
ング速度がＣＣＤ配列中でサンプル（データ）を転送す
るための転送クロック速度に実質的に制限されないアナ
ログ・サンプリング装置を提供することである。

【００１０】

【課題を解決するための手段及びその作用】本発明のア
ナログ・サンプリング装置は、複数の電荷転送セルの行
及び列で構成される電荷結合素子（ＣＣＤ）配列を具え
ている。ＣＣＤ配列の電荷転送セルの列は、ＣＣＤ直列
シフト・レジスタ２２として機能する。直列シフト・レ
ジスタ２２は、夫々第１電荷転送セル（又は、第１行の
電荷転送セル）２３と、この第１電荷転送セル２３に夫
々直列に接続された多数の電荷転送セル２４とを有し、
取り込まれたアナログ入力信号のサンプル（データ）
は、２つ以上の位相を有するクロックに従って電荷転送
セルの列に沿って転送され蓄積される。ＣＣＤ配列を複
数用いる場合は、夫々異なる位相のクロックで動作させ
れば良い。タップ付き遅延線１０は、マスター・サンプ
リング信号を受けると複数のサンプリング信号からなる
狭い等時間間隔のサンプリング信号列を生成する。ただ
し、他の信号源でサンプリング信号列を生成しても良
い。複数のＣＭＯＳトランジスタＱの夫々は、順次サン
プリング信号を受け、このサンプリング信号に応答して
短時間導通し、対応する第１電荷転送セル２３にサンプ
リングする入力信号を供給する。これによって、入力信
号を狭い時間間隔で連続してサンプリングしたデータ
（サンプル）を得ることができる。複数のＣＭＯＳトラ
ンジスタＱは、サンプリング・ゲート（サンプリング手
段）として機能している。

【００１１】複数のＣＣＤ配列の内の１つのＣＣＤ配列
の第１電荷転送セル２３が満杯になったら、次のＣＣＤ
配列の第１電荷転送セル２３の充填を開始する。各ＣＣ
Ｄ配列の第１電荷転送セル２３が満杯になったら、第１
電荷転送セル２３の先に接続された電荷転送セル２４に
クロックを供給し、各第１電荷転送セル２３に接続され
た直列シフト・レジスタ２２に沿って取り込まれたデー
タをセル１個だけ転送する。複数のＣＣＤ配列のすべて
がデータで満杯になるまで、データのサンプリング及び
転送処理を高速に繰り返す。最後に、全てのＣＣＤ配列
の直列シフト・レジスタ２２の終端に接続されている並
列入力／直列出力ＣＣＤシフト・レジスタ２５から蓄積
されたサンプル（データ）を低速に読み出す。

【００１２】

【実施例】図２は、本発明のアナログ・サンプリング装
置の一好適実施例のブロック図を示している。捕捉セル
の組２１ａ〜２１ｄは、夫々複数の捕捉セルから構成さ
れている。サンプリングするアナログ入力信号は、４つ
のＣＣＤ配列２０ａ〜２０ｄの捕捉セルの組２１ａ〜２
１ｄ内の個々の捕捉セルに夫々印加される。比較的低周
波数では、マスター・サンプリング（又はホールド）信
号ＨMはタップ付き遅延線１０の入力端に印加される。
マスター・サンプリング信号ＨMに応答してタップ付き
遅延線１０は、長くて狭い等時間間隔のサンプリング信
号Ｈ1A〜ＨNDの信号列（シーケンス）を生成する。これ
らサンプリング信号は、Ｈ1A〜ＨNA、Ｈ1B〜ＨNB、Ｈ1C
〜ＨNC、及びＨ1D〜ＨNDの４つの同様なグループに分割
できる。サンプリング信号のこれらグループは、１つの
サンプリング信号が夫々個々の捕捉セルに印加されると
いう形で、捕捉セルの組２１ａ〜２１ｄに印加される。

【００１３】図１は、図２に示したＣＣＤ配列の１つを
示した図である。捕捉セルの組２１ａ〜２１ｄ、そして
これらを有するＣＣＤ配列２０ａ〜２０ｄには本質的な
違いがないので、ＣＣＤ配列Ａ”２０ａ”についてのみ
図示している。これらＣＣＤ配列２０ａ〜２０ｄの違い
は、夫々の中でデータ（電荷）を転送させるために使用
する転送クロックの違いだけである。図１及び図２を参
照すると、クロック発生器１５は、夫々９０度づつ位相
をずらしたＰ１、Ｐ２、／Ｐ１、及び／Ｐ２の４つの転
送クロックを発生する。クロックＰ１及び／Ｐ１は、Ｃ
ＣＤ配列Ａ２０ａ及びＣＣＤ配列Ｃ２０ｃの交互の電荷
転送セルに供給される。また、クロックＰ２及び／Ｐ２
は、ＣＣＤ配列Ｂ２０ｂ及びＣＣＤ配列Ｄ２０ｄの交互
の電荷転送セルに供給される。必要に応じて各ＣＣＤ配
列に２相以上の転送クロックを供給するようにしても良
い。

【００１４】ＣＣＤ配列２０ａ〜２０ｄは、夫々複数
（Ｎ個）の２相ＣＣＤ直列シフト・レジスタ２２ａ．１
〜２２ａ．Ｎを有する。また、別の見方によれば、ＣＣ
Ｄ配列は複数の電荷転送セルの行及び列で構成され、電
荷転送セルの列が直列シフト・レジスタとして機能す
る。直列シフト・レジスタ２２ａ．１〜２２ａ．Ｎは、
夫々第１電荷転送セル（又は、ＣＣＤ配列Ａの第１行の
電荷転送セル）２３ａ．１〜２３ａ．Ｎと、これら第１
電荷転送セルに夫々直列に接続されたその他の多数の電
荷転送セル２４ａ．１〜２４ａ．Ｎで構成される。第１
電荷転送セルで取り込んだサンプル（アナログ入力信号
のデータ）は、転送クロックＰ１及び／Ｐ１に従って電
荷転送セル２４ａ．１〜２４ａ．Ｎの列に沿って夫々転
送される。他のＣＣＤ配列においても同様にデータが転
送される。各直列シフト・レジスタ２２ａ．１〜２２
ａ．Ｎの第１電荷転送セル２３ａ．１〜２３ａ．Ｎは、
ＮＭＯＳトランジスタＱ1A〜ＱNAに夫々接続されてい
る。トランジスタＱ1A〜ＱNAのソースは、既存の拡散型
でもＣＣＤチャネル型でも良い。ＮＭＯＳトランジスタ
Ｑ1A〜ＱNAの全てのドレインは、取込む信号の入力を受
ける。ＮＭＯＳトランジスタＱ1A〜ＱNAのゲートは、夫
々サンプリング信号Ｈ1A〜ＨNAで制御される。これらト
ランジスタは、サンプリング・ゲート（サンプリング手
段）として機能する。トランジスタＱ1A〜ＱNAと、これ
らに夫々接続された第１電荷転送セル２３ａ．１〜２３
ａ．Ｎとで捕捉セルの組２１ａを構成している。

【００１５】図３は、図１及び図２に示した回路の動作
の時間関係を示すタイミング・チャートである。第１位
相クロックＰ１が高電位（ハイ）である期間において、
サンプリング信号Ｈ1A〜ＨNAがアクティブ・ハイにな
り、ＣＣＤ配列Ａ２０ａの各直列シフト・レジスタ２２
ａ．１〜２２ａ．Ｎの第１電荷転送セル２３ａ．１〜２
３ａ．Ｎが能動状態になる。以下同様に、第２位相クロ
ックＰ２が高電位（ハイ）である期間において、サンプ
リング信号Ｈ1B〜ＨNBがアクティブ・ハイになり、ＣＣ
Ｄ配列Ｂ２０ｂの各直列シフト・レジスタ２２ｂ．１〜
２２ｂ．Ｎの第１電荷転送セル２３ｂ．１〜２３ｂ．Ｎ
が能動状態になる。第３位相クロック／Ｐ１が高電位
（ハイ）である期間において、サンプリング信号Ｈ1C〜
ＨNCがアクティブ・ハイになり、ＣＣＤ配列Ｃ２０ｃの
各直列シフト・レジスタ２２ｃ．１〜２２ｃ．Ｎの第１
電荷転送セル２３ｃ．１〜２３ｃ．Ｎが能動状態にな
る。第４位相クロック／Ｐ２が高電位（ハイ）である期
間において、サンプリング信号Ｈ1D〜ＨNDがアクティブ
・ハイになり、ＣＣＤ配列Ｄ２０ｄの各直列シフト・レ
ジスタ２２ｄ．１〜２２ｄ．Ｎの第１電荷転送セル２３
ｄ．１〜２３ｄ．Ｎが能動状態になる。

【００１６】再び図１を参照すると、Ｈ1Aがハイ（高電
位）になったときトランジスタＱ1Aは完全に導通し、信
号線４０に現れる電圧にしたがってＣＣＤ直列シフト・
レジスタ２２ａ．１の第１電荷転送セル２３ａ．１のポ
テンシャル井戸が充電される。Ｈ1Aがロー（低電位）に
戻るとトランジスタＱ1Aが非導通になり、ＣＣＤ直列シ
フト・レジスタ２２ａ．１の第１電荷転送セル２３ａ．
１の電荷は他と絶縁（アイソレート）される。サンプリ
ング信号Ｈ2A〜ＨNAが来たときも同様に、直列シフト・
レジスタ２２ａ．２〜２２ａ．Ｎの第１電荷転送セル２
３ａ．２〜２３ａ．Ｎに夫々電荷が蓄えられる。これら
の電荷は、アナログ入力信号の連続した狭い等時間間隔
における状態を表している。

【００１７】図２及び図３によれば、ＣＣＤ配列Ａの各
捕捉セルがデータの蓄積を終えたとき、サンプリング信
号ＨNAの後に来るサンプリング信号はＨ1Bである。ＨNA
とＨ1Bの間の遅延時間は、２つの任意のサンプリング信
号ＨXA（Xは任意の数）間の遅延時間と同じである。よ
って、異なるＣＣＤ配列に渡っていても、等時間間隔で
サンプリングすることができる。サンプリング信号Ｈ1B
〜ＨNBによって、ＣＣＤ配列Ｂ２０ｂの捕捉セルの組２
１ｂの夫々のセルでデータを捕捉する。同様の動作をサ
ンプリング信号Ｈ1C〜ＨNC及びＨ1D〜ＨNDについても続
け、ＣＣＤ配列Ｃ及びＤの２０ｃ及び２０ｄの捕捉セル
の組２１ｃ及び２１ｄの夫々のセルがデータを捕捉す
る。

【００１８】第２位相クロックＰ２がアクティブ・ハイ
（高電位）で且つサンプリング信号Ｈ1B〜ＨNBによって
ＣＣＤ配列Ｂ２０ｂの捕捉セルの組２１ｂの夫々の捕捉
セルでデータを捕捉している期間中に、第１位相クロッ
クＰ１はインアクティブ・ロー（低電位）になり、第３
位相クロック／Ｐ１はアクティブ・ハイ（高電位）にな
る。これによって、ＣＣＤ配列Ａ２０ａの第１電荷転送
セル２３ａ．１〜２３ａ．Ｎ中の電荷がＣＣＤ直列シフ
ト・レジスタ２２ａ．１〜２２ａ．Ｎに沿ってセルを１
つ進む。

【００１９】同様に、第３位相クロック／Ｐ１がアクテ
ィブ・ハイ（高電位）で且つサンプリング信号Ｈ1C〜Ｈ
NCによってＣＣＤ配列Ｃ２０ｃの捕捉セルの組２１ｃの
夫々の捕捉セルでデータを捕捉している期間中に、第２
位相クロックＰ２はインアクティブ・ロー（低電位）に
なり、第４位相クロック／Ｐ２はアクティブ・ハイ（高
電位）になる。これによって、ＣＣＤ配列Ｂ２０ｂの第
１電荷転送セル２３ｂ．１〜２３ｂ．Ｎ中の電荷がＣＣ
Ｄ直列シフト・レジスタ２２ｂ．１〜２２ｂ．Ｎに沿っ
てセルを１つ進む。

【００２０】第４位相クロック／Ｐ２がアクティブ・ハ
イ（高電位）で且つサンプリング信号Ｈ1D〜ＨNDによっ
てＣＣＤ配列Ｄ２０ｄの捕捉セルの組２１ｄの夫々のセ
ルでデータを捕捉している期間中に、第３位相クロック
／Ｐ１はインアクティブ・ロー（低電位）になり、第３
位相クロック／Ｐ３はアクティブ・ハイ（高電位）にな
る。これによって、ＣＣＤ配列Ｃ２０ｃの第１電荷転送
セル２３ｃ．１〜２３ｃ．Ｎ中の電荷がＣＣＤ直列シフ
ト・レジスタ２２ｃ．１〜２２ｃ．Ｎに沿ってセルを１
つ進む。

【００２１】第１位相クロックＰ１がアクティブ・ハイ
（高電位）で且つサンプリング信号Ｈ1A〜ＨNAによって
ＣＣＤ配列Ａ２０ａの捕捉セルの組２１ａの夫々のセル
でデータを捕捉している期間中に、第４位相クロック／
Ｐ２はインアクティブ・ロー（低電位）になり、第２位
相クロックＰ２はアクティブ・ハイ（高電位）になる。
これによって、ＣＣＤ配列Ｄ２０ｄの第１電荷転送セル
２３ｄ．１〜２３ｄ．Ｎ中の電荷がＣＣＤ直列シフト・
レジスタ２２ｄ．１〜２２ｄ．Ｎに沿ってセルを１つ進
む。

【００２２】同じ配列構成でサンプリング（データ取込
み）速度を遅くしたければ、全てのＣＣＤ配列に関して
その捕捉セルを一部だけ使用するようにすれば良い。こ
れについては、上述の米国特許第５１４４５２５号に開
示されている。

【００２３】上述の処理を続けると、最終的にＣＣＤ配
列２０ａ〜２０ｄはデータ（サンプル）でいっぱいにな
る。このデータは、Ｍ×ｆclk、又は４×Ｎ×ｆclkの速
度で取り込まれたものである。ここでｆclkは４相のク
ロックＰ１〜／Ｐ２の周波数、Ｍはタップ付き遅延線１
０のタップの個数、Ｎは捕捉セルの組２１ａ〜２１ｄ内
の捕捉セル（第１電荷転送セル）の個数であり、Ｍ＝４
Ｎである。よって、従来のＣＣＤを用いた装置の最高デ
ータ・サンプリング速度がサンプリング・クロック周波
数の２又は４倍であったことと比較すると大幅に改善さ
れることがわかる。本発明の最高データ・サンプリング
速度は、タップ付き遅延線１０の連続するタップの間隔
をいかに狭くできるかで定まる。サンプリング信号を発
生させる際の問題点及びその限界については、上述の米
国特許第５１４４５２５号に開示されている。

【００２４】ＣＣＤ配列Ａ〜Ｄに関して上述してきたの
は、ＦＩＳＯ（高速サンプリング／低速出力）動作の内
の高速サンプリング（fast in）動作についてである。
ＣＣＤ配列が満杯になったときには、低速出力（slow o
ut）動作を行うことができる。図２を参照すると、４つ
のＣＣＤ配列２０ａ〜２０ｄは、その出力信号を夫々並
列入力／直列出力ＣＣＤ出力シフト・レジスタＡ〜Ｄ２
５ａ〜２５ｄに印加する。この出力シフト・レジスタ２
５ａ〜２５ｄは、実際には図２での破線が示すように出
力シフト・レジスタＡ〜Ｄ２５ａ〜２５ｄの４つが連続
的に接続された１つのレジスタである。ＣＣＤ出力シフ
ト・レジスタＡ〜Ｄ２５ａ〜２５ｄは２相クロック”
Ｒ”及び”／Ｒ”でＭ回クロックされ、取り込んだデー
タを直列形式にしてバッファ増幅器Ａｏ３０を介して出
力する。すると、ＣＣＤ配列２０ａ〜２０ｄに再び転送
クロックが供給され、ＣＣＤ出力シフト・レジスタＡ〜
Ｄからの直列形式のデータ読出しが繰り返される。この
並列及び直列クロック出力処理は、蓄積したデータを全
て読み出すまで続けられる。上述のＣＣＤ直列シフト・
レジスタでは、２相クロックに従って動作するものを記
載したが、より多位相のクロックをＣＣＤ直列シフト・
レジスタに印加して動作させるようにすることもでき
る。

【００２５】特開昭６１−２５０８９９号「電荷転送装
置」などに示されたＳＰＳ型ＣＣＤ配列の直列入力直列
シフト・レジスタでは、その一端で入力信号を受けてい
るのに対し、本発明の捕捉セルの組は、複数の捕捉セル
の夫々が入力信号を受けている。そして、複数の捕捉セ
ルの夫々が狭い時間間隔で発生する複数のサンプリング
信号を順次受け、入力信号をサンプリングして保持す
る。例えば、好適実施例においては、サンプリング信号
列がタップ付き遅延線のタップ数Ｍと同じＭ個のサンプ
リング信号Ｈ1A〜ＨNDから構成されている。よって、従
来の最高データ・サンプリング速度と比べて本発明のサ
ンプリング速度は大幅に高速化される。

【００２６】

【発明の効果】本発明のアナログ・サンプリング装置
は、複数のサンプリング手段がサンプリング信号を順次
受け、サンプリング手段に夫々接続されたＣＣＤ配列の
第１行の電荷転送セルにアナログ入力信号のサンプルを
取り込んでいる。よって、従来のＳＰＳ型ＣＣＤ配列の
直列入力シフト・レジスタがその一端で入力信号を受け
ていたのと比較して、サンプリング速度を大幅に高速化
することできる。つまり、ＣＣＤを用いた従来装置の最
高サンプリング速度が、サンプリング・クロック周波数
の２又は４倍であったことと比較するとサンプリング手
段が複数あるために大幅に高速化される。また、従来と
異なり、サンプリング信号の速度はＣＣＤ配列に供給さ
れる転送クロックの速度によって制限を受けず、サンプ
リング信号が発生する時間間隔を狭くすることにより、
比較的容易にサンプリング速度を高速化することができ
る。その一方で、ＣＣＤ配列の使用により入力容量を小
さく保つことができるので、アナログ入力信号の品質を
保ちつつサンプリング速度を大幅に高速化できる。

【図面の簡単な説明】

【図１】本発明のアナログ・サンプリング装置の一好適
実施例のＣＣＤ配列の１つを簡略化して示した図であ
る。

【図２】本発明のアナログ・サンプリング装置の一好適
実施例を示すブロック図である。

【図３】図１及び図２に示した回路の動作の時間関係を
示すタイミング・チャートである。

【符号の説明】

１０タップ付き遅延線（サンプリング信号供給手段）１５クロック発生器２０ａ〜２０ｄＣＣＤ配列Ａ〜Ｄ２１ａ〜２１ｄ捕捉セルの組２２ａ〜２２ｄＣＣＤ直列シフト・レジスタ２３第１行の電荷転送セル２４電荷転送セル２５ａ〜２５ｄ出力シフト・レジスタＡ〜Ｄ４０信号線（入力信号供給手段）

Claims

【特許請求の範囲】

【請求項１】複数の電荷転送セルの行及び列を有する
電荷結合素子配列と、該電荷結合素子配列の第１行の上記電荷転送セルに夫々
接続された複数のサンプリング手段と、該複数のサンプリング手段に順次サンプリング信号を供
給するサンプリング信号供給手段と、上記複数のサンプリング手段にアナログ入力信号を供給
する入力信号供給手段と、上記電荷結合素子配列の上記電荷転送セルの列に沿って
上記アナログ入力信号のサンプルを転送させるクロック
を発生するクロック発生手段とを具えるアナログ・サン
プリング装置。