JPH0697592A - Semiconductor laser and manufacture thereof - Google Patents
Semiconductor laser and manufacture thereofInfo
- Publication number
- JPH0697592A JPH0697592A JP27108392A JP27108392A JPH0697592A JP H0697592 A JPH0697592 A JP H0697592A JP 27108392 A JP27108392 A JP 27108392A JP 27108392 A JP27108392 A JP 27108392A JP H0697592 A JPH0697592 A JP H0697592A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- inp
- active layer
- current
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、光通信装置などに利用
される半導体レーザに係わり、特に活性層の側面に電流
ブロック層を設置した埋め込み型半導体レーザ及びその
製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor laser used in an optical communication device or the like, and more particularly to an embedded semiconductor laser having a current block layer on the side surface of an active layer and a method for manufacturing the same.
【０００２】[0002]
【従来の技術】近年、光通信の普及に伴い、そのキーデ
バイスである半導体レーザの高性能化が進められてい
る。通常、半導体レーザでは、活性領域だけに効率良く
電流を注入するために、電流狭窄機能を持つ電流ブロッ
ク層を活性層の両脇に配した埋め込み構造が用いられ
る。2. Description of the Related Art In recent years, along with the widespread use of optical communication, the performance of semiconductor lasers, which are the key device, has been improved. Generally, in a semiconductor laser, a buried structure in which a current block layer having a current confinement function is arranged on both sides of the active layer is used in order to efficiently inject a current into only the active region.
【０００３】図４に、従来良く知られている埋め込み型
の半導体レーザの概略構成を示す。このレーザを作成す
るには、まずｎ型ＩｎＰ基板１にｎ型ＩｎＰバッファ層
２、発光波長１．３μｍのノンドープＩｎＧａＡｓＰ活
性層３、ｐ型ＩｎＰ層４を順次結晶成長する。次いで、
＜０１１＞方向にＳｉＯ2 マスク（図示せず）をストラ
イプ状に形成した後に、化学エッチングによりメサスト
ライプを形成する。さらに、ＳｉＯ2 マスクを残したま
まで、選択的にｐ型ＩｎＰ層５、ｎ型ＩｎＰ層６を結晶
成長する。次いで、ＳｉＯ2 マスクを除去した後に、全
面にｐ型ＩｎＰ層７、ｐ型ＩｎＧａＡｓ層８を結晶成長
する。最後に、真空蒸着法による電極１０，１１の形成
と基板研磨を行い、個々の半導体レーザに劈開して図４
に示すような半導体レーザができ上がる。FIG. 4 shows a schematic structure of a well-known embedded semiconductor laser. To manufacture this laser, first, an n-type InP buffer layer 2, an undoped InGaAsP active layer 3 having an emission wavelength of 1.3 μm, and a p-type InP layer 4 are sequentially grown on the n-type InP substrate 1. Then
A SiO 2 mask (not shown) is formed in a stripe shape in the <011> direction, and then a mesa stripe is formed by chemical etching. Further, the p-type InP layer 5 and the n-type InP layer 6 are selectively crystal-grown while leaving the SiO 2 mask. Next, after removing the SiO 2 mask, the p-type InP layer 7 and the p-type InGaAs layer 8 are crystal-grown on the entire surface. Finally, the electrodes 10 and 11 are formed by the vacuum evaporation method and the substrate is polished, and cleaved into individual semiconductor lasers.
A semiconductor laser as shown in is completed.
【０００４】このような構造の半導体レーザでは、活性
層３の両脇のｐｎｐｎサイリスタ構造の電流ブロック層
で、効率良く電流が活性層付近に狭窄されるため、ある
程度低しきい値電流動作が可能である。In the semiconductor laser having such a structure, the current blocking layers of the pnpn thyristor structure on both sides of the active layer 3 efficiently confine the current in the vicinity of the active layer, so that a low threshold current operation is possible to some extent. Is.
【０００５】しかしながら、このような構造において
は、図４のＡ−Ａ′の経路でのリーク電流は電流ブロッ
ク層で十分抑えられるが、図４のＢ−Ｂ′のように活性
層の側面付近を流れるリーク電流は抑えられていないの
が現状であった。そこで次に、図４のＢ−Ｂ′のように
活性層の側面付近を流れるリーク電流が発生する原因に
ついて、図５を参照しながら説明する。However, in such a structure, the leakage current in the path AA 'in FIG. 4 is sufficiently suppressed in the current block layer, but as in BB' in FIG. 4, it is near the side surface of the active layer. The current situation is that the leak current flowing through the is not suppressed. Therefore, the cause of the leak current flowing near the side surface of the active layer as shown in FIG. 4B-B 'will be described with reference to FIG.
【０００６】図５（ａ）は、活性層３を含む半導体多層
膜を結晶成長後に、ＳｉＯ2 膜１１をマスクとしてメサ
エッチングを行った後の基板断面図である。エッチャン
トとしては基板材料に対して選択性の無いものを用いて
いる。このようにメサを形成した基板の上に電流ブロッ
ク層を成長するわけだが、この際、結晶成長前に基板温
度を昇温する過程でメサ側面はマストランスポートを受
けて、図５（ｂ）のように変形してしまう。このような
マストランスポートは、ＩｎＰ系材料を用いた場合に特
に顕著に現われる。従って、実際の半導体レーザでは、
活性層３の上下のクラッド層２，４はマストランスポー
トによって形成された結晶で広い面積にわたってつなが
ってしまう。また、この上下のクラッド層２，４を連結
する半導体結晶はｎ型であると考えられる。従って、こ
の部分を通して比較的大きなリーク電流が流れてしまう
ことになる。FIG. 5A is a cross-sectional view of the substrate after crystal growth of the semiconductor multilayer film including the active layer 3 and mesa etching using the SiO 2 film 11 as a mask. As the etchant, one having no selectivity for the substrate material is used. The current blocking layer is grown on the substrate on which the mesas are formed in this manner. At this time, the side surfaces of the mesas are subjected to mass transport in the process of raising the substrate temperature before crystal growth, and as shown in FIG. It will be transformed like. Such mass transport is particularly remarkable when an InP-based material is used. Therefore, in the actual semiconductor laser,
The upper and lower clad layers 2 and 4 of the active layer 3 are crystals formed by mass transport and are connected over a wide area. The semiconductor crystal that connects the upper and lower clad layers 2 and 4 is considered to be n-type. Therefore, a relatively large leak current will flow through this portion.
【０００７】このようなリークパスを通して流れるリー
ク電流は、レーザ発振しきい値付近で通常５〜１０ｍＡ
程度はあるのが普通であり、さらに高電流主入時にはさ
らに大きくなる。このため、従来構造の半導体レーザで
は、十分な低しきい値電流動作が難しいだけでなく、高
光出力動作も難しい。The leak current flowing through such a leak path is usually 5 to 10 mA near the laser oscillation threshold value.
Usually, there is a certain degree, and it becomes even larger when a high current is applied. Therefore, in the semiconductor laser having the conventional structure, not only is it difficult to operate at a sufficiently low threshold current, but it is also difficult to operate at high light output.
【０００８】[0008]
【発明が解決しようとする課題】このように従来、埋め
込み構造の半導体レーザにおいては、活性層の側面付近
を通して流れるリーク電流が比較的大きく、十分な低し
きい値電流動作と高光出力動作を実現することは困難で
あった。As described above, in the conventional semiconductor laser having the buried structure, the leakage current flowing through the vicinity of the side surface of the active layer is relatively large, and a sufficiently low threshold current operation and a high light output operation are realized. It was difficult to do.
【０００９】本発明は、上記の事情を考慮してなされた
もので、その目的とするところは、活性層の側面付近を
流れるリーク電流を低減することができ、十分な低しき
い値電流動作と高光出力動作可能な半導体レーザ及びそ
の製造方法を提供することにある。The present invention has been made in consideration of the above circumstances, and an object thereof is to reduce a leak current flowing near the side surface of an active layer and to realize a sufficiently low threshold current operation. Another object of the present invention is to provide a semiconductor laser capable of high light output operation and a manufacturing method thereof.
【００１０】[0010]
【課題を解決するための手段】本発明の骨子は、活性層
の側面におけるリーク電流を防止するために、マストラ
ンスポートで活性層の上下のクラッド層がつながるのを
防ぐことにある。The essence of the present invention is to prevent the cladding layers above and below the active layer from being connected to each other by mass transport in order to prevent a leakage current on the side surface of the active layer.
【００１１】即ち本発明は、半導体基板上に形成された
活性層を含む半導体多層膜を所定幅のストライプ状に加
工してなるメサストライプ部と、このメサストライプ部
の側面を埋め込んで形成された電流ブロック層とを備え
た半導体レーザにおいて、メサストライプ部のうち活性
層となる半導体層の幅を、活性層に隣接する半導体層の
幅よりも広く形成したものである。That is, according to the present invention, a mesa stripe portion formed by processing a semiconductor multilayer film including an active layer formed on a semiconductor substrate into a stripe shape having a predetermined width, and a side surface of the mesa stripe portion are buried. In a semiconductor laser provided with a current block layer, a width of a semiconductor layer which becomes an active layer in a mesa stripe portion is formed wider than a width of a semiconductor layer adjacent to the active layer.
【００１２】また本発明は、上記構成の半導体レーザの
製造方法において、半導体基板上に活性層を含む半導体
多層膜を成長形成し、次いでこの半導体多層膜を選択エ
ッチングして、活性層となる半導体層の幅が隣接する半
導体層の幅よりも広くなるようにメサストライプ部を形
成し、次いでこのメサストライプ部の側面に電流ブロッ
ク機能を有する半導体層を埋め込み成長するようにした
方法である。According to the present invention, in the method of manufacturing a semiconductor laser having the above structure, a semiconductor multilayer film including an active layer is grown and formed on a semiconductor substrate, and this semiconductor multilayer film is selectively etched to form a semiconductor which becomes an active layer. In this method, a mesa stripe portion is formed so that the width of the layer is wider than the width of an adjacent semiconductor layer, and then a semiconductor layer having a current blocking function is embedded and grown on the side surface of the mesa stripe portion.
【００１３】[0013]
【作用】本発明によれば、メサストライプ部における活
性層の部分の幅を隣接する上下の半導体層の幅よりも広
くしているため、結晶成長前にマストランスポートを受
けても、上下のクラッド層がマストランスポートを受け
た結晶で連結されることはない。従って、活性層の側面
付近を通して流れるリーク電流は非常に少なくなり、低
しきい値電流動作と高光出力動作が可能となる。According to the present invention, the width of the active layer portion in the mesa stripe portion is made wider than the width of the adjacent upper and lower semiconductor layers. The clad layers are not connected by mass-transported crystals. Therefore, the leak current flowing through the vicinity of the side surface of the active layer is very small, and low threshold current operation and high light output operation are possible.
【００１４】[0014]
【実施例】以下、図面を参照して本発明の実施例を説明
する。なお、ここではＩｎＰを基板とするＧａＩｎＡｓ
Ｐ系の半導体レーザを例にとって説明するが、他の材料
系の半導体レーザの場合にも同様に実施可能なものであ
る。Embodiments of the present invention will be described below with reference to the drawings. Note that here, GaInAs using InP as a substrate
A P-type semiconductor laser will be described as an example, but a semiconductor laser of another material type can be similarly implemented.
【００１５】図１は、本発明の第１の実施例に係わる埋
め込み型半導体レーザの概略構成を示す断面図である。
図中１はｎ型ＩｎＰ基板であり、この基板１上には、ｎ
型ＩｎＰバッファ層２，発光波長が１．３μｍのノンド
ープＧａＩｎＡｓＰ活性層３及びｐ型ＩｎＰキャップ層
４が積層形成されている。これらの層２〜４はストライ
プ状に加工され、メサストライプが形成されている。こ
こで、活性層３の幅は上下の層２，４よりも広くなって
おり、ストライプ側面に突出している。FIG. 1 is a sectional view showing a schematic structure of an embedded semiconductor laser according to the first embodiment of the present invention.
In the figure, 1 is an n-type InP substrate, and on this substrate 1, n
A type InP buffer layer 2, a non-doped GaInAsP active layer 3 having an emission wavelength of 1.3 μm, and a p type InP cap layer 4 are laminated. These layers 2 to 4 are processed into stripes to form mesa stripes. Here, the width of the active layer 3 is wider than that of the upper and lower layers 2 and 4, and protrudes to the side surface of the stripe.
【００１６】メサストライプの側面には、電流狭窄のた
めのｐ型ＩｎＰブロック層５及びｎ型ＩｎＰブロック層
６が埋込み形成されている。そして、これらの上に、ｐ
型ＩｎＰクラッド層７及びｐ型ＧａＩｎＡｓコンタクト
層８が積層形成されている。また、コンタクト層８上に
はｐ側電極９が形成され、基板１の下面にはｎ側電極１
０が形成されている。On the side surface of the mesa stripe, a p-type InP block layer 5 and an n-type InP block layer 6 for embedding current are buried and formed. And on top of these, p
A type InP clad layer 7 and a p type GaInAs contact layer 8 are formed in layers. A p-side electrode 9 is formed on the contact layer 8, and the n-side electrode 1 is formed on the lower surface of the substrate 1.
0 is formed.
【００１７】次に、上記構成の半導体レーザの製造工程
を図２を参照して説明する。まず、図２（ａ）に示すよ
うに、ｎ型ＩｎＰ基板１の上に、有機金属気相成長法
（ＭＯＣＶＤ法）でｎ型ＩｎＰバッファ層２（ｎ＝１×
１０18ｃｍ-3，厚さ１μｍ）、発光波長が１．３μｍの
ノンドープＧａＩｎＡｓＰ活性層３（厚さ０．１２μ
ｍ）、ｐ型ＩｎＰキャップ層４（ｐ＝１×１０18ｃ
ｍ-3，厚さ０．５μｍ）を結晶成長する。Next, a manufacturing process of the semiconductor laser having the above structure will be described with reference to FIG. First, as shown in FIG. 2A, an n-type InP buffer layer 2 (n = 1 ×) is formed on the n-type InP substrate 1 by a metal organic chemical vapor deposition method (MOCVD method).
10 18 cm −3 , thickness 1 μm), and emission wavelength of 1.3 μm non-doped GaInAsP active layer 3 (thickness 0.12 μm).
m), p-type InP cap layer 4 (p = 1 × 10 18 c
m −3 , thickness 0.5 μm).
【００１８】次いで、図２（ｂ）に示すように、＜０１
１＞方向にＳｉＯ2 ストライプ状マスク１１を形成した
後、化学エッチングを施し、図２（ｃ）に示すように、
高さ２．８μｍのメサストライプを形成する。このとき
化学エッチャントとして、臭化水素酸と過酸化水素水と
塩酸と水を混合したエッチャントを用いた。このエッチ
ャントは、ＧａＩｎＡｓＰに対するエッチングレートが
ＩｎＰ対するエッチングレートよりも小さいため、図２
（ｃ）のような形状のメサを作成することができる。こ
のときのメサ側面の活性層部分の突起は、約５０ｎｍ程
度である。Then, as shown in FIG. 2B, <01
After forming the SiO 2 stripe-shaped mask 11 in the 1> direction, chemical etching is performed, and as shown in FIG.
A mesa stripe having a height of 2.8 μm is formed. At this time, as the chemical etchant, an etchant obtained by mixing hydrobromic acid, hydrogen peroxide solution, hydrochloric acid, and water was used. This etchant has a lower etching rate for GaInAsP than the etching rate for InP.
A mesa having a shape as shown in (c) can be created. At this time, the protrusion of the active layer portion on the side surface of the mesa is about 50 nm.
【００１９】次いで、図２（ｄ）に示すように、ＳｉＯ
2 マスク１１を残したままで、ＭＯＣＶＤ法によりｐ型
ＩｎＰブロック層５（ｐ＝１×１０18ｃｍ-3，厚さ１．
５μｍ）、ｎ型ＩｎＰブロック層６（ｎ＝５×１０17ｃ
ｍ-3，厚さ１．５μｍ）を結晶成長する。このとき、従
来例とは異なり活性層部分がメサストライプの両側面に
突出しているので、結晶成長前のマストランスポートに
より活性層３の上下のクラッド層が連結されてしまうこ
とはない。また、仮にマストランスポートにより上下の
クラッド層がつながってしまったとしても、その断面積
は、従来構造のものと比べて非常に小さい。Then, as shown in FIG.
2 With the mask 11 left, the p-type InP block layer 5 (p = 1 × 10 18 cm −3 , thickness 1.
5 μm), n-type InP block layer 6 (n = 5 × 10 17 c
m −3 , thickness 1.5 μm). At this time, unlike the conventional example, since the active layer portions project to both side surfaces of the mesa stripe, the cladding layers above and below the active layer 3 are not connected by the mass transport before crystal growth. Further, even if the upper and lower clad layers are connected to each other by mass transport, the cross-sectional area is much smaller than that of the conventional structure.
【００２０】次いで、図２（ｅ）に示すように、ＳｉＯ
2 マスク１１を除去した後で、ＭＯＣＶＤ法によりｐ型
ＩｎＰクラッド層７（ｐ＝１×１０18ｃｍ-3，厚さ１．
５μｍ）、ｐ型ＧａＩｎＡｓコンタクト層８（ｐ＝１×
１０19ｃｍ-3，厚さ０．５μｍ）を結晶成長する。最後
に、図２（ｆ）に示すように、真空蒸着によるｐ側電極
９及びｎ側電極１０の形成と基板研磨を行い、個々の半
導体レーザに劈開することにより、図１に示す構造が得
られる。Then, as shown in FIG.
2 After removing the mask 11, the p-type InP cladding layer 7 (p = 1 × 10 18 cm −3 , thickness 1.
5 μm), p-type GaInAs contact layer 8 (p = 1 ×
10 19 cm −3 , thickness 0.5 μm) is grown. Finally, as shown in FIG. 2F, the p-side electrode 9 and the n-side electrode 10 are formed by vacuum evaporation, the substrate is polished, and the semiconductor laser is cleaved to obtain the structure shown in FIG. To be
【００２１】このようにして作成した半導体レーザは、
活性層付近以外は図４の従来例と同じ構造で、図４のＡ
−Ａ′のような経路のリーク電流は殆どない。また、従
来例で問題となっていた図４のＢ−Ｂ′のように活性層
の側面を流れるリーク電流も、活性層の上下の層がマス
トランスポートによりつながらないので、従来構造のも
のと比べると格段に小さい。The semiconductor laser thus manufactured is
The structure is the same as that of the conventional example shown in FIG. 4 except for the vicinity of the active layer.
There is almost no leakage current in the path like -A '. Also, the leakage current flowing through the side surface of the active layer, which is a problem in the conventional example as shown in FIG. 4B-B ', is not compared with the conventional structure because the layers above and below the active layer are not connected by mass transport. And it is much smaller.
【００２２】本実施例により作成した半導体レーザにつ
いて、発振しきい値電流の活性層幅依存性を測定してリ
ーク電流を見積もったところ、レーザの共振器の長さが
３００μｍのときに１ｍＡ以下であることが分った。従
来構造の半導体レーザのリーク電流の５〜１０ｍＡに比
べると大幅に改善されている。このようにリーク電流を
なくすことで、活性層幅が１μｍ程度の素子では、本実
施例により従来構造ではしきい値電流が１０〜１５ｍＡ
程度であったところを、半分以下の〜５ｍＡ程度にする
ことができた。また、高電流注入時の光出力の飽和レベ
ルも従来構造に比べ改善され、共振器長３００μｍの両
面劈開の素子で１００ｍＷ程度の高出力動作も可能とな
った。With respect to the semiconductor laser produced according to this example, the leakage current was estimated by measuring the dependence of the oscillation threshold current on the width of the active layer. The leakage current was 1 mA or less when the length of the laser cavity was 300 μm. I knew there was. This is a significant improvement over the leakage current of 5 to 10 mA of the semiconductor laser having the conventional structure. By eliminating the leak current as described above, in the element having an active layer width of about 1 μm, the threshold current is 10 to 15 mA in the conventional structure according to this embodiment.
It was possible to reduce the value from about 10 to less than half to about 5 mA. In addition, the saturation level of the optical output at the time of high current injection was also improved compared to the conventional structure, and a high output operation of about 100 mW was possible with a double-sided cleaved element with a cavity length of 300 μm.
【００２３】なお、上記の実施例では、活性層としてバ
ルクのＧａＩｎＡｓＰを用いた場合について説明をした
が、例えばＧａＩｎＡｓＰ／ＧａＩｎＡｓ多重量子井戸
構造の活性層を用いた場合についても同様の効果がある
ことは言うまでもない。本発明を用いれば、多重量子井
戸構造の活性層の場合に、共振器長が３００μｍの両面
劈開の素子で、３ｍＡ以下の低しきい値電流化も十分可
能である。In the above embodiments, the case where bulk GaInAsP is used as the active layer has been described, but the same effect can be obtained when using an active layer having a GaInAsP / GaInAs multiple quantum well structure, for example. Needless to say. According to the present invention, in the case of an active layer having a multiple quantum well structure, a double-sided cleaved device having a cavity length of 300 μm can sufficiently reduce a threshold current of 3 mA or less.
【００２４】図３は、本発明の第２の実施例を示す素子
構造断面図である。なお、図１と同一部分には同一符号
を付して、その詳しい説明は省略する。この実施例の半
導体レーザは、２回の結晶成長で作成した埋込み型半導
体レーザである。即ち、基板１上にバッファ層２，活性
層３，クラッド層７，コンタクト８を形成した後、これ
らをメサストライプに形成し、このメサストライプの側
面にブロック層５，６及びｎ型ＩｎＧａＡｓＰ層１２を
埋込み形成している。FIG. 3 is a sectional view of the element structure showing the second embodiment of the present invention. The same parts as those in FIG. 1 are designated by the same reference numerals, and detailed description thereof will be omitted. The semiconductor laser of this embodiment is an embedded semiconductor laser created by crystal growth twice. That is, after forming the buffer layer 2, the active layer 3, the cladding layer 7 and the contact 8 on the substrate 1, these are formed into a mesa stripe, and the block layers 5 and 6 and the n-type InGaAsP layer 12 are formed on the side surfaces of the mesa stripe. Are embedded.
【００２５】このような構成であっても、メサストライ
プを形成する際に、活性層３の幅をが上下の層２，４よ
りも大きくすることにより、第１の実施例と同様にリー
ク電流を少なくすることができる。Even with such a structure, when the mesa stripe is formed, the width of the active layer 3 is made larger than that of the upper and lower layers 2 and 4, so that the leak current is the same as in the first embodiment. Can be reduced.
【００２６】なお、本発明は上述した各実施例に限定さ
れるものではない。埋め込み層の一部に例えば鉄（Ｆ
ｅ）をドーピングして形成した半絶縁半導体層を用いた
埋込み型レーザや、埋め込み層の一部に他の埋込み層よ
り禁制帯幅の広い材料を用いた埋込み型レーザなどに用
いても、図１の実施例で説明したのと全く同様の効果が
得られる。また、図２の製造工程においては、メサエッ
チングを、エッチング速度が活性層と上下の半導体層と
で異なるもの用いて行ったが、従来例と同じように材料
に対して選択性のないエッチャントを用いてエッチング
した後、活性層の上下の半導体層のみを選択的にエッチ
ングするエッチャントでエッチングを行ってもよい。そ
の他、本発明の要旨を逸脱しない範囲で、種々変形して
実施することができる。The present invention is not limited to the above embodiments. For example, iron (F
e) a buried laser using a semi-insulating semiconductor layer formed by doping, or a buried laser using a material having a wider band gap than other buried layers in a part of the buried layer. The same effect as that described in the first embodiment can be obtained. Further, in the manufacturing process of FIG. 2, mesa etching was performed using an etching rate different between the active layer and the upper and lower semiconductor layers. However, as in the conventional example, an etchant having no material selectivity is used. After etching by using, etching may be performed with an etchant that selectively etches only the semiconductor layers above and below the active layer. In addition, various modifications can be made without departing from the scope of the present invention.
【００２７】次に、本発明の別の実施例について説明す
る。埋め込み構造を形成する場合、埋め込み層の一部に
ｐｎ逆接合を形成して逆バイアスによる空乏層により高
抵抗化するか半絶縁性の高抵抗層を形成して高抵抗化す
るかどちらかの方法で電流阻止層を形成する。ところ
が、ＩｎＰ系材料を用いた場合にはバンドギャップが小
さいのと電子の移動度が大きいために素子の動作電力を
上げていくと、電流阻止層での電流リーク及び活性層か
らクラッド層への電流オーバーフローが大きくなり発光
効率が低下する傾向があり、温度を上げると発光効率が
急激に低下する傾向にあった。Next, another embodiment of the present invention will be described. When forming a buried structure, either a pn reverse junction is formed in a part of the buried layer to increase the resistance by a depletion layer due to reverse bias, or a semi-insulating high resistance layer is formed to increase the resistance. A current blocking layer is formed by the method. However, when the InP-based material is used, the bandgap is small and the electron mobility is large, so that when the operating power of the device is increased, the current leakage in the current blocking layer and the leakage from the active layer to the cladding layer occur. The current overflow tends to increase and the luminous efficiency tends to decrease, and the luminous efficiency tends to sharply decrease as the temperature rises.
【００２８】このため、クラッド層中の材料を変えてク
ラッド層中に電流オーバーフロー防止層を設けることが
行われている（特公平４−２３４３０号公報，特開平３
−１７４７９３号公報）。しかし、このようなクラッド
層での電流オーバーフロー低減を試みても、埋め込み層
がＩｎＰの場合、活性層から埋め込み層を介した電流オ
ーバーフローが大きく、クラッド層の材料だけを変えて
も効果が小さいという問題があった。Therefore, a material for the clad layer is changed to provide a current overflow prevention layer in the clad layer (JP-B-4-23430, JP-A-3).
No. 174793). However, even if an attempt is made to reduce the current overflow in such a cladding layer, if the buried layer is InP, the current overflow from the active layer through the buried layer is large, and the effect is small even if only the material of the cladding layer is changed. There was a problem.
【００２９】埋め込み層中の電流リークに対しては、埋
め込み層の中に、バンドギャップの大きなＧａＩｎＰ等
の材料の層を導入する試みがなされている（特開平３−
１７４７９３号公報）。しかし、ＩｎＰと比べてバンド
ギャップの大きなＧａＩｎＰを用いようとするとＩｎＰ
との格子不整号が大きくなり、転位の発生等が生じるた
めに問題があった。そこで、電子の障壁層としてｐ−型
領域内に、ＩｎＰと格子整合し、かつ電子親和力の小さ
いＡｌＩｎＡｓ等を用いることが試みられている。しか
し、この場合にもＩｎＰと格子整合するＡｌＩｎＡｓを
用いるとＩｎＰと比べて電子親和力の差が２００ｍｅＶ
程度しかなく、あまり大きな効果をえることができな
い。With respect to current leakage in the buried layer, attempts have been made to introduce a layer of a material such as GaInP having a large bandgap into the buried layer (Japanese Patent Laid-Open Publication No. 3-301).
174793). However, when trying to use GaInP, which has a larger bandgap than InP, InP
There was a problem that the lattice imperfections with and became large, and dislocations and the like occurred. Therefore, it has been attempted to use AlInAs or the like, which has a lattice matching with InP and has a small electron affinity, in the p − type region as an electron barrier layer. However, also in this case, when AlInAs lattice-matched with InP is used, the difference in electron affinity is 200 meV as compared with InP.
There is only a degree, and it is not possible to obtain a great effect.
【００３０】そこで、ＡｌＩｎＡｓ中のＡｌ組成を高め
ることでバンドギャップを大きくかつ電子親和力を小さ
くすることが試みられている（特開平３−１７４７９２
号公報）。しかし、この材料でＩｎＰとの間で電子障壁
を大きく取るためには格子歪が問題となってくる。ま
た、この材料で所定の特性を出そうとするとＡｌ組成が
高くなり酸化により材料の特性が安定しないという問題
もある。さらに、ＩｎＰ層中に格子歪のあるＡｌＩｎＡ
ｓ層を設けようとすると固相拡散のためにＡｌＩｎＡｓ
層の組成や格子歪が安定に制御できないという問題があ
った。一方、ＩｎＰにＡｌを加えて所定の特性を出すこ
とも考えられるが、この方法ではＡｌＩｎＡｓと同じ特
性を出すためにはより大きな格子不整が生じ、転位等の
ために良好な特性がえられなかった。Therefore, attempts have been made to increase the band gap and decrease the electron affinity by increasing the Al composition in AlInAs (Japanese Patent Laid-Open No. 3-174792).
Issue). However, in order to obtain a large electron barrier with InP with this material, lattice strain becomes a problem. In addition, there is a problem in that the Al composition becomes high when the material is provided with a predetermined characteristic, and the characteristic of the material is not stable due to oxidation. Furthermore, AlInA having a lattice strain in the InP layer
If an s layer is to be provided, AlInAs will be generated due to solid phase diffusion.
There is a problem that the layer composition and lattice strain cannot be controlled stably. On the other hand, it is possible to add Al to InP to obtain a predetermined characteristic, but in this method, in order to obtain the same characteristic as AlInAs, a larger lattice mismatch occurs, and a good characteristic cannot be obtained due to dislocation and the like. It was
【００３１】このようにＩｎＰ系の半導体レーザ素子に
おいては、クラッド層中に電流オーバーフロー防止層を
設けても充分な効果が得られず、埋め込み層での電流リ
ークが駆動電圧を上げるに従って大きくなるという問題
があり、これらの問題は温度依存性が強いという面でも
大きな問題であった。As described above, in the InP-based semiconductor laser device, even if the current overflow prevention layer is provided in the cladding layer, a sufficient effect cannot be obtained, and the current leakage in the buried layer increases as the driving voltage increases. There were problems, and these problems were also major problems in terms of strong temperature dependence.
【００３２】そこで以下の実施例では、クラッド層に電
流オーバーフロー防止層を設けた埋め込み型の半導体レ
ーザ素子において、活性層から埋め込み層への電流リー
クを防止し、電流オーバーフローの少ない温度依存性の
小さな半導体レーザ素子を提供する。さらに、半導体レ
ーザ素子の光出力を上げるために駆動電流を大きくした
ときの埋め込み層での電流リークを低減し、駆動電流と
光出力との変換効率を安定にすることにより、特に温度
依存性の小さな半導体レーザ素子を提供する。Therefore, in the following embodiments, in a buried type semiconductor laser device in which a current overflow prevention layer is provided in the cladding layer, current leakage from the active layer to the buried layer is prevented and current overflow is small and temperature dependence is small. A semiconductor laser device is provided. Furthermore, by reducing the current leakage in the buried layer when the drive current is increased in order to increase the optical output of the semiconductor laser device and stabilizing the conversion efficiency between the drive current and the optical output, it is possible to reduce the temperature dependence. Provide a small semiconductor laser device.
【００３３】上記課題を解決するために、本実施例の半
導体レーザ素子は以下のように形成されている。即ち、
第３の実施例の半導体レーザ素子においては、ｐ型クラ
ッド層中に電子親和力の小さな層を電子オーバーフロー
防止層として設ける。埋め込み層の中には、クラッド層
に設けた電子オーバーフロー防止層より電子親和力の小
さな電流阻止層を設ける。このとき、電子オーバーフロ
ー防止層はｐ−クラッド層の他の領域よりもバンドギャ
ップが大きくなるようにし、埋め込み層中の電流阻止層
は電子オーバーフロー防止層よりもバンドギャップが大
きくなるような材料を用いることが望ましい。例えばＩ
ｎＰをクラッド層に用いた場合には、ＩｎＰよりも電子
親和力の小さなＡｌＧａＩｎＡｓＰ層を電子オーバーフ
ロー防止層として用い、埋め込み層中の電流阻止層とし
てはより電子親和力の小さなＡｌＧａＩｎＡｓＰ層を用
いればよい。このとき、クラッド層中に設けたＡｌＧａ
ＩｎＡｓＰ層も、埋め込み層の中に設けたＡｌＧａｎＡ
ｓＰ層もＩｎＰに対して臨界膜厚以下の厚さとする。In order to solve the above problems, the semiconductor laser device of this embodiment is formed as follows. That is,
In the semiconductor laser device of the third embodiment, a layer having a small electron affinity is provided as an electron overflow prevention layer in the p-type cladding layer. A current blocking layer having an electron affinity lower than that of the electron overflow blocking layer provided in the cladding layer is provided in the buried layer. At this time, the electron overflow prevention layer has a band gap larger than that of the other region of the p-clad layer, and the current blocking layer in the buried layer is made of a material having a band gap larger than that of the electron overflow prevention layer. Is desirable. For example I
When nP is used for the cladding layer, an AlGaInAsP layer having an electron affinity lower than that of InP may be used as the electron overflow prevention layer, and an AlGaInAsP layer having a lower electron affinity may be used as the current blocking layer in the buried layer. At this time, AlGa provided in the clad layer
The InAsP layer is also AlGanA provided in the buried layer.
The sP layer also has a thickness equal to or less than the critical film thickness with respect to InP.
【００３４】より具体的な構造を、図６に示す。ｎ−Ｉ
ｎＰ基板１０１上に、ｎ−ＩｎＰバッファー層１０２、
１．５μｍ帯に発光波長のピークを持つＧａＩｎＡｓ／
ＧａＩｎＡｓＰ量子井戸活性層１０３、バンドギャップ
１．４ｅＶでＩｎＰに略格子整合したｐ−Ａｌ0.4 Ｇａ
0.05Ｉｎ0.55Ａｓ0.9 Ｐ0.1 オーバーフロー防止層１０
４（厚さ０．１μｍ，キャリア濃度１．５×１０18ｃｍ
-3）、及びｐ−ＩｎＰカバー層１１１（厚さ０．３μ
ｍ，キャリア濃度１．５×１０18ｃｍ-3）が成長され、
これらを選択エッチングしてメサストライプが形成され
ている。A more specific structure is shown in FIG. n-I
On the nP substrate 101, the n-InP buffer layer 102,
GaInAs / having an emission wavelength peak in the 1.5 μm band
GaInAsP quantum well active layer 103, p-Al 0.4 Ga having a band gap of 1.4 eV and being substantially lattice-matched to InP.
0.05 In 0.55 As 0.9 P 0.1 Overflow prevention layer 10
4 (thickness 0.1 μm, carrier concentration 1.5 × 10 18 cm
-3 ), and p-InP cover layer 111 (thickness 0.3 μm
m, carrier concentration 1.5 × 10 18 cm −3 ) is grown,
These are selectively etched to form a mesa stripe.
【００３５】メサストライプの側面には、ｐ−ＩｎＰ電
流ブロック層１０５（厚さ１μｍ，キャリア濃度０．８
×１０18ｃｍ-3）、バンドギャップ１．４５ｅＶでＩｎ
Ｐに略格子整合したｐ−Ａｌ0.5 Ｉｎ0.5 Ａｓ電流ブロ
ック層１０６（厚さ０．１μｍ，キャリア濃度１×１０
18ｃｍ-3）、ｎ−ＩｎＰ層１０７（厚さ０．０１μｍ，
キャリア濃度１×１０18ｃｍ-3）、及びｎ−ＩｎＰブロ
ック層１０８（厚さ１．５μｍ，キャリア濃度１．５×
１０18ｃｍ-3）が埋め込み成長されている。A p-InP current blocking layer 105 (thickness 1 μm, carrier concentration 0.8) is formed on the side surface of the mesa stripe.
× 10 18 cm -3 ), band gap 1.45 eV In
P-Al 0.5 In 0.5 As current blocking layer 106 (thickness: 0.1 μm, carrier concentration: 1 × 10 5 ) substantially lattice-matched to P
18 cm -3 ), n-InP layer 107 (thickness 0.01 μm,
Carrier concentration 1 × 10 18 cm −3 ) and n-InP block layer 108 (thickness 1.5 μm, carrier concentration 1.5 ×)
10 18 cm −3 ) is embedded and grown.
【００３６】そして、カバー層１１１及びブロック層１
０８の上に、ｐ型ＩｎＰクラッド層１１０（厚さ２μ
ｍ，キャリア濃度１．５×１０18ｃｍ-3）及びＧａＩｎ
ＡｓＰコンタクト層１０９（キャリア濃度６×１０18ｃ
ｍ-3）が成長されている。Then, the cover layer 111 and the block layer 1
08 on the p-type InP clad layer 110 (thickness 2μ
m, carrier concentration 1.5 × 10 18 cm −3 ) and GaIn
AsP contact layer 109 (carrier concentration 6 × 10 18 c
m -3 ) is growing.
【００３７】本実施例においては、オーバーフロー防止
層１０４をＡＩ0.4 Ｇａ0.05Ｉｎ0.45Ａｓ0.9 Ｐ0.1 と
した。このため、バンドギャップは約１．４ｅＶであ
り、ＩｎＰの電子親和力の差で電子のオーバーフローを
抑制する効果がある。さらに、埋め込み層中により電子
親和力の小さいＡｌ0.5 Ｉｎ0.5 Ａｓ層１０６を設けて
いるので、ｐ−Ａｌ0.4 Ｇａ0.05Ｉｎ0.5 Ａｓ0.9 Ｐ
0.1 オーバーフロー防止層１０４とｐ−ＩｎＰクラッド
層１１０の間のバンド不連続による活性層１０３周辺外
側の埋め込み層１０５，１０６，１０７，１０８への電
子のリークを防止することができる。In this embodiment, the overflow prevention layer 104 is made of AI 0.4 Ga 0.05 In 0.45 As 0.9 P 0.1 . Therefore, the band gap is about 1.4 eV, and there is an effect of suppressing electron overflow due to the difference in electron affinity of InP. Furthermore, since the Al 0.5 In 0.5 As layer 106 having a smaller electron affinity is provided in the buried layer, p-Al 0.4 Ga 0.05 In 0.5 As 0.9 P
0.1 It is possible to prevent electrons from leaking to the buried layers 105, 106, 107 and 108 outside the periphery of the active layer 103 due to band discontinuity between the overflow prevention layer 104 and the p-InP clad layer 110.
【００３８】従って、本実施例の半導体レーザ素子にお
いては、電流オーバーフロー防止層１０４が有効に働
き、ｐ−Ａｌ0.5 Ｉｎ0.5 Ａｓ電流ブロック層１０６を
含まない半導体レーザ素子の最高発振温度１４０℃に対
して、最高発振温度１８０℃と温度特性を改善すること
ができた。また、ｐ−Ａｌ0.4 Ｇａ0.05Ｉｎ0.55Ａｓ
0.9 Ｐ0.1 オーバーフロー防止層１０４，ｐ−Ａｌ0.5
Ｉｎ0.5 Ａｓ電流ブロック層１０６の表面にｐ−ＩｎＰ
カバー層１１１，ｎ−ＩｎＰ層１０７がそれぞれ設けら
れているので、Ａｌを含む層の表面がプロセス途中で空
気に触れることがなく酸化の影響を受けずに済むので、
しきい値電流も３ｍＡ程度の良好なデバイスが得られ
た。Therefore, in the semiconductor laser device of this embodiment, the current overflow prevention layer 104 works effectively, and the maximum oscillation temperature of 140 ° C. of the semiconductor laser device not including the p-Al 0.5 In 0.5 As current blocking layer 106. As a result, the maximum oscillation temperature of 180 ° C. and the temperature characteristics could be improved. In addition, p-Al 0.4 Ga 0.05 In 0.55 As
0.9 P 0.1 Overflow prevention layer 104, p-Al 0.5
On the surface of the In 0.5 As current blocking layer 106, p-InP is formed.
Since the cover layer 111 and the n-InP layer 107 are provided respectively, the surface of the layer containing Al does not come into contact with air during the process and is not affected by oxidation.
A good device having a threshold current of about 3 mA was obtained.
【００３９】また、第４の実施例の半導体レーザ素子に
おいては、埋め込み層の中に活性層よりもバンドギャッ
プが大きく電子親和力の異なる層を複数設ける。そのう
ち少なくとも３層以上の層が同一の導伝型の層の中に形
成されている。例えばＩｎＰを埋め込み層とした場合
に、間にＩｎＰの層を挟んでＡｌＩｎＡｓＰ層をｐ領域
内に２層以上設けると、ＩｎＰの層を含めて３層以上の
層がｐ型領域内に形成されることになる。この場合、Ａ
ｌＧａＩｎＡｓＰ層はトータルの膜厚でＩｎＰに対して
臨界膜厚以下とする。Further, in the semiconductor laser device of the fourth embodiment, a plurality of layers having a band gap larger than that of the active layer and different electron affinity are provided in the buried layer. At least three layers or more are formed in the same conductive layer. For example, when InP is used as a buried layer, if two or more AlInAsP layers are provided in the p region with an InP layer interposed therebetween, three or more layers including the InP layer are formed in the p-type region. Will be. In this case, A
The lGaInAsP layer has a total film thickness of not more than the critical film thickness with respect to InP.
【００４０】より具体的な構成を図７に示す。ｐ型Ｉｎ
Ｐ基板２０１上に、Ｚｎ添加の厚さ２μｍのＩｎＰバッ
ファ層２０２、厚さ０．１μｍのＧａＩｎＡｓＰ活性層
２０３、厚さ０．１μｍのＧａＩｎＡｓＰ光ガイド層２
０４を、順次積層する。次いで、表面から深さ約３．５
μｍまでエッチングしてメサ構造を形成し、このメサ構
造の側面を、ｎ−ＩｎＰ埋め込み層２０５、１０層の繰
り返しを有するｐ−ＩｎＰ／ｐ−ＡｌＩｎＡｓヘテロバ
リア電流阻止層２０６、ｐ−ＩｎＰ埋め込み層２０７で
埋め込む。そして、これらの上にｎ−ＩｎＰクラッド層
２０８、ｎ−ＧａＩｎＡｓコンタクト層２０９を形成し
ている。A more specific structure is shown in FIG. p-type In
On the P substrate 201, a Zn-added InP buffer layer 202 having a thickness of 2 μm, a GaInAsP active layer 203 having a thickness of 0.1 μm, and a GaInAsP optical guide layer 2 having a thickness of 0.1 μm.
04 are sequentially laminated. Then about 3.5 depth from the surface
The mesa structure is formed by etching to a thickness of μm, and the side surface of the mesa structure is covered with a p-InP / p-AlInAs heterobarrier current blocking layer 206 and a p-InP buried layer 207 each having an n-InP buried layer 205 and 10 repeating layers. Embed with. Then, an n-InP clad layer 208 and an n-GaInAs contact layer 209 are formed on these.
【００４１】ｐ−ＩｎＰ／Ｐ−ＡｌＩｎＡｓヘテロバリ
ア電流阻止層２０６中にはＩｎＰと格子整合するｐ−Ａ
ｌＩｎＡｓ層の多層構造が形成されている。このため、
ｐ−ＩｎＰ／Ｐ−ＡｌＩｎＡｓヘテロバリア電流阻止層
２０６を通過する電子は何度もＩｎＰとＡｌＩｎＡｓの
伝導帯障壁を越える必要があり、ｎ領域からｐ領域に抜
ける電子の数が激減する。In the p-InP / P-AlInAs heterobarrier current blocking layer 206, p-A lattice-matched with InP is formed.
A multilayer structure of lInAs layers is formed. For this reason,
The number of electrons passing through the p-InP / P-AlInAs heterobarrier current blocking layer 206 needs to cross the conduction band barrier of InP and AlInAs many times, and the number of electrons escaping from the n region to the p region is drastically reduced.
【００４２】従って、埋め込み層での電流の漏れがなく
なり、光出力が大幅に向上すると共に、注入電流と光出
力との線形性が改善される。ちなみに、５０℃，駆動電
流Ｉth＋２００ｍＡの条件で、ＡｌＩｎＡｓが一層の時
のスロープ効率が０．１であったものが、ＡｌＩｎＡｓ
を十層とすることで０．１８まで上昇させることができ
た。ここで、ｐ−ＩｎＰ／Ｐ−ＡｌＩｎＡｓヘテロバリ
ア電流阻止層２０６内のＡｌＩｎＡｓはＩｎＰに格子整
合しているので、１ｎｍ〜数μｍの範囲でどのような厚
さにしてもよい。但し、本実施例では１０層のＡｌＩｎ
Ａｓを設けたので、埋め込み層のメサの深さとの関係で
０．５μｍ以下にすることが適当であった。Therefore, the leakage of current in the buried layer is eliminated, the light output is significantly improved, and the linearity between the injection current and the light output is improved. By the way, under the conditions of 50 ° C. and drive current Ith + 200 mA, the slope efficiency when AlInAs was one layer was 0.1.
It was possible to raise it to 0.18 by making 10 layers. Here, since AlInAs in the p-InP / P-AlInAs heterobarrier current blocking layer 206 is lattice-matched to InP, it may have any thickness in the range of 1 nm to several μm. However, in this embodiment, 10 layers of AlIn
Since As was provided, it was appropriate to set it to 0.5 μm or less in relation to the depth of the mesa of the buried layer.
【００４３】また、第５の実施例の半導体レーザ素子に
おいては、埋め込み層中のヘテロ接合の周期は電子或い
は正孔の透過に対して反射共鳴条件を満たす膜厚にと
る。この際、エネルギー当たりの電子数或いは正孔数の
高いエネルギーに合わせてヘテロ接合の周期を選ぶ。Further, in the semiconductor laser device of the fifth embodiment, the period of the heterojunction in the buried layer is set to a film thickness that satisfies the reflection resonance condition for the transmission of electrons or holes. At this time, the period of the heterojunction is selected in accordance with the energy having a high number of electrons or holes per energy.
【００４４】この実施例は、第４の実施例とほぼ同様で
あるが、ｐ−ＩｎＰ／Ｐ−ＡｌＩｎＡｓヘテロバリア電
流阻止層２０６のＡｌＩｎＡｓ／ＩｎＰの周期を電子の
反射共鳴条件である約３．５，５．８，８．１，１０．
５，１２．８，１５．１ｎｍ、等に選んだ。このため、
電流リークを一層低減することができ、温度依存性を小
さくすることができた。ｐ−ＩｎＰ／Ｐ−ＡｌＩｎＡｓ
ヘテロバリア電流阻止層２０６を含まない同様の構造の
素子のレーザ発振温度が１３０℃であるのに対し、本実
施例のレーザ素子の場合、１８０℃までレーザ発振が可
能になった。This embodiment is almost the same as the fourth embodiment, but the period of AlInAs / InP of the p-InP / P-AlInAs heterobarrier current blocking layer 206 is the electron reflection resonance condition of about 3.5. , 5.8, 8.1, 10.
5, 12.8, 15.1 nm, etc. For this reason,
It was possible to further reduce the current leakage and reduce the temperature dependence. p-InP / P-AlInAs
The laser oscillation temperature of the element having the same structure not including the heterobarrier current blocking layer 206 was 130 ° C., whereas the laser element of the present example was capable of laser oscillation up to 180 ° C.
【００４５】また、第６の実施例の半導体レーザ素子に
おいては、埋め込み層の中にＩｎＰよりも電気親和力の
小さなＡｌx Ｇａy ｌｎ1-x-y Ａｓz Ｐ1-z 層が設けら
れている。Ａｌx Ｇａy Ｉｎ1-x-y Ａｓz Ｐ1-z 層の厚
さは、ＩｎＰとの格子不整号に対して臨界膜厚以下とす
る。Ａｌx Ｇａy ｌｎ1-x-y Ａｓz Ｐ1-z 層は、ｐ型或
いは半絶縁性の導伝型とする。また、Ｐの組成は５％以
上とする。ここで、ｙ＝０としてもよい。Further, in the semiconductor laser device of the sixth embodiment, an Al x Ga y ln 1-xy As z P 1-z layer having a smaller electric affinity than InP is provided in the buried layer. The thickness of the Al x Ga y In 1-xy As z P 1-z layer may be less than the critical thickness with respect to the lattice mismatch issue with InP. Al x Ga y ln 1-xy As z P 1-z layer is a p-type or semi-insulating conductive heat transfer type. Further, the composition of P is 5% or more. Here, y = 0 may be set.
【００４６】より具体的な構成を図８に示す。ｎ型Ｉｎ
Ｐ基板３０１上に、厚さ２μｍのｎ型ＩｎＰクラッド層
３０２、１．３μｍ帯で発振するＧａＩｎＡｓＰ／Ｇａ
ＩｎＡｓＰＭＱＷ活性層３０３、厚さ０．１μｍのＧａ
ＩｎＡｓＰ光ガイド層３０４、厚さ０．１５μｍのｐ型
ＩｎＰカバー層３０５が積層されている。そして、ｎ型
ＩｎＰクラッド層３０２の上部より上層が幅約１．５μ
ｍのメサ構造になっており、その両側が厚さ０．１μｍ
のｎ−ＩｎＰ層３０８、厚さ１．５μｍのＦｅを添加し
た半絶縁性のＩｎＰ層３０６、厚さ１０ｎｍのｐ−Ａｌ
0.6 Ｉｎ0.4 Ａｓ0.9 Ｐ0.1 層３０７、キャリア濃度２
×１０18ｃｍ-3のｎ型ＩｎＰ電流阻止層３０９で埋め込
まれている。さらにその上部には、ｐ型ＩｎＰクラッド
層３１０及び厚さ１μｍのＧａＩｎＡｓコンタクト層３
１１が形成されている。A more specific structure is shown in FIG. n-type In
An n-type InP clad layer 302 having a thickness of 2 μm on a P substrate 301, GaInAsP / Ga oscillating in a 1.3 μm band
InAsPMQW active layer 303, Ga having a thickness of 0.1 μm
An InAsP light guide layer 304 and a p-type InP cover layer 305 having a thickness of 0.15 μm are laminated. The upper layer of the n-type InP clad layer 302 has a width of about 1.5 μm.
It has a mesa structure with a thickness of 0.1 μm on both sides.
N-InP layer 308, a semi-insulating InP layer 306 to which Fe is added with a thickness of 1.5 μm, p-Al with a thickness of 10 nm
0.6 In 0.4 As 0.9 P 0.1 layer 307, carrier concentration 2
It is embedded with an n-type InP current blocking layer 309 of × 10 18 cm −3 . Furthermore, a p-type InP clad layer 310 and a GaInAs contact layer 3 having a thickness of 1 μm are formed on the upper portion thereof.
11 is formed.
【００４７】本実施例に用いたｐ−Ａｌ0.6 Ｉｎ0.4 Ａ
ｓ0.9 Ｐ0.1 層３０７はバンドギャップが約１．８ｅＶ
あり、電流の閉じ込めに対しては充分な効果があり、厚
さが１０ｎｍと臨界膜厚以下なので転位の発生もない。
このウェハーを用いて共振器長２５０μｍのレーザを作
製したところ、最大出力は約１００ｍＷであった。Ａｌ
ＩｎＡｓＰ層３０７を含まない場合には最大出力は約５
０ｍＷであり、大幅な特性の改善をすることができた。
また、しきい値電流は約５ｍＡと殆ど差がなかった。一
方、温度依存性も小さくなり、量子効率の温度依存性が
従来のη（７５Ｃ）／η（２５Ｃ）〜０．７からη（７
５Ｃ）／η（２５Ｃ）〜０．８０と向上した。さらに、
ＡｌＩｎＡｓＰ層３０７の中にはＰが約１０％含まれて
いる。このため、１０ｎｍの薄い層においてもＰの固相
拡散の影響を殆ど受けることがなく、安定な特性を実現
することができた。P-Al 0.6 In 0.4 A used in this example
The band gap of the s 0.9 P 0.1 layer 307 is about 1.8 eV.
There is a sufficient effect on the confinement of current, and dislocations do not occur because the thickness is 10 nm, which is less than the critical film thickness.
When a laser having a cavity length of 250 μm was produced using this wafer, the maximum output was about 100 mW. Al
The maximum output is about 5 when the InAsP layer 307 is not included.
It was 0 mW, and it was possible to greatly improve the characteristics.
The threshold current was about 5 mA, which was almost the same. On the other hand, the temperature dependence also becomes smaller, and the temperature dependence of the quantum efficiency becomes η (7C) / η (25C) to 0.7 (7).
5C) / [eta] (25C) to 0.80. further,
About 10% of P is contained in the AlInAsP layer 307. Therefore, even in a thin layer having a thickness of 10 nm, stable characteristics could be realized with almost no influence of the solid phase diffusion of P.
【００４８】なお、第３〜第５の実施例における結晶成
長はＭＯＣＶＤ法，ＭＯクロライド法或いはＣＢＥ法で
行った。液相成長でＡｌＩｎＡｓ／ＩｎＰの界面を形成
するとメルトバックのために良好な界面を形成すること
が難しい、ＭＢＥ法ではＰの蒸発のためにやはり界面の
形成が難しい等の問題があったが、上記３つの結晶成長
方法では良好に結晶成長を行うことができた。また、Ｐ
ＢＨタイプのレーザを実施例として説明したが、本発明
はＢＨタイプ，ＳＡ−ＣＭタイプ，ＤＣ−ＰＢＨタイプ
等のレーザをはじめ、各種の埋め込みレーザにも応用可
能である。実施例では共振器が基板と平行方向にあるレ
ーザについて述べたが、本発明は面発光素子等に対して
も適用可能である。また、ＩｎＰ基板上の例を挙げた
が、基板はＧａＡｓ，Ｓｉ等でもよい。また、第３〜第
５の実施例についてはＡｌＧａＡｓ／ＡｌＧａＩｎＰ
系、ＩＩ−ＶＩ族系等種々の材料系に対して適用可能で
ある。また、第５の実施例では電子に対するトラップの
効果について述べたが、正孔についても適用可能であ
る。その他、本発明の要旨を逸脱しない範囲で、種々の
変形が可能である。The crystal growth in the third to fifth embodiments was carried out by MOCVD method, MO chloride method or CBE method. When an AlInAs / InP interface is formed by liquid phase growth, it is difficult to form a good interface due to meltback, and in the MBE method, there is a problem that it is difficult to form the interface due to evaporation of P. The three crystal growth methods described above allowed good crystal growth. Also, P
Although the BH type laser has been described as an example, the present invention can be applied to various embedded lasers including BH type, SA-CM type, and DC-PBH type lasers. In the embodiment, the laser in which the resonator is parallel to the substrate is described, but the present invention can be applied to a surface emitting device and the like. Moreover, although the example on the InP substrate is given, the substrate may be GaAs, Si, or the like. Moreover, AlGaAs / AlGaInP is used for the third to fifth embodiments.
It can be applied to various material systems such as a system and a II-VI group system. Further, although the effect of the trap for the electron is described in the fifth embodiment, it can be applied to the hole. In addition, various modifications can be made without departing from the scope of the present invention.
【００４９】[0049]
【発明の効果】以上詳述したように本発明によれば、メ
サストライプにおける活性層の幅をその上下の層の幅よ
りも大きくし、埋込み層の成長により活性層の上下の層
がつながるのを防止することができる。従って、従来問
題であった活性層側面を流れるリーク電流を抑制するこ
とができ、十分な低しきい値電流動作と高光出力動作可
能な半導体レーザを実現することができる。As described in detail above, according to the present invention, the width of the active layer in the mesa stripe is made larger than the width of the layers above and below the mesa stripe, and the growth of the buried layer connects the layers above and below the active layer. Can be prevented. Therefore, it is possible to suppress the leak current flowing through the side surface of the active layer, which has been a problem in the related art, and to realize a semiconductor laser capable of operating a sufficiently low threshold current and a high optical output.
【図１】第１の実施例に係わる半導体レーザの概略構成
を示す断面図。FIG. 1 is a sectional view showing a schematic configuration of a semiconductor laser according to a first embodiment.
【図２】第１の実施例の半導体レーザの製造工程を示す
断面図。FIG. 2 is a cross-sectional view showing the manufacturing process of the semiconductor laser according to the first embodiment.
【図３】第２の実施例に係わる半導体レーザの概略構成
を示す構造断面図。FIG. 3 is a structural cross-sectional view showing a schematic configuration of a semiconductor laser according to a second embodiment.
【図４】従来の埋め込み型半導体レーザの概略構成を示
す断面図。FIG. 4 is a sectional view showing a schematic configuration of a conventional embedded semiconductor laser.
【図５】従来構造の場合の活性層側面のマストランスポ
ートの様子を示す模式図。FIG. 5 is a schematic diagram showing a state of mass transport on the side surface of an active layer in the case of a conventional structure.
【図６】第３の実施例に係わる半導体レーザの概略構成
を示す断面図。FIG. 6 is a sectional view showing a schematic configuration of a semiconductor laser according to a third embodiment.
【図７】第４の実施例に係わる半導体レーザの概略構成
を示す断面図。FIG. 7 is a sectional view showing a schematic configuration of a semiconductor laser according to a fourth embodiment.
【図８】第６の実施例に係わる半導体レーザの概略構成
を示す断面図。FIG. 8 is a sectional view showing a schematic configuration of a semiconductor laser according to a sixth embodiment.
【符号の説明】 １…ｎ型ＩｎＰ基板、 ２…ｎ型ＩｎＰバッファ層、 ３…ノンドープＧａＩｎＡｓＰ活性層、 ４…ｐ型ＩｎＰキャップ層、 ５…ｐ型ＩｎＰブロック層、 ６…ｎ型ＩｎＰブロック層、 ７…ｐ型ＩｎＰクラッド層、 ８…ｐ型ＧａＩｎＡｓコンタクト層、 ９…ｐ側電極、 １０…ｎ側電極、 １１…ＳｉＯ2 膜、 １２…ｎ型ＧａＩｎＡｓＰ層。[Description of Reference Signs] 1 ... n-type InP substrate, 2 ... n-type InP buffer layer, 3 ... non-doped GaInAsP active layer, 4 ... p-type InP cap layer, 5 ... p-type InP block layer, 6 ... n-type InP block layer , 7 ... p-type InP clad layer, 8 ... p-type GaInAs contact layer, 9 ... p-side electrode, 10 ... n-side electrode, 11 ... SiO 2 film, 12 ... n-type GaInAsP layer.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 古山 英人 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝総合研究所内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Hideto Furuyama 1 Komukai Toshiba-cho, Saiwai-ku, Kawasaki-shi, Kanagawa Stock company Toshiba Research Institute
Claims (2)
導体多層膜を所定幅にてストライプ状に加工してなるメ
サストライプ部と、このメサストライプ部の側面を埋め
込んで形成された電流ブロック層とを具備し、前記メサ
ストライプ部のうち活性層となる半導体層の幅が該活性
層に隣接する半導体層の幅よりも広いことを特徴とする
半導体レーザ。1. A mesa stripe portion formed by processing a semiconductor multilayer film including an active layer formed on a semiconductor substrate into a stripe shape with a predetermined width, and a current block formed by embedding a side surface of the mesa stripe portion. And a semiconductor layer which is to be an active layer in the mesa stripe portion and is wider than a width of a semiconductor layer adjacent to the active layer.
を成長形成する工程と、前記半導体多層膜を選択エッチ
ングし、前記活性層となる半導体層の幅が隣接する半導
体層の幅よりも広くなるようにメサストライプ部を形成
する工程と、前記メサストライプ部の側面に電流ブロッ
ク機能を有する半導体層を埋め込み成長する工程とを含
むことを特徴とする半導体レーザの製造方法。2. A step of growing a semiconductor multi-layer film including an active layer on a semiconductor substrate, and a step of selectively etching the semiconductor multi-layer film so that a width of the semiconductor layer to be the active layer is larger than a width of an adjacent semiconductor layer. A method of manufacturing a semiconductor laser, comprising: a step of forming a mesa stripe portion so as to be wide; and a step of burying and growing a semiconductor layer having a current blocking function on a side surface of the mesa stripe portion.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27108392A JPH0697592A (en) | 1992-09-14 | 1992-09-14 | Semiconductor laser and manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27108392A JPH0697592A (en) | 1992-09-14 | 1992-09-14 | Semiconductor laser and manufacture thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0697592A true JPH0697592A (en) | 1994-04-08 |
Family
ID=17495136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27108392A Pending JPH0697592A (en) | 1992-09-14 | 1992-09-14 | Semiconductor laser and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0697592A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06140711A (en) * | 1992-10-27 | 1994-05-20 | Nec Kansai Ltd | Semiconductor laser and its manufacture |
| JPH0851255A (en) * | 1993-11-01 | 1996-02-20 | Matsushita Electric Ind Co Ltd | Semiconductor laser and its manufacturing method |
| US5856207A (en) * | 1993-11-01 | 1999-01-05 | Matsushita Electric Industrial Co., Ltd. | Method for producing a semiconductor laser |
| JP2005005468A (en) * | 2003-06-11 | 2005-01-06 | Sumitomo Electric Ind Ltd | Semiconductor laser and manufacturing method therefor |
| JP2008172210A (en) * | 2006-12-11 | 2008-07-24 | Nec Electronics Corp | Embedded semiconductor laser and method for manufacturing the same |
| JP2016031970A (en) * | 2014-07-28 | 2016-03-07 | 三菱電機株式会社 | Optical semiconductor device |
| JP7168138B1 (en) * | 2022-02-10 | 2022-11-09 | 三菱電機株式会社 | Semiconductor laser element and method for manufacturing semiconductor laser element |
-
1992
- 1992-09-14 JP JP27108392A patent/JPH0697592A/en active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06140711A (en) * | 1992-10-27 | 1994-05-20 | Nec Kansai Ltd | Semiconductor laser and its manufacture |
| JPH0851255A (en) * | 1993-11-01 | 1996-02-20 | Matsushita Electric Ind Co Ltd | Semiconductor laser and its manufacturing method |
| US5856207A (en) * | 1993-11-01 | 1999-01-05 | Matsushita Electric Industrial Co., Ltd. | Method for producing a semiconductor laser |
| US6110756A (en) * | 1993-11-01 | 2000-08-29 | Matsushita Electric Industrial Co., Ltd. | Method for producing semiconductor laser |
| JP2005005468A (en) * | 2003-06-11 | 2005-01-06 | Sumitomo Electric Ind Ltd | Semiconductor laser and manufacturing method therefor |
| JP2008172210A (en) * | 2006-12-11 | 2008-07-24 | Nec Electronics Corp | Embedded semiconductor laser and method for manufacturing the same |
| JP2016031970A (en) * | 2014-07-28 | 2016-03-07 | 三菱電機株式会社 | Optical semiconductor device |
| JP7168138B1 (en) * | 2022-02-10 | 2022-11-09 | 三菱電機株式会社 | Semiconductor laser element and method for manufacturing semiconductor laser element |
| WO2023152872A1 (en) * | 2022-02-10 | 2023-08-17 | 三菱電機株式会社 | Semiconductor laser element and method for manufacturing semiconductor laser element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4949349A (en) | Double-heterostructure semiconductor with mesa stripe waveguide | |
| JP3242967B2 (en) | Semiconductor light emitting device | |
| US4667332A (en) | Semiconductor laser element suitable for production by a MO-CVD method | |
| JP3129779B2 (en) | Semiconductor laser device | |
| US7613217B2 (en) | Semiconductor surface emitting device | |
| US5556804A (en) | Method of manufacturing semiconductor laser | |
| JP2997573B2 (en) | Semiconductor laser device | |
| JPH09129865A (en) | Semiconductor device | |
| JPH0697592A (en) | Semiconductor laser and manufacture thereof | |
| JP4028158B2 (en) | Semiconductor optical device equipment | |
| JP2812273B2 (en) | Semiconductor laser | |
| JP3938976B2 (en) | Semiconductor laser device and manufacturing method thereof | |
| JP3552642B2 (en) | Semiconductor light emitting device and method of manufacturing the same | |
| JPH05160504A (en) | Semiconductor laser device | |
| JP2723924B2 (en) | Semiconductor laser device | |
| JP3033333B2 (en) | Semiconductor laser device | |
| JPH07115251A (en) | Semiconductor laser | |
| JP3403915B2 (en) | Semiconductor laser | |
| JPH0669589A (en) | Semiconductor laser element | |
| JPH0677588A (en) | Semiconductor laser and manufacture thereof | |
| JPH09214058A (en) | Semiconductor laser device | |
| JPH10290049A (en) | Semiconductor laser element | |
| JP2865325B2 (en) | Semiconductor laser device | |
| JP2504372B2 (en) | Superlattice structure | |
| JPH10209571A (en) | Semiconductor light emitting element |