JPH0697302A - 集積回路の金属相互接続層におけるボイドのない酸化物金属スペース充填のための方法 - Google Patents

集積回路の金属相互接続層におけるボイドのない酸化物金属スペース充填のための方法

Info

Publication number
JPH0697302A
JPH0697302A JP5146314A JP14631493A JPH0697302A JP H0697302 A JPH0697302 A JP H0697302A JP 5146314 A JP5146314 A JP 5146314A JP 14631493 A JP14631493 A JP 14631493A JP H0697302 A JPH0697302 A JP H0697302A
Authority
JP
Japan
Prior art keywords
layer
oxide
metal
space
interconnect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5146314A
Other languages
English (en)
Inventor
Pervaiz Sultan
ペルバイツ・スルタン
Steven C Avanzino
スティーブン・シィ・アバンツィーノ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JPH0697302A publication Critical patent/JPH0697302A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 アスペクト比≦1.88のスペースをボイド
なしで満たす相互接続スペース充填の改良された工程を
提供する。 【構成】 このプロセスは、先行技術のプロセスに1つ
のステップを加え、スペースのアスペクト比が以前のプ
ロセスのための特定のアスペクト比の範囲内に収まるよ
う変化させて上述の目的を達成する。加えられたステッ
プは、金属被膜の上を覆う薄いCVD PETEOS層
(30)を塗布した後、高粘性の単一のスピンのSOG
(31)を塗布するというものである。

Description

【発明の詳細な説明】
【0001】
【発明の分野】この発明は、多層の金属相互接続を有す
る集積回路上に、ボイドのないマルチレベルの誘電体層
を作る方法に関する。
【0002】
【発明の背景】集積回路の部品間の接続の大多数は、金
属相互接続と呼ばれる抵抗の少ない金属ストリップによ
って作られる。現在、3つのレベルが必要とされる。一
般的に、集積回路の能動半導体部分は絶縁誘電体層で被
覆され、金属相互接続は、写真製版技術を用いてこれら
の絶縁体層の上部に並列のストリップとして置かれる。
最近まで、大多数の集積回路は2つのレベルの相互接続
を使用していた。各レベルは、誘電体の表面に形成され
る、複数の別個の金属ストリップ相互接続からなる。各
相互接続レベルはリソグラフ的にパターニングされ、金
属被膜され、誘電体で被覆され、かつ平坦化されなけれ
ばならない。
【0003】レベル間の誘電体層を形成するには、多く
の工程がある。一般的に、相互接続誘電体の充填ステッ
プと平坦化ステップとは、別々のステップである。相互
接続誘電体スペースが酸化物で満たされた後は、その表
面は平坦でなく、滑らかにすることが必要である。CV
Dエッチバックと呼ばれる、通常の平坦化技術の1つ
は、酸化物の表面を滑らかにするために、酸化物の化学
気相蒸着(CVD)とともにスピン−オン−グラス(S
OG)(またはレジスト)を使用する。SOGは容易か
つ短時間に塗布して硬化させることができる。SOGを
単独で平坦化層として塗布することも報告されている。
しかしながら、SOGは単独で相互接続スペースを満た
す誘電体として用いられた場合、よい結果を生まない。
単にSOGを充填することは、アスペクト比が低いとき
すなわち1より少ないときの収縮による、硬化中のクラ
ッキングを含む様々な理由から、適切ではない。
【0004】米国特許第5,119,164号で説明さ
れる技術の1つは、SOGを相互接続の充填に用い、か
つクラッキングの問題を克服するが、仕上がった回路上
にSOGが残ることを許容してしまう。SOGが永続的
に集積回路上に残ることが許容された場合、SOGはト
ランジスタのしきい値レベルにおける変動と劣化とをも
たらすという報告がなされている。
【0005】CVD/SOGエッチバックによる中間層
の平坦化工程では、コンフォーマルな厚いCVD層がS
OGで覆われ、その後表面は平らになるまで、エッチバ
ックされる。これらの工程では、SOGはしばしば回路
上のまさしく最も低い領域内の、場所に残ることが許容
される。通常、SOGを含む表面はその後、滑らかな表
面を形成するために、厚いCVD酸化物を被せられる。
【0006】米国特許第5,119,164号の図4で
表わされるように、SOGを用いると、SOGプラグと
金属相互接続ストリップとの間の狭いスペースはスピン
の間に一杯にならず、この特許に示されるように、ボイ
ドスペースを残す。場合によっては、ボイドは非常に高
い誘電率を有するので有益であり得る。しかしながら、
一般的には、特に工程の中で後に続く何らかのエッチン
グのステップがある場合、ボイドは望ましくない。
【0007】この特許の図1を参照して、CVD酸化物
を用いた相互接続スペース充填の工程では、「キーホー
ル」と呼ばれるボイドエリアが、金属ストリップ2およ
び2′の間の領域の酸化物10の中に生じることが知ら
れている。このボイド状況は図2で表わされるように、
ギャップ6の側壁を傾斜させることによって克服され得
ることも知られている。これは、酸化物のいわゆる「エ
ッチバック」を使用するRIEエッチングによって達成
され、その結果は図2に示されている。エッチバック
は、金属ストリップ相互接続2および2′の側壁に沿っ
て酸化物フィレット5および5′を作り出す。傾斜を確
実に可能な限り大きくするため、酸化物は金属2の頂部
に至るようずっと下まで取除かれる。しばしば、これは
下にある誘電体の表面3内とその下へ垂直にエッチング
してしまい、小さいトレンチスペース6を形成する結果
になる。このトレンチは、相互接続間の距離がしばしば
エッチングで除去されるべき酸化物層の厚さよりも短い
ために生じる。エッチバックの後、CVD酸化物は再び
図2の金属相互接続の上に堆積させられ、フィレット5
および5′に起因する傾斜した形のため、相互接続間の
スペースは図1に示されるようなボイドを形成すること
なく、酸化物で完全に満たされる。表面はまだ滑らかで
はなく、平坦化のステップが必要であることに、注意さ
れたい。
【0008】この、レベル間の誘電体を形成するため
の、図1のボイドのない誘電体エッチバックの先行技術
のテクニックは、相互接続が0.6ミクロン未満の高さ
で、その間のスペースが0.5ミクロンより広い幅のと
ころでは、レベル1の相互接続間のスペースをキーホー
ルなしで満たすことにしか成功していなかった。レベル
1は、能動回路に最も近い金属である。入手可能なエッ
チング装置では、金属層2および3は高さ1.0ミクロ
ンまでのスペースと、0.8ミクロンより広い幅とに対
してしか、うまく、すなわちボイドなしでは充填され得
ない。幅0.8ミクロン未満のスペースに対しては、層
2および/または3では、エッチバックフィレットの手
順を用いた場合おそらく酸化物のキーホールボイドが形
成されるであろう。
【0009】装置の密度と回路基板上の相互接続とが増
すにつれ、幅0.8ミクロン未満の相互接続スペースの
ためのボイドのないレベル2/3の誘電体を提供するプ
ロセスの必要性が生じている。
【0010】
【発明の概要】この発明の目的は、集積回路の第2のお
よび第3の誘電体層中の金属相互接続間の幅0.8ミク
ロン未満のスペース内に、そのような層の中にキーホー
ルボイドを作り出すことなく、レベル間誘電体を作り出
すことが可能なプロセスを提供することである。
【0011】この発明のさらに他の目的は、SOGを用
いるが、中間の処理工程の間に置かれたSOGをすべて
取除いてしまうようなレベル間誘電体を提供することで
ある。
【0012】この発明のさらに他の目的は、これまで用
いられてきたような、よく知られた工程と材料とだけを
用いる、プロセスを提供することである。
【0013】この発明に従って、0.8ミクロンより小
さいスペースに対する、金属相互接続層2および3のた
めの中間層誘電体の中の、ボイド形成の問題を克服する
プロセスが提供される。CVDで堆積された酸化物は、
被覆される表面に対する非常に高いレベルの順応性(co
nformity)を有しているが、完璧にコンフォーマルなわ
けではなく、相互接続金属ストリップ間のスペースのア
スペクト比がより大きく、かつより要求の厳しいものに
なるにつれ、この問題はより深刻になってきている。発
明者らは、より密集した新しい集積回路中のスペースの
アスペクト比がボイドのないレベル間誘電体酸化物のた
めのRIEエッチバック工程のための仕様の限度を越え
ても、プロセスの仕様の範囲内にアスペクト比を保持す
るために中間のステップによってプロセスが修正可能で
あろうことを認識したのは、発明者らが最初であると信
じる。
【0014】この発明の過程で、発明者らはボイドのな
い誘電体の充填のための、図1の先行技術におけるエッ
チバック工程に、1つのステップを加える。このステッ
プで発明者らは相互接続金属間のスペースのアスペクト
比を、先行技術におけるのと同じアスペクト比の範囲ま
で減少させることを可能にする。そうすることによっ
て、発明者らは先行技術処理の範囲を、それが続けて使
用され得るように、拡張する。特に、コンフォーマルな
PETEOS誘電体の第1の薄い層が金属の上から塗布
された後で、アライド(Allied)111のような
低粘性SOGの単一のスピンを塗布すれば、SOGはキ
ャピラリアクションによって相互接続間の狭いスペース
を満たすことを発明者らは発見している。SOGは、P
ETEOSよりわずかに速くエッチングされる。ゆえ
に、発明者らが金属の上のほとんどすべてのPETEO
Sが取除かれるまで、RIEでエッチバックすれば、S
OGもまた取除かれ、図3(B)で表わされるように金
属の側壁に酸化物フィレットが形成され、スペースのア
スペクト比はほぼ先行技術と同じになる。PETEOS
の第2の厚い、上に被せられる層がここでボイドなしに
相互接続スペースを満たすだろう、なぜならこのとき傾
斜した側面は既知の好結果を得られる先行技術処理のた
めのアスペクト比の範囲内にあるからである。発明者ら
の知るかぎりでは、今までアスペクト比の大きいスペー
スを満たすためにSOGを使用した先行例はない。今ま
では、SOGは平坦化工程のステップでの滑らかにする
ことのために用いられてきた。これらの工程では、アス
ペクト比は低い。
【0015】
【発明の詳しい説明】図3(A)から3(C)を参照す
ると、この発明の工程におけるステップが説明されてい
る。相互接続金属ストリップ2および2′は、集積回路
上の相互接続金属断面図におけるレベル2および/また
はレベル3を例示するものである。スペースのアスペク
ト比、すなわち比率H/Wは、2と2′の間のスペース
で0.55ミクロンという低さのWに対し、1.82ミ
クロンまで高くでき、かつ発明者らの技術によってうま
く満たされ得る。
【0016】通常はCVD PETEOS酸化物であ
る、コンフォーマルな誘電体の薄い層30は、金属2お
よび2′の上に塗布される。テトラエチルオルトシリケ
イトが、ノベルス(Novellus)PETEOSシ
ステムによって可能にされるようなプラズマ化学気相蒸
着を使って、≒400℃で堆積される。この層はスペー
ス33の平らな底がはっきりと規定され、かつスペース
内の側壁の酸化物がスペースを乗り越えることのないよ
う十分に薄く塗布される。次に、低粘性の単一のスピ
ン、すなわちスピン−オン−グラス(SOG)がウェー
ハに塗布され、SOGが薄い層31で表面30を覆う。
発明者らは、アライド111を使用した。SOGのプラ
グ32は、狭いスペース33の底に、キャピラリアクシ
ョンによって集まる。SOGは、製造者によって特定さ
れる、既知の手順と温度とを用いて、硬化させられる。
発明者らは1分間の時間をかけいくつかの温度を用い、
その最後の温度はおよそ250℃であった。RIEエッ
チング速度が著しく異なることはないので、ハードキュ
アは必要でない。
【0017】従来のCF4 /アルゴン化学種を用いるア
プライドマテリアルズ(Applied Materi
als)P5000酸化物エッチング装置を使用した、
磁性励起の反応性イオンエッチング(MERIE)のよ
うな、プラズマドライエッチングが、好ましい。エッチ
ング処理は、PETEOSの薄い層30′が残ると、止
められる。エッチングの時間によって決定されるが、P
ETEOSのおよそ90%が取除かれる。発明者らはエ
ッチングの時間を計り、金属が露出する前に止める。こ
れは、SOGエッチング速度がPETEOSエッチング
速度よりわずかに大きいか、同じである場合に達成可能
である。アライド111SOGのような、他の低粘性の
犠牲的な処方も適切であろう。他の材料でCVD酸化物
エッチング速度と近いエッチング速度を有し、狭いスペ
ースに流れ込んで、汚染物質を導入することなくそこで
硬化できるものも、この工程には適切であろう。図3
(B)を参照すると見て取れるように、フィレット34
および35は、先行技術と同様に形成されている。しか
しながら、図3(A)のスペースWは、図2(A)でそ
れに相当するスペースよりずっと小さいにもかかわら
ず、図3(C)の2と2′との間のスペースの大体の形
は、SOGプラグ32がスペースの中央領域でエッチン
グ速度を緩めたために、ほぼ同じアスペクト比を有して
いる。図3(C)で示されるように、最後の厚いPET
EOS酸化物層が、スペースをすべて満たして、ボイド
なしで金属の上に堆積させられる。発明者らによる実験
は、この工程が確かに相互接続スペースの幅0.55ミ
クロンに対して金属の高さ1.0ミクロンまたは1.8
18またはそれ未満のアスペクト比まで、プロセスを拡
張することを、示した。また、図3(C)との関連で、
この工程が完了した後まだ平坦化の工程の適用が必要と
されることに、注意されたい。
【0018】既述の工程が、第2の層の誘電体に対して
行なわれる場合、図3(A)から3(C)の層3は、誘
電体を含む第1の金属相互接続層を表わす。工程が第3
のまたは第4の層について説明する場合、これらの図に
ある層3は単に、その次に下のレベルを表わす。
【0019】この発明は、図中の特定の実施例と関連し
て説明されてきた。この発明をどのような特定の実施例
に限定することも、発明者らの意図するところではな
く、この発明の範囲は発明者らによる特許請求の範囲に
よって、決定されるべきである。
【図面の簡単な説明】
【図1】先行技術における誘電体レベル間のキーホール
欠陥を示す、集積回路の例となる断面図である。
【図2】先行技術を示す図であり、(A)は先行技術に
おける酸化物エッチバックで側壁にフィレットが形成す
るアプローチの成功した例となる断面図であり、(B)
は、側壁のフィレットにCVD堆積が行なわれた後の、
先行技術における図2(A)のエッチバック工程の例で
ある。
【図3】本発明を示す図であり、(A)は発明のプロセ
スにおける第1の部分の例となる断面図であり、(B)
は発明のプロセスにおける第2の部分としての、エッチ
バック後の図3(A)の実施例の断面図であり、(C)
は第2のPETEOS層が図3(B)の中間状態の上か
ら塗布された後の、発明のプロセスの断面図である。
【符号の説明】
2 相互接続金属ストリップ 2′ 相互接続金属ストリップ 30 誘電体層 30′ 誘電体層 31 SOG層 32 SOGプラグ 33 スペース 34 フィレット 35 フィレット
───────────────────────────────────────────────────── フロントページの続き (72)発明者 スティーブン・シィ・アバンツィーノ アメリカ合衆国、95014 カリフォルニア 州、クパーティノ、バーンハート・プレイ ス、7504

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 集積回路の金属相互接続層における、ボ
    イドのない酸化物金属スペース充填のための改良された
    方法であって、 (a) 前記集積回路上の前記金属相互接続層の上に第
    1のプラズマ酸化物層を堆積させるステップを含み、前
    記相互接続層は金属ストリップ間にスペースを有し、前
    記第1の酸化物層は、第1の塗布ステップの間に塗布さ
    れる前記相互接続金属の対向する側壁に堆積させられた
    酸化物が接続されないよう十分に薄く、さらに (b) 前記第1の薄い酸化物層の上に低粘性で硬化可
    能な犠牲的材料の層を塗布するステップを含み、前記材
    料は前記金属相互接続間の前記スペース内に部分的なプ
    ラグを形成し、さらに (c) 前記酸化物層と前記材料のプラグとをドライエ
    ッチングするステップと、 (d) 前記ドライエッチングされた集積回路の上に第
    2のプラズマ酸化物層を堆積させるステップとを含む、
    方法。
  2. 【請求項2】 前記材料はSOGであり、すべてのSO
    Gはステップ(c)の間に取除かれる、請求項1に記載
    の方法。
  3. 【請求項3】 前記材料のプラグは主としてキャピラリ
    アクションによって生じる、請求項1に記載の方法。
  4. 【請求項4】 金属相互接続は1.0ミクロン未満の高
    さと、0.55ミクロンより広い相互接続スペースの幅
    を有する、請求項1に記載の方法。
  5. 【請求項5】 相互接続金属被膜間の集積回路スペース
    を満たすために、中間層誘電体酸化物を堆積させる改良
    された方法であって、前記スペースは0.55ミクロン
    より大きく、高さは1.0ミクロンのオーダーであり、 (a) パターニングされた相互接続金属層の上に酸化
    物の薄い層を堆積させるステップを含み、前記酸化物層
    の厚さは前記相互接続金属ストリップの高さのオーダー
    であり、さらに (b) 前記酸化物のエッチング速度に近いエッチング
    速度を有する硬化可能な材料の薄い高粘性の層を塗布す
    るステップを含み、前記高粘性の材料は相互接続金属間
    のスペースを満たし、さらに (c) 前記高粘性の材料の薄い層を硬化させるステッ
    プと、 (d) 堆積された薄い酸化物と、前記硬化させられた
    材料との双方を、硬化させられた材料が取除かれるまで
    バックエッチングするステップと、 (e) 前記エッチングされた集積回路上の前記酸化物
    の第2のコーティングを堆積させるステップとを含み、
    前記第2のコーティングは厚い酸化物であり、さらに (f) 前記第2の厚い酸化物コーティングを平坦化す
    るステップと、 (g) 前記集積回路にレジストを塗布するステップ
    と、 (h) 前記第3の層の金属被膜のために前記レジスト
    をパターニングするステップと、 (i) 前記第3の層の金属被膜を堆積するステップ
    と、 (j) 前記第3の層に対してステップ(a)から
    (e)を繰返すステップとを含む、方法。
  6. 【請求項6】 ステップ(b)で塗布された硬化可能な
    材料はSOGである、請求項5に記載の方法。
JP5146314A 1992-07-31 1993-06-17 集積回路の金属相互接続層におけるボイドのない酸化物金属スペース充填のための方法 Withdrawn JPH0697302A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/922,897 US5382547A (en) 1992-07-31 1992-07-31 Void free oxide fill for interconnect spaces
US922897 1992-07-31

Publications (1)

Publication Number Publication Date
JPH0697302A true JPH0697302A (ja) 1994-04-08

Family

ID=25447737

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5146314A Withdrawn JPH0697302A (ja) 1992-07-31 1993-06-17 集積回路の金属相互接続層におけるボイドのない酸化物金属スペース充填のための方法

Country Status (5)

Country Link
US (1) US5382547A (ja)
EP (1) EP0583866A1 (ja)
JP (1) JPH0697302A (ja)
KR (1) KR940002970A (ja)
TW (1) TW228607B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6541358B2 (en) 2000-10-18 2003-04-01 Nec Corporation Method of fabricating a semiconductor device by filling gaps between gate electrodes with HSQ

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5567660A (en) * 1995-09-13 1996-10-22 Taiwan Semiconductor Manufacturing Company Ltd Spin-on-glass planarization by a new stagnant coating method
US5665657A (en) * 1995-09-18 1997-09-09 Taiwan Semiconductor Manufacturing Company, Ltd Spin-on-glass partial etchback planarization process
US5840623A (en) * 1995-10-04 1998-11-24 Advanced Micro Devices, Inc. Efficient and economical method of planarization of multilevel metallization structures in integrated circuits using CMP
US5665644A (en) * 1995-11-03 1997-09-09 Micron Technology, Inc. Semiconductor processing method of forming electrically conductive interconnect lines and integrated circuitry
US5789314A (en) * 1995-12-05 1998-08-04 Integrated Device Technology, Inc. Method of topside and inter-metal oxide coating
US5827782A (en) * 1996-06-03 1998-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple etch method for optimizing Inter-Metal Dielectric (IMD) spacer layer profile
US5783481A (en) * 1996-06-05 1998-07-21 Advanced Micro Devices, Inc. Semiconductor interlevel dielectric having a polymide for producing air gaps
US6576976B2 (en) 1997-01-03 2003-06-10 Integrated Device Technology, Inc. Semiconductor integrated circuit with an insulation structure having reduced permittivity
US5926716A (en) * 1997-03-31 1999-07-20 Siemens Aktiengesellschaft Method for forming a structure
US5920791A (en) * 1997-11-06 1999-07-06 Vanguard International Semiconductor Corporation Method of manufacturing intermetal dielectrics for sub-half-micron semiconductor devices
KR100481981B1 (ko) * 1997-12-29 2005-06-17 매그나칩 반도체 유한회사 반도체소자의층간절연막형성방법
US6177802B1 (en) 1998-08-10 2001-01-23 Advanced Micro Devices, Inc. System and method for detecting defects in an interlayer dielectric of a semiconductor device using the hall-effect
US6023327A (en) * 1998-08-10 2000-02-08 Advanced Micro Devices, Inc. System and method for detecting defects in an interlayer dielectric of a semiconductor device
US6384466B1 (en) * 1998-08-27 2002-05-07 Micron Technology, Inc. Multi-layer dielectric and method of forming same
US7163881B1 (en) 2004-06-08 2007-01-16 Integrated Device Technology, Inc. Method for forming CMOS structure with void-free dielectric film
US7918383B2 (en) * 2004-09-01 2011-04-05 Micron Technology, Inc. Methods for placing substrates in contact with molten solder
JP2006310454A (ja) * 2005-04-27 2006-11-09 Toshiba Corp 半導体装置およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4481070A (en) * 1984-04-04 1984-11-06 Advanced Micro Devices, Inc. Double planarization process for multilayer metallization of integrated circuit structures
US4986878A (en) * 1988-07-19 1991-01-22 Cypress Semiconductor Corp. Process for improved planarization of the passivation layers for semiconductor devices
JPH0277140A (ja) * 1988-09-13 1990-03-16 Nec Corp 集積回路の製造方法
JPH0279437A (ja) * 1988-09-14 1990-03-20 Mitsubishi Electric Corp 半導体装置の製造方法
EP0423907B1 (en) * 1988-11-10 1996-04-24 Applied Materials, Inc. Method for planarizing an integrated circuit structure
US5204288A (en) * 1988-11-10 1993-04-20 Applied Materials, Inc. Method for planarizing an integrated circuit structure using low melting inorganic material
US5119164A (en) * 1989-07-25 1992-06-02 Advanced Micro Devices, Inc. Avoiding spin-on-glass cracking in high aspect ratio cavities
US5192715A (en) * 1989-07-25 1993-03-09 Advanced Micro Devices, Inc. Process for avoiding spin-on-glass cracking in high aspect ratio cavities
US5101142A (en) * 1990-09-05 1992-03-31 Applied Lumens, Ltd. Solid-state ballast for fluorescent lamp with multiple dimming

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6541358B2 (en) 2000-10-18 2003-04-01 Nec Corporation Method of fabricating a semiconductor device by filling gaps between gate electrodes with HSQ

Also Published As

Publication number Publication date
TW228607B (ja) 1994-08-21
KR940002970A (ko) 1994-02-19
US5382547A (en) 1995-01-17
EP0583866A1 (en) 1994-02-23

Similar Documents

Publication Publication Date Title
KR100373804B1 (ko) 서브미크론상호연결의선택적간극충진을위한2단계마스킹방법
US5494853A (en) Method to solve holes in passivation by metal layout
KR100350811B1 (ko) 반도체 장치의 금속 비아 콘택 및 그 형성방법
JPH0697302A (ja) 集積回路の金属相互接続層におけるボイドのない酸化物金属スペース充填のための方法
US5792705A (en) Optimized planarization process for SOG filled vias
JPH0799237A (ja) 集積回路の製造方法
US6274483B1 (en) Method to improve metal line adhesion by trench corner shape modification
US6136687A (en) Method of forming air gaps for reducing interconnect capacitance
JPH0864598A (ja) 金属層をパターンぎめする方法
JPH0214552A (ja) 半導体装置内の下方レベルの金属に接触するように少なくとも1つの付加的なレベルの金属相互接続を形成するための方法
US6214745B1 (en) Method of improving surface planarity of chemical-mechanical polishing operation by forming shallow dummy pattern
US6284642B1 (en) Integrated method of damascene and borderless via process
US6774031B2 (en) Method of forming dual-damascene structure
US6251788B1 (en) Method of integrated circuit polishing without dishing effects
JP3713869B2 (ja) 半導体装置の製造方法
JP3386438B2 (ja) 二次元波形構造の製造方法
JP3183238B2 (ja) 半導体装置の製造方法
US6680248B2 (en) Method of forming dual damascene structure
US6204096B1 (en) Method for reducing critical dimension of dual damascene process using spin-on-glass process
US5597764A (en) Method of contact formation and planarization for semiconductor processes
US4642162A (en) Planarization of dielectric layers in integrated circuits
US6239034B1 (en) Method of manufacturing inter-metal dielectric layers for semiconductor devices
US20020036352A1 (en) Method for fabricating semiconductor device capable of reducing parasitic capacitance and semiconductor device thereby
US6511904B1 (en) Reverse mask and nitride layer deposition for reduction of vertical capacitance variation in multi-layer metallization systems
JP2000003915A (ja) 集積回路にコンタクトプラグを形成し、同時に基板表面を平坦化する方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000905