JPH0696214A - パターンマッチング方法 - Google Patents
パターンマッチング方法Info
- Publication number
- JPH0696214A JPH0696214A JP24220192A JP24220192A JPH0696214A JP H0696214 A JPH0696214 A JP H0696214A JP 24220192 A JP24220192 A JP 24220192A JP 24220192 A JP24220192 A JP 24220192A JP H0696214 A JPH0696214 A JP H0696214A
- Authority
- JP
- Japan
- Prior art keywords
- edge
- wiring
- pattern
- edge image
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Image Processing (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Image Analysis (AREA)
Abstract
(57)【要約】
【目的】 本発明は半導体装置における形成された回路
パターンのマスクパターンと実際の検出パターンのマッ
チングを行うパターンマッチング方法に関し、正確にパ
ターンマッチングを行うことを目的とする。 【構成】 マスクパターンにおける配線の線幅を配線幅
補正部２５により拡縮すると共に、エッジ消失・融合補
正部２６により近接配線処理及びエッジ重み付け処理を
行い第１のエッジ像２８を得る。そして、検出パターン
から得られる第２のエッジ像２３と、該第１のエッジ像
２８とを相関度評価手段３７における相関処理によりマ
ッチングを行う。
パターンのマスクパターンと実際の検出パターンのマッ
チングを行うパターンマッチング方法に関し、正確にパ
ターンマッチングを行うことを目的とする。 【構成】 マスクパターンにおける配線の線幅を配線幅
補正部２５により拡縮すると共に、エッジ消失・融合補
正部２６により近接配線処理及びエッジ重み付け処理を
行い第１のエッジ像２８を得る。そして、検出パターン
から得られる第２のエッジ像２３と、該第１のエッジ像
２８とを相関度評価手段３７における相関処理によりマ
ッチングを行う。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置における形
成された回路パターンのマスクパターンと実際の検出パ
ターンのマッチングを行うパターンマッチング方法に関
する。
成された回路パターンのマスクパターンと実際の検出パ
ターンのマッチングを行うパターンマッチング方法に関
する。
【０００２】近年、半導体装置の高密度化に伴い、チッ
プ上に形成される回路パターンが微細化してきている。
このため、回路パターンを検査するにあたり、回路パタ
ーンを形成するためのマスクパターンと実際に形成され
た回路パターンの検出パターンとを正確にマッチングさ
せる必要がある。
プ上に形成される回路パターンが微細化してきている。
このため、回路パターンを検査するにあたり、回路パタ
ーンを形成するためのマスクパターンと実際に形成され
た回路パターンの検出パターンとを正確にマッチングさ
せる必要がある。
【０００３】
【従来の技術】従来、半導体装置の製造におけるチップ
上のパターニングは、マスク図といわゆるＣＡＤ（Comp
uter Aided Design ）データに基づいて行われ、該ＣＡ
Ｄデータはベクトル化で表現されて格納されている。
上のパターニングは、マスク図といわゆるＣＡＤ（Comp
uter Aided Design ）データに基づいて行われ、該ＣＡ
Ｄデータはベクトル化で表現されて格納されている。
【０００４】一方、チップ上に形成された回路パターン
は、ＳＥＭ（Scannig Electron Microscope ）により認
識され、グレイスケールＳＥＭ像としてラスタ形式で格
納されている。
は、ＳＥＭ（Scannig Electron Microscope ）により認
識され、グレイスケールＳＥＭ像としてラスタ形式で格
納されている。
【０００５】ここで、図１１及び図１２に回路パターン
のエッジデータを説明するための図を示す。
のエッジデータを説明するための図を示す。
【０００６】図１１（Ａ）は、ＳＥＭ像が認識したパタ
ーンであり、図１１（Ｂ）は図１１（Ａ）をＸ軸に投影
し微分により求めたエッジデータである。また、図１２
（Ａ）はマスク図であり、図１２（Ｂ）は図１１（Ｂ）
と同様にして求めたエッジデータである。図１１及び図
１２に示すように、同一チップのパターンに対して配線
幅が異なるものである。
ーンであり、図１１（Ｂ）は図１１（Ａ）をＸ軸に投影
し微分により求めたエッジデータである。また、図１２
（Ａ）はマスク図であり、図１２（Ｂ）は図１１（Ｂ）
と同様にして求めたエッジデータである。図１１及び図
１２に示すように、同一チップのパターンに対して配線
幅が異なるものである。
【０００７】このマスク図とＳＥＭ像のパターンマッチ
ングを行う方法として、該マスク図とＳＥＭ像から、図
１１（Ｂ）及び図１２（Ｂ）のような二値化エッジ像を
求め、当該エッジ像間の相関度が最大になるようにマッ
チングを取る方法が知られている。
ングを行う方法として、該マスク図とＳＥＭ像から、図
１１（Ｂ）及び図１２（Ｂ）のような二値化エッジ像を
求め、当該エッジ像間の相関度が最大になるようにマッ
チングを取る方法が知られている。
【０００８】この場合、上述のように、ＳＥＭ像とマス
ク図の配線幅が異なることから、該配線幅の補正を行う
もので、補正はＳＥＭ像とマスク図から抽出したエッジ
像を空間的にスムージングにより行うものである。
ク図の配線幅が異なることから、該配線幅の補正を行う
もので、補正はＳＥＭ像とマスク図から抽出したエッジ
像を空間的にスムージングにより行うものである。
【０００９】
【発明が解決しようとする課題】ここで、図１３に、Ｓ
ＥＭ像とマスク図のエッジ像間の相関度のグラフを示
す。図１３中、実線は上述の線幅補正を行った場合であ
り、破線は補正を行わない場合である。
ＥＭ像とマスク図のエッジ像間の相関度のグラフを示
す。図１３中、実線は上述の線幅補正を行った場合であ
り、破線は補正を行わない場合である。
【００１０】エッジ像間の相関度は、線幅補正を行わな
い場合（破線部分）、上述のエッジデータの右エッジ同
士（図１３のａ）又は左エッジ同士（図１３のｂ）が重
なった状態で最大値をとる。この場合のａとｂの間隔
（シフト量）が線幅のずれに相当するもので、正しくマ
ッチングを行うことができない。
い場合（破線部分）、上述のエッジデータの右エッジ同
士（図１３のａ）又は左エッジ同士（図１３のｂ）が重
なった状態で最大値をとる。この場合のａとｂの間隔
（シフト量）が線幅のずれに相当するもので、正しくマ
ッチングを行うことができない。
【００１１】図１３における実線は線幅補正したときの
理想的な状態を示したものであるが、シフト量対相関度
の関係をスムージングしても、図１１（Ｂ）及び図１２
（Ｂ）のエッジ像をそれぞれスムージングして評価量を
求めた場合と結果的に等しくなり、相関度のピークがぼ
けるだけで正しいマッチング位置で評価量が最大となら
ない。
理想的な状態を示したものであるが、シフト量対相関度
の関係をスムージングしても、図１１（Ｂ）及び図１２
（Ｂ）のエッジ像をそれぞれスムージングして評価量を
求めた場合と結果的に等しくなり、相関度のピークがぼ
けるだけで正しいマッチング位置で評価量が最大となら
ない。
【００１２】すなわち、ＳＥＭ像とマスク図の配線幅の
違いをスムージングだけでは吸収することができず、正
しいパターンマッチングを行うことができないという問
題がある。
違いをスムージングだけでは吸収することができず、正
しいパターンマッチングを行うことができないという問
題がある。
【００１３】また、パターンマッチングの対象となる配
線が層間絶縁膜又は絶縁保護膜の下に形成されている場
合や、配線のエッジが近接している場合には、ＳＥＭ像
においてエッジの融合やエッジ消失が観測され、マッチ
ングをとることが非常に困難であるという問題がある。
線が層間絶縁膜又は絶縁保護膜の下に形成されている場
合や、配線のエッジが近接している場合には、ＳＥＭ像
においてエッジの融合やエッジ消失が観測され、マッチ
ングをとることが非常に困難であるという問題がある。
【００１４】そこで、本発明は上記課題に鑑みなされた
もので、配線パターンの状態に拘らずマスクパターンと
検出パターン間のパターンマッチングを正確に行うパタ
ーンマッチング方法を提供することを特徴とする。
もので、配線パターンの状態に拘らずマスクパターンと
検出パターン間のパターンマッチングを正確に行うパタ
ーンマッチング方法を提供することを特徴とする。
【００１５】
【課題を解決するための手段】図１に、本発明方法の原
理説明図を示す。図１において、チップ上の配線パター
ンを形成するマスクパターンと、該チップ上に形成され
た該配線パターンの検出パターンとを相関処理によりマ
ッチングを行うパターンマッチング方法において、第１
の工程では、前記マスクパターンにおける前記チップの
同一配線層に形成される配線に、同一の線幅の拡縮量を
与える。第２の工程では、該マスクパターンにおける該
チップの同一配線層に形成される配線に、各パターンを
検出して得られる各パターン間の距離から近接配線処理
を行うと共に、該配線間の距離の関数としてのエッジ重
み付け処理を行い、第１のエッジ像を得る。第３の工程
では、前記検出パターンよりエッジ検出して第２のエッ
ジ像を得る。そして、第４の工程では、該第１のエッジ
像と該第２のエッジ像を前記相関処理によりマッチング
を行う。
理説明図を示す。図１において、チップ上の配線パター
ンを形成するマスクパターンと、該チップ上に形成され
た該配線パターンの検出パターンとを相関処理によりマ
ッチングを行うパターンマッチング方法において、第１
の工程では、前記マスクパターンにおける前記チップの
同一配線層に形成される配線に、同一の線幅の拡縮量を
与える。第２の工程では、該マスクパターンにおける該
チップの同一配線層に形成される配線に、各パターンを
検出して得られる各パターン間の距離から近接配線処理
を行うと共に、該配線間の距離の関数としてのエッジ重
み付け処理を行い、第１のエッジ像を得る。第３の工程
では、前記検出パターンよりエッジ検出して第２のエッ
ジ像を得る。そして、第４の工程では、該第１のエッジ
像と該第２のエッジ像を前記相関処理によりマッチング
を行う。
【００１６】
【作用】図１に示すように、マスクパターンにおける配
線の線幅を拡縮すると共に、近接配線処理及びエッジ重
み付け処理を行い第１のエッジ像を得る。そして、検出
パターンから得られる第２のエッジ像と、該第１のエッ
ジ像とを相関処理によりマッチングを行う。
線の線幅を拡縮すると共に、近接配線処理及びエッジ重
み付け処理を行い第１のエッジ像を得る。そして、検出
パターンから得られる第２のエッジ像と、該第１のエッ
ジ像とを相関処理によりマッチングを行う。
【００１７】すなわち、第１のエッジ像と第２のエッジ
像との配線幅を揃えると共に、配線上に層間絶縁膜等が
形成されていても近接配線処理によりエッジ重み付けを
行ってスムージングの相関処理を行うことから、マスク
パターンと検出パターンのパターンマッチングを正確に
行うことが可能となる。
像との配線幅を揃えると共に、配線上に層間絶縁膜等が
形成されていても近接配線処理によりエッジ重み付けを
行ってスムージングの相関処理を行うことから、マスク
パターンと検出パターンのパターンマッチングを正確に
行うことが可能となる。
【００１８】
【実施例】図２に、本発明方法の一実施例の構成図を示
す。本発明方法は、図２に示す、ＥＷＳ（エンジニアリ
ング・ワークステーション）１１とイメージプロセッサ
１２とにより実施される。
す。本発明方法は、図２に示す、ＥＷＳ（エンジニアリ
ング・ワークステーション）１１とイメージプロセッサ
１２とにより実施される。
【００１９】ＥＷＳ１１は、システムバス１３上にＣＰ
Ｕ（中央演算処理装置）１４，メモリ１５，入出力（Ｉ
／Ｏ）コントローラ１６，ネットワークインタフェース
１７，及びフレームメモリ１８が接続される。また、イ
メージプロセッサ１２もシステムバス１３上に接続され
る。
Ｕ（中央演算処理装置）１４，メモリ１５，入出力（Ｉ
／Ｏ）コントローラ１６，ネットワークインタフェース
１７，及びフレームメモリ１８が接続される。また、イ
メージプロセッサ１２もシステムバス１３上に接続され
る。
【００２０】Ｉ／Ｏコントローラ１６には、マスクパタ
ーン（マスク図）のＣＡＤデータが格納されているディ
スク１９が接続されると共に、外部よりマウス、キーボ
ード等から信号が入力される。また、フレームメモリ１
８は、ディスプレイ２０に表示を行う領域のデータを記
憶する。そして、システムバス１３は、ネットワークイ
ンタフェース１７を介してＬＡＮ（Local Area Networ
k）に接続される。
ーン（マスク図）のＣＡＤデータが格納されているディ
スク１９が接続されると共に、外部よりマウス、キーボ
ード等から信号が入力される。また、フレームメモリ１
８は、ディスプレイ２０に表示を行う領域のデータを記
憶する。そして、システムバス１３は、ネットワークイ
ンタフェース１７を介してＬＡＮ（Local Area Networ
k）に接続される。
【００２１】イメージプロセッサ１２は、ＳＥＭ像のエ
ッジ検出をハードウェア的に処理し、ＣＰＵ１１はマス
ク図のエッジ検出をリスト処理でソフトウェア的に実現
すると共に、演算により相関度の評価を行う。
ッジ検出をハードウェア的に処理し、ＣＰＵ１１はマス
ク図のエッジ検出をリスト処理でソフトウェア的に実現
すると共に、演算により相関度の評価を行う。
【００２２】ここで、図３に、パターンマッチング方法
のシステムフローを示し、図２と共に説明する。図３に
おいて、まず、イメージプロセッサ１２において、ＳＥ
Ｍにより得られた検出パターンのＳＥＭ像データ２１に
基づいて、エッジ検出部２２によりエッジ検出してエッ
ジ像データ（第２のエッジ像）２３を得る。
のシステムフローを示し、図２と共に説明する。図３に
おいて、まず、イメージプロセッサ１２において、ＳＥ
Ｍにより得られた検出パターンのＳＥＭ像データ２１に
基づいて、エッジ検出部２２によりエッジ検出してエッ
ジ像データ（第２のエッジ像）２３を得る。
【００２３】このＳＥＭ像のエッジ像（第２のエッジ
像）は、ガウシャン・ラプラシャン・フィルタリング後
の０交差検出や微分といった一般的な処理で発生する事
ができる。
像）は、ガウシャン・ラプラシャン・フィルタリング後
の０交差検出や微分といった一般的な処理で発生する事
ができる。
【００２４】一方、ＣＰＵ１４において、ディスク１９
に格納されているマスク図（マスクパターン）のデータ
リスト２４が配線幅補正部２５及びエッジ消失・融合補
正部２６により補正され、エッジ像発生部２７によりエ
ッジ像データ（第１のエッジ像）２８を得る。この配線
幅補正部２５，エッジ消失・融合補正部２６，及びエッ
ジ像発生部２７によりマスク図エッジ像発生手段３０を
構成する。
に格納されているマスク図（マスクパターン）のデータ
リスト２４が配線幅補正部２５及びエッジ消失・融合補
正部２６により補正され、エッジ像発生部２７によりエ
ッジ像データ（第１のエッジ像）２８を得る。この配線
幅補正部２５，エッジ消失・融合補正部２６，及びエッ
ジ像発生部２７によりマスク図エッジ像発生手段３０を
構成する。
【００２５】配線幅補正部２５では、ティーチング部３
１の線幅補正量ティーチング手段３１ａにより得られる
配線幅補正データ３２（ディスクに格納）に基づいて配
線幅の補正を行う（後述する）。
１の線幅補正量ティーチング手段３１ａにより得られる
配線幅補正データ３２（ディスクに格納）に基づいて配
線幅の補正を行う（後述する）。
【００２６】また、エッジ消失・融合補正部２６では、
ティーチング部３１のエッジ重み補正量ティーチング手
段３１ｂにより得られるエッジ消失・融合補正データ３
３（ディスクに格納）に基づいてエッジ消失・融合の補
正を行う（後述する）。
ティーチング部３１のエッジ重み補正量ティーチング手
段３１ｂにより得られるエッジ消失・融合補正データ３
３（ディスクに格納）に基づいてエッジ消失・融合の補
正を行う（後述する）。
【００２７】そして、エッジ像データ（第１のエッジ
像）２８とエッジ像データ（第２のエッジ像）２３と
が、相関処理部３４により相互相関データ３５を得て、
整合位置検出部２６により正確なマッチング位置が検出
される。この場合、後述するように第１のエッジ像にお
いて、エッジに重みが付されて表現されていることか
ら、グレイスケールデータとして処理を行う必要があ
る。この相関処理部３４，相互相関データ３５，整合位
置検出部３６により相関度評価手段３７を構成するもの
である。
像）２８とエッジ像データ（第２のエッジ像）２３と
が、相関処理部３４により相互相関データ３５を得て、
整合位置検出部２６により正確なマッチング位置が検出
される。この場合、後述するように第１のエッジ像にお
いて、エッジに重みが付されて表現されていることか
ら、グレイスケールデータとして処理を行う必要があ
る。この相関処理部３４，相互相関データ３５，整合位
置検出部３６により相関度評価手段３７を構成するもの
である。
【００２８】次に、配線幅補正部２５の処理について説
明する。ところで、一般にＬＳＩ配線は、ＰＶＤ，ＣＶ
Ｄ，スパッタといった手段で金属皮膜を形成し、当該皮
膜上にレジストを塗布、露光し、レジストの無い部分の
金属皮膜をエッチングで除去するといった工程により形
成される。配線パターンの幅は、レジストの露光時間、
現像条件、金属皮膜のエッチング条件に依存する。従っ
て、配線パターンを正確に設計値通り作成することは困
難である。そのため、例えばＣＭＯＳのＬＳＩでは、設
計値の±２０％の誤差を許容するのが普通である。
明する。ところで、一般にＬＳＩ配線は、ＰＶＤ，ＣＶ
Ｄ，スパッタといった手段で金属皮膜を形成し、当該皮
膜上にレジストを塗布、露光し、レジストの無い部分の
金属皮膜をエッチングで除去するといった工程により形
成される。配線パターンの幅は、レジストの露光時間、
現像条件、金属皮膜のエッチング条件に依存する。従っ
て、配線パターンを正確に設計値通り作成することは困
難である。そのため、例えばＣＭＯＳのＬＳＩでは、設
計値の±２０％の誤差を許容するのが普通である。
【００２９】また、形成された配線の上に層間絶縁膜、
金属配線、絶縁保護膜等が形成されると、下層の配線の
エッジによる段差は、配線の外側に移動する。例えばＳ
ＥＭ像で層間絶縁膜の下の配線のエッジとして観測され
るのは、下層配線が層間絶縁膜の表面に形成するエッジ
である。従って、下層配線は、実際よりも太く観測され
る事になる。
金属配線、絶縁保護膜等が形成されると、下層の配線の
エッジによる段差は、配線の外側に移動する。例えばＳ
ＥＭ像で層間絶縁膜の下の配線のエッジとして観測され
るのは、下層配線が層間絶縁膜の表面に形成するエッジ
である。従って、下層配線は、実際よりも太く観測され
る事になる。
【００３０】ここで、図４に、層間絶縁膜等の下層にお
ける配線のエッジ状態を説明するための図を示す。図４
（Ａ）は、層間絶縁膜４１等の下層の配線４２の間隔が
広い場合であり、エッジが分離して観測される。この場
合、膜４１のステップ形状のコントラストが配線エッジ
として観察され、実際よりも太く観察される。
ける配線のエッジ状態を説明するための図を示す。図４
（Ａ）は、層間絶縁膜４１等の下層の配線４２の間隔が
広い場合であり、エッジが分離して観測される。この場
合、膜４１のステップ形状のコントラストが配線エッジ
として観察され、実際よりも太く観察される。
【００３１】また、図４（Ｂ）は配線４２の間隔が狭ま
るにつれてエッジが融合する場合を示している。すなわ
ち、ｔ1 が減少してｔ2 に近づくとコントラストの低下
がみられ、0.3 ｔ1 から0.2 ｔ1 より以下になるとエッ
ジが融合する。
るにつれてエッジが融合する場合を示している。すなわ
ち、ｔ1 が減少してｔ2 に近づくとコントラストの低下
がみられ、0.3 ｔ1 から0.2 ｔ1 より以下になるとエッ
ジが融合する。
【００３２】さらに、図４（Ｃ）は、配線４２の間隔が
より近づくことにより、ステップが融合、消失して、配
線４２の形状コントラストが融合、消失する場合を示し
ている。
より近づくことにより、ステップが融合、消失して、配
線４２の形状コントラストが融合、消失する場合を示し
ている。
【００３３】この様に、配線幅の設計値からのずれは様
々な原因により発生するが、１個のＬＳＩチップ上では
ずれ量がほぼ一様になる。従って、同時に形成されたパ
ターンの線幅補正量を同一に扱ってやればよい。ただ
し、下層配線の場合は、上に配線パターンが形成されて
いる場合と層間絶縁膜のみが形成されている場合とで
は、僅かではあるが配線幅が異なって見える。従って、
より精密に補正を行うためには、線幅補正を行う配線パ
ターンの上側の状態を考慮する必要がある。
々な原因により発生するが、１個のＬＳＩチップ上では
ずれ量がほぼ一様になる。従って、同時に形成されたパ
ターンの線幅補正量を同一に扱ってやればよい。ただ
し、下層配線の場合は、上に配線パターンが形成されて
いる場合と層間絶縁膜のみが形成されている場合とで
は、僅かではあるが配線幅が異なって見える。従って、
より精密に補正を行うためには、線幅補正を行う配線パ
ターンの上側の状態を考慮する必要がある。
【００３４】そこで、図５に、線幅補正のアルゴリズム
を説明するための図を示す。図５において、例えばマス
ク図の配線パターンは頂点１〜ｎの座標の列として与え
られる。ここでは、頂点１〜頂点４とそれらを結ぶ配線
のエッジに着目し、線幅補正により頂点２と頂点３が何
処に移動するかを示す。配線パターンδＷだけ太らせる
場合、頂点２は、頂点１と頂点２を結ぶ直線を配線に平
行にδＷだけ外側に移動した直線と、頂点２と頂点３を
結ぶ直線を配線に平行にδＷだけ外側に移動した直線と
の交点に移動する。同様な操作で頂点３の位置も求ま
る。全ての頂点に対して同様な操作を行うことにより線
幅の補正頂点１ａ〜ｎａを行う事ができる。
を説明するための図を示す。図５において、例えばマス
ク図の配線パターンは頂点１〜ｎの座標の列として与え
られる。ここでは、頂点１〜頂点４とそれらを結ぶ配線
のエッジに着目し、線幅補正により頂点２と頂点３が何
処に移動するかを示す。配線パターンδＷだけ太らせる
場合、頂点２は、頂点１と頂点２を結ぶ直線を配線に平
行にδＷだけ外側に移動した直線と、頂点２と頂点３を
結ぶ直線を配線に平行にδＷだけ外側に移動した直線と
の交点に移動する。同様な操作で頂点３の位置も求ま
る。全ての頂点に対して同様な操作を行うことにより線
幅の補正頂点１ａ〜ｎａを行う事ができる。
【００３５】次に、図３のエッジ消失・融合補正部２６
の処理について説明する。
の処理について説明する。
【００３６】図４に示すように、層間絶縁膜４１の厚さ
を更に増すと、層間絶縁膜表面に現れる近接配線のエッ
ジは融合し、さらに厚くなると消滅してしまう。すなわ
ち、或る程度配線エッジが接近してくると、層間絶縁膜
表面に現れるステップは次第に浅くなり、ついには消滅
する。従って、マスク図から発生するエッジ像において
も、配線エッジが近接するにつれてエッジが不鮮明にな
り、２つの配線のエッジが融合して１つのエッジとな
り、ついにはエッジが消失するといった現象の影響を考
慮する必要がある。
を更に増すと、層間絶縁膜表面に現れる近接配線のエッ
ジは融合し、さらに厚くなると消滅してしまう。すなわ
ち、或る程度配線エッジが接近してくると、層間絶縁膜
表面に現れるステップは次第に浅くなり、ついには消滅
する。従って、マスク図から発生するエッジ像において
も、配線エッジが近接するにつれてエッジが不鮮明にな
り、２つの配線のエッジが融合して１つのエッジとな
り、ついにはエッジが消失するといった現象の影響を考
慮する必要がある。
【００３７】そこで、図６に、エッジ重み付けを説明す
るための図を示す。図６（Ａ）は近接配線の定義を示し
た図、図６（Ｂ）はエッジ間隔と線幅補正量の関係のグ
ラフ、図６（Ｃ）はエッジ間隔とエッジ重みの関係のグ
ラフである。
るための図を示す。図６（Ａ）は近接配線の定義を示し
た図、図６（Ｂ）はエッジ間隔と線幅補正量の関係のグ
ラフ、図６（Ｃ）はエッジ間隔とエッジ重みの関係のグ
ラフである。
【００３８】まず、図６（Ａ）において、配線エッジ間
の距離（マスク図の原理における距離）ｔが、２・δＷ
＋Ｗ1 以下となるような配線を近接配線と定義する。こ
こで、Ｗ1 は正の値であり、層間絶縁膜の厚さと同程度
の値である。
の距離（マスク図の原理における距離）ｔが、２・δＷ
＋Ｗ1 以下となるような配線を近接配線と定義する。こ
こで、Ｗ1 は正の値であり、層間絶縁膜の厚さと同程度
の値である。
【００３９】エッジが２・δＷ＋Ｗ1 まで接近すると近
接エッジの表面の形状が徐々に鈍ってくる。エッジが更
に接近し、エッジ間隔が２・δＷ＋Ｗ2 まで接近すると
近接エッジが融合してＳＥＭ像上では１本のエッジとし
て見えるようになってくる。Ｗ2 は層間絶縁膜の厚さの
２０〜３０％程度の値である。
接エッジの表面の形状が徐々に鈍ってくる。エッジが更
に接近し、エッジ間隔が２・δＷ＋Ｗ2 まで接近すると
近接エッジが融合してＳＥＭ像上では１本のエッジとし
て見えるようになってくる。Ｗ2 は層間絶縁膜の厚さの
２０〜３０％程度の値である。
【００４０】このように、近接配線では、エッジ間隔が
２・δＷになる前にエッジが融合してしまうため、ｔ＜
２・δＷ＋Ｗ1 の領域では、線幅補正量をδＷより大き
く設定する事が必要となる。すなわち、近接配線の線幅
補正量は通常の線幅補正量δＷと異なる必要がある。
２・δＷになる前にエッジが融合してしまうため、ｔ＜
２・δＷ＋Ｗ1 の領域では、線幅補正量をδＷより大き
く設定する事が必要となる。すなわち、近接配線の線幅
補正量は通常の線幅補正量δＷと異なる必要がある。
【００４１】そこで、図６（Ｂ）に示すように、ｔ＝２
・δＷ＋Ｗ1 の線幅補正量がδＷに一致し、ｔ＝２・δ
Ｗ＋Ｗ2 の線幅補正量が（２・δＷ＋Ｗ2 ）／２となる
ことから、２・δＷ＋Ｗ2 ＜ｔ＜２・δＷ＋Ｗ1 の領域
では線幅補正量を直線近似してやる。ｔ＜２・δＷ＋Ｗ
2 の領域ではエッジが融合するため、線幅補正量はｔ／
２とすればよい。
・δＷ＋Ｗ1 の線幅補正量がδＷに一致し、ｔ＝２・δ
Ｗ＋Ｗ2 の線幅補正量が（２・δＷ＋Ｗ2 ）／２となる
ことから、２・δＷ＋Ｗ2 ＜ｔ＜２・δＷ＋Ｗ1 の領域
では線幅補正量を直線近似してやる。ｔ＜２・δＷ＋Ｗ
2 の領域ではエッジが融合するため、線幅補正量はｔ／
２とすればよい。
【００４２】エッジの重みに関しては、図６（Ｃ）に示
すように、ｔ＝２・δＷ＋Ｗ1 の場合は通常のエッジと
同じ１，ｔ＝２・δＷ＋Ｗ2 の場合はエッジの重みを二
重に足し合わせても１を越えないという条件から0.5 よ
り小さな値（ＥW ）となる。また、ｔ＝δＷ程度になる
とエッジを確認できなくなるため重みは０となる。
すように、ｔ＝２・δＷ＋Ｗ1 の場合は通常のエッジと
同じ１，ｔ＝２・δＷ＋Ｗ2 の場合はエッジの重みを二
重に足し合わせても１を越えないという条件から0.5 よ
り小さな値（ＥW ）となる。また、ｔ＝δＷ程度になる
とエッジを確認できなくなるため重みは０となる。
【００４３】続いて、図７に、マスク図エッジ像発生ア
ルゴリズムの一例のフローチャートを示し、図５に基づ
いて説明する。
ルゴリズムの一例のフローチャートを示し、図５に基づ
いて説明する。
【００４４】アルゴリズムは、近接配線の検出部分と近
接配線の効果を考慮したエッジ像の発生部分からなる。
全ての配線の輪郭線（配線パターンを表す図形データの
頂点を結ぶ直線（図５参照））に対して近接配線検出と
エッジ像発生を繰り返すことによりエッジ像が求められ
る。
接配線の効果を考慮したエッジ像の発生部分からなる。
全ての配線の輪郭線（配線パターンを表す図形データの
頂点を結ぶ直線（図５参照））に対して近接配線検出と
エッジ像発生を繰り返すことによりエッジ像が求められ
る。
【００４５】ここで、配線パターンを表す図形データの
頂点は、配線パターンに対して反時計方向左回りに定義
されているものとする。即ち、輪郭線の始点から終点に
向けたベクトルの左側の部分は配線パターンとなる様に
定義されている。また、全ての輪郭線には、識別用のｉ
ｄ（例えば、図５（Ａ）の１はｉｄ１に相当）が割り当
てられているものとする。
頂点は、配線パターンに対して反時計方向左回りに定義
されているものとする。即ち、輪郭線の始点から終点に
向けたベクトルの左側の部分は配線パターンとなる様に
定義されている。また、全ての輪郭線には、識別用のｉ
ｄ（例えば、図５（Ａ）の１はｉｄ１に相当）が割り当
てられているものとする。
【００４６】図７においては、ｉｄ１で指定されるエッ
ジに対して、ｉｄ２で指定されるエッジの影響を考慮し
てエッジデータを発生させる場合を示している。
ジに対して、ｉｄ２で指定されるエッジの影響を考慮し
てエッジデータを発生させる場合を示している。
【００４７】すなわち、ｉｄ１＝０（ｉｄ１を基準位置
とする）のとき（ステップ（ＳＴ）１）、近接配線情報
を消去する（ＳＴ２）。ここで、近接配線情報とは、近
接配線の始点と終点の座標のリストである。また、ｉｄ
２＝０の場合（ＳＴ３）は、ｉｄ１＝ｉｄ２か否かを判
断し（ＳＴ４）、ｉｄ１≠ｉｄ２のときは近接配線検出
を行う（ＳＴ５，図８において説明する）。
とする）のとき（ステップ（ＳＴ）１）、近接配線情報
を消去する（ＳＴ２）。ここで、近接配線情報とは、近
接配線の始点と終点の座標のリストである。また、ｉｄ
２＝０の場合（ＳＴ３）は、ｉｄ１＝ｉｄ２か否かを判
断し（ＳＴ４）、ｉｄ１≠ｉｄ２のときは近接配線検出
を行う（ＳＴ５，図８において説明する）。
【００４８】近接配線であれば、近接配線情報に追加を
行い（ＳＴ７）、ｉｄ２＝ｉｄ２＋１とする（ＳＴ
８）。また、ｉｄ１＝ｉｄ２であり（ＳＴ４）、近接配
線でない場合（ＳＴ６）においてもｉｄ２＝ｉｄ２＋１
とする（ＳＴ８）。そして、ｉｄ２＝ｉｄmax （エッジ
番号の最大値）までＳＴ４から繰り返し（ＳＴ９）、最
大値になったときにエッジ像を発生する（ＳＴ１０）。
行い（ＳＴ７）、ｉｄ２＝ｉｄ２＋１とする（ＳＴ
８）。また、ｉｄ１＝ｉｄ２であり（ＳＴ４）、近接配
線でない場合（ＳＴ６）においてもｉｄ２＝ｉｄ２＋１
とする（ＳＴ８）。そして、ｉｄ２＝ｉｄmax （エッジ
番号の最大値）までＳＴ４から繰り返し（ＳＴ９）、最
大値になったときにエッジ像を発生する（ＳＴ１０）。
【００４９】続いて、ｉｄ１＝ｉｄ１＋１とし（ＳＴ１
１）、ｉｄ１＝ｉｄmax になるまでＳＴ２から繰り返し
（ＳＴ１１）、ｉｄmax のときに終了する。
１）、ｉｄ１＝ｉｄmax になるまでＳＴ２から繰り返し
（ＳＴ１１）、ｉｄmax のときに終了する。
【００５０】ここで、図８に、図７の近接配線検出の一
例のフローチャートを示す。この場合、ｉｄは近接配線
か否かのフラグであり、ｉｄ＝１の場合を近接配線とす
る。
例のフローチャートを示す。この場合、ｉｄは近接配線
か否かのフラグであり、ｉｄ＝１の場合を近接配線とす
る。
【００５１】図８において、ｉｄ＝０で近接配線でない
場合（ＳＴ５１）、まず、各輪郭線を示す所定の輪郭線
の始点と終点を結ぶ二つのベクトルの向きが逆向きであ
るか否かを判断する（ＳＴ５２）。これは、殆どのＬＳ
Ｉ配線のパターンは直交するため、輪郭線の多くは平行
又は直交しているからである。従って、輪郭線の向きが
一致する場合は、当該輪郭線の間に逆向きの輪郭線が存
在するか、あるいは輪郭線が上下方向（輪郭線の始点を
下、終点を上とすると）にずれている場合である。従っ
て、逆向きかつ平行な輪郭線以外は近接配線の候補から
除く事ができる。
場合（ＳＴ５１）、まず、各輪郭線を示す所定の輪郭線
の始点と終点を結ぶ二つのベクトルの向きが逆向きであ
るか否かを判断する（ＳＴ５２）。これは、殆どのＬＳ
Ｉ配線のパターンは直交するため、輪郭線の多くは平行
又は直交しているからである。従って、輪郭線の向きが
一致する場合は、当該輪郭線の間に逆向きの輪郭線が存
在するか、あるいは輪郭線が上下方向（輪郭線の始点を
下、終点を上とすると）にずれている場合である。従っ
て、逆向きかつ平行な輪郭線以外は近接配線の候補から
除く事ができる。
【００５２】また、輪郭線が上下方向（長手方向）に重
なっているかどうかを判定し（ＳＴ５３）、上下方向
（長手方向）に重なりが無い場合は、近接配線の候補か
ら除外する。
なっているかどうかを判定し（ＳＴ５３）、上下方向
（長手方向）に重なりが無い場合は、近接配線の候補か
ら除外する。
【００５３】最後に、輪郭線間の距離を求めるもので、
配線間の距離ｔが２・δＷ＋Ｗ1 より小さな場合（ＳＴ
５４）、近接配線としてｉｄ＝１のフラグを立てる（Ｓ
Ｔ５４）。
配線間の距離ｔが２・δＷ＋Ｗ1 より小さな場合（ＳＴ
５４）、近接配線としてｉｄ＝１のフラグを立てる（Ｓ
Ｔ５４）。
【００５４】このように、エッジ像発生部３０では、或
る輪郭線に対する全ての隣接配線のリストを用いて近接
配線の効果を補正したエッジデータを発生する。全ての
輪郭線に対して上記エッジデータの発生を繰り返すこと
により、近接配線の効果が補正された第１のエッジ像が
得られるものである。
る輪郭線に対する全ての隣接配線のリストを用いて近接
配線の効果を補正したエッジデータを発生する。全ての
輪郭線に対して上記エッジデータの発生を繰り返すこと
により、近接配線の効果が補正された第１のエッジ像が
得られるものである。
【００５５】次に、図９に、線幅補正量ティーチング手
段における拡縮量補正のシステムフローを示す。図９
は、線幅補正量ティーチング手段として、マスク図パタ
ーンの配線幅の拡縮量を指定する配線幅補正データ入力
部５１と、これによる配線幅補正データ５２と、第１及
び第２のエッジ像２８，２３の重なり具合を微調整する
キーボード、マウス等のマッチング量調整手段を備え
る。
段における拡縮量補正のシステムフローを示す。図９
は、線幅補正量ティーチング手段として、マスク図パタ
ーンの配線幅の拡縮量を指定する配線幅補正データ入力
部５１と、これによる配線幅補正データ５２と、第１及
び第２のエッジ像２８，２３の重なり具合を微調整する
キーボード、マウス等のマッチング量調整手段を備え
る。
【００５６】また、エッジ像データ（第１のエッジ像）
２８とエッジ像データ（第２のエッジ像）２３とを重ね
合せる画像重ね合せ部５３，及びこれを表示するディス
プレイ５４が設けられたもので、第１及び第２のエッジ
像２８，２３の発生は図３と同様である。
２８とエッジ像データ（第２のエッジ像）２３とを重ね
合せる画像重ね合せ部５３，及びこれを表示するディス
プレイ５４が設けられたもので、第１及び第２のエッジ
像２８，２３の発生は図３と同様である。
【００５７】これは、第１及び第２のエッジ像２８，２
３の重なり具合をディスプレイ５４により確認しなが
ら、マッチング量調整手段よりマニュアルで配線幅補正
データ入力部５１に拡縮量を与え、配線幅補正データ５
２をディスク（３２）に格納すると共に、配線幅補正部
２５により拡縮させた第１のエッジ像２８を得るもので
ある。
３の重なり具合をディスプレイ５４により確認しなが
ら、マッチング量調整手段よりマニュアルで配線幅補正
データ入力部５１に拡縮量を与え、配線幅補正データ５
２をディスク（３２）に格納すると共に、配線幅補正部
２５により拡縮させた第１のエッジ像２８を得るもので
ある。
【００５８】すなわち、入力部５１より、配線層ごとに
δＷ，Ｗ1 ，Ｗ2 を指定し、これらのパラメータの変更
結果を直ちに第１のエッジ像２８に反映させ、ディスプ
レイ５４の表示画面を更新させるものである。
δＷ，Ｗ1 ，Ｗ2 を指定し、これらのパラメータの変更
結果を直ちに第１のエッジ像２８に反映させ、ディスプ
レイ５４の表示画面を更新させるものである。
【００５９】なお、図９における画像重ね合せ部５３
は、イメージプロセッサ１２で実行させるのが適当であ
る。
は、イメージプロセッサ１２で実行させるのが適当であ
る。
【００６０】次に、図１０に、エッジ重み補正量ティー
チング手段におけるエッジ重み付けのシステムフローを
示す。図１０は、エッジ重み補正量ティーチング手段と
して、マスク図配線のエッジ重みを指定するエッジ消失
・融合補正データ入力部５５と、これによるエッジ消失
・融合補正データ５６と、第１のエッジ像２８と第２の
エッジ像２３との重なり具合を微調整するキーボード、
マウス等のマッチング量調整手段を備えるもので、他は
図９と同様である。
チング手段におけるエッジ重み付けのシステムフローを
示す。図１０は、エッジ重み補正量ティーチング手段と
して、マスク図配線のエッジ重みを指定するエッジ消失
・融合補正データ入力部５５と、これによるエッジ消失
・融合補正データ５６と、第１のエッジ像２８と第２の
エッジ像２３との重なり具合を微調整するキーボード、
マウス等のマッチング量調整手段を備えるもので、他は
図９と同様である。
【００６１】この場合、入力部５５は配線層ごとにＥW
を指定し、これらのパラメータの変更結果を直ちに第１
のエッジ像２８に反映させ、ディスプレイ５４の表示画
面を更新させるものである。
を指定し、これらのパラメータの変更結果を直ちに第１
のエッジ像２８に反映させ、ディスプレイ５４の表示画
面を更新させるものである。
【００６２】すなわち、マスクパターンの輪郭線として
求めた第１のエッジ像２８と、グレイスケール像又はグ
レイスケール像から抽出した第２のエッジ像２３をディ
スプレイ５４に重ねて表示し、Ｘ方向やＹ方向のシフト
量を、像の重なり具合でマニュアル調整でエッジ重みを
付与するものである。
求めた第１のエッジ像２８と、グレイスケール像又はグ
レイスケール像から抽出した第２のエッジ像２３をディ
スプレイ５４に重ねて表示し、Ｘ方向やＹ方向のシフト
量を、像の重なり具合でマニュアル調整でエッジ重みを
付与するものである。
【００６３】
【発明の効果】以上のように本発明によれば、マスクパ
ターンにおける配線の線幅を拡縮すると共に、近接配線
処理及びエッジ重み付け処理を行って得た第１のエッジ
像と、検出パターンから得られる第２のエッジ像とを相
関処理によりマッチングを行うことにより、マスクパタ
ーンと検出パターンのパターンマッチングを正確に行う
ことができる。
ターンにおける配線の線幅を拡縮すると共に、近接配線
処理及びエッジ重み付け処理を行って得た第１のエッジ
像と、検出パターンから得られる第２のエッジ像とを相
関処理によりマッチングを行うことにより、マスクパタ
ーンと検出パターンのパターンマッチングを正確に行う
ことができる。
【図１】本発明方法の原理説明図である。
【図２】本発明方法の一実施例の構成図である。
【図３】パターンマッチングのシステムフローである。
【図４】層間絶縁膜等の下層における配線のエッジ状態
を説明するための図である。
を説明するための図である。
【図５】線幅補正のアルゴリズムを説明するための図で
ある。
ある。
【図６】エッジ重み付けを説明するための図である。
【図７】マスク図エッジ像発生アルゴリズムの一例のフ
ローチャートである。
ローチャートである。
【図８】図７の近接配線検出の一例のフローチャートで
ある。
ある。
【図９】線幅補正量ティーチング手段における拡縮量補
正のシステムフローである。
正のシステムフローである。
【図１０】エッジ重み補正量ティーチング手段における
エッジ重み付けのシステムフローである。
エッジ重み付けのシステムフローである。
【図１１】回路パターンのエッジデータを説明するため
の図である。
の図である。
【図１２】回路パターンのエッジデータを説明するため
の図である。
の図である。
【図１３】相関度のグラフである。
１１ ＥＷＳ １２ イメージプロセッサ １３ システムバス １４ ＣＰＵ １５ メモリ １６ Ｉ／Ｏコントローラ １７ ネットワークインタフェース １８ フレームメモリ １９ ディスク ２０ ディスプレイ ２３ エッジ像データ（第２のエッジ像） ２５ 配線幅補正部 ２６ エッジ消失・融合補正部 ２８ エッジ像データ（第１のエッジ像） ３０ マスク図エッジ像発生手段 ３１ ティーチング部 ３７ 相関度評価手段
Claims (3)
- 【請求項１】 チップ上の配線パターンに形成するマス
クパターンと、該チップ上に形成された該配線パターン
の検出パターンとを相関処理によりマッチングを行うパ
ターンマッチング方法において、 前記マスクパターンにおける前記チップの同一配線層に
形成される配線に、同一の線幅の拡縮量を与える工程
と、 該マスクパターンにおける該チップの同一配線層に形成
される配線に、各パターンを検出して得られる各パター
ン間の距離から近接配線処理を行うと共に、該配線間の
距離の関数としてのエッジ重み付け処理を行い、第１の
エッジ像を得る工程と、 前記検出パターンよりエッジ検出して第２のエッジ像を
得る工程と、 該第１のエッジ像と該第２のエッジ像を前記相関処理に
よりマッチングを行う工程と、 を含むことを特徴とするパターンマッチング方法。 - 【請求項２】 前記第１のエッジ像と該第２のエッジ像
とを重ねて表示させ、該重なりを確認しながら手動でシ
フト量を調整して、前記マスクパターンの配線幅の前記
拡縮量を指定することを特徴とする請求項１記載のパタ
ーンマッチング方法。 - 【請求項３】 前記第１のエッジ像と第２のエッジ像と
を重ねて表示させ、該重なりを確認しながら手動でシフ
ト量を調整して、該第１のエッジ像のパターン間隔と抽
出エッジ重みを指定することを特徴とする請求項１又は
２記載のパターンマッチング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24220192A JPH0696214A (ja) | 1992-09-10 | 1992-09-10 | パターンマッチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24220192A JPH0696214A (ja) | 1992-09-10 | 1992-09-10 | パターンマッチング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0696214A true JPH0696214A (ja) | 1994-04-08 |
Family
ID=17085773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24220192A Withdrawn JPH0696214A (ja) | 1992-09-10 | 1992-09-10 | パターンマッチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0696214A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7786437B2 (en) | 2007-08-10 | 2010-08-31 | Hitachi High-Technologies Corporation | Pattern inspection method and pattern inspection system |
| WO2011093436A1 (ja) * | 2010-01-28 | 2011-08-04 | 株式会社日立ハイテクノロジーズ | パターンマッチング用画像作成装置 |
| US8041104B2 (en) | 2004-08-25 | 2011-10-18 | Hitachi High-Technologies Corporation | Pattern matching apparatus and scanning electron microscope using the same |
-
1992
- 1992-09-10 JP JP24220192A patent/JPH0696214A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8041104B2 (en) | 2004-08-25 | 2011-10-18 | Hitachi High-Technologies Corporation | Pattern matching apparatus and scanning electron microscope using the same |
| US7786437B2 (en) | 2007-08-10 | 2010-08-31 | Hitachi High-Technologies Corporation | Pattern inspection method and pattern inspection system |
| US8217351B2 (en) | 2007-08-10 | 2012-07-10 | Hitachi High-Technologies Corporation | Pattern inspection method and pattern inspection system |
| WO2011093436A1 (ja) * | 2010-01-28 | 2011-08-04 | 株式会社日立ハイテクノロジーズ | パターンマッチング用画像作成装置 |
| US8774493B2 (en) | 2010-01-28 | 2014-07-08 | Hitachi High-Technologies Corporation | Apparatus for forming image for pattern matching |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8577124B2 (en) | Method and apparatus of pattern inspection and semiconductor inspection system using the same | |
| US8307310B2 (en) | Pattern generating method, method of manufacturing semiconductor device, computer program product, and pattern-shape-determination-parameter generating method | |
| US9760671B2 (en) | Rule checking | |
| US20050086618A1 (en) | Apparatus and method for verifying an integrated circuit pattern | |
| JP3396629B2 (ja) | マスクパターン補正方法 | |
| JP2000162758A (ja) | 光学的近接効果補正方法 | |
| JP2002359266A (ja) | 半導体集積回路の不良検出方法及び不良検出装置 | |
| US20070226676A1 (en) | Calculating method, verification method, verification program and verification system for edge deviation quantity, and semiconductor device manufacturing method | |
| Shin | Computational lithography using machine learning models | |
| US8238619B2 (en) | Method of extracting ridge line and valley line from three-dimensional point data | |
| JPH0696214A (ja) | パターンマッチング方法 | |
| JP2008268265A (ja) | 検証方法及び検証装置 | |
| JP2004013095A (ja) | パターン画像比較方法、パターン画像比較装置及びプログラム | |
| JP5572973B2 (ja) | パターン検証方法、検証装置及びプログラム | |
| US20180217505A1 (en) | Method for inspecting mask pattern, method for manufacturing mask, and method for manufacturing semiconductor device | |
| WO2021260765A1 (ja) | 寸法計測装置、半導体製造装置及び半導体装置製造システム | |
| JP2007304959A (ja) | 擬似ｓｅｍ画像データの生成方法 | |
| JP2001344302A (ja) | 電子線露光装置用データの検証方法およびその検証装置 | |
| JP2005316135A (ja) | 設計パターン補正方法と設計パターン作成方法及びプロセス近接効果補正方法 | |
| US7099806B2 (en) | Sizing processing system and computer program for the same | |
| JP2003149784A (ja) | パターンデータ検証装置、パターンデータ検証方法、プログラム及び記録媒体 | |
| JP4647824B2 (ja) | 描画図形データ作成装置 | |
| JP3106370B2 (ja) | グラフ情報によるプリント基板の欠陥検出及び種別認識方法 | |
| Xie et al. | Quantitative Comparison of Simulation and Experiment Enabling a Lithography Digital Twin | |
| JPH10312408A (ja) | 半導体設計検証装置及び半導体設計検証方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991130 |