JPH0696150A - Circuit design supporting device - Google Patents
Circuit design supporting deviceInfo
- Publication number
- JPH0696150A JPH0696150A JP4271022A JP27102292A JPH0696150A JP H0696150 A JPH0696150 A JP H0696150A JP 4271022 A JP4271022 A JP 4271022A JP 27102292 A JP27102292 A JP 27102292A JP H0696150 A JPH0696150 A JP H0696150A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- symbol
- data
- functional block
- instance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、電子回路の設計自動化
を支援する回路設計支援装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit design support device for supporting design automation of electronic circuits.
【０００２】[0002]
【従来の技術】近年、ＬＳＩ回路規模の増大と設計期間
の短縮要求から、電子回路、特にアナログ回路の自動合
成が注目されている。これまでに提案されているアナロ
グ回路の自動合成システムには、CMU のOASYS(R.Harjan
i,et al.: “OASYS:A Framework for Analog Circuit S
ynthesis," IEEE Trans. Computer-Aided Design, vol.
8,Dec.1989,pp,1247-1266.),SCEMのIDAC（(1)M.Degrauw
e,et al.: “IDAC:An Interactive Design Tool for An
alog CMOS Circuits, “IEEE J.Solid-State Circuits,
vol.sc-22,Dec.1987,pp.1106-1116.(2)J.Jongsma,et a
l.: “An Open Design Tool for Analog Circuits,
“Proc.ISCAS 1991,pp.2000-2003.),UCBのOPASYN(H.Ko
h,et al.:“OPASYN:A Compiler for Operational Ampli
fiers,"IEEE Trans.Computer-Aided Design,vol.9,Feb.
1990,pp.113-125. ）などがある。これらのシステム
は、設計者が合成した回路仕様を入力し、知識ベース・
システムや非線形最適化法等を用いて、与えられた回路
仕様に対して回路の構成と素子値などのパラメータを決
定するというものである。2. Description of the Related Art In recent years, automatic synthesis of electronic circuits, particularly analog circuits, has been attracting attention due to an increase in the scale of LSI circuits and a demand for shortening the design period. The automatic synthesis systems for analog circuits that have been proposed so far include the CMU OASYS (R. Harjan
i, et al .: “OASYS: A Framework for Analog Circuit S
synthesis, "IEEE Trans. Computer-Aided Design, vol.
8, Dec.1989, pp, 1247-1266.), SCEM IDAC ((1) M.Degrauw
e, et al .: “IDAC: An Interactive Design Tool for An
alog CMOS Circuits, “IEEE J.Solid-State Circuits,
vol.sc-22, Dec.1987, pp.1106-1116. (2) J.Jongsma, et a
l .: “An Open Design Tool for Analog Circuits,
“Proc.ISCAS 1991, pp.2000-2003.), UCB OPASYN (H.Ko
h, et al .: “OPASYN: A Compiler for Operational Ampli
fiers, "IEEE Trans.Computer-Aided Design, vol.9, Feb.
1990, pp.113-125.). These systems input the circuit specifications synthesized by the designer, and
Using a system or a non-linear optimization method, parameters such as circuit configuration and element values are determined for given circuit specifications.
【０００３】これらのシステムを用いて、回路のある一
部分（機能ブロック）を設計する場合、回路全体に与え
られている仕様を、合成する機能ブロックの回路仕様に
適切に展開しなければならない。しかし、機能ブロック
の回路仕様を適切に求めるためには、周辺の回路の入出
力インピーダンスなどの影響を考慮せねばならず、高度
な回路知識が必要であった。When designing a part of a circuit (functional block) using these systems, the specifications given to the entire circuit must be appropriately expanded to the circuit specifications of the functional block to be synthesized. However, in order to properly obtain the circuit specifications of the functional blocks, it is necessary to consider the influence of the input / output impedance of the peripheral circuits and the like, and advanced circuit knowledge is required.
【０００４】また、回路全体を設計するには、対話型設
計システム（あるいはモード）を用い、それに含まれる
幾つかの機能ブロックの回路は自動合成システム（ある
いはモード）を用いて設計することになるため、設計モ
ードの切り替えやデータの管理などの本来の設計以外の
作業が多くなるという問題があった。To design the entire circuit, an interactive design system (or mode) is used, and the circuits of some functional blocks included therein are designed using an automatic synthesis system (or mode). Therefore, there has been a problem that a lot of work other than the original design such as switching of design modes and data management is required.
【０００５】[0005]
【発明が解決しようとする課題】このように、電子回
路、特にアナログ回路の自動合成システムにおいて、電
子回路に含まれる機能ブロックの回路を回路自動合成シ
ステムによって設計する場合、回路全体の仕様を展開し
て、合成する機能ブロックの回路仕様を適切に求める必
要がある。その為には、周辺の回路の入出力インピーダ
ンスなどの影響を考慮せねばならず、高度な回路知識が
必要となる。また、全体回路の対話的な設計と、回路自
動合成による機能ブロックの回路設計を別々に行なうた
め、設計モードの切り替えやデータの管理などの本来の
設計以外の作業が多くなるという問題点がある。As described above, in the automatic synthesis system of an electronic circuit, particularly an analog circuit, when the circuit of the functional block included in the electronic circuit is designed by the automatic circuit synthesis system, the specification of the entire circuit is developed. Then, it is necessary to appropriately obtain the circuit specifications of the functional blocks to be combined. For that purpose, it is necessary to consider the influence of the input / output impedance of the peripheral circuits and the like, and advanced circuit knowledge is required. Further, since the interactive design of the entire circuit and the circuit design of the functional block by the automatic circuit synthesis are performed separately, there is a problem that the work other than the original design such as switching the design mode and managing the data increases. .
【０００６】本発明はかかる問題点を鑑みなされたもの
で、対話型の回路設計環境と回路自動合成システムとを
組み合わせて、データ管理を含めた統合された設計環境
を実現すると共に、自動合成する機能ブロックの回路仕
様の一部を、周辺の回路データを用いて生成し、生成し
た回路仕様を、設計者によって与えられた回路仕様と合
わせて、適切な回路を合成することのできる回路設計支
援装置を提供することを目的とする。The present invention has been made in view of the above problems, and realizes an integrated design environment including data management by combining an interactive circuit design environment and a circuit automatic synthesis system, and performs automatic synthesis. Circuit design support that can generate a part of the circuit specifications of the functional block using the peripheral circuit data and combine the generated circuit specifications with the circuit specifications given by the designer to synthesize an appropriate circuit The purpose is to provide a device.
【０００７】[0007]
【課題を解決するための手段】第１の発明は、回路自動
合成装置に用いられる、電子回路の設計を支援する装置
において、回路合成を要する機能ブロックを表わすシン
ボルを選択する手段と、該シンボルを用いて回路図を作
成する手段と、サブ回路のシンボルと回路本体とを参照
回路名を用いて関連づける手段と、回路図に配置された
機能ブロックのシンボル・インスタンスに対して回路仕
様および参照回路名を付加あるいは変更する手段と、該
回路図のデータから接続データおよび回路パラメータを
抽出する手段と、該接続データおよび回路パラメータと
回路合成を要する機能ブロックに対応する回路仕様の項
目データを用いて、機能ブロックのシンボル・インスタ
ンスに対する回路仕様を生成する手段と、該機能ブロッ
クのシンボル・インスタンスに与えられた回路仕様を満
足する回路を自動合成する手段と、自動合成された回路
の回路名を該機能ブロックのシンボル・インスタンスの
参照回路名にする手段と、該機能ブロックのシンボルに
属するデータを自動合成された回路にコピーあるいは関
連づける手段とを有することを特徴とする回路設計支援
装置を提供する。SUMMARY OF THE INVENTION A first aspect of the present invention is a device for assisting the design of an electronic circuit, which is used in an automatic circuit synthesizing device, for selecting a symbol representing a functional block requiring circuit synthesis, and the symbol. Means for creating a circuit diagram, means for associating the symbol of the sub-circuit with the circuit body using the reference circuit name, and circuit specifications and reference circuits for the symbol instances of the functional blocks arranged in the circuit diagram. Using means for adding or changing names, means for extracting connection data and circuit parameters from the data of the circuit diagram, and item data of circuit specifications corresponding to the connection data and circuit parameters and functional blocks requiring circuit synthesis , Means for generating a circuit specification for a symbol instance of a functional block, and a symbol block for the functional block. Means for automatically synthesizing a circuit satisfying the circuit specifications given to the stance, means for making the circuit name of the automatically synthesized circuit a reference circuit name of the symbol instance of the functional block, and belonging to the symbol of the functional block There is provided a circuit design support device characterized by having means for copying or associating data with an automatically synthesized circuit.
【０００８】第２の発明は、回路自動合成装置に用いら
れ、回路図の中に、回路合成を要する機能ブロックに対
応するシンボル・インスタンスが複数個含まれている場
合に、該シンボル・インスタンスを合成する順番を指定
する手段を有し、回路図に配置された該機能ブロックの
シンボル・インスタンスに対する回路仕様を生成する際
に、既に対応する回路が合成された機能ブロックのシン
ボル・インスタンスの回路データを利用することを特徴
とする回路設計支援装置を提供する。A second aspect of the present invention is used in an automatic circuit synthesizing apparatus, and when a circuit diagram includes a plurality of symbol instances corresponding to a functional block requiring circuit synthesis, the symbol instance is generated. Circuit data of a symbol instance of a functional block in which a corresponding circuit has already been synthesized when generating a circuit specification for the symbol instance of the functional block arranged in the circuit diagram, having means for designating the order of synthesis. There is provided a circuit design support device characterized by utilizing.
【０００９】[0009]
【作用】本発明によれば、合成を要する機能ブロックを
表わすシンボルを選択する手段によって、回路の中で利
用したい機能ブロックを設計者が選択でき、該シンボル
を用いて回路図を作成する手段によって、まだ実際の回
路構成が決定していない機能ブロックに対しても、通常
のサブ回路のシンボルを配置するのと同様にして回路図
を作成する事ができる。According to the present invention, the designer can select the functional block to be used in the circuit by the means for selecting the symbol representing the functional block that needs to be synthesized, and the means for creating the circuit diagram by using the symbol. For a functional block whose actual circuit configuration has not been determined yet, a circuit diagram can be created in the same manner as in the case of arranging a symbol of a normal sub circuit.
【００１０】さらに、回路図のデータから接続データお
よび回路パラメータを抽出する手段によって、回路の接
続データすなわち端子と端子の繋がり方と、素子値や回
路特性値のような回路パラメータを求めることができ、
この情報は機能ブロックのシンボル・インスタンスに対
する回路仕様を生成する手段において用いられる。Further, by means of extracting connection data and circuit parameters from the data of the circuit diagram, connection data of the circuit, that is, how the terminals are connected and circuit parameters such as element values and circuit characteristic values can be obtained. ,
This information is used in the means to generate the circuit specification for the symbol instance of the functional block.
【００１１】回路図に配置されたシンボル・インスタン
スに対する回路仕様を付加あるいは変更する手段によっ
て、設計者が機能ブロックに回路仕様を与えた後、生成
された回路仕様によって、設計者の与えた回路仕様を、
より厳しく限定したり、欠落している仕様に適切な値を
与えることが可能となる。また逆に、回路仕様を生成す
る手段によって求めた値をデフォルト値として、設計者
が欠落している仕様を与えたり、回路仕様を変更したり
することも可能である。こうして決定された機能ブロッ
クのシンボル・インスタンスに対する回路仕様は、該シ
ンボル・インスタンスの周辺回路の負荷等の影響が反映
されることになるため、回路全体の要求仕様を実現する
上で、適切な特性を持つように回路合成することが可能
となる。After the designer gives the circuit specifications to the functional blocks by means of adding or changing the circuit specifications for the symbol instances arranged in the circuit diagram, the circuit specifications provided by the designer are given by the generated circuit specifications. To
It becomes possible to restrict more strictly and give appropriate values to the missing specifications. On the contrary, it is also possible for the designer to give a missing specification or change the circuit specification by using the value obtained by the means for generating the circuit specification as a default value. The circuit specification for the symbol instance of the functional block determined in this way reflects the influence of the load of the peripheral circuit of the symbol instance, etc. It becomes possible to synthesize circuits so that
【００１２】回路仕様が決定された後、インスタンスに
与えられた回路仕様を満足する回路を自動合成する手段
によって、全体回路に含まれる機能ブロックに対して回
路データが生成される。そして、自動合成された回路の
回路名を該機能ブロックのシンボル・インスタンスの参
照回路名にする手段と、該機能ブロックのシンボルに属
するデータが自動合成された回路にコピー、あるいは関
連づける手段によって、機能ブロックは回路合成後には
通常のサブ回路を用いた場合と同一の回路データ構造と
なる。After the circuit specifications are determined, the circuit data is generated for the functional blocks included in the entire circuit by the means for automatically synthesizing the circuits satisfying the circuit specifications given to the instance. Then, the circuit name of the automatically synthesized circuit is used as a reference circuit name of the symbol instance of the functional block, and the data belonging to the symbol of the functional block is copied or associated with the automatically synthesized circuit. After the circuit synthesis, the block has the same circuit data structure as in the case of using a normal sub circuit.
【００１３】また、第２の発明によれば、回路図の中
に、回路合成したいシンボルのインスタンスが複数個含
まれている場合に、該インスタンスを合成する順番を指
定する手段によって、設計者が、どのような順番で機能
ブロックの合成を行ないたいかを指定することが可能と
なる。According to the second aspect of the invention, when the circuit diagram includes a plurality of instances of the symbol to be circuit-synthesized, the designer can specify the order of synthesizing the instances by the designer. , It is possible to specify in what order the functional blocks are to be combined.
【００１４】そして、回路図に配置された該機能ブロッ
クのシンボル・インスタンスに対する回路仕様を生成す
る際に、既に対応する回路が合成された機能ブロックの
シンボル・インスタンスの回路データを利用することに
より、合成前の曖昧さを含んだ他の機能ブロックの回路
仕様を用いて回路仕様を生成した場合に比べて、後から
合成を行なうシンボル・インスタンスの回路仕様は、よ
り正確なものとなる。Then, when the circuit specification for the symbol instance of the functional block arranged in the circuit diagram is generated, by using the circuit data of the symbol instance of the functional block in which the corresponding circuit has already been synthesized, As compared with the case where the circuit specifications of other functional blocks including the ambiguity before the synthesis are used to generate the circuit specifications, the circuit specifications of the symbol instance to be synthesized later are more accurate.
【００１５】そのため、回路仕様の厳しい機能ブロック
から合成するように指定することによって、機能ブロッ
クを含む回路全体に厳しい回路仕様が与えられたとき
に、適切な機能ブロックを合成していくことができる。Therefore, by designating that the functional blocks having strict circuit specifications are to be synthesized, appropriate functional blocks can be synthesized when strict circuit specifications are given to the entire circuit including the functional blocks. .
【００１６】[0016]
【実施例】以下、添付図面を参照しながら本発明の実施
例を説明する。Embodiments of the present invention will be described below with reference to the accompanying drawings.
【００１７】図１は、本発明に係わる一実施例の構成を
示す図である。インタフェース１はシンボルの選択、回
路図作成、回路仕様の入力などを行なうためのユーザ・
インターフェイスであり、シンボル・ライブラリ２は図
形データを始めとするシンボルに関係するデータを蓄え
ておくものであり、回路自動合成部３は回路仕様に対応
する回路を自動合成するためのものである。回路特性解
析部４は回路の特性を調べるためのものであり、回路デ
ータ蓄積部５は設計途中のデータを蓄積しておく。デー
タ処理部６は回路データを処理するために設けられてい
る。FIG. 1 is a diagram showing the configuration of an embodiment according to the present invention. Interface 1 is a user interface for selecting symbols, creating schematics, entering circuit specifications, etc.
The symbol library 2 is an interface for storing data relating to symbols such as graphic data, and the circuit automatic synthesis unit 3 is for automatically synthesizing a circuit corresponding to the circuit specifications. The circuit characteristic analysis unit 4 is for investigating the characteristics of the circuit, and the circuit data storage unit 5 stores data in the middle of design. The data processing unit 6 is provided to process circuit data.
【００１８】回路自動合成部３には、回路の構成を決定
するためのルールベースや回路パラメータを最適にする
ためのオプティマイザなどが含まれる。また、回路特性
解析部４は、具体的にはＳＰＩＣＥのような回路シミュ
レータを利用することが考えられる。データ処理部６に
は、回路図から接続データや回路パラメータを抽出する
手段７、抽出した接続データおよび回路パラメータと合
成を要する機能ブロックに対応する回路仕様の項目デー
タを用いて、該回路図に配置されたシンボル・インスタ
ンスに対する回路仕様を生成する手段８や、合成された
機能ブロックの回路をサブ回路と同一に扱えるように、
回路名を付加したり、シンボルのデータをコピーするな
どの作業を行なうサブ回路化手段９が含まれる。The circuit automatic synthesis unit 3 includes a rule base for determining the circuit configuration, an optimizer for optimizing circuit parameters, and the like. Further, it is considered that the circuit characteristic analysis unit 4 specifically uses a circuit simulator such as SPICE. The data processing unit 6 uses means 7 for extracting connection data and circuit parameters from the circuit diagram, item data of circuit specifications corresponding to the extracted connection data and functional blocks that need to be combined with the circuit parameters, A means 8 for generating a circuit specification for the arranged symbol instance and a circuit of the combined functional block can be treated in the same way as a sub circuit,
Sub-circuitization means 9 for adding a circuit name and copying symbol data is included.
【００１９】図２は、本発明に基づく回路設計フローを
参照して回路設計動作を説明する。FIG. 2 illustrates the circuit design operation with reference to the circuit design flow according to the present invention.
【００２０】まず、ステップＳ１において、インタフェ
ース１により、回路図を作成するために必要なシンボル
を選択し、それを用いて回路図を作成する。シンボルに
は、素子を表わすシンボル、サブ回路を表わすシンボ
ル、機能ブロックを表わすシンボルがある。ここで、機
能ブロックを表わすシンボルには、機能に対応する回路
を合成するために必要な回路仕様の項目、回路合成の実
行手順などのデータが関係づけられている。First, in step S1, the interface 1 selects a symbol required to create a circuit diagram and uses it to create a circuit diagram. The symbol includes a symbol representing an element, a symbol representing a sub circuit, and a symbol representing a functional block. Here, data such as items of circuit specifications necessary for synthesizing a circuit corresponding to a function and data such as an execution procedure of circuit synthesis are associated with the symbols representing the functional blocks.
【００２１】ステップＳ２において、設計者が、回路図
に配置した素子や機能ブロックのシンボル・インスタン
スに対して、それぞれ素子値、回路仕様を与える。In step S2, the designer gives an element value and a circuit specification to the element or the symbol instance of the functional block arranged in the circuit diagram, respectively.
【００２２】ステップＳ３において、回路データ抽出手
段７によって回路図から抽出した接続データおよび回路
パラメータと、合成を要する機能ブロックに対応する回
路仕様の項目データを用いて、回路仕様生成手段８は回
路図に配置されたシンボル・インスタンスに対する回路
仕様を生成する。In step S3, the circuit specification generating means 8 uses the connection data and the circuit parameters extracted from the circuit diagram by the circuit data extracting means 7 and the item data of the circuit specifications corresponding to the functional blocks that need to be combined. Generate a circuit specification for the symbol instance placed in.
【００２３】ステップＳ４において、生成された値はシ
ンボル・インスタンスに与えられている回路仕様と比較
される。もし、既に与えられている値より、生成した仕
様の方が厳しければ、生成された値に置き換える作業が
実行される。もし、生成された値より、厳しい値が与え
られていれば、置き換えは行なわない。In step S4, the generated value is compared with the circuit specifications given to the symbol instance. If the generated specifications are stricter than the already given values, the work of replacing with the generated values is executed. If a value that is stricter than the generated value is given, replacement is not performed.
【００２４】ステップＳ５において、回路自動合成部３
が回路の自動合成を実行し、生成された回路データは、
全体の回路データの中に、通常のサブ回路を用いた場合
と同一の回路データ構造で組み込まれる。全ての機能ブ
ロックのシンボル・インスタンスの回路が合成された
ら、ステップＳ６において、回路特性解析部４は全体回
路をシミュレーションすることにより、回路の動作を確
認する。In step S5, the circuit automatic synthesis unit 3
Executes automatic circuit synthesis, and the generated circuit data is
It is incorporated into the entire circuit data with the same circuit data structure as when a normal sub circuit is used. After the circuits of the symbol instances of all the functional blocks have been synthesized, the circuit characteristic analysis unit 4 confirms the operation of the circuit by simulating the entire circuit in step S6.
【００２５】図３は、本発明に基づく別の回路設計フロ
ーを示しており、回路図を作成するステップＳ１１まで
は図２と同じである。FIG. 3 shows another circuit design flow according to the present invention, which is the same as FIG. 2 up to step S11 for creating a circuit diagram.
【００２６】回路図が作成されると、ステップＳ１２に
おいて、回路図から抽出した接続データおよび回路パラ
メータと、合成を要する機能ブロックに対応する回路仕
様の項目データを用いて、回路図に配置されたシンボル
・インスタンスに対する回路仕様を生成する。生成され
た値はシンボル・インスタンスに与えられる。After the circuit diagram is created, in step S12, the connection data and the circuit parameters extracted from the circuit diagram and the item data of the circuit specification corresponding to the functional block that needs to be combined are placed in the circuit diagram. Generate a circuit specification for a symbol instance. The generated value is given to the symbol instance.
【００２７】ステップＳ１３において、設計者がシンボ
ル・インスタンスの回路仕様で欠落しているものに値を
与え、緩すぎる値を修正する。これ以降のステップＳ１
４およびＳ１５では、図２と同様に回路合成、シミュレ
ーションによる動作確認を行なう。In step S13, the designer gives a value to the missing circuit specifications of the symbol instance and corrects the value that is too loose. Subsequent step S1
In 4 and S15, circuit synthesis and operation confirmation by simulation are performed as in FIG.
【００２８】図４は機能ブロックのシンボルを回路図作
成に用いたときの回路データの一部を示す。リストの先
頭要素“ＭＯＤＵＬＥ”は以下のデータが回路の構成要
素のデータであることを示す。“Ｒ１，Ｃ１”は素子を
表わし、“Ｘ１，Ｘ２”はサブ回路を表わし、“Ｘ３”
は機能ブロックを表わす。各構成要素のデータの中で、
“ＲＥＦＥＲ”のリストは参照している回路（素子）名
であり、“ＰＯＲＴ”のリストは端子の接続情報であ
る。機能ブロックのデータに含まれる“ＣＫＴＴＹＰ
Ｅ”のリストは機能ブロック名であり、この名称の機能
ブロックのデータには、シンボルの情報（回路図では、
このシンボルが現れる）、回路仕様の項目、回路構成を
決定するためのルール群などが含まれる。機能ブロック
には参照する回路は、始め存在しないので、“ＲＥＦＥ
Ｒ”の名称は、回路合成の結果得られた回路の回路名と
なる。さらに、回路合成の結果得られた回路のデータに
は、機能ブロックのデータ（シンボル、端子など）がイ
ンターフェイス情報としてコピーされ、合成後は通常の
サブ回路と同一に扱うことが可能となる。FIG. 4 shows a part of the circuit data when the symbol of the functional block is used for creating the circuit diagram. The head element "MODULE" of the list indicates that the following data is the data of the constituent elements of the circuit. "R1, C1" represents an element, "X1, X2" represents a sub-circuit, and "X3"
Represents a functional block. In the data of each component,
The "REFER" list is the name of the circuit (element) being referred to, and the "PORT" list is the terminal connection information. "CKTTYP included in the data of the functional block
The list of E "is a functional block name, and the data of the functional block with this name has symbol information (in the circuit diagram,
This symbol appears), circuit specification items, rules for determining the circuit configuration, and the like. The circuit referred to in the functional block does not exist at the beginning, so "REFE
The name of “R” becomes the circuit name of the circuit obtained as a result of the circuit synthesis. Further, the data of the circuit obtained as a result of the circuit synthesis is copied with the data of the functional block (symbol, terminal, etc.) as interface information. After combining, it is possible to handle the sub circuit in the same way as a normal sub circuit.
【００２９】図５は機能ブロックのデータの例であり、
データの中には、端子の情報（ＰＯＲＴ）、シンボルの
情報（ＳＹＭＢＯＬ）、回路仕様の項目データ（ＳＰＥ
Ｃ）、回路合成で用いられる回路構成を選択するための
ルール群（ＳＹＮ−ＲＵＬＥ）などが含まれる。FIG. 5 shows an example of functional block data.
The data includes terminal information (PORT), symbol information (SYMBOL), and circuit specification item data (SPE).
C), a rule group (SYN-RULE) for selecting a circuit configuration used in circuit synthesis, and the like.
【００３０】図６は、機能ブロックのシンボル・インス
タンス（Ｘ１）を１つ含む回路図の一部分を示し、この
図６を用いてシンボル・インスタンスの回路仕様を求め
る例を説明する。FIG. 6 shows a part of a circuit diagram including one symbol instance (X1) of the functional block, and an example of obtaining the circuit specification of the symbol instance will be described with reference to FIG.
【００３１】今、Ｘ１のバイアス端子Ｂの電圧が回路仕
様の１つであったとすると、端子Ｂの電圧は以下の手順
で求まる。Now, assuming that the voltage at the bias terminal B of X1 is one of the circuit specifications, the voltage at the terminal B can be obtained by the following procedure.
【００３２】（１）端子Ｂを繋がっているネットから切
り離す。(1) Disconnect the terminal B from the connected net.
【００３３】（２）切り離されたバイアス回路部分のネ
ットリストを抽出する。(2) The net list of the separated bias circuit portion is extracted.
【００３４】（３）シミュレータ（ＳＰＩＣＥ等）を用
いて、ＤＣ解析を行ない、端子Ｂの繋がっていたネット
の電圧を求める。(3) Using a simulator (SPICE or the like), DC analysis is performed to find the voltage of the net connected to the terminal B.
【００３５】但し、機能ブロックＸ１の端子Ｂのインピ
ーダンスは十分高いことが必要である。図６の回路から
抽出した、バイアス回路のネットリストを図７に示す。However, the impedance of the terminal B of the functional block X1 must be sufficiently high. FIG. 7 shows the net list of the bias circuit extracted from the circuit of FIG.
【００３６】次に、図６において、Ｘ１の出力端子ＯＵ
Ｔから見た（矢印）インピーダンスが回路仕様の１つで
あったとすると、インピーダンスは以下の手順で求ま
る。Next, referring to FIG. 6, the output terminal OU of X1
If the impedance (arrow) seen from T is one of the circuit specifications, the impedance can be obtained by the following procedure.
【００３７】（１）出力端子ＯＵＴを繋がっているネッ
トから切り離す。(1) The output terminal OUT is disconnected from the connected net.
【００３８】（２）切り離された回路部分のネットリス
トを抽出する。(2) Extract the netlist of the separated circuit portion.
【００３９】（３）出力端子ＯＵＴを切り離したネット
に、バイアスのためのＤＣ電流源と値が１のＡＣ電流源
とを繋ぐ。(3) A DC current source for biasing and an AC current source having a value of 1 are connected to the net separated from the output terminal OUT.
【００４０】（４）シミュレータ（ＳＰＩＣＥ等）を用
いて、ＡＣ解析を行なう。切り離したネットの電圧がイ
ンピーダンスとなる。(4) AC analysis is performed using a simulator (SPICE or the like). The voltage of the separated net becomes impedance.
【００４１】インピーダンスを求めるためのネットリス
トを図８に示す。A netlist for obtaining impedance is shown in FIG.
【００４２】この他に、トランジスタが動作するために
最低必要なベース・エミッタ間の電圧などの値を用い
て、入力信号の振幅範囲を制限するなどの回路仕様を制
限することも可能である。In addition to this, it is possible to limit the circuit specifications such as limiting the amplitude range of the input signal by using the value such as the voltage between the base and the emitter which is the minimum required for the transistor to operate.
【００４３】図９は、機能ブロックのシンボル・インス
タンスを２つ（Ｘ１，Ｘ２）含む回路図の一部分を示
す。ここで、Ｘ２をＸ１のバイアス回路であるとする。
図７において、Ｘ１、Ｘ２の順に合成を実行すると指定
した場合、Ｘ２を合成する時点では、Ｘ１の回路合成を
終了しているので、Ｘ１に合成した回路を当てはめるこ
とによって、Ｘ２の出力端子から見た（矢印）インピー
ダンスを、正確に求めることが可能であり、Ｘ２に厳密
な回路仕様を与えることが可能になる。FIG. 9 shows a portion of a circuit diagram that includes two (X1, X2) symbol instances of a functional block. Here, it is assumed that X2 is a bias circuit for X1.
In FIG. 7, when it is specified that the composition is performed in the order of X1 and X2, the circuit composition of X1 is completed at the time of composition of X2. The seen (arrow) impedance can be accurately obtained, and strict circuit specifications can be given to X2.
【００４４】対話型の回路設計環境から個別に回路合成
を実行する具体的な手順の例を以下に示す。An example of a specific procedure for individually executing circuit synthesis from the interactive circuit design environment is shown below.
【００４５】図１０は回路図入力画面であり、図１０の
メニューから“回路合成”をマウスでクリックすると、
回路合成用のメニューが現れる。回路合成用メニューの
表示された状態を図１１に示している。回路合成用メニ
ューから“回路仕様”をマウスでクリックし、続けて、
回路図中の合成したい機能ブロックのシンボル・インス
タンスをマウスを用いてクリックする。その結果、クリ
ックしたシンボル・インスタンスに対する回路仕様の項
目の表が現われ、設計者はその表に回路仕様（固定値で
も、値の範囲でもよい）を入力する。図１２に回路仕様
の表が表示されている状態を示している。FIG. 10 is a circuit diagram input screen. When "Circuit synthesis" is clicked from the menu of FIG.
A menu for circuit synthesis appears. The displayed state of the circuit synthesis menu is shown in FIG. From the circuit synthesis menu, click "Circuit specifications" with the mouse to continue.
Click the symbol instance of the functional block you want to synthesize in the schematic using the mouse. As a result, a table of circuit specification items for the clicked symbol instance appears, and the designer inputs the circuit specification (fixed value or range of values). FIG. 12 shows a state in which a table of circuit specifications is displayed.
【００４６】回路仕様の表に属するメニューから“自動
抽出”をマウスでクリックすることにより、周辺の回路
から決定される回路仕様が求められ、前に入力した値の
置き換えまたは、追加を行なう。得られた回路仕様に問
題がなければ、回路仕様の表に属するメニューの“Ｏ
Ｋ”をクリックする。これにより、回路仕様の表は閉じ
られる。そして、自動合成用メニューから“実行”をマ
ウスでクリックすることにより、回路の自動合成が実行
される。回路の合成が終了したら、自動合成終了の表示
がされ、合成された回路は、サブ回路同様にシンボル・
インスタンスと関連づけられる。By clicking "automatic extraction" with a mouse from the menu belonging to the table of circuit specifications, the circuit specifications determined from the peripheral circuits are obtained, and the previously input values are replaced or added. If there is no problem with the obtained circuit specifications, click "O" in the menu that belongs to the circuit specification table.
Click "K". This closes the table of circuit specifications. Then, click "Run" from the menu for automatic synthesis with the mouse to automatically synthesize the circuit. , The indication of the end of automatic synthesis is displayed, and the synthesized circuit is
Associated with the instance.
【００４７】次に、対話型の回路設計環境から複数の回
路合成を連続して実行する手順の例を以下に示す。Next, an example of a procedure for continuously executing a plurality of circuit synthesis from an interactive circuit design environment will be shown below.
【００４８】回路仕様を設定するまでの手順は上述した
個別の場合と同様である。次に、回路合成用メニュー
（図１１）から“合成順序”をマウスでクリックし、続
けて、合成を行なう順に機能ブロックのシンボル・イン
スタンスをマウスでクリックすることにより、合成の順
番が設定される。そして、自動合成用メニューから“連
続実行”をマウスでクリックすることにより、回路の自
動合成が設定された順番に実行される。その際、先に合
成された回路のデータを用いて、後の回路仕様は更新さ
れていく。最後の回路合成が終了したら、自動合成終了
の表示がされ、合成された回路は、サブ回路同様にシン
ボル・インスタンスと関連づけられる。The procedure up to setting the circuit specifications is the same as in the individual case described above. Next, the order of synthesis is set by clicking "Synthesis order" from the circuit synthesis menu (FIG. 11) with the mouse, and then clicking the symbol instances of the functional blocks in the order of synthesis. . Then, by clicking "continuous execution" from the automatic synthesis menu with the mouse, the automatic synthesis of the circuits is executed in the set order. At that time, the circuit specifications after that are updated by using the data of the circuit that was synthesized first. When the final circuit synthesis is completed, the automatic synthesis completion is displayed, and the synthesized circuit is associated with the symbol instance in the same manner as the sub-circuit.
【００４９】[0049]
【発明の効果】以上の説明で明らかなように、本発明に
よれば、機能ブロックのシンボルを回路図作成時に用
い、自動合成を対話的な設計環境に統合することによ
り、対話型の回路設計と回路自動合成を別々に行なうた
めに発生する、設計モードの切り替えやデータの管理な
どの本来の設計以外の作業が減少することに加え、機能
ブロックのシンボル・インスタンスに与える回路仕様
を、そのシンボル・インスタンスを含む回路の状況から
生成することによって、要求仕様に近い回路の設計を効
率良く行なうことが可能となる。また、合成を行なう機
能ブロックのインスタンスが複数存在する場合に、合成
の困難な機能ブロックから合成するように指定し、前に
合成した回路データを後で合成する回路の回路仕様に反
映させることにより、全体回路に厳しい回路仕様が与え
られた場合でも、適切な回路仕様を作り出すことがで
き、回路合成に失敗する場合が少なくなる。As is apparent from the above description, according to the present invention, the symbol of the functional block is used at the time of creating the circuit diagram, and the automatic synthesis is integrated into the interactive design environment. In addition to reducing the work other than the original design, such as design mode switching and data management, which occurs when performing automatic circuit synthesis separately, and the circuit specification given to the symbol instance of the functional block, -By generating from the state of the circuit including the instance, it is possible to efficiently design a circuit close to the required specifications. In addition, when there are multiple instances of the functional block to be combined, specify to combine from the functional block that is difficult to combine, and reflect the circuit data that was combined before to the circuit specifications of the circuit that will be combined later. , Even if strict circuit specifications are given to the entire circuit, appropriate circuit specifications can be created, and the number of cases in which circuit synthesis fails will be reduced.
【図１】本発明の一実施例に係る回路設計支援装置の構
成を示すブロック図。FIG. 1 is a block diagram showing a configuration of a circuit design support device according to an embodiment of the present invention.
【図２】図１の回路設計支援装置を用いて回路設計動作
を説明するための回路設計フローチャート図。FIG. 2 is a circuit design flow chart for explaining a circuit design operation using the circuit design support device of FIG.
【図３】回路設計動作を説明するための他の回路設計フ
ローチャート図。FIG. 3 is another circuit design flow chart for explaining the circuit design operation.
【図４】機能ブロックのシンボルを回路図作成に用いた
ときの回路データの一部を示す図。FIG. 4 is a diagram showing a part of circuit data when a symbol of a functional block is used for creating a circuit diagram.
【図５】機能ブロックのデータの例を示す図。FIG. 5 is a diagram showing an example of data of functional blocks.
【図６】機能ブロックのシンボル・インスタンスを１つ
含む回路図。FIG. 6 is a circuit diagram including one symbol instance of a functional block.
【図７】バイアス回路のネットリストを示す図。FIG. 7 is a diagram showing a net list of a bias circuit.
【図８】負荷部分の回路のネットリストを示す図。FIG. 8 is a diagram showing a netlist of a circuit of a load portion.
【図９】機能ブロックのシンボル・インスタンスを２つ
含む回路図。FIG. 9 is a circuit diagram including two symbol instances of a functional block.
【図１０】回路図入力画面を示す図。FIG. 10 is a diagram showing a circuit diagram input screen.
【図１１】回路合成用メニューが表示された状態の画面
を示す図。FIG. 11 is a diagram showing a screen in a state where a circuit synthesis menu is displayed.
【図１２】回路仕様の表が表示された状態の画面を示す
図。FIG. 12 is a diagram showing a screen in a state in which a table of circuit specifications is displayed.
１…ユーザ・インターフェイス、２…シンボル・ライブ
ラリ、３…回路自動合成部、４…回路特性解析部、５…
回路データ蓄積部、６…データ処理部、７…接続データ
・回路バラメータ抽出手段、８…回路仕様生成手段、９
…サブ回路化手段1 ... User interface, 2 ... Symbol library, 3 ... Automatic circuit synthesis section, 4 ... Circuit characteristic analysis section, 5 ...
Circuit data storage section, 6 ... Data processing section, 7 ... Connection data / circuit parameter extraction means, 8 ... Circuit specification generation means, 9
... Sub circuitization means
Claims (2)
て、回路合成を要する機能ブロックを表わすシンボルを
選択する手段と、該シンボルを用いて回路図を作成する
手段と、サブ回路のシンボルと回路本体とを参照回路名
を用いて関連づける手段と、回路図に配置された機能ブ
ロックのシンボル・インスタンスに対して回路仕様およ
び参照回路名を付加あるいは変更する手段と、該回路図
のデータから接続データおよび回路パラメータを抽出す
る手段と、該接続データおよび回路パラメータと回路合
成を要する機能ブロックに対応する回路仕様の項目デー
タを用いて、機能ブロックのシンボル・インスタンスに
対する回路仕様を生成する手段と、該機能ブロックのシ
ンボル・インスタンスに与えられた回路仕様を満足する
回路を自動合成する手段と、自動合成された回路の回路
名を該機能ブロックのシンボル・インスタンスの参照回
路名にする手段と、該機能ブロックのシンボルに属する
データを自動合成された回路にコピーあるいは関連づけ
る手段とを有することを特徴とする回路設計支援装置。1. A device for supporting design of an electronic circuit, means for selecting a symbol representing a functional block requiring circuit synthesis, means for creating a circuit diagram using the symbol, symbol for a sub-circuit and a circuit body. With reference circuit names, means for adding or changing circuit specifications and reference circuit names to symbol instances of functional blocks arranged in the circuit diagram, connection data and connection data from the data of the circuit diagram Means for extracting a circuit parameter, means for generating a circuit specification for a symbol instance of a functional block using the connection data, the circuit parameter and the item data of the circuit specification corresponding to the functional block requiring circuit synthesis, and the function, A hand that automatically synthesizes a circuit that satisfies the circuit specifications given to the symbol instance of the block. A stage, means for making the circuit name of the automatically synthesized circuit the reference circuit name of the symbol instance of the functional block, and means for copying or associating data belonging to the symbol of the functional block with the automatically synthesized circuit. A circuit design support device characterized in that
ロックに対応するシンボル・インスタンスが複数個含ま
れている場合に、該シンボル・インスタンスを合成する
順番を指定する手段を有し、回路図に配置された該機能
ブロックのシンボル・インスタンスに対する回路仕様を
生成する際に、既に対応する回路が合成された機能ブロ
ックのシンボル・インスタンスの回路データを利用する
ことを特徴とする請求項１の回路設計支援装置。2. When the circuit diagram includes a plurality of symbol instances corresponding to a functional block requiring circuit synthesis, the circuit diagram has means for designating the order of synthesizing the symbol instances, and the circuit The circuit data of the symbol instance of the functional block to which the corresponding circuit has already been synthesized is used when generating the circuit specification for the symbol instance of the functional block arranged in the figure. Circuit design support device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4271022A JPH0696150A (en) | 1992-09-14 | 1992-09-14 | Circuit design supporting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4271022A JPH0696150A (en) | 1992-09-14 | 1992-09-14 | Circuit design supporting device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0696150A true JPH0696150A (en) | 1994-04-08 |
Family
ID=17494320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4271022A Pending JPH0696150A (en) | 1992-09-14 | 1992-09-14 | Circuit design supporting device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0696150A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8004129B2 (en) | 2006-02-17 | 2011-08-23 | Siemens Aktiengesellschaft | Electrical machine having an apparatus for avoiding damaging bearing currents, and a corresponding method |
-
1992
- 1992-09-14 JP JP4271022A patent/JPH0696150A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8004129B2 (en) | 2006-02-17 | 2011-08-23 | Siemens Aktiengesellschaft | Electrical machine having an apparatus for avoiding damaging bearing currents, and a corresponding method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6311309B1 (en) | Methods and apparatus for simulating a portion of a circuit design | |
| JP3027009B2 (en) | Design capture system | |
| KR100992025B1 (en) | A method for multi-cycle clock gating | |
| US7971178B1 (en) | System to merge custom and synthesized digital integrated circuit design data | |
| US20080120587A1 (en) | Integrated circuit design system, integrated circuit design program, and integrated circuit design method | |
| JP3192906B2 (en) | Logic simulation system and logic change method | |
| US6698010B1 (en) | System, method and computer program product for automatic generation of data processing program | |
| US7409410B2 (en) | System and method of presenting multilingual metadata | |
| CN113268227A (en) | Zero-code visualization software development platform and development method | |
| WO2004077555A1 (en) | Apparatus for managing parts data for lsi design | |
| JP5056511B2 (en) | Verification support program, recording medium storing the program, verification support apparatus, and verification support method | |
| JP2001357095A (en) | Semiconductor device design supporting device | |
| US7353488B1 (en) | Flow definition language for designing integrated circuit implementation flows | |
| JPH0696150A (en) | Circuit design supporting device | |
| Toumazou et al. | ISAID-a methodology for automated analog IC design | |
| JP5596517B2 (en) | Internationalized screen generation system and program | |
| JP2551935B2 (en) | Graphical language processing method | |
| Statter et al. | Γ (Gamma): A SaaS-enabled fast and accurate analog design System | |
| Hashemipour et al. | Computer-supported information requirement analysis tool based on novel methodology for analysing CIM information requirements | |
| McCarville | Flowgraph analysis and active device models for symbolic simulation | |
| CN117971194A (en) | Method for realizing editable form in low-code platform | |
| JPH06119156A (en) | Automatic program generating method | |
| JP2002049647A (en) | Design support system | |
| Enright et al. | Mixed-Level hierarchical analogue modelling | |
| JP2003271384A (en) | Software specification managing method and software specification managing device and its program |