JPH0695074A - Method for displaying image of electro-optical device - Google Patents

Abstract

PURPOSE:To obtain a precise gradation display method small in dispersion between elements with respect to gradation display of an electro-optical device. CONSTITUTION:In an active matrix type electro-optical device, this device is constituted so that a so-called transfer gate type complimentary field-effect element is used as an element driving individual pixel, one side of the input/ output ends is connected to a pixel electrode, and a bipolar pulse (polarity inverse signal) is impressed to respective X lines at optional timing to the control electrode while applying a voltage being the function of a time to the other ends Y1-Yn lines, and by applying the voltage at the time to the pixel, visual gradation display is obtained.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の利用分野】本発明は、アクティブ型電気光学装
置、特にアクティブ型液晶電気光学装置の画像表示方法
に関するものである。本発明はアクティブ素子の１つの
入力端子に時間とともに大きさの変化する電圧（アナロ
グ信号）を加え、別の入力端子には任意のタイミングで
制御用の信号電圧（デジタル信号）を加えることによっ
て、出力端子から任意の電圧を発生させることにより、
電気光学装置において、明確な階調レベルを設定でき
る、アナログ／デジタル方式の階調画像表示方法に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active electro-optical device, and more particularly to an image display method for an active liquid crystal electro-optical device. According to the present invention, a voltage (analog signal) whose magnitude changes with time is applied to one input terminal of an active element, and a control signal voltage (digital signal) is applied to another input terminal at an arbitrary timing. By generating an arbitrary voltage from the output terminal,
The present invention relates to an analog / digital gradation image display method capable of setting a clear gradation level in an electro-optical device.

【０００２】[0002]

【従来の技術】液晶組成物はその物質特性から、分子軸
に対して水平方向と垂直方向の誘電率が異なるため、外
部の電界に対して水平方向に配列したり、垂直方向に配
列したりさせることが容易にできる。液晶電気光学装置
はこの誘電率の異方性を利用して、光の透過光量または
分散量を制御することで、ＯＮ／ＯＦＦの表示をおこな
っている。2. Description of the Related Art Liquid crystal compositions have different dielectric constants in the horizontal and vertical directions with respect to the molecular axis because of their material properties. Therefore, liquid crystal compositions may be aligned horizontally or vertically with respect to an external electric field. It can be done easily. The liquid crystal electro-optical device utilizes this anisotropy of the dielectric constant to control the amount of transmitted light or the amount of dispersion of light, thereby performing ON / OFF display.

【０００３】図３には、典型的な液晶材料であるネマテ
ィック液晶の電気光学特性を示す。印加電圧が小さいＶ
ａ（Ａ点）では、透過光量はほぼ０％、Ｖｂ（Ｂ点）で
は約２０％、Ｖｃ（Ｃ点）では約７０％、Ｖｄ（Ｄ点）
では１００％というように、電圧とともに透過光量が変
化する。つまり、Ａ、Ｄ点のみを利用すれば、白黒の２
階調表示が、Ｂ、Ｃ点のように電気光学特性の立ち上が
り部分を利用すれば中間階調表示が可能となる。FIG. 3 shows electro-optical characteristics of a nematic liquid crystal which is a typical liquid crystal material. Small applied voltage V
At a (point A), the transmitted light amount is almost 0%, at Vb (point B) is about 20%, at Vc (point C) is about 70%, and at Vd (point D).
Then, the transmitted light amount changes with the voltage, such as 100%. In other words, if only points A and D are used, black and white 2
If the gradation display uses the rising portion of the electro-optical characteristics such as points B and C, intermediate gradation display can be performed.

【０００４】従来、ＴＦＴを利用した液晶電気光学装置
の階調表示の場合、アクティブマトリクス型の液晶電気
光学装置では、アクティブ素子として薄膜トランジスタ
（ＴＦＴ）を用い、ＴＦＴのゲイト印加電圧もしくはソ
ース、ドレイン間の印加電圧を変化させてアナログ的に
液晶にかかる電圧を調整し、階調表示をおこなってい
た。Conventionally, in the case of gradation display of a liquid crystal electro-optical device using a TFT, in an active matrix type liquid crystal electro-optical device, a thin film transistor (TFT) is used as an active element, and a gate applied voltage of the TFT or between a source and a drain is used. The voltage applied to the liquid crystal was changed in an analog manner to adjust the voltage applied to the liquid crystal, and gradation display was performed.

【０００５】[0005]

【発明が解決しようとする課題】しかしながら、実際に
このような液晶電気光学装置を製造してみると、ＴＦＴ
の特性のばらつきが著しく大きく、従来の階調表示方法
では１６階調が限界であった。そこで全く新しい階調方
式が求められていた。However, when actually manufacturing such a liquid crystal electro-optical device, a TFT is formed.
In the conventional gradation display method, 16 gradations are the limit. Therefore, a completely new gradation method was required.

【０００６】[0006]

【問題を解決するための手段】そこで、本発明では、液
晶印加電圧レベルを明確にするために、従来のような不
確定なアナログ値をゲイトあるいはソース・ドレイン間
に印加するのではなく、一定の周期で繰り返される時間
とともに変化する普遍的な電圧を、ソース・ドレイン間
に印加し、画像情報信号は、デジタル・パルスに変形
し、適切なタイミングでゲイトに印加することによっ
て、液晶に目的の電圧をかかるようにするという全く革
新的な画像表示方法を利用することを特徴としている。Therefore, in the present invention, in order to clarify the liquid crystal applied voltage level, an uncertain analog value as in the prior art is not applied to the gate or the source / drain, but is kept constant. A universal voltage that changes with time is repeated between the source and drain, and the image information signal is transformed into a digital pulse and applied to the gate at an appropriate timing to apply the desired voltage to the liquid crystal. It is characterized by utilizing a completely innovative image display method of applying a voltage.

【０００７】図２には本発明を実施するために必要な液
晶表示装置のアクティブマトリクスの回路の例を示す。
本発明では、アクティブ素子は１００ｎｓｅｃ以下の短
時間で応答することが要求されるので、高速動作する回
路を組む必要がある。そのためには従来のようなＮチャ
ネル型薄膜トランジスタ（ＮＴＦＴ）あるいはＰ型薄膜
トランジスタ（ＰＴＦＴ）だけでスイッチングをおこな
うのではなく、図２に示されるようにＮＴＦＴとＰＴＦ
Ｔを相補型に動作するように構成した、変形トランスフ
ァー・ゲイト型の回路構成を用いる必要がある。FIG. 2 shows an example of an active matrix circuit of a liquid crystal display device necessary for implementing the present invention.
In the present invention, the active element is required to respond in a short time of 100 nsec or less, so that it is necessary to build a circuit that operates at high speed. For that purpose, switching is not performed only by the conventional N-channel type thin film transistor (NTFT) or P-type thin film transistor (PTFT), but as shown in FIG.
It is necessary to use a modified transfer gate type circuit configuration in which T is configured to operate in a complementary manner.

【０００８】この例では、Ｎ行Ｍ列のマトリクスが構成
されているのであるが、煩雑さをさけるために図２で
は、マトリクスのうちのｎ行ｍ列の要素の近傍のみを示
してあるが、これと同じものを上下左右に展開すれば完
全なものが得られる。In this example, a matrix of N rows and M columns is formed, but in order to avoid complexity, FIG. 2 shows only the vicinity of the elements of n rows and m columns of the matrix. , If you expand the same thing up, down, left and right, you can get the perfect one.

【０００９】図に示されるように、４つの変形トランス
ファーゲイトが描かれているが、各変形トランスファー
・ゲイトのソースはＹ_m あるいはＹ_m+1 （以下、Ｙ線と
総称する）に接続され、また、変形トランスファー・ゲ
イトのゲイトはＸ_n あるいはＸ_n+1 （以下、Ｘ線と総称
する）に接続されている。また、変形トランスファー・
ゲイトのドレインは液晶画素Ｚ_n,m 、Ｚ_n,m+1 、Ｚ
_n+1,m 、Ｚ_n+1,m+1 に接続されている。変形トンスファ
ー・ゲイトにおいて、ＮＴＦＴとＰＴＦＴは対称なの
で、その位置は入れ替わってもよい。As shown in the figure, four modified transfer gates are drawn, but the source of each modified transfer gate is connected to Y _m or Y _{m + 1} (hereinafter, collectively referred to as Y line), Further, the gate of the modified transfer gate is connected to X _n or X _{n + 1} (hereinafter collectively referred to as X-ray). Also, transformation transfer
The drain of the gate is a liquid crystal pixel Z _{n, m} , Z _{n, m + 1} , Z
It is connected to _{n + 1, m} and Z _{n + 1, m + 1} . In the modified Tonsfer Gate, NTFT and PTFT are symmetrical, so their positions may be interchanged.

【００１０】次に、このような回路を用いた場合の回路
の動作例を図１を用いて説明する。以下、Ｖ_Ym、Ｖ_Xnと
は、それぞれ、Ｙ_m 、Ｘ_n に加えられる電位を意味し、
また、Ｖ_Zn,mとは、図２中に示される液晶画素Ｚ_n,m の
ＴＦＴ側の電位を意味する。簡単のために、液晶画素の
対向電極の電位を０Ｖとすれば、Ｖ_Zn,mは、すなわち、
液晶画素に印加される電圧を意味する。Next, an operation example of the circuit using such a circuit will be described with reference to FIG. Hereinafter, V _Ym and V _Xn mean potentials applied to Y _m and X _n , respectively,
Further, V _{Zn, m} means the potential of the liquid crystal pixel Z _{n, m} shown in FIG. 2 on the TFT side. For simplicity, if the potential of the counter electrode of the liquid crystal pixel is 0 V, V _{Zn, m} is
It means a voltage applied to a liquid crystal pixel.

【００１１】まず、Ｙ₁ 線に、図１に示されるような正
弦波の半波を印加する。そして、この正弦波が続いてい
るあいだに、それぞれのＸ線には、図に示すように、極
性の反転するパルス信号（以下、バイポーラ・パルスと
いう）が、意図的に任意のタイミングで印加される。First, a half wave of a sine wave as shown in FIG. 1 is applied to the Y ₁ line. Then, while the sine wave continues, a pulse signal (hereinafter referred to as a bipolar pulse) whose polarity is inverted is intentionally applied to each X-ray at arbitrary timing, as shown in the figure. It

【００１２】このとき、液晶画素Ｚ_n,m 、Ｚ_n,m+1 、Ｚ
_n+1,m 、Ｚ_n+1,m+1 に注目してみると、いずれの画素に
も電圧は印加されないことがわかる。これは、Ｙ_m にも
Ｙ_m+1 にも電圧が供給されていないからである。この段
階で、なんらかの電圧が印加される可能性のある画素
は、第１列の画素、すなわち、Ｚ₁₁、Ｚ₂₁、_..Ｚ_N1であ
る。ついで、Ｙ₂ に同様な半波が印加され、それぞれの
Ｘ線には、また、バイポーラ・パルスが印加される。こ
のときには第２列の画素に電圧が印加され、第２列の画
像が得られる。At this time, the liquid crystal pixels Z _{n, m} , Z _{n, m + 1} , Z
_{Focusing on n + 1, m} and Z _{n + 1, m + 1} , it can be seen that no voltage is applied to any pixel. This voltage also Y _{m + 1} to Y _m is because not supplied. At this stage, the pixels to which some voltage may be applied are the pixels in the first column, namely Z ₁₁ , Z ₂₁ , _.. Z _N1 . Then, a similar half-wave is applied to Y ₂ , and a bipolar pulse is applied to each X-ray. At this time, a voltage is applied to the pixels in the second column, and an image in the second column is obtained.

【００１３】このようにして、順々に電圧が印加され、
やがて、Ｙ_m に電圧が印加される。そして、やはりＸ線
にはバイポーラ・パルスが印加される。このとき、それ
ぞれのＸ線に印加されるパルスのタイミング（開始時
間）は同じではない。例えば、Ｘ_n+1 にはＸ_n より早く
パルスが印加される。パルスが印加されたときのＹ線の
電圧がすなわち、変形トランスファー・ゲイトの出力電
圧となり、その電圧で液晶画素のキャパシターは充電さ
れる。その結果として、画素Ｚ_n+1,m の電圧は、画素Ｚ
_n.m のものより小さい。ここでは、液晶画素のキャパシ
ターの充電に要する時間を無視しているが、実際に、Ｔ
ＦＴとキャパシターの時定数はせいぜい、数ｎｓｅｃで
あり、これに対し、バイポーラ・パルスの幅は数１００
ｎｓｅｃであるので、十分に無視できる。In this way, the voltages are sequentially applied,
Eventually, a voltage is applied to Y _m . Then, again, the bipolar pulse is applied to the X-ray. At this time, the timing (starting time) of the pulse applied to each X-ray is not the same. For example, a pulse is applied to X _{n + 1} earlier than X _n . The voltage of the Y line when the pulse is applied is the output voltage of the modified transfer gate, which charges the capacitor of the liquid crystal pixel. As a result, the voltage of pixel Z _{n + 1, m} is
smaller than that of _nm . Here, the time required to charge the capacitor of the liquid crystal pixel is neglected.
The time constant of the FT and the capacitor is at most several nsec, while the width of the bipolar pulse is several hundreds.
Since it is nsec, it can be sufficiently ignored.

【００１４】次にＹ_m+1 に正弦波電圧が印加される。そ
して、やはりＸ線にはバイポーラ・パルスが印加され
る。このとき、画素Ｚ_n.m およびＺ_n+1,m に注目すれ
ば、そこに蓄積されていた電荷は放電されてしまう。な
ぜならば、Ｙ_m にはなんら電圧が印加されていないの
に、ゲイトに電圧がかかるため、かかった瞬間に電荷が
液晶画素からＹ_m と通じて漏れ出てしまうのである。一
方、そのときには、Ｙ_m+1 には電圧が印加されているの
で図に示すように画素Ｚ_n,m+1 とＺ_n+1,m+1 に電荷が蓄
積される。Next, a sine wave voltage is applied to Y _{m + 1} . Then, again, the bipolar pulse is applied to the X-ray. At this time, if attention is paid to the pixels Z _nm and Z _{n + 1, m} , the charges accumulated therein are discharged. This is because no voltage is applied to Y _m , but a voltage is applied to the gate, and at the moment when the voltage is applied, the charge leaks from the liquid crystal pixel through Y _m . On the other hand, in the case, Y m _{+ 1} pixel Z _n as shown in FIG. Since the voltage is applied _{to, m + 1} and the charge on Z _{n + 1, m + 1} are accumulated.

【００１５】このようにして、Ｙ_M まで電圧が順々に印
加されてゆき、１画面（フレームともいう）が形成され
る。このとき注意しなければならないことは、各列ごと
に画像が順々に現れ、そして、次の列の画像が現れると
消えてゆくといういわゆるダイナミック・モードで画像
が表示されることである。しかしながら、例えばトラン
スファー・ゲイトにダイオードを直列に接続することに
よって、電荷の喪失を防ぎ、結果として、通常のアクテ
ィブマトリクスのごとき、スタティック・モードとする
ことは可能である。また、例えば、液晶画素に並列に、
強誘電体でできたキャパシタを接続し、強誘電体の静電
特性のヒステリシスを利用することによって液晶画素の
電荷を保持することも可能である。In this way, the voltage is sequentially applied to Y _M , and one screen (also called a frame) is formed. At this time, it should be noted that the images are displayed in a so-called dynamic mode in which the image appears in each column in sequence and then disappears when the image in the next column appears. However, it is possible to prevent the loss of charge, for example by connecting a diode in series with the transfer gate, and consequently into a static mode, such as a normal active matrix. Also, for example, in parallel with the liquid crystal pixel,
It is also possible to hold a charge of the liquid crystal pixel by connecting a capacitor made of a ferroelectric substance and utilizing the hysteresis of the electrostatic characteristic of the ferroelectric substance.

【００１６】以上の例で明らかになったように、階調表
示をおこなうことができるが、階調の精度は、Ｙ線に印
加される信号電圧の時間幅をバイポーラパルスの幅でわ
ったものと同程度であると考えられる。もちろん、厳密
には図３に示したように液晶の電気特性の非線型性を考
慮に入れなければならない。１画面の形成に要する時間
は、通常３０ｍｓｅｃ程度である。図１の例では、の時
間とはＹ₁ に電圧が印加されてから、Ｙ_M に電圧が印加
され、再び、Ｙ₁ に電圧が印加されるまでの時間であ
る。１画面の時間を３０ｍｓｅｃとし、Ｍ＝４８０、す
なわち、４８０列の線を有するディスプレー装置の場合
で、２５６階調を達成するには、バイポーラ・パルスは
２５０ｎｓｅｃでなければならない。このとき、液晶に
は数１０μｓｅｃにわたって、電圧が継続する。As has been clarified in the above example, gradation display can be performed, but the accuracy of gradation is obtained by dividing the time width of the signal voltage applied to the Y line by the width of the bipolar pulse. It is considered to be about the same. Of course, strictly speaking, the non-linearity of the electric characteristics of the liquid crystal must be taken into consideration as shown in FIG. The time required to form one screen is usually about 30 msec. In the example of FIG. 1, the time is the time from the application of the voltage to Y ₁ to the application of the voltage to Y _M and the application of the voltage to Y ₁ again. In the case of a display device having a screen time of 30 msec and M = 480, that is, a display device having 480 lines, the bipolar pulse must be 250 nsec to achieve 256 gray levels. At this time, the voltage continues to the liquid crystal for several tens of seconds.

【００１７】[0017]

【実施例】【Example】

『実施例１』 本実施例では図２に示すような回路構成
を用いた液晶表示装置を用いて、壁掛けテレビを作製し
たので、その説明を行う。またその際のＴＦＴは、レー
ザーアニールを用いた多結晶シリコンとした。[Embodiment 1] In this embodiment, a wall-mounted television is manufactured by using a liquid crystal display device having a circuit configuration as shown in FIG. 2, which will be described. Further, the TFT at that time was made of polycrystalline silicon using laser annealing.

【００１８】この回路構成に対応する実際の電極等の配
置構成を１つの画素について、図４に示している。ま
ず、本実施例で使用する液晶パネルの作製方法を図５を
使用して説明する。図５（Ａ）において、石英ガラス等
の高価でない７００℃以下、例えば約６００℃の熱処理
に耐え得るガラス５０上にマグネトロンＲＦ（高周波)
スパッタ法を用いてブロッキング層５１としての酸化珪
素膜を１０００〜３０００Åの厚さに作製する。プロセ
ス条件は酸素１００％雰囲気、成膜温度１５℃、出力４
００〜８００Ｗ、圧力０．５Ｐａとした。タ−ゲットに
石英または単結晶シリコンを用いた成膜速度は３０〜１
００Å／分であった。FIG. 4 shows the actual arrangement of electrodes and the like corresponding to this circuit structure for one pixel. First, a method for manufacturing a liquid crystal panel used in this example will be described with reference to FIGS. In FIG. 5A, a magnetron RF (high frequency) is formed on a glass 50 such as quartz glass which can withstand a heat treatment at 700 ° C. or less, for example, about 600 ° C., which is not expensive.
A silicon oxide film as the blocking layer 51 is formed to a thickness of 1000 to 3000 Å by using the sputtering method. Process conditions are 100% oxygen atmosphere, film formation temperature 15 ° C., output 4
The pressure was set to 00 to 800 W and the pressure was set to 0.5 Pa. The deposition rate using quartz or single crystal silicon for the target is 30 to 1
It was 00Å / min.

【００１９】この上にシリコン膜をプラズマＣＶＤ法に
より珪素膜５２を作製した。成膜温度は２５０℃〜３５
０℃で行い本実施例では３２０℃とし、モノシラン(SiH
₄)を用いた。モノシラン(SiH₄)に限らず、ジシラン(Si₂
H₆) またトリシラン(Si₃H₈)を用いてもよい。これらを
ＰＣＶＤ装置内に３Ｐａの圧力で導入し、１３．５６Ｍ
Ｈｚの高周波電力を加えて成膜した。この際、高周波電
力は０．０２〜０．１０Ｗ／ｃｍ² が適当であり、本実
施例では０．０５５Ｗ／ｃｍ² を用いた。また、モノシ
ラン(SiH₄)の流量は２０ＳＣＣＭとし、その時の成膜速
度は約１２０Å/ 分であった。ＰＴＦＴとＮＴＦＴとの
スレッシュホ−ルド電圧（Ｖth）に概略同一に制御する
ため、ホウ素をジボランを用いて１×10¹⁵〜１×10¹⁸cm
^-3の濃度として成膜中に添加してもよい。またＴＦＴの
チャネル領域となるシリコン層の成膜にはこのプラズマ
ＣＶＤだけでなく、スパッタ法、減圧ＣＶＤ法を用いて
も良く、以下にその方法を簡単に述べる。A silicon film 52 was formed on this by a plasma CVD method. The film forming temperature is 250 ° C. to 35
The temperature is set to 0 ° C., and in this embodiment, the temperature is set to 320 ° C.
₄ ) was used. Not only monosilane (SiH ₄ ) but also disilane (Si ₂
H ₆ ) Alternatively, trisilane (Si ₃ H ₈ ) may be used. These were introduced into the PCVD device at a pressure of 3 Pa, and 13.56M
A high frequency power of Hz was applied to form a film. At this time, the high frequency power is suitably 0.02 to 0.10 W / cm ² , and in this example, 0.055 W / cm ² was used. The flow rate of monosilane (SiH ₄ ) was 20 SCCM, and the film formation rate at that time was about 120 Å / min. In order to control the threshold voltage (Vth) of the PTFT and the NTFT to be approximately the same, boron is used in an amount of 1 × 10 ¹⁵ to 1 × 10 ¹⁸ cm by using diborane.
^-3 may be added during film formation. Further, not only the plasma CVD but also the sputtering method or the low pressure CVD method may be used for forming the silicon layer to be the channel region of the TFT. The method will be briefly described below.

【００２０】スパッタ法で行う場合、スパッタ前の背圧
を１×10^-5Ｐａ以下とし、単結晶シリコンをタ−ゲット
として、アルゴンに水素を２０〜８０％混入した雰囲気
で行った。例えばアルゴン２０％、水素８０％とした。
成膜温度は１５０℃、周波数は１３．５６ＭＨｚ、スパ
ッタ出力は４００〜８００Ｗ、圧力は０．５Ｐａであっ
た。In the case of the sputtering method, the back pressure before sputtering was set to 1 × 10 ^-5 Pa or less, the single crystal silicon was used as the target, and the atmosphere was mixed with hydrogen of 20 to 80% in argon. For example, argon is 20% and hydrogen is 80%.
The film forming temperature was 150 ° C., the frequency was 13.56 MHz, the sputter output was 400 to 800 W, and the pressure was 0.5 Pa.

【００２１】減圧気相法で形成する場合、結晶化温度よ
りも１００〜２００℃低い４５０〜５５０℃、例えば５
３０℃でジシラン(Si₂H₆) またはトリシラン(Si₃H₈) を
ＣＶＤ装置に供給して成膜した。反応炉内圧力は３０〜
３００Ｐａとした。成膜速度は５０〜２５０Å/ 分であ
った。ＰＴＦＴとＮＴＦＴとのスレッシュホ−ルド電圧
（Ｖth）を概略同一に制御するため、ホウ素をジボラン
を用いて１×10¹⁵〜１×10¹⁸cm^-3の濃度として成膜中に
添加してもよい。When formed by a reduced pressure vapor phase method, the temperature is 450 to 550 ° C., which is 100 to 200 ° C. lower than the crystallization temperature, for example, 5
Disilane (Si ₂ H ₆ ) or trisilane (Si ₃ H ₈ ) was supplied to a CVD apparatus at 30 ° C. to form a film. The reactor pressure is 30 ~
It was set to 300 Pa. The film forming rate was 50 to 250 Å / min. In order to control the threshold voltage (Vth) of the PTFT and that of the NTFT to be approximately the same, boron may be added during film formation using diborane at a concentration of 1 × 10 ¹⁵ to 1 × 10 ¹⁸ cm ^-3. .

【００２２】これらの方法によって形成された被膜は、
酸素が５×10²¹cm^-3以下であることが好ましい。結晶化
を助長させるためには、酸素濃度を７×10¹⁹cm^-3以下、
好ましくは１×10¹⁹cm^-3以下とすることが望ましいが、
少なすぎると、バックライトによりオフ状態のリ−ク電
流が増加してしまうため、この濃度を選択した。この酸
素濃度が高いと、結晶化させにくく、レーザーアニ−ル
温度を高くまたはレーザーアニ−ル時間を長くしなけれ
ばならない。水素は４×10²⁰cm^-3であり、珪素４×10²²
cm^-3として比較すると１原子％であった。The coating formed by these methods is
It is preferable that oxygen is 5 × 10 ²¹ cm ⁻³ or less. In order to promote crystallization, the oxygen concentration is 7 × 10 ¹⁹ cm ^-3 or less,
It is preferable that the size is 1 × 10 ¹⁹ cm ^-3 or less,
If the amount is too small, the leak current in the off state increases due to the backlight, so this concentration was selected. If the oxygen concentration is high, it is difficult to crystallize, and the laser annealing temperature must be high or the laser annealing time must be long. Hydrogen is 4 × 10 ²⁰ cm ^-3 and silicon is 4 × 10 ²²
It was 1 atom% when compared as cm ^-3 .

【００２３】また、ソ−ス、ドレインに対してより結晶
化を助長させるため、酸素濃度を７×10¹⁹cm^-3以下、好
ましくは１×10¹⁹cm^-3以下とし、ピクセル構成するＴＦ
Ｔのチャネル形成領域のみに酸素をイオン注入法により
５×10²⁰〜５×10²¹cm^-3となるように添加してもよい。In order to further promote crystallization of the source and drain, the oxygen concentration is set to 7 × 10 ¹⁹ cm ^-3 or less, preferably 1 × 10 ¹⁹ cm ^-3 or less, and the TF for forming a pixel is set.
Oxygen may be added only to the channel forming region of T by the ion implantation method so as to have a concentration of 5 × 10 ^{20 to} 5 × 10 ²¹ cm ⁻³ .

【００２４】上記方法によって、アモルファス状態の珪
素膜を５００〜５０００Å、本実施例では１０００Åの
厚さに成膜した。By the above method, a silicon film in an amorphous state was formed to a thickness of 500 to 5000 Å, 1000 Å in this embodiment.

【００２５】その後、図５（Ｂ）に示すように、フォト
レジスト５３をマスクＰ１を用いてソース・ドレイン領
域のみ開孔したパターンを形成した。その上に、プラズ
マＣＶＤ法によりｎ型の活性層となる珪素膜５４を作製
した。成膜温度は２５０℃〜３５０℃で行い本実施例で
は３２０℃とし、モノシラン(SiH₄)とモノシランベース
のフォスフィン(PH₃) ３％濃度のものを用いた。これら
をＰＣＶＤ装置内５Ｐａの圧力でに導入し、１３．５６
ＭＨｚの高周波電力を加えて成膜した。この際、高周波
電力は０．０５〜０．２０Ｗ／ｃｍ² が適当であり、本
実施例では０．１２０Ｗ／ｃｍ² を用いた。Then, as shown in FIG. 5B, a pattern was formed in the photoresist 53 by using the mask P1 to open only the source / drain regions. A silicon film 54, which will be an n-type active layer, was formed thereon by a plasma CVD method. The film formation temperature is 250 ° C. to 350 ° C., and in this embodiment, it is 320 ° C., and monosilane (SiH ₄ ) and monosilane-based phosphine (PH ₃ ) having a concentration of 3% were used. These are introduced into the PCVD apparatus at a pressure of 5 Pa, and 13.56
A high frequency power of MHz was applied to form a film. At this time, the high-frequency power is suitably 0.05~0.20W / cm ^2, in this embodiment using 0.120W / cm ^2.

【００２６】この方法によって出来上がったｎ型シリコ
ン層の比導電率は２×１０^-1〔Ωｃｍ^-1〕程度となっ
た。膜厚は５０Åとした。その後リフトオフ法を用い
て、レジスト５３を除去し、ソース・ドレイン領域５
５、５６を形成した。The specific conductivity of the n-type silicon layer produced by this method was about 2 × 10 ^-1 [Ωcm ^-1 ]. The film thickness was 50Å. After that, the lift-off method is used to remove the resist 53, and the source / drain regions 5 are removed.
5, 56 were formed.

【００２７】同様のプロセスを用いて、ｐ型の活性層を
形成した。その際の導入ガスは、モノシラン(SiH₄)とモ
ノシランベースのジボラン(B₂H₆)５％濃度のものを用い
た。これらをＰＣＶＤ装置内に４Ｐａの圧力でに導入
し、１３．５６ＭＨｚの高周波電力を加えて成膜した。
この際、高周波電力は０．０５〜０．２０Ｗ／ｃｍ² が
適当であり、本実施例では０．１２０Ｗ／ｃｍ² を用い
た。この方法によって出来上がったｐ型シリコン層の比
導電率は５×１０^-2〔Ωｃｍ^-1〕程度となった。膜厚は
５０Åとした。その後Ｎ型領域と同様にリフトオフ法を
用いて、ソース・ドレイン領域５９、６０を形成した。
その後、マスクＰ３を用いて珪素膜５２をエッチング除
去し、Ｎチャネル型薄膜トランジスタ用アイランド領域
６３とＰチャネル型薄膜トランジスタ用アイランド領域
６４を形成した。A p-type active layer was formed using the same process. The gas introduced at this time was a monosilane (SiH ₄ ) and monosilane-based diborane (B ₂ H ₆ ) concentration of 5%. These were introduced into a PCVD device at a pressure of 4 Pa, and high frequency power of 13.56 MHz was applied to form a film.
At this time, the high-frequency power is suitably 0.05~0.20W / cm ^2, in this embodiment using 0.120W / cm ^2. The specific conductivity of the p-type silicon layer produced by this method was about 5 × 10 ^-2 [Ωcm ^-1 ]. The film thickness was 50Å. After that, the source / drain regions 59 and 60 were formed by using the lift-off method similarly to the N-type region.
Then, the silicon film 52 was removed by etching using the mask P3 to form an N-channel type thin film transistor island region 63 and a P-channel type thin film transistor island region 64.

【００２８】その後ＸｅＣｌエキシマレーザーを用い
て、ソース・ドレイン・チャネル領域をレーザーアニー
ルすると同時に、活性層にレーザードーピングを行なっ
た。この時のレーザーエネルギーは、閾値エネルギーが
１３０ｍＪ／ｃｍ² で、膜厚全体が溶融するには２２０
ｍＪ／ｃｍ² が必要となる。しかし、最初から２２０ｍ
Ｊ／ｃｍ² 以上のエネルギーを照射すると、膜中に含ま
れる水素が急激に放出されるために、膜の破壊が起き
る。そのために低エネルギーで最初に水素を追い出した
後に溶融させる必要がある。本実施例では最初１５０ｍ
Ｊ／ｃｍ² で水素の追い出しを行なった後、２３０ｍＪ
／ｃｍ² で結晶化をおこなった。After that, the source / drain / channel regions were laser-annealed using a XeCl excimer laser, and at the same time, laser doping was performed on the active layer. The laser energy at this time has a threshold energy of 130 mJ / cm ² , and 220 for melting the entire film thickness.
mJ / cm ² is required. However, 220m from the beginning
When the energy of J / cm ² or more is applied, hydrogen contained in the film is rapidly released, so that the film is broken. Therefore, it is necessary to first drive out hydrogen with low energy and then melt it. In this embodiment, first 150 m
After ejecting hydrogen at J / cm ² , 230mJ
Crystallization was performed at / cm ² .

【００２９】アニ−ルにより、珪素膜はアモルファス構
造から秩序性の高い状態に移り、一部は結晶状態を呈す
る。特にシリコンの成膜後の状態で比較的秩序性の高い
領域は特に結晶化をして結晶状態となろうとする。しか
しこれらの領域間に存在する珪素により互いの結合がな
されるため、珪素同志は互いにひっぱりあう。レ−ザラ
マン分光により測定すると単結晶の珪素のピ−ク５２２
cm^-1より低周波側にシフトしたピ−クが観察される。そ
れの見掛け上の粒径は半値巾から計算すると、５０〜５
００Åとなっているが、実際はこの結晶性の高い領域は
多数あってクラスタ構造を有し、各クラスタ間は互いに
珪素同志で結合（アンカリング) がされた構造の被膜を
形成させることができた。The annealing causes the silicon film to shift from an amorphous structure to a highly ordered state, and a part thereof exhibits a crystalline state. In particular, a region having a relatively high degree of ordering after the film formation of silicon tends to be crystallized and become a crystalline state. However, since silicon existing between these regions is bonded to each other, the silicon members pull each other. Peak 522 of single crystal silicon as measured by laser Raman spectroscopy
Peaks shifted to lower frequencies than cm ^-1 are observed. The apparent particle size is 50 to 5 when calculated from the full width at half maximum.
Although it is 00 Å, in reality there are many regions with high crystallinity and they have a cluster structure, and it was possible to form a film with a structure in which the clusters are mutually anchored (anchoring) between silicon clusters. .

【００３０】結果として、被膜は実質的にグレインバウ
ンダリ（以下ＧＢという）がないといってもよい状態を
呈する。キャリアは各クラスタ間をアンカリングされた
個所を通じ互いに容易に移動し得るため、いわゆるGBの
明確に存在する多結晶珪素よりも高いキャリア移動度と
なる。即ちホ−ル移動度（μｈ）＝１０〜２００cm²／
ＶＳｅｃ、電子移動度（μe ）＝１５〜３００cm² ／Ｖ
Ｓｅｃが得られる。As a result, the film exhibits a state in which it can be said that it is substantially free of grain boundaries (hereinafter referred to as GB). Since the carriers can easily move between the clusters through the anchored portions, the carrier mobility is higher than that of polycrystalline silicon in which so-called GB is clearly present. That is, hole mobility (μh) = 10 to ²⁰⁰ cm ² /
VSec, electron mobility (μe) = 15 to 300 cm ² / V
Sec is obtained.

【００３１】この上に酸化珪素膜をゲイト絶縁膜として
５００〜２０００Å例えば１０００Åの厚さに形成し
た。これはブロッキング層としての酸化珪素膜の作製と
同一条件とした。この成膜中に弗素を少量添加し、ナト
リウムイオンの固定化をさせてもよい。A silicon oxide film was formed thereon as a gate insulating film to a thickness of 500 to 2000Å, for example, 1000Å. This was performed under the same conditions as the production of the silicon oxide film as the blocking layer. During this film formation, a small amount of fluorine may be added to immobilize sodium ions.

【００３２】この後、この上側にリンが１〜５×10²¹cm
^-3の濃度に入ったシリコン膜またはこのシリコン膜とそ
の上にモリブデン(Mo)、タングステン(W),MoSi₂ または
WSi₂との多層膜を形成した。これを第４のフォトマスク
Ｐ４にてパタ−ニングして図７(E) を得た。ＮＴＦＴ用
のゲイト電極６６、ＰＴＦＴ用のゲイト電極６７を形成
した。例えばチャネル長７μｍ、ゲイト電極としてリン
ド−プ珪素を０．２μｍ、その上にモリブデンを０．３
μｍの厚さに形成した。After this, 1-5 × 10 ²¹ cm of phosphorus is placed on the upper side.
^-3 concentration silicon film or this silicon film with molybdenum (Mo), tungsten (W), MoSi ₂ or
A multilayer film with WSi ₂ was formed. This was patterned with a fourth photomask P4 to obtain FIG. 7 (E). A gate electrode 66 for NTFT and a gate electrode 67 for PTFT were formed. For example, the channel length is 7 μm, the gate electrode is 0.2 μm of phosphorus-doped silicon, and 0.3 molybdenum is formed thereon.
It was formed to a thickness of μm.

【００３３】また、ゲート電極材料としてアルミニウム
（Al）を用いた場合、これを第４のフォトマスク６９に
てパタ−ニング後、その表面を陽極酸化することで、セ
ルファライン工法が適用可能なため、ソース・ドレイン
のコンタクトホールをよりゲートに近い位置に形成する
ことが出来るため、移動度、スレッシュホールド電圧の
低減からさらにＴＦＴの特性を上げることができる。When aluminum (Al) is used as the gate electrode material, the self-alignment method can be applied by patterning this with the fourth photomask 69 and then anodizing the surface. Since the source / drain contact holes can be formed at positions closer to the gate, the characteristics of the TFT can be further improved by reducing the mobility and the threshold voltage.

【００３４】かくすると、４００℃以上にすべての工程
で温度を加えることがなくＣ／ＴＦＴを作ることができ
る。そのため、基板材料として、石英等の高価な基板を
用いなくてもよく、本発明の大画面の液晶表示装置にき
わめて適したプロセスであるといえる。In this way, a C / TFT can be manufactured without applying a temperature above 400 ° C. in all steps. Therefore, an expensive substrate such as quartz does not have to be used as the substrate material, and it can be said that the process is extremely suitable for the large-screen liquid crystal display device of the present invention.

【００３５】図５（Ｆ）において、層間絶縁物６８を前
記したスパッタ法により酸化珪素膜の形成として行っ
た。この酸化珪素膜の形成はＬＰＣＶＤ法、光ＣＶＤ
法、常圧ＣＶＤ法を用いてもよい。例えば０．２〜０．
６μｍの厚さに形成し、その後、第５のフォトマスクＰ
５を用いて電極用の窓７９を形成した。その後、さら
に、これら全体にアルミニウムを０．３μｍの厚みにス
パッタ法により形成し第６のフォトマスクＰ６を用いて
リ−ド７４およびコンタクト７３、７５を作製した後、
表面を平坦化用有機樹脂７７例えば透光性ポリイミド樹
脂を塗布形成し、再度の電極穴あけを第７のフォトマス
クＰ７にて行った。さらに、これら全体にＩＴＯ（イン
ジウム酸化錫）を０．１μｍの厚みにスパッタ法により
形成し第８のフォトマスクＰ８を用いて画素電極７１を
形成した。このＩＴＯは室温〜１５０℃で成膜し、２０
０〜４００℃の酸素または大気中のアニ−ルにより成就
した。In FIG. 5F, the inter-layer insulator 68 was formed as a silicon oxide film by the above-mentioned sputtering method. This silicon oxide film is formed by LPCVD method, photo CVD method.
Method, atmospheric pressure CVD method may be used. For example, 0.2-0.
Formed to a thickness of 6 μm, and then a fifth photomask P
5 was used to form the window 79 for the electrode. After that, aluminum is further formed on the entire surface to a thickness of 0.3 μm by a sputtering method, and a lead 74 and contacts 73 and 75 are formed using a sixth photomask P6.
An organic resin 77 for flattening the surface, for example, a translucent polyimide resin was applied and formed, and the electrode hole was formed again using the seventh photomask P7. Further, ITO (Indium Tin Oxide) was formed on the whole of these by a sputtering method to a thickness of 0.1 μm, and the pixel electrode 71 was formed using the eighth photomask P8. This ITO film is formed at room temperature to 150 ° C.
Fulfilled by oxygen at 0-400 ° C or anneal in air.

【００３６】得られたＴＦＴの電気的な特性はＰＴＦＴ
で移動度は４０（cm²/Vs）、Ｖthは−５．９（Ｖ）で、
ＮＴＦＴで移動度は８０（cm²/Vs）、Ｖthは５．０
（Ｖ）であった。The electrical characteristics of the obtained TFT are PTFT.
The mobility is 40 (cm ² / Vs), Vth is -5.9 (V),
Mobility is 80 (cm ² / Vs) and Vth is 5.0 with NTFT
(V).

【００３７】上記の様な方法に従って作製された液晶電
気光学装置用の一方の基板を得ることが出来た。It was possible to obtain one substrate for a liquid crystal electro-optical device manufactured according to the method as described above.

【００３８】この液晶表示装置の電極等の配置の様子を
図４に示している。Ｎチャネル型薄膜トランジスタとＰ
チャネル型薄膜トランジスタとを第１の信号線３と第２
の信号線４のとの交差部に設けられている。このような
Ｃ／ＴＦＴを用いたマトリクス構成を有せしめた。ＮＴ
ＦＴは、ドレイン１０の入力端のコンタクトを介し第２
の信号線４に連結され、ゲイト９は第１の信号線３に連
結されている。ソ−ス１２の出力端はコンタクトを介し
て画素の電極１７に連結している。The arrangement of the electrodes and the like of this liquid crystal display device is shown in FIG. N-channel thin film transistor and P
The channel type thin film transistor is connected to the first signal line 3 and the second signal line 3.
Are provided at the intersections of the signal lines 4 and. A matrix structure using such C / TFT is provided. NT
The FT is connected to the second via the contact at the input end of the drain 10.
Of the signal line 4 and the gate 9 is connected to the first signal line 3. The output end of the source 12 is connected to the pixel electrode 17 via a contact.

【００３９】他方、ＰＴＦＴはドレイン２０の入力端が
コンタクトを介して第２の信号線４に連結され、ゲイト
２１は信号線３に、ソ−ス１８の出力端はコンタクトを
介してＮＴＦＴと同様に画素電極１７に連結している。
かかる構造を左右、上下に繰り返すことにより、６４０
×４８０、１２８０×９６０といった大画素の液晶表示
装置とすることができる。本実施例では１９２０×４０
０とした。この様にして第１の基板を得た。On the other hand, in the PTFT, the input end of the drain 20 is connected to the second signal line 4 via the contact, the gate 21 is connected to the signal line 3, and the output end of the source 18 is connected via the contact in the same manner as the NTFT. Is connected to the pixel electrode 17.
By repeating this structure horizontally and vertically, 640
A liquid crystal display device having a large pixel size of x480 or 1280x960 can be obtained. In this embodiment, 1920 × 40
It was set to 0. Thus, the first substrate was obtained.

【００４０】他方の基板の作製方法を図６に示す。ガラ
ス基板上にポリイミドに黒色顔料を混合したポリイミド
樹脂をスピンコート法を用いて１μｍの厚みに成膜し、
第９のフォトマスクＰ９を用いてブラックストライプ８
１を作製した。その後、赤色顔料を混合したポリイミド
樹脂をスピンコート法を用いて１μｍの厚みに成膜し、
第１０のフォトマスクＰ１０を用いて赤色フィルター８
３を作製した。同様にしてマスクＰ１１、Ｐ１２を使用
し、緑色フィルター８５および青色フィルター８６を作
製した。これらの作製中各フィルターは３５０℃にて窒
素中で６０分の焼成を行なった。その後、やはりスピン
コート法を用いて、レベリング層８９を透明ポリイミド
を用いて制作した。A method for manufacturing the other substrate is shown in FIG. A polyimide resin in which a black pigment is mixed with polyimide is formed on a glass substrate to a thickness of 1 μm by a spin coating method,
Black stripe 8 using the ninth photomask P9
1 was produced. Then, a polyimide resin mixed with a red pigment is formed into a film having a thickness of 1 μm by a spin coating method,
Red filter 8 using the tenth photomask P10
3 was produced. Similarly, using the masks P11 and P12, a green filter 85 and a blue filter 86 were produced. During manufacture of these filters, each filter was baked at 350 ° C. in nitrogen for 60 minutes. After that, the leveling layer 89 was made of transparent polyimide by using the spin coating method.

【００４１】その後、これら全体にＩＴＯ（インジュー
ム酸化錫）を０．１μｍの厚みにスパッタ法により形成
し第５のフォトマスク９１を用いて共通電極９０を形成
した。このＩＴＯは室温〜１５０℃で成膜し、２００〜
３００℃の酸素または大気中のアニ−ルにより成就し、
第２の基板を得た。After that, ITO (Indium Tin Oxide) was formed on the whole of the above to a thickness of 0.1 μm by the sputtering method, and the common electrode 90 was formed using the fifth photomask 91. This ITO film is formed at room temperature to 150 ° C.
Achieved by oxygen at 300 ° C or annealing in the atmosphere,
A second substrate was obtained.

【００４２】前記基板上に、オフセット法を用いて、ポ
リイミド前駆体を印刷し、非酸化性雰囲気たとえば窒素
中にて３５０℃１時間焼成を行った。その後、公知のラ
ビング法を用いて、ポリイミド表面を改質し、少なくと
も初期において、液晶分子を一定方向に配向させる手段
を設けた。A polyimide precursor was printed on the substrate by the offset method, and baked at 350 ° C. for 1 hour in a non-oxidizing atmosphere such as nitrogen. Then, a known rubbing method was used to modify the surface of the polyimide, and a means for orienting liquid crystal molecules in a certain direction was provided at least in the initial stage.

【００４３】その後、前記第一の基板と第二の基板によ
って、ネマチック液晶組成物を挟持し、周囲をエポキシ
性接着剤にて固定した。基板上のリードにＴＡＢ形状の
駆動ＩＣと共通信号、電位配線を有するＰＣＢを接続
し、外側に偏光板を貼り、透過型の液晶電気光学装置を
得た。これと冷陰極管を３本配置した後部照明装置、テ
レビ電波を受信するチューナーを接続し、壁掛けテレビ
として完成させた。従来のＣＲＴ方式のテレビと比べ
て、平面形状の装置となったために、壁等に設置するこ
とも出来るようになった。この液晶テレビの動作は図１
に示したものと、実質的に同等な信号を液晶画素に印加
することにより確認された。Thereafter, the nematic liquid crystal composition was sandwiched between the first substrate and the second substrate, and the periphery was fixed with an epoxy adhesive. A TAB-shaped drive IC, a PCB having a common signal and a potential wiring were connected to the leads on the substrate, and a polarizing plate was attached to the outside to obtain a transmissive liquid crystal electro-optical device. This was connected to a rear lighting device in which three cold cathode tubes were arranged, and a tuner for receiving TV radio waves, to complete a wall-mounted TV. Compared with the conventional CRT type TV, the device has a planar shape, so that it can be installed on a wall or the like. The operation of this LCD TV is shown in Fig. 1.
It was confirmed by applying to the liquid crystal pixel a signal substantially equivalent to that shown in FIG.

【００４４】『実施例２』本実施例では、対角１インチ
を有する液晶電気光学装置を用いた、ビデオカメラ用ビ
ューファインダーを作製し、本発明を実施したので説明
を加える。[Embodiment 2] In this embodiment, a viewfinder for a video camera using a liquid crystal electro-optical device having a diagonal of 1 inch was manufactured and the present invention was carried out.

【００４５】本実施例では、画素数が３８７×１２８の
構成にして、低温プロセスによる高移動度ＴＦＴを用い
た素子を形成し、ビューファインダーを構成した。本実
施例で使用する液晶表示装置の基板上のアクティブ素子
の配置の様子を図４に示し図４のＡ−Ａ’断面およびＢ
−Ｂ’断面を示す作製プロセスを図７に描く。In this embodiment, a viewfinder is constructed by forming a device having a high mobility TFT by a low temperature process with a structure of 387 × 128 pixels. FIG. 4 shows the arrangement of the active elements on the substrate of the liquid crystal display device used in this embodiment.
The fabrication process showing the -B 'cross section is depicted in FIG.

【００４６】図７（Ａ）において、安価な、７００℃以
下、例えば約６００℃の熱処理に耐え得るガラス５０上
にマグネトロンＲＦ（高周波) スパッタ法を用いてブロ
ッキング層５１としての酸化珪素膜を１０００〜３００
０Åの厚さに作製する。プロセス条件は酸素１００％雰
囲気、成膜温度１５℃、出力４００〜８００Ｗ、圧力
０．５Ｐａとした。タ−ゲットに石英または単結晶シリ
コンを用いた成膜速度は３０〜１００Å／分であった。In FIG. 7A, a silicon oxide film as a blocking layer 51 is formed on a glass 50, which is resistant to a heat treatment at 700 ° C. or lower, for example, about 600 ° C., by a magnetron RF (radio frequency) sputtering method as a blocking layer 51. ~ 300
It is made to a thickness of 0Å. The process conditions were an atmosphere of 100% oxygen, a film forming temperature of 15 ° C., an output of 400 to 800 W, and a pressure of 0.5 Pa. The film formation rate using quartz or single crystal silicon for the target was 30 to 100 Å / min.

【００４７】この上にシリコン膜をＬＰＣＶＤ（減圧気
相）法、スパッタ法またはプラズマＣＶＤ法により形成
した。減圧気相法で形成する場合、結晶化温度よりも１
００〜２００℃低い４５０〜５５０℃、例えば５３０℃
でジシラン(Si₂H₆) またはトリシラン(Si₃H₈) をＣＶＤ
装置に供給して成膜した。反応炉内圧力は３０〜３００
Ｐａとした。成膜速度は５０〜２５０Å/ 分であった。
ＰＴＦＴとＮＴＦＴとのスレッシュホ−ルド電圧（Ｖt
h）に概略同一に制御するため、ホウ素をジボランを用
いて１×10¹⁵〜１×10¹⁸cm^-3の濃度として成膜中に添加
してもよい。A silicon film was formed thereon by LPCVD (Low Pressure Vapor Phase) method, sputtering method or plasma CVD method. When forming by the reduced pressure vapor phase method, it is 1
450-550 ° C, which is low by 00-200 ° C, for example, 530 ° C
CVD of disilane (Si ₂ H ₆ ) or trisilane (Si ₃ H ₈ )
The film was supplied to the apparatus to form a film. The reactor pressure is 30-300
It was Pa. The film forming rate was 50 to 250 Å / min.
Threshold voltage (Vt) between PTFT and NTFT
In order to control the concentration to be substantially the same as that of h), boron may be added during the film formation with diborane at a concentration of 1 × 10 ¹⁵ to 1 × 10 ¹⁸ cm ⁻³ .

【００４８】スパッタ法で行う場合、スパッタ前の背圧
を１×10^-5Ｐａ以下とし、単結晶シリコンをタ−ゲット
として、アルゴンに水素を２０〜８０％混入した雰囲気
で行った。例えばアルゴン２０％、水素８０％とした。
成膜温度は１５０℃、周波数は１３．５６ＭＨｚ、スパ
ッタ出力は４００〜８００Ｗ、圧力は０．５Ｐａであっ
た。When the sputtering method is used, the back pressure before the sputtering is set to 1 × 10 ^-5 Pa or less, the single crystal silicon is used as the target, and the atmosphere is mixed with 20 to 80% of hydrogen in argon. For example, argon is 20% and hydrogen is 80%.
The film forming temperature was 150 ° C., the frequency was 13.56 MHz, the sputter output was 400 to 800 W, and the pressure was 0.5 Pa.

【００４９】プラズマＣＶＤ法により珪素膜を作製する
場合、温度は例えば３００℃とし、モノシラン(SiH₄)ま
たはジシラン(Si₂H₆) を用いた。これらをＰＣＶＤ装置
内に導入し、１３．５６ＭＨｚの高周波電力を加えて成
膜した。When a silicon film is formed by the plasma CVD method, the temperature is, for example, 300 ° C., and monosilane (SiH ₄ ) or disilane (Si ₂ H ₆ ) is used. These were introduced into a PCVD apparatus, and high-frequency power of 13.56 MHz was applied to form a film.

【００５０】これらの方法によって形成された被膜は、
酸素が５×10²¹cm^-3以下であることが好ましい。この酸
素濃度が高いと、結晶化させにくく、熱アニ−ル温度を
高くまたは熱アニ−ル時間を長くしなければならない。
また少なすぎると、バックライトによりオフ状態のリ−
ク電流が増加してしまう。そのため４×10¹⁹〜４×10²¹
cm^-3の範囲とした。水素は４×10²⁰cm^-3であり、珪素４
×10²²cm^-3として比較すると１原子％であった。The film formed by these methods is
It is preferable that oxygen is 5 × 10 ²¹ cm ⁻³ or less. If this oxygen concentration is high, it is difficult to crystallize and the thermal annealing temperature must be high or the thermal annealing time must be long.
If it is too small, the backlight will turn off the light.
The current will increase. Therefore 4 × 10 ¹⁹ to 4 × 10 ²¹
The range was cm ^-3 . Hydrogen is 4 × 10 ²⁰ cm ^-3 and silicon 4
When compared with ^{x10 22} cm ^-3 , it was 1 atom%.

【００５１】上記方法によって、アモルファス状態の珪
素膜を５００〜５０００Å、例えば１５００Åの厚さに
作製の後、４５０〜７００℃の温度にて１２〜７０時間
非酸化物雰囲気にて中温の加熱処理、例えば水素雰囲気
下にて６００℃の温度で保持した。珪素膜の下の基板表
面にアモルファス構造の酸化珪素膜が形成されているた
め、この熱処理で特定の核が存在せず、全体が均一に加
熱アニ−ルされる。即ち、成膜時はアモルファス構造を
有し、また水素は単に混入しているのみである。By the above method, an amorphous silicon film having a thickness of 500 to 5000 Å, for example 1500 Å, is formed, and then heat treatment at a temperature of 450 to 700 ° C. for 12 to 70 hours in a non-oxide atmosphere at a medium temperature, For example, it was held at a temperature of 600 ° C. in a hydrogen atmosphere. Since the amorphous silicon oxide film is formed on the surface of the substrate below the silicon film, no specific nuclei are present in this heat treatment, and the whole is uniformly annealed. That is, it has an amorphous structure at the time of film formation, and hydrogen is simply mixed therein.

【００５２】アニ−ルにより、珪素膜はアモルファス構
造から秩序性の高い状態に移り、一部は結晶状態を呈す
る。特にシリコンの成膜後の状態で比較的秩序性の高い
領域は特に結晶化をして結晶状態となろうとする。しか
しこれらの領域間に存在する珪素により互いの結合がな
されるため、珪素同志は互いにひっぱりあう。レ−ザラ
マン分光により測定すると単結晶の珪素のピ−ク５２２
cm^-1より低周波側にシフトしたピ−クが観察される。そ
れの見掛け上の粒径は半値巾から計算すると、５０〜５
００Åとマイクロクリスタルのようになっているが、実
際はこの結晶性の高い領域は多数あってクラスタ構造を
有し、各クラスタ間は互いに珪素同志で結合（アンカリ
ング) がされたセミアモルファス構造の被膜を形成させ
ることができた。The annealing causes the silicon film to shift from an amorphous structure to a highly ordered state, and a part thereof assumes a crystalline state. In particular, a region having a relatively high degree of ordering after the film formation of silicon tends to be crystallized and become a crystalline state. However, since silicon existing between these regions is bonded to each other, the silicon members pull each other. Peak 522 of single crystal silicon as measured by laser Raman spectroscopy
Peaks shifted to lower frequencies than cm ^-1 are observed. The apparent particle size is 50 to 5 when calculated from the full width at half maximum.
Although it is a microcrystal like 00Å, in reality there are many highly crystalline regions with a cluster structure, and each cluster has a semi-amorphous structure in which silicon is bonded (anchoring) with each other. Could be formed.

【００５３】結果として、被膜は実質的にグレインバウ
ンダリ（以下ＧＢという）がないといってもよい状態を
呈する。キャリアは各クラスタ間をアンカリングされた
個所を通じ互いに容易に移動し得るため、いわゆるGBの
明確に存在する多結晶珪素よりも高いキャリア移動度と
なる。即ちホ−ル移動度（μｈ）＝１０〜２００cm²／
ＶＳｅｃ、電子移動度（μe ）＝１５〜３００cm² ／Ｖ
Ｓｅｃが得られる。As a result, the coating film is in a state in which it can be said that there is substantially no grain boundary (hereinafter referred to as GB). Since the carriers can easily move between the clusters through the anchored portions, the carrier mobility is higher than that of polycrystalline silicon in which so-called GB is clearly present. That is, hole mobility (μh) = 10 to ²⁰⁰ cm ² /
VSec, electron mobility (μe) = 15 to 300 cm ² / V
Sec is obtained.

【００５４】他方、上記の如き中温でのアニ−ルではな
く、９００〜１２００℃の高温アニ−ルにより被膜を多
結晶化すると、核からの固相成長により被膜中の不純物
の偏析がおきて、ＧＢには酸素、炭素、窒素等の不純物
が多くなり、結晶中の移動度は大きいが、ＧＢでのバリ
ア（障壁）を作ってそこでのキャリアの移動を阻害して
しまう。結果として１０cm²/Vsec以上の移動度がなかな
か得られないのが実情である。即ち、本実施例ではかく
の如き理由により、セミアモルファスまたはセミクリス
タル構造を有するシリコン半導体を用いている。On the other hand, when the film is polycrystallized by a high temperature anneal of 900 to 1200 ° C. instead of the anneal at a medium temperature as described above, segregation of impurities in the film occurs due to solid phase growth from nuclei. , GB have a large amount of impurities such as oxygen, carbon, and nitrogen, and have a large mobility in the crystal, but they form a barrier in GB and hinder the movement of carriers there. As a result, it is difficult to obtain a mobility of 10 cm ² / Vsec or more. That is, in this embodiment, the silicon semiconductor having the semi-amorphous or semi-crystal structure is used for the reason as described above.

【００５５】図７(A) において、珪素膜を第１のフォト
マスクにてフォトエッチングを施し、ＮＴＦＴ用の領
域１３（チャネル巾２０μm)を図面のＡ−Ａ’断面側
に、ＰＴＦＴ用の領域２２をＢ−Ｂ’断面側に作製し
た。In FIG. 7 (A), the silicon film is photoetched by using a first photomask, and an NTFT region 13 (channel width 20 μm) is formed on the AA ′ cross section side of the drawing, and a PTFT region. 22 was produced on the BB ′ cross section side.

【００５６】この上に酸化珪素膜をゲイト絶縁膜として
５００〜２０００Å例えば１０００Åの厚さに形成し
た。これはブロッキング層としての酸化珪素膜の作製と
同一条件とした。この成膜中に弗素を少量添加し、ナト
リウムイオンの固定化をさせてもよい。On this, a silicon oxide film was formed as a gate insulating film to a thickness of 500 to 2000Å, for example, 1000Å. This was performed under the same conditions as the production of the silicon oxide film as the blocking layer. During this film formation, a small amount of fluorine may be added to immobilize sodium ions.

【００５７】この後、この上側にリンが１〜５×10²¹cm
^-3の濃度に入ったシリコン膜またはこのシリコン膜とそ
の上にモリブデン(Mo)、タングステン(W),MoSi₂ または
WSi₂との多層膜を形成した。これを第２のフォトマスク
にてパタ−ニングして図７(B) を得た。ＮＴＦＴ用の
ゲイト電極９、ＰＴＦＴ用のゲイト電極２１を形成し
た。本実施例にでは、ＮＴＦＴ用チャネル長は１０μ
ｍ、ＰＴＦＴ用チャネル長は７μｍ、ゲイト電極として
リンド−プ珪素を０．２μｍ、その上にモリブデンを
０．３μｍの厚さに形成した。After this, 1-5 × 10 ²¹ cm of phosphorus is placed on the upper side.
^-3 concentration silicon film or this silicon film with molybdenum (Mo), tungsten (W), MoSi ₂ or
A multilayer film with WSi ₂ was formed. This was patterned with a second photomask to obtain FIG. 7 (B). A gate electrode 9 for NTFT and a gate electrode 21 for PTFT were formed. In this embodiment, the NTFT channel length is 10 μm.
m, the channel length for the PTFT is 7 μm, the gate electrode is made of 0.2 μm of phosphorus-doped silicon, and molybdenum is formed thereon to a thickness of 0.3 μm.

【００５８】図７（Ｃ）において、ＰＴＦＴ用のソ−ス
１８ドレイン２０に対し、ホウ素を１〜５×１０¹⁵cm^-2
のド−ズ量でイオン注入法により添加した。In FIG. 7C, 1 to 5 × 10 ¹⁵ cm ^{-2 of} boron is added to the source 18 drain 20 for PTFT.
Was added by the ion implantation method.

【００５９】次に図７（Ｄ）の如く、フォトレジスト６
１をフォトマスクを用いて形成した。ＮＴＦＴ用のソ
−ス１０、ドレイン１２としてリンを１〜５×１０¹⁵cm
^-2のドーズ量でイオン注入法により添加した。Next, as shown in FIG. 7D, the photoresist 6 is used.
1 was formed using a photomask. Source 10 for NTFT and phosphorus 1 to 5 × 10 ¹⁵ cm as drain 12
^It was added by the ion implantation method at a dose amount of ^-2 .

【００６０】また、ゲート電極材料としてアルミニウム
（Al）を用いた場合、これを第２のフォトマスクにて
パタ−ニング後、その表面を陽極酸化することで、セル
ファライン工法が適用可能なため、ソース・ドレインの
コンタクトホールをよりゲートに近い位置に形成するこ
とが出来るため、移動度、スレッシュホールド電圧の低
減からさらにＴＦＴの特性を上げることができる。When aluminum (Al) is used as the gate electrode material, the self-alignment method can be applied by patterning this with a second photomask and then anodizing its surface. Since the source / drain contact hole can be formed at a position closer to the gate, the characteristics of the TFT can be further improved by reducing the mobility and the threshold voltage.

【００６１】次に、６００℃にて１０〜５０時間再び加
熱アニ−ルを行った。ＮＴＦＴのソ−ス１０、ドレイン
１２、ＰＴＦＴのソ−ス１８、ドレイン２０を不純物を
活性化してＰ⁺ 、Ｎ⁺ として作製した。またゲイト電極
２１、９下にはチャネル形成領域１９、１１がセミアモ
ルファス半導体として形成されている。Next, heating anneal was performed again at 600 ° C. for 10 to 50 hours. The source 10 and the drain 12 of the NTFT, the source 18 and the drain 20 of the PTFT were produced as P ⁺ and N ⁺ by activating impurities. Channel forming regions 19 and 11 are formed as semi-amorphous semiconductors below the gate electrodes 21 and 9.

【００６２】かくすると、セルフアライン方式でありな
がらも、７００℃以上にすべての工程で温度を加えるこ
とがなくＣ／ＴＦＴを作ることができる。そのため、基
板材料として、石英等の高価な基板を用いなくてもよ
く、本発明の大画素の液晶表示装置にきわめて適したプ
ロセスである。By doing so, it is possible to fabricate a C / TFT without applying a temperature above 700 ° C. in all steps even though it is a self-aligned method. Therefore, it is not necessary to use an expensive substrate such as quartz as the substrate material, and the process is very suitable for the large-pixel liquid crystal display device of the present invention.

【００６３】本実施例では熱アニ−ルは図７（Ａ）、
（Ｄ）で２回行った。しかし図７（Ａ）のアニ−ルは求
める特性により省略し、双方を図７（Ｄ）のアニ−ルに
より兼ね製造時間の短縮を図ってもよい。図７（Ｅ）に
おいて、層間絶縁物６５を前記したスパッタ法により酸
化珪素膜の形成として行った。この酸化珪素膜の形成は
ＬＰＣＶＤ法、光ＣＶＤ法、常圧ＣＶＤ法を用いてもよ
い。例えば０．２〜０．６μｍの厚さに形成し、その
後、フォトマスクを用いて電極用の窓６６を形成し
た。さらに、図７（Ｆ）に示す如くこれら全体にアルミ
ニウムをスパッタ法により形成し、リ−ド７１、および
コンタクト７２をフォトマスクを用いて作製した後、
表面を平坦化用有機樹脂６９例えば透光性ポリイミド樹
脂を塗布形成し、再度の電極穴あけをフォトマスクに
て行った。In this embodiment, the thermal anneal is as shown in FIG.
Done twice in (D). However, the anneal shown in FIG. 7A may be omitted depending on the desired characteristics, and both may be combined with the anneal shown in FIG. 7D to reduce the manufacturing time. In FIG. 7E, an interlayer insulator 65 was formed as a silicon oxide film by the above-described sputtering method. The silicon oxide film may be formed by using the LPCVD method, the photo CVD method, or the atmospheric pressure CVD method. For example, it is formed to have a thickness of 0.2 to 0.6 μm, and then a window 66 for an electrode is formed using a photomask. Further, as shown in FIG. 7 (F), aluminum is formed on all of them by a sputtering method, and a lead 71 and a contact 72 are formed using a photomask, and then,
An organic resin 69 for flattening the surface, for example, a translucent polyimide resin was applied and formed, and another electrode hole was formed using a photomask.

【００６４】２つのＴＦＴを相補型構成とし、かつその
出力端を液晶装置の一方の画素の電極を透明電極として
それに連結するため、スパッタ法によりＩＴＯ（インジ
ュ−ム・スズ酸化膜）を形成した。それをフォトマスク
によりエッチングし、電極１７を構成させた。このＩ
ＴＯは室温〜１５０℃で成膜し、２００〜４００℃の酸
素または大気中のアニ−ルにより成就した。かくの如く
にしてＮＴＦＴ１３とＰＴＦＴ２２と透明導電膜の電極
１７とを同一ガラス基板５０上に作製した。得られたＴ
ＦＴの電気的な特性はＰＴＦＴで移動度は２０（cm²/V
s）、Ｖthは−５．９（Ｖ）で、ＮＴＦＴで移動度は４
０（cm²/Vs）、Ｖthは５．０（Ｖ）であった。ITO (indium tin oxide film) was formed by the sputtering method in order to connect two TFTs with a complementary structure and to connect the output end thereof to the transparent electrode of one pixel of the liquid crystal device. . It was etched with a photomask to form the electrode 17. This I
The TO film was formed at room temperature to 150 ° C. and was accomplished by oxygen at 200 to 400 ° C. or anneal in the atmosphere. In this way, the NTFT 13, the PTFT 22, and the transparent conductive film electrode 17 were formed on the same glass substrate 50. Obtained T
The electrical characteristics of FT are PTFT and the mobility is 20 (cm ² / V
s), Vth is -5.9 (V), and the mobility is 4 with NTFT.
It was 0 (cm ² / Vs) and Vth was 5.0 (V).

【００６５】上記の様な方法に従って液晶装置用の一方
の基板を作製した。この液晶表示装置の電極等の配置の
様子を図４に示している。このようなＣ／ＴＦＴを用い
たマトリクス構成を有せしめた。One substrate for a liquid crystal device was manufactured according to the method as described above. FIG. 4 shows the arrangement of electrodes and the like of this liquid crystal display device. A matrix structure using such C / TFT is provided.

【００６６】次に第二の基板として、青板ガラス上にス
パッタ法を用いて、酸化珪素膜を２０００Å積層した基
板上に、やはり スパッタ法によりＩＴＯ（インジュ−
ム・スズ酸化膜）を形成した。このＩＴＯは室温〜１５
０℃で成膜し、２００〜４００℃の酸素または大気中の
アニ−ルにより成就した。また、この基板上に『実施例
１』と同様の手法を用いたカラーフィルターを形成し
て、第二の基板とした。Next, as a second substrate, an ITO (indium) film was also formed by sputtering on a substrate in which 2,000 liters of silicon oxide film was laminated on soda-lime glass by sputtering.
A tin oxide film) was formed. This ITO is room temperature ~ 15
The film was formed at 0 ° C. and was accomplished by oxygen at 200 to 400 ° C. or annealing in the atmosphere. A color filter was formed on this substrate using the same method as in "Example 1" to obtain a second substrate.

【００６７】前記基板上に、オフセット法を用いて、ポ
リイミド前駆体を印刷し、非酸化性雰囲気たとえば窒素
中にて３５０℃１時間焼成を行った。その後、公知のラ
ビング法を用いて、ポリイミド表面を改質し、少なくと
も初期において、液晶分子を一定方向に配向させる手段
を設けて第一および第二の基板とした。A polyimide precursor was printed on the substrate by the offset method, and baked at 350 ° C. for 1 hour in a non-oxidizing atmosphere such as nitrogen. After that, a known rubbing method was used to modify the surface of the polyimide, and at least in the initial stage, a means for orienting liquid crystal molecules in a certain direction was provided to obtain first and second substrates.

【００６８】その後、前記第一の基板と第二の基板によ
って、ネマチック液晶組成物を挟持し、周囲をエポキシ
性接着剤にて固定した。基板上のリードはそのピッチが
４６μｍと微細なため、ＣＯＧ法を用いて接続をおこな
った。本実施例ではＩＣチップ上に設けた金バンプをエ
ポキシ系の銀パラジウム樹脂で接続し、ＩＣチップと基
板間を固着と封止を目的としたエポキシ変成アクリル樹
脂にて埋めて固定する方法を用いた。その後、外側に偏
光板を貼り、透過型の液晶表示装置を得た。Thereafter, the nematic liquid crystal composition was sandwiched between the first substrate and the second substrate, and the periphery was fixed with an epoxy adhesive. Since the pitch of the leads on the substrate was as fine as 46 μm, the COG method was used for connection. In this embodiment, the gold bumps provided on the IC chip are connected by an epoxy-based silver-palladium resin, and the IC chip and the substrate are embedded and fixed by epoxy modified acrylic resin for the purpose of fixing and sealing. I was there. After that, a polarizing plate was attached to the outside to obtain a transmissive liquid crystal display device.

【００６９】図８に本実施例で用いた駆動波形を示す。
実施例１に用いた正弦波に代わりランプ波形を用いた。
ランプ波は構成が簡単なうえ、階調データーからΔｔへ
の変換が容易な点に長所を有する。その動作については
本文において図１で説明したものとほとんど同じである
ので詳細は省略する。図８では、図１と同様に、画素に
かかるアナログ電圧をデジタル的に得ることができる
が、例えば、画素Ａでは低い電圧ながら、画素に電圧が
かかっている時間は長く、逆に画素Ｂでは高い電圧がか
かるものの、その時間は画素Ａに比べて短い。このた
め、視覚的には画素Ａと画素Ｂの濃淡の差が予定したも
のより小さくなる場合がある。その困難を克服するため
には図９に示すようにＹ線のいずれにも電圧のかからな
い時間を電圧のかかる時間に比して大きくとればよい。
例えば、その時間を電圧のかかる時間と同じだけにすれ
ば、理論的には各画素に電圧がかかる最長時間は最短時
間の３倍であり、実際には２倍程度である。さらに、図
９のように、Ｙ線のいずれにも電圧のかからない時間を
電圧のかかる時間の２倍とすれば、例えば、画素Ｚ_m,n
は画素Ｚ_n,m+1 に比べて４０％だけ長く電圧がかかって
いるにすぎない。よって、画素の電圧とは別に、画素に
かかっている電圧による視覚的な濃淡のエラーは大きく
改善されうる。FIG. 8 shows drive waveforms used in this embodiment.
Instead of the sine wave used in Example 1, a ramp waveform was used.
The ramp wave has an advantage in that the structure is simple and that the gradation data can be easily converted into Δt. The operation is almost the same as that described with reference to FIG. In FIG. 8, as in FIG. 1, the analog voltage applied to the pixel can be digitally obtained. For example, in the pixel A, although the voltage is low, the voltage is applied to the pixel for a long time. Although a high voltage is applied, the time is shorter than that of the pixel A. Therefore, visually, the difference in shade between the pixel A and the pixel B may be smaller than expected. In order to overcome the difficulty, the time when no voltage is applied to any of the Y lines may be set longer than the time when a voltage is applied, as shown in FIG.
For example, if the time is set to be the same as the voltage application time, theoretically the maximum time when the voltage is applied to each pixel is three times the minimum time and actually about two times. Further, as shown in FIG. 9, if the time in which no voltage is applied to any of the Y lines is twice the time in which voltage is applied, for example, the pixel Z _{m, n}
Is only 40% longer than the pixel Z _{n, m + 1} . Therefore, in addition to the pixel voltage, the visual shading error due to the voltage applied to the pixel can be greatly improved.

【００７０】例えば３８４×１２８ドットの４９，１５
２組のＴＦＴを５０ｍｍ角（３００ｍｍ角基板から３６
枚の多面取り）に作成した液晶電気光学装置に対し通常
のアナログ的な階調表示を行った場合、ＴＦＴの特性ば
らつきが約±１０％存在するために、１６階調表示が限
界であった。しかしながら、本発明によるデジタル階調
表示をおこなった場合、ＴＦＴ素子の特性ばらつきの影
響を受けにくいために、１２８階調表示まで可能になり
カラー表示では２，０９７，１５２色の多彩であり微妙
な色彩の表示が実現できている。For example, 49,15 of 384 × 128 dots
Two sets of TFT are 50mm square (36mm from 300mm square substrate)
When a normal analog gradation display is performed on a liquid crystal electro-optical device formed in a multi-layered manner, 16 gradation display is the limit because there is about ± 10% variation in TFT characteristics. . However, when the digital gray scale display according to the present invention is performed, it is possible to display up to 128 gray scales because it is not easily affected by the characteristic variation of the TFT element, and in the color display, 2,097,152 colors are various and delicate. Color display is realized.

【００７１】テレビ映像の様なソフトを映す場合、例え
ば同一色からなる『岩』でもその微細な窪み等にあたる
光の加減から微妙に色合いが異なる。自然の色彩に近い
表示を行おうとした場合、１６階調では困難を要し、こ
れらの微妙な窪みの表現には向かない。本発明による階
調表示によって、これらの微細な色調の変化を付けるこ
とが可能になった。In the case of displaying software such as a television image, for example, even "rock" of the same color has a slightly different shade due to the adjustment of the light hitting the minute depressions. If an attempt is made to display a color that is close to the natural color, 16 gradations are difficult and it is not suitable for expressing these subtle depressions. The gradation display according to the present invention makes it possible to impart these minute color tone changes.

【００７２】本実施例では、従来の純然たるアナログ方
式の階調表示に対し、デジタル方式の階調表示を行うこ
とを特徴としている。その効果として、例えば６４０×
４００ドットの画素数を有する液晶電気光学装置を想定
したばあい、合計２５６，０００個のＴＦＴすべての特
性をばらつき無く作製することは、非常に困難を有し、
現実的には量産性、歩留りを考慮すると、１６階調表示
が限界と考えられているのに対し印加電圧レベルを明確
にするために、アナログ値では無く、基準電圧値を信号
としてコントローラー側から入力し、その基準信号をＴ
ＦＴに接続するタイミングをデジタル値で制御すること
によって、ＴＦＴに印加される電圧を制御することで、
ＴＦＴの特性ばらつきをカバーする方法を本発明ではと
っている事を特徴としていることから、明快なデジタル
階調表示が可能になっていることにある。The present embodiment is characterized in that digital gradation display is performed in contrast to the conventional pure analog gradation display. The effect is, for example, 640 ×
Assuming a liquid crystal electro-optical device having a number of pixels of 400 dots, it is extremely difficult to manufacture all 256,000 TFTs in total without variation.
Considering mass productivity and yield, in reality, 16-gradation display is considered to be the limit, whereas in order to clarify the applied voltage level, the reference voltage value, not the analog value, is used as a signal from the controller side. Input the reference signal
By controlling the voltage applied to the TFT by controlling the timing for connecting to the FT with a digital value,
Since the present invention is characterized in that the method of covering the characteristic variation of the TFT is adopted, a clear digital gradation display is possible.

【００７３】『実施例３』 本実施例では図２に示すよ
うな回路構成を用いた液晶表示装置を用いて、壁掛けテ
レビを作製したので、その説明を行う。またその際のＴ
ＦＴは、レーザーアニールを用いた多結晶シリコンとし
た。[Embodiment 3] In this embodiment, a wall-mounted television is manufactured by using a liquid crystal display device having a circuit configuration as shown in FIG. Also T at that time
FT was polycrystalline silicon using laser annealing.

【００７４】以下では、ＴＦＴ部分の作製方法について
図１０にしたがって記述する。図１０（Ａ）において、
石英ガラス等の高価でない７００℃以下、例えば約６０
０℃の熱処理に耐え得るガラス１００上にマグネトロン
ＲＦ（高周波) スパッタ法を用いてブロッキング層１０
１としての酸化珪素膜を１０００〜３０００Åの厚さに
作製する。プロセス条件は酸素１００％雰囲気、成膜温
度１５℃、出力４００〜８００Ｗ、圧力０．５Ｐａとし
た。タ−ゲットに石英または単結晶シリコンを用いた成
膜速度は３０〜１００Å／分であった。In the following, a method of manufacturing the TFT portion will be described with reference to FIG. In FIG. 10 (A),
Not expensive, such as quartz glass 700 ° C or less, eg about 60
The blocking layer 10 is formed on the glass 100 that can withstand heat treatment at 0 ° C. by using a magnetron RF (radio frequency) sputtering method.
A silicon oxide film as No. 1 is formed to a thickness of 1000 to 3000Å. The process conditions were an atmosphere of 100% oxygen, a film forming temperature of 15 ° C., an output of 400 to 800 W, and a pressure of 0.5 Pa. The film formation rate using quartz or single crystal silicon for the target was 30 to 100 Å / min.

【００７５】この上にシリコン膜をプラズマＣＶＤ法に
より珪素膜１０２を作製した。成膜温度は２５０℃〜３
５０℃で行い本実施例では３２０℃とし、モノシラン(S
iH₄)を用いた。モノシラン(SiH₄)に限らず、ジシラン(S
i₂H₆) またトリシラン(Si₃H₈) を用いてもよい。これら
をＰＣＶＤ装置内に３Ｐａの圧力で導入し、１３．５６
ＭＨｚの高周波電力を加えて成膜した。この際、高周波
電力は０．０２〜０．１０Ｗ／ｃｍ² が適当であり、本
実施例では０．０５５Ｗ／ｃｍ² を用いた。また、モノ
シラン(SiH₄)の流量は２０ＳＣＣＭとし、その時の成膜
速度は約１２０Å/ 分であった。ＰＴＦＴとＮＴＦＴと
のスレッシュホ−ルド電圧（Ｖth）を概略同一に制御す
るため、ホウ素をジボランを用いて１×10¹⁵〜１×10¹⁸
cm^-3の濃度として成膜中に添加してもよい。またＴＦＴ
のチャネル領域となるシリコン層の成膜にはこのプラズ
マＣＶＤだけでなく、スパッタ法、減圧ＣＶＤ法を用い
ても良く、以下にその方法を簡単に述べる。A silicon film 102 was formed on this by a plasma CVD method. Film formation temperature is 250 ° C to 3
It is carried out at 50 ° C., and in this embodiment 320 ° C., and monosilane (S
iH ₄ ) was used. Not only monosilane (SiH ₄ ) but also disilane (S
i ₂ H ₆ ) or trisilane (Si ₃ H ₈ ) may be used. These were introduced into the PCVD device at a pressure of 3 Pa, and 13.56
A high frequency power of MHz was applied to form a film. At this time, the high frequency power is suitably 0.02 to 0.10 W / cm ² , and in this example, 0.055 W / cm ² was used. The flow rate of monosilane (SiH ₄ ) was 20 SCCM, and the film formation rate at that time was about 120 Å / min. In order to control the threshold voltage (Vth) of the PTFT and the NTFT to be approximately the same, boron is used in an amount of 1 × 10 ¹⁵ to 1 × 10 ¹⁸ by using diborane.
It may be added as a concentration of cm ⁻³ during film formation. Also TFT
In addition to the plasma CVD, a sputtering method or a low pressure CVD method may be used for forming the silicon layer to be the channel region of the above. The method will be briefly described below.

【００７６】スパッタ法で行う場合、スパッタ前の背圧
を１×10^-5Ｐａ以下とし、単結晶シリコンをタ−ゲット
として、アルゴンに水素を２０〜８０％混入した雰囲気
で行った。例えばアルゴン２０％、水素８０％とした。
成膜温度は１５０℃、周波数は１３．５６ＭＨｚ、スパ
ッタ出力は４００〜８００Ｗ、圧力は０．５Ｐａであっ
た。When the sputtering method is used, the back pressure before the sputtering is set to 1 × 10 ^-5 Pa or less, the single crystal silicon is used as the target, and the atmosphere is mixed with 20% to 80% of hydrogen in argon. For example, argon is 20% and hydrogen is 80%.
The film forming temperature was 150 ° C., the frequency was 13.56 MHz, the sputter output was 400 to 800 W, and the pressure was 0.5 Pa.

【００７７】減圧気相法で形成する場合、結晶化温度よ
りも１００〜２００℃低い４５０〜５５０℃、例えば５
３０℃でジシラン(Si₂H₆) またはトリシラン(Si₃H₈) を
ＣＶＤ装置に供給して成膜した。反応炉内圧力は３０〜
３００Ｐａとした。成膜速度は５０〜２５０Å/ 分であ
った。ＰＴＦＴとＮＴＦＴとのスレッシュホ−ルド電圧
（Ｖth）を概略同一に制御するため、ホウ素をジボラン
を用いて１×10¹⁵〜１×10¹⁸cm^-3の濃度として成膜中に
添加してもよい。In the case of forming by the reduced pressure vapor phase method, it is 450 to 550 ° C., which is 100 to 200 ° C. lower than the crystallization temperature, for example, 5
Disilane (Si ₂ H ₆ ) or trisilane (Si ₃ H ₈ ) was supplied to a CVD apparatus at 30 ° C. to form a film. The reactor pressure is 30 ~
It was set to 300 Pa. The film forming rate was 50 to 250 Å / min. In order to control the threshold voltage (Vth) of the PTFT and that of the NTFT to be approximately the same, boron may be added during film formation using diborane at a concentration of 1 × 10 ¹⁵ to 1 × 10 ¹⁸ cm ^-3. .

【００７８】これらの方法によって形成された被膜は、
酸素が５×10²¹cm^-3以下であることが好ましい。結晶化
を助長させるためには、酸素濃度を７×10¹⁹cm^-3以下、
好ましくは１×10¹⁹cm^-3以下とすることが望ましいが、
少なすぎると、バックライトによりオフ状態のリ−ク電
流が増加してしまうため、この濃度を選択した。この酸
素濃度が高いと、結晶化させにくく、レーザーアニ−ル
温度を高くまたはレーザーアニ−ル時間を長くしなけれ
ばならない。水素は４×10²⁰cm^-3であり、珪素４×10²²
cm^-3として比較すると１原子％であった。The coatings formed by these methods are
It is preferable that oxygen is 5 × 10 ²¹ cm ⁻³ or less. In order to promote crystallization, the oxygen concentration is 7 × 10 ¹⁹ cm ^-3 or less,
It is preferable that the size is 1 × 10 ¹⁹ cm ^-3 or less,
If the amount is too small, the leak current in the off state increases due to the backlight, so this concentration was selected. If the oxygen concentration is high, it is difficult to crystallize, and the laser annealing temperature must be high or the laser annealing time must be long. Hydrogen is 4 × 10 ²⁰ cm ^-3 and silicon is 4 × 10 ²²
It was 1 atom% when compared as cm ^-3 .

【００７９】また、ソ−ス、ドレインに対してより結晶
化を助長させるため、酸素濃度を７×10¹⁹cm^-3以下、好
ましくは１×10¹⁹cm^-3以下とし、ピクセル構成するＴＦ
Ｔのチャネル形成領域のみに酸素をイオン注入法により
５×10²⁰〜５×10²¹cm^-3となるように添加してもよい。
上記方法によって、アモルファス状態の珪素膜を５００
〜５０００Å、本実施例では１０００Åの厚さに成膜し
た。In order to further promote crystallization of the source and drain, the oxygen concentration is set to 7 × 10 ¹⁹ cm ^-3 or less, preferably 1 × 10 ¹⁹ cm ^-3 or less, and the TF for forming a pixel is set.
Oxygen may be added only to the channel forming region of T by the ion implantation method so as to have a concentration of 5 × 10 ^{20 to} 5 × 10 ²¹ cm ⁻³ .
By the above method, an amorphous silicon film is formed into 500
The film was formed to a thickness of ˜5000 Å, 1000 Å in this example.

【００８０】その後、フォトレジスト１０３をマスクＰ
１を用いてＮＴＦＴのソース・ドレイン領域となるべき
領域のみ開孔したパターンを形成した。そして、レジス
ト１０３をマスクとして、リンイオンをイオン注入法に
より、２×１０¹⁴〜５×１０¹⁶ｃｍ^-2、好ましくは２×
１０¹⁶ｃｍ^-2だけ、注入し、ｎ型不純物領域１０４を形
成した。その後、レジスト１０３は除去された。After that, the photoresist 103 is used as a mask P.
1 was used to form a pattern in which only the regions to be the source / drain regions of the NTFT were opened. Then, using the resist 103 as a mask, phosphorus ions are ion-implanted to 2 × 10 ^{14 to} 5 × 10 ¹⁶ cm ⁻² , preferably 2 ×
^Implanting only 10 ¹⁶ cm ⁻² to form the n-type impurity region 104. After that, the resist 103 was removed.

【００８１】同様に、レジスト１０５を塗布し、マスク
Ｐ３を用いて、ＰＴＦＴのソース・ドレイン領域となる
べき領域のみ開孔したパターンを形成した。そして、レ
ジスト１０５をマスクとして、ｐ型の不純物領域を形成
した。不純物としては、ホウソを用い、やはりイオン注
入法を用いて、２×１０¹⁴〜５×１０¹⁶ｃｍ^-2、好まし
くは２×１０¹⁶ｃｍ^-2だけ、不純物を導入した。このよ
うにして。図１０（Ｂ）を得た。Similarly, a resist 105 was applied, and a mask P3 was used to form a pattern in which only the regions to be the source / drain regions of the PTFT were opened. Then, using the resist 105 as a mask, a p-type impurity region was formed. As the impurity, boroso was used, and the ion implantation method was also used to introduce the impurity in an amount of 2 × 10 ^{14 to} 5 × 10 ¹⁶ cm ⁻² , preferably 2 × 10 ¹⁶ cm ⁻² . In this way. FIG. 10B was obtained.

【００８２】その後、珪素膜１０２上に、厚さ５０〜３
００ｎｍ、例えば、１００ｎｍの酸化珪素被膜１０７
を、上記のＲＦスパッタ法によって形成した。そして、
ＸｅＣｌエキシマレーザーを用いて、ソース・ドレイン
・チャネル領域をレーザーアニールによって、結晶化・
活性化した。この時のレーザーエネルギーは、閾値エネ
ルギーが１３０ｍＪ／ｃｍ² で、膜厚全体が溶融するに
は２２０ｍＪ／ｃｍ² が必要となる。しかし、最初から
２２０ｍＪ／ｃｍ² 以上のエネルギーを照射すると、膜
中に含まれる水素が急激に放出されるために、膜の破壊
が起きる。そのために低エネルギーで最初に水素を追い
出した後に溶融させる必要がある。本実施例では最初１
５０ｍＪ／ｃｍ² で水素の追い出しを行なった後、２３
０ｍＪ／ｃｍ² で結晶化をおこなった。さらに、レーザ
ーアニール終了後は酸化珪素膜１０７は取り去った。After that, a thickness of 50 to 3 is formed on the silicon film 102.
00 nm, for example, 100 nm of silicon oxide film 107
Was formed by the RF sputtering method described above. And
Source / drain / channel regions are crystallized by laser annealing using a XeCl excimer laser.
Activated. The laser energy at this time has a threshold energy of 130 mJ / cm ² , and 220 mJ / cm ² is required for melting the entire film thickness. However, when the energy of 220 mJ / cm ² or more is applied from the beginning, the hydrogen contained in the film is rapidly released, so that the film is broken. Therefore, it is necessary to first drive out hydrogen with low energy and then melt it. In this embodiment, first 1
After expulsion of hydrogen at 50 mJ / cm ² , 23
Crystallization was performed at 0 mJ / cm ² . Further, the silicon oxide film 107 was removed after the laser annealing was completed.

【００８３】その後、フォトマスクＰ３によって、アイ
ランド状のＮＴＦＴ領域１１１とＰＴＦＴ領域１１２を
形成した。この上に酸化珪素膜１０８をゲイト絶縁膜と
して５００〜２０００Å例えば１０００Åの厚さに形成
した。これはブロッキング層としての酸化珪素膜の作製
と同一条件とした。この成膜中に弗素を少量添加し、ナ
トリウムイオンの固定化をさせてもよい。After that, the island-shaped NTFT region 111 and the PTFT region 112 were formed by the photomask P3. A silicon oxide film 108 is formed thereon as a gate insulating film with a thickness of 500 to 2000Å, for example, 1000Å. This was performed under the same conditions as the production of the silicon oxide film as the blocking layer. During this film formation, a small amount of fluorine may be added to immobilize sodium ions.

【００８４】この後、この上側にリンが１〜５×10²¹cm
^-3の濃度に入ったシリコン膜またはこのシリコン膜とそ
の上にモリブデン(Mo)、タングステン(W),MoSi₂ または
WSi₂との多層膜を形成した。これを第４のフォトマスク
Ｐ４にてパタ−ニングして図１０(D) を得た。ＮＴＦＴ
用のゲイト電極１０９、ＰＴＦＴ用のゲイト電極１１０
を形成した。例えばチャネル長７μｍ、ゲイト電極とし
てリンド−プ珪素を０．２μｍ、その上にモリブデンを
０．３μｍの厚さに形成した。Then, phosphorus is added to the upper side in an amount of 1 to 5 × 10 ²¹ cm.
^-3 concentration silicon film or this silicon film with molybdenum (Mo), tungsten (W), MoSi ₂ or
A multilayer film with WSi ₂ was formed. This was patterned with a fourth photomask P4 to obtain FIG. 10 (D). NTFT
Gate electrode 109 for PTFT and gate electrode 110 for PTFT
Was formed. For example, the channel length is 7 μm, the gate electrode is 0.2 μm of phosphorus-doped silicon, and molybdenum is 0.3 μm thick thereon.

【００８５】また、ゲート電極材料としてアルミニウム
（Al）を用いた場合、これを第４のフォトマスクＰ４に
てパタ−ニング後、その表面を陽極酸化することで、セ
ルファライン工法が適用可能なため、ソース・ドレイン
のコンタクトホールをよりゲートに近い位置に形成する
ことが出来るため、移動度、スレッシュホールド電圧の
低減からさらにＴＦＴの特性を上げることができる。When aluminum (Al) is used as the gate electrode material, the self-alignment method can be applied by patterning this with the fourth photomask P4 and then anodizing the surface. Since the source / drain contact holes can be formed at positions closer to the gate, the characteristics of the TFT can be further improved by reducing the mobility and the threshold voltage.

【００８６】かくすると、４００℃以上にすべての工程
で温度を加えることがなくＣ／ＴＦＴを作ることができ
る。そのため、基板材料として、石英等の高価な基板を
用いなくてもよく、本発明の大画面の液晶表示装置にき
わめて適したプロセスであるといえる。In this way, a C / TFT can be manufactured without applying a temperature above 400 ° C. in all steps. Therefore, an expensive substrate such as quartz does not have to be used as the substrate material, and it can be said that the process is extremely suitable for the large-screen liquid crystal display device of the present invention.

【００８７】図１０（Ｅ）において、層間絶縁物１１３
を前記したスパッタ法により酸化珪素膜の形成として行
った。この酸化珪素膜の形成はＬＰＣＶＤ法、光ＣＶＤ
法、常圧ＣＶＤ法を用いてもよい。例えば０．２〜０．
６μｍの厚さに形成し、その後、第５のフォトマスクＰ
５を用いて電極用の窓１１７を形成した。その後、さら
に、これら全体にアルミニウムを０．３μｍの厚みにス
パッタ法により形成し第６のフォトマスクＰ６を用いて
リ−ド１１６およびコンタクト１１４、１１５を作製し
た後、表面を平坦化用有機樹脂１１９、例えば透光性ポ
リイミド樹脂を塗布形成し、再度の電極穴あけを第７の
フォトマスクＰ７にて行った。さらに、これら全体にＩ
ＴＯ（インジウム酸化錫）を０．１μｍの厚みにスパッ
タ法により形成し第８のフォトマスクＰ８を用いて画素
電極１１８を形成した。このＩＴＯは室温〜１５０℃で
成膜し、２００〜４００℃の酸素または大気中のアニ−
ルにより成就した。In FIG. 10E, the interlayer insulator 113
Was formed as a silicon oxide film by the above-mentioned sputtering method. This silicon oxide film is formed by LPCVD method, photo CVD method.
Method, atmospheric pressure CVD method may be used. For example, 0.2-0.
Formed to a thickness of 6 μm, and then a fifth photomask P
5 was used to form the window 117 for the electrode. After that, aluminum is further formed on the entire surface to a thickness of 0.3 μm by a sputtering method to form a lead 116 and contacts 114 and 115 using a sixth photomask P6, and then the surface is flattened with an organic resin. 119, for example, a translucent polyimide resin was applied and formed, and the electrode hole was formed again using the seventh photomask P7. In addition, I
TO (indium tin oxide) was formed to a thickness of 0.1 μm by a sputtering method, and the pixel electrode 118 was formed using the eighth photomask P8. This ITO film is formed at room temperature to 150 ° C., and oxygen at 200 to 400 ° C. or an atmosphere in the atmosphere is used.
Fulfilled by Le.

【００８８】得られたＴＦＴの電気的な特性はＰＴＦＴ
で移動度は３５（cm²/Vs）、Ｖthは−５．９（Ｖ）で、
ＮＴＦＴで移動度は９０（cm²/Vs）、Ｖthは４．８
（Ｖ）であった。The electrical characteristics of the obtained TFT are PTFT.
The mobility is 35 (cm ² / Vs), Vth is -5.9 (V),
Mobility is 90 (cm ² / Vs) and Vth is 4.8 with NTFT
(V).

【００８９】上記の様な方法に従って作製された液晶電
気光学装置用の一方の基板を得ることが出来た。他方の
基板の作製方法は実施例１と同じであるので省略する。
その後、前記第一の基板と第二の基板によって、ネマチ
ック液晶組成物を挟持し、周囲をエポキシ性接着剤にて
固定した。基板上のリードにＴＡＢ形状の駆動ＩＣと共
通信号、電位配線を有するＰＣＢを接続し、外側に偏光
板を貼り、透過型の液晶電気光学装置を得た。これと冷
陰極管を３本配置した後部照明装置、テレビ電波を受信
するチューナーを接続し、壁掛けテレビとして完成させ
た。従来のＣＲＴ方式のテレビと比べて、平面形状の装
置となったために、壁等に設置することも出来るように
なった。この液晶テレビの動作は図１に示したものと、
実質的に同等な信号を液晶画素に印加することにより確
認された。It was possible to obtain one substrate for a liquid crystal electro-optical device manufactured by the above method. Since the method for manufacturing the other substrate is the same as that in the first embodiment, it will be omitted.
Then, the nematic liquid crystal composition was sandwiched between the first substrate and the second substrate, and the periphery was fixed with an epoxy adhesive. A TAB-shaped drive IC, a PCB having a common signal and a potential wiring were connected to the leads on the substrate, and a polarizing plate was attached to the outside to obtain a transmissive liquid crystal electro-optical device. This was connected to a rear lighting device in which three cold cathode tubes were arranged, and a tuner for receiving TV radio waves, to complete a wall-mounted TV. Compared with the conventional CRT type TV, the device has a planar shape, so that it can be installed on a wall or the like. The operation of this LCD TV is the same as that shown in FIG.
It was confirmed by applying a substantially equivalent signal to the liquid crystal pixel.

【００９０】[0090]

【発明の効果】本発明では、従来の純然たるアナログ方
式の階調表示に対し、デジタル方式の階調表示を行うこ
とを特徴としている。その効果として、例えば６４０×
４００ドットの画素数を有する液晶電気光学装置を想定
したばあい、合計２５６，０００個のＴＦＴすべての特
性をばらつき無く作製することは、非常に困難を有し、
現実的には量産性、歩留りを考慮すると、１６階調表示
が限界と考えられているのに対し、本発明のように、全
くアナログ的な信号を加えることなく純粋にデジタル制
御のみで階調表示することにより、２５６階調表示以上
の階調表示が可能となった。完全なデジタル表示である
ので、ＴＦＴの特性ばらつきによる階調の曖昧さは全く
なくなり、したがって、ＴＦＴのばらつきが少々あって
も、極めて均質な階調表示が可能であった。したがっ
て、従来はばらつきの少ないＴＦＴを得るために極めて
歩留りが悪かったのに対し、本発明によって、ＴＦＴの
歩留りがさほど問題とされなくなったため、液晶装置の
歩留りは向上し、作製コストも著しく抑えることができ
た。The present invention is characterized in that the gradation display of the digital method is performed in contrast to the gradation display of the conventional pure analog method. The effect is, for example, 640 ×
Assuming a liquid crystal electro-optical device having a number of pixels of 400 dots, it is extremely difficult to manufacture all 256,000 TFTs in total without variation.
In reality, considering the mass productivity and the yield, it is considered that 16 gradation display is the limit, but unlike the present invention, the gradation is purely digitally controlled without adding any analog signal. By displaying, gradation display of 256 gradations or more became possible. Since it is a completely digital display, gradation ambiguity due to variations in TFT characteristics is completely eliminated. Therefore, even if there are slight variations in TFT, extremely uniform gradation display was possible. Therefore, in the past, the yield was extremely poor in order to obtain a TFT with little variation, but the yield of the TFT was not so much a problem according to the present invention, so that the yield of the liquid crystal device was improved and the manufacturing cost was significantly suppressed. I was able to.

【００９１】例えば６４０×４００ドットの２５６，０
００組のＴＦＴを３００ｍｍ角に作成した液晶電気光学
装置に対し通常のアナログ的な階調表示を行った場合、
ＴＦＴの特性ばらつきが約±１０％存在するために、１
６階調表示が限界であった。しかしながら、本発明によ
るデジタル階調表示をおこなった場合、ＴＦＴ素子の特
性ばらつきの影響を受けにくいために、２５６階調表示
まで可能になりカラー表示ではなんと１６，７７７，２
１６色の多彩であり微妙な色彩の表示が実現できてい
る。テレビ映像の様なソフトを映す場合、例えば同一色
からなる『岩』でもその微細な窪み等から微妙に色合い
が異なる。自然の色彩に近い表示を行おうとした場合、
１６階調では困難を要する。本発明による階調表示によ
って、これらの微細な色調の変化を付けることが可能に
なった。For example, 256,0 of 640 × 400 dots
When normal analog gradation display is performed on a liquid crystal electro-optical device in which 00 sets of TFTs are formed in a 300 mm square,
Since there is about ± 10% variation in TFT characteristics, 1
6 gradation display was the limit. However, when the digital gray scale display according to the present invention is performed, it is possible to display up to 256 gray scales because it is hardly affected by the characteristic variation of the TFT element, and the color display is 16,777,2.
A wide variety of 16 colors and subtle colors can be displayed. When displaying software such as a television image, for example, even "rocks" of the same color have slightly different shades due to their fine depressions. If you try to display something close to the natural color,
16 gradations are difficult. The gradation display according to the present invention makes it possible to impart these minute color tone changes.

【００９２】本発明の実施例では、シリコンを用いたＴ
ＦＴを中心に説明を加えたが、ゲルマニウムを用いたＴ
ＦＴも同様に使用できる。とくに、単結晶ゲルマニウム
の電子移動度は３６００ｃｍ² ／Ｖｓ、ホール移動度は
１８００ｃｍ² ／Ｖｓと、単結晶シリコンの値（電子移
動度で１３５０ｃｍ² ／Ｖｓ、ホール移動度で４８０ｃ
ｍ² ／Ｖｓ）の特性を上回っているため、高速動作が要
求される本発明を実行する上で極めて優れた材料であ
る。また、ゲルマニウムは非晶質状態から結晶状態へ遷
移する温度がシリコンに比べて低く、低温プロセスに向
いている。また、結晶成長の際の核発生率が小さく、し
たがって、一般に、多結晶成長させた場合には大きな結
晶が得られる。このようにゲルマニウムはシリコンと比
べても遜色のない特性を有している。In the embodiment of the present invention, T using silicon is used.
I explained mainly about FT, but T using germanium
FT can be used as well. In particular, single crystal germanium has an electron mobility of 3600 cm ² / Vs and a hole mobility of 1800 cm ² / Vs, which is the value of single crystal silicon (electron mobility is 1350 cm ² / Vs, hole mobility is 480 c).
Since it exceeds the characteristic of m ² / Vs), it is an extremely excellent material for carrying out the present invention which requires high-speed operation. Further, germanium has a lower transition temperature from an amorphous state to a crystalline state than silicon, and is suitable for a low temperature process. Further, the nucleus generation rate during crystal growth is small, and therefore, generally, large crystals are obtained when polycrystal growth is performed. Thus, germanium has characteristics comparable to those of silicon.

【００９３】本発明の技術思想を説明するために、主と
して液晶を用いた電気光学装置、特に表示装置を例とし
て説明を加えたが、本発明の思想を適用するには、なに
も表示装置である必要はなく、いわゆるプロジェクショ
ン型テレビやその他の光スイッチ、光シャッターであっ
てもよい。さらに、電気光学材料も液晶に限らず、電
界、電圧等の電気的な影響を受けて光学的な特性の変わ
るものであれば、本発明を適用できることは明らかであ
ろう。In order to explain the technical idea of the present invention, an electro-optical device mainly using liquid crystal, particularly a display device has been described as an example. However, to apply the idea of the present invention, any display device is used. However, it may be a so-called projection type television, other optical switch, or optical shutter. Further, the electro-optical material is not limited to liquid crystal, and it will be apparent that the present invention can be applied as long as the optical characteristics change due to electrical influences such as electric field and voltage.

【図面の簡単な説明】[Brief description of drawings]

【図１】 本発明による駆動波形を示す。FIG. 1 shows a driving waveform according to the present invention.

【図２】 本発明によるマトリクス構成の例を示す。FIG. 2 shows an example of a matrix configuration according to the present invention.

【図３】 ネマチック液晶の電気光学特性を示す。FIG. 3 shows electro-optical characteristics of nematic liquid crystal.

【図４】 実施例による素子の平面構造を示す。FIG. 4 shows a planar structure of a device according to an example.

【図５】 実施例によるＴＦＴのプロセスを示す。FIG. 5 shows a process of a TFT according to an example.

【図６】 実施例によるカラーフィルターの工程を示
す。FIG. 6 shows a process of a color filter according to an example.

【図７】 実施例によるＴＦＴのプロセスを示す。FIG. 7 shows a process of a TFT according to an example.

【図８】 本発明による他の駆動波形の例を示す。FIG. 8 shows an example of another drive waveform according to the present invention.

【図９】 本発明による他の駆動波形の例を示す。FIG. 9 shows an example of another drive waveform according to the present invention.

─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成５年９月２日[Submission date] September 2, 1993

【手続補正１】[Procedure Amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】図面の簡単な説明[Name of item to be corrected] Brief description of the drawing

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【図面の簡単な説明】[Brief description of drawings]

【図１】 本発明による駆動波形を示す。FIG. 1 shows a driving waveform according to the present invention.

【図２】 本発明によるマトリクス構成の例を示す。FIG. 2 shows an example of a matrix configuration according to the present invention.

【図３】 ネマチック液晶の電気光学特性を示す。FIG. 3 shows electro-optical characteristics of nematic liquid crystal.

【図４】 実施例による素子の平面構造を示す。FIG. 4 shows a planar structure of a device according to an example.

【図５】 実施例によるＴＦＴのプロセスを示す。FIG. 5 shows a process of a TFT according to an example.

【図６】 実施例によるカラーフィルターの工程を示
す。FIG. 6 shows a process of a color filter according to an example.

【図７】 実施例によるＴＦＴのプロセスを示す。FIG. 7 shows a process of a TFT according to an example.

【図８】 本発明による他の駆動波形の例を示す。FIG. 8 shows an example of another drive waveform according to the present invention.

【図９】 本発明による他の駆動波形の例を示す。FIG. 9 shows an example of another drive waveform according to the present invention.

【図１０】実施例の作製行程を示す。FIG. 10 shows a manufacturing process of an example.

【手続補正２】[Procedure Amendment 2]

【補正対象書類名】図面[Document name to be corrected] Drawing

【補正対象項目名】全図[Correction target item name] All drawings

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【図１】 [Figure 1]

【図２】 [Fig. 2]

【図３】 [Figure 3]

【図４】 [Figure 4]

【図５】 [Figure 5]

【図６】 [Figure 6]

【図７】 [Figure 7]

【図８】 [Figure 8]

【図９】 [Figure 9]

【図１０】 [Figure 10]

───────────────────────────────────────────────────── フロントページの続き (72)発明者 竹村 保彦 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Yasuhiko Takemura 398 Hase, Atsugi, Kanagawa Prefecture Semiconductor Energy Research Institute Co., Ltd.

Claims (5)

【特許請求の範囲】[Claims] 【請求項１】基板上に、Ｎ本の信号線Ｘ_1,Ｘ_2,..Ｘ_n,..
Ｘ_N と、それに直行するＭ本の信号線Ｙ_1,Ｙ_2,..Ｙ_m,..
Ｙ_M とによってマトリクス状に形成された配線と、各マ
トリクスの交差点領域にＮチャネル型薄膜トランジスタ
とＰチャネル型薄膜トランジスタとによって形成された
それぞれ少なくとも１つの変形トランスファー・ゲイト
素子と、各信号線の交差点領域に設けられた画素Ｚ_11,
Ｚ_12,..Ｚ_mn,...Ｚ_MNとを有し、各変形トランスファー
・ゲイト素子の出力端子は各画素を構成する静電装置の
電極の一方に接続され、該変形トランスファー・ゲイト
素子の制御電極は信号線Ｘ_1,Ｘ_2,..Ｘ_n,..Ｘ_N の１つ
に、入力端子は信号線Ｙ_1,Ｙ_2,..Ｙ_m,..Ｙ_M の１つに接
続された電気光学装置において、時間Ｔ₁ からＴ₁ にお
いては信号線Ｙ_m だけに時間とともに変化する電圧を加
え、さらに、信号線Ｘ_1,Ｘ_2,..Ｘ_n,..Ｘ_N には、独立に
任意のタイミングで時間（Ｔ₁ −Ｔ₀ ）よりも幅が短
く、かつ、極性が少なくとも１回反転する信号電圧を印
加することによって、画素Ｚ_1m, Ｚ_2m,...Ｚ_nm,...Ｚ_Nm
に任意の大きさの電圧を供給し、よって、前記画素の濃
淡を任意に制御する過程と、時間Ｔ₂ からＴ₃ （Ｔ₂ ＞
Ｔ₁ ）においては信号線Ｙ_m+1 だけに時間とともに変化
する電圧を加え、さらに、信号線Ｘ_1,Ｘ_2,..Ｘ_n,..Ｘ_N
には、独立に任意のタイミングで時間（Ｔ₁ −Ｔ₀ ）よ
りも幅が短く、かつ、極性が少なくとも１回反転する信
号電圧を印加することによって、画素Ｚ_1m+1, Ｚ
_2m+1,...Ｚ_nm+1,...Ｚ_Nm+1に任意の大きさの電圧を供給
し、よって、前記画素の濃淡を任意に制御する過程と、
を有することを特徴とする電気光学装置の画像表示方
法。1. N signal lines X _1, X _{2, ...} X _{n ,.}
X _N and M signal lines Y _1, Y _{2, ..} Y _{m, ..}
Y _M in the form of a matrix, at least one modified transfer gate element formed of an N-channel thin film transistor and a P-channel thin film transistor in the intersection region of each matrix, and an intersection region of each signal line. Pixel Z _11, provided in
Z _{12, ..} Z _{mn, ...} Z _MN, and the output terminal of each modified transfer gate element is connected to one of the electrodes of the electrostatic device constituting each pixel, and the modified transfer gate element The control electrode is connected to one of the signal lines X _1, X _{2, ..} X _{n, ..} X _N , and the input terminal is connected to one of the signal lines Y _1, Y _{2, ..} Y _{m, ..} Y _M. in the connected electro-optical device, is a voltage which varies with only the time signal line Y _m added at T ₁ from the time T _1, further signal lines _{X 1, X 2, .. X} n, in _.. X _n Are independently applied to the pixels Z _1m, Z _{2m, ...} Z by applying a signal voltage whose width is shorter than the time (T ₁ −T ₀ ) at any timing and whose polarity is inverted at least once _{. nm, ...} Z _Nm
Supplying any magnitude of the voltage to, thus, the process of arbitrarily controlling the density of the pixel, T ₃ from the time T ₂ (T _2>
T ₁₎ is a voltage that varies with only the time signal line Y _{m + 1} plus the further signal lines _{X 1, X 2, .. X} n, .. X N
To the pixels Z _{1m + 1,} Z by independently applying a signal voltage having a width shorter than the time (T ₁ −T ₀ ) at any timing and inverting the polarity at least once.
_{2m + 1, ...} Z _{nm + 1, ...} Z _{Nm + 1} is supplied with a voltage having an arbitrary magnitude, and thus the shading of the pixel is arbitrarily controlled,
An image display method for an electro-optical device, comprising: 【請求項２】請求項１において、Ｙ_m に印加される電圧
は正弦波であることを特徴とする電気光学装置の画像表
示方法。2. The image display method for an electro-optical device according to claim 1, wherein the voltage applied to Y _m is a sine wave. 【請求項３】請求項１において、Ｙ_m に印加される電圧
は余弦波であることを特徴とする電気光学装置の画像表
示方法。3. The image display method for an electro-optical device according to claim 1, wherein the voltage applied to Y _m is a cosine wave. 【請求項４】請求項１において、Ｙ_m に印加される電圧
はランプ波であることを特徴とする電気光学装置の画像
表示方法。4. The image display method for an electro-optical device according to claim 1, wherein the voltage applied to Y _m is a ramp wave. 【請求項５】請求項１において、Ｙ_m に印加される電圧
は三角波であることを特徴とする電気光学装置の画像表
示方法。5. The image display method for an electro-optical device according to claim 1, wherein the voltage applied to Y _m is a triangular wave.