JPH0691520B2 - フレ−ム同期はずれ検出方式 - Google Patents
フレ−ム同期はずれ検出方式Info
- Publication number
- JPH0691520B2 JPH0691520B2 JP6805787A JP6805787A JPH0691520B2 JP H0691520 B2 JPH0691520 B2 JP H0691520B2 JP 6805787 A JP6805787 A JP 6805787A JP 6805787 A JP6805787 A JP 6805787A JP H0691520 B2 JPH0691520 B2 JP H0691520B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- signal
- output
- bit
- word
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0059—Convolutional codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/3405—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power
- H04L27/3416—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power in which the information is carried by both the individual signal points and the subset to which the individual points belong, e.g. using coset coding, lattice coding, or related schemes
- H04L27/3427—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power in which the information is carried by both the individual signal points and the subset to which the individual points belong, e.g. using coset coding, lattice coding, or related schemes in which the constellation is the n - fold Cartesian product of a single underlying two-dimensional constellation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/048—Speed or phase control by synchronisation signals using the properties of error detecting or error correcting codes, e.g. parity as synchronisation signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Artificial Intelligence (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Error Detection And Correction (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータ伝送におけるフレーム同期はずれ検出方
式に関し、特に伝送系に畳み込み符号が使用されたフレ
ーム同期はずれ検出方式に関するものである。
式に関し、特に伝送系に畳み込み符号が使用されたフレ
ーム同期はずれ検出方式に関するものである。
まず、フレーム同期の必要性について述べる。TDMと接
続される低速チャネルのビットレートは2400Hzの整数倍
である。ビットレートが14.4kbps以下のモデムの場合は
一般に変調速度も2400Hzなので、TDMのフレームクロッ
クとMOD/DEMの変調クロックを共用できる。DEMが正常に
受信した時点で送信側の変調クロックと受信側の変調ク
ロックとは同期する。従って、クロックソースが同じで
あるので、TDMのフレームクロックも自動的に同期する
ため、特にフレーム同期手段は不要である。
続される低速チャネルのビットレートは2400Hzの整数倍
である。ビットレートが14.4kbps以下のモデムの場合は
一般に変調速度も2400Hzなので、TDMのフレームクロッ
クとMOD/DEMの変調クロックを共用できる。DEMが正常に
受信した時点で送信側の変調クロックと受信側の変調ク
ロックとは同期する。従って、クロックソースが同じで
あるので、TDMのフレームクロックも自動的に同期する
ため、特にフレーム同期手段は不要である。
しかし、19.2kbpsのモデムの場合は１変調毎に（１ボー
に）７ビット伝送するため、変調速度は、 19200÷７＝2400×8/7 ＝2742.85（Hz） である。従って、TDMのフレームクロックと合わないの
で、フレーム同期が必要となる。
に）７ビット伝送するため、変調速度は、 19200÷７＝2400×8/7 ＝2742.85（Hz） である。従って、TDMのフレームクロックと合わないの
で、フレーム同期が必要となる。
このようにフレーム同期が必要であるので、フレーム同
期はずれを起こした場合には、これを検出する必要があ
る。従来、データ伝送におけるフレーム同期はずれ検出
方式は、伝送すべきデータ系列に特定のパターンを有す
るフレーム同期パルスを挿入してフレーム同期はずれを
検出するものである。
期はずれを起こした場合には、これを検出する必要があ
る。従来、データ伝送におけるフレーム同期はずれ検出
方式は、伝送すべきデータ系列に特定のパターンを有す
るフレーム同期パルスを挿入してフレーム同期はずれを
検出するものである。
上述した従来のフレーム同期はずれ検出方式は、本来伝
送すべき情報を持たないフレーム同期パルスを挿入する
ため、情報伝送速度に比べ実際に伝送路に送出される伝
送速度が必ず増加する。このことは電話回線によるデー
タ伝送などのように元々通信路容量の限界で伝送してい
る系では重大な欠陥になるという問題がある。
送すべき情報を持たないフレーム同期パルスを挿入する
ため、情報伝送速度に比べ実際に伝送路に送出される伝
送速度が必ず増加する。このことは電話回線によるデー
タ伝送などのように元々通信路容量の限界で伝送してい
る系では重大な欠陥になるという問題がある。
本発明によるフレーム同期はずれ検出方式は、フレーム
位相に応じて送受信データにバイオレーションを行なう
手段と、送受信間でバイオレーションの同期がはずれた
ときに起こる受信データ誤りを検出する手段を有してい
る。
位相に応じて送受信データにバイオレーションを行なう
手段と、送受信間でバイオレーションの同期がはずれた
ときに起こる受信データ誤りを検出する手段を有してい
る。
本発明は、伝送速度を増加させることなしに、フレーム
同期はずれを確実に検出できるようにしたものである。
同期はずれを確実に検出できるようにしたものである。
第１図は本発明に係わるフレーム同期はずれ検出方式の
一実施例を示すブロック系統図であり、送信データにバ
イオレーション操作を行ない、もしフレーム同期がはず
れたとき受信データが必ず誤るようにしたものである。
同図において、１は送信データが入力する入力端子、２
は入力端子2aに入力する送信データを例えば３ビットの
並列データからなる出力ワード（Q2,Q1,Q0）に符号化し
て出力端子2b,2c,2dから出力する畳み込み符号器、３は
送信データに同期するフレーム同期パルスWTが入力する
入力端子、４は送信データごとに０または１の疑似乱数
rTを出力する疑似乱数発生器、５は所定数の送信データ
からなるフレームに同期し例えば偶数フレームで０、奇
数フレームで１となるフレーム同期パルスWTと疑似乱数
発生器４から出力された疑似乱数rTとのエクスクルーシ
ブ・オア（排他的論理和）がとられたWTrT信号を出力
するエクスクルーシブ・オア回路、６はこのエクスクル
ーシブ・オア回路５から出力されたWTrT信号と畳み込
み符号器２の出力端子2dから出力された符号化信号Q0と
のエクスクルーシブ・オアがとられQ0（WTrT）信号
からなる符号化信号〔Q0〕を出力するエクスクルーシブ
・オア回路、７は入力する３ビットの並列データからな
る送信ワード（Q2,Q1,〔Q0〕）を変調して伝送路８に出
力する変調器、９はこの伝送路８を介して受信された信
号を復調したのち判定し判定データである入力ワード
（Y2,Y1,〔Y0〕）を出力する変調・判定器、10は疑似乱
数rTと同じ系列であって送信データごとに０または１の
疑似乱数rRを発生する疑似乱数発生器、11は所定数の受
信データからなるフレームに同期し例えば偶数フレーム
で０、奇数フレームで１となるフレーム同期パルスWRが
入力する入力端子、12は疑似乱数rRとフレーム同期パル
スWRとのエクスクルーシブ・オアがとられrRWR信号を
出力するエクスクルーシブ・オア、13はエクスクルーシ
ブ・オア回路12から出力されたrRWR信号と符号化信号
〔Y0〕とのエクスクルーシブ・オアがとられ〔Y0〕
（rRWR）信号からなる符号化信号Y0を出力するエクス
クルーシブ・オア回路、14は入力端子14a〜14cに入力す
る３ビットの並列データからなる受信ワード（Y2,Y1,
Y0）を復号して受信データを出力端子14dから出力する
ビタビ復号器、15はビタビ復号器14の内部状態から復号
誤りを検出する誤り検出器である。
一実施例を示すブロック系統図であり、送信データにバ
イオレーション操作を行ない、もしフレーム同期がはず
れたとき受信データが必ず誤るようにしたものである。
同図において、１は送信データが入力する入力端子、２
は入力端子2aに入力する送信データを例えば３ビットの
並列データからなる出力ワード（Q2,Q1,Q0）に符号化し
て出力端子2b,2c,2dから出力する畳み込み符号器、３は
送信データに同期するフレーム同期パルスWTが入力する
入力端子、４は送信データごとに０または１の疑似乱数
rTを出力する疑似乱数発生器、５は所定数の送信データ
からなるフレームに同期し例えば偶数フレームで０、奇
数フレームで１となるフレーム同期パルスWTと疑似乱数
発生器４から出力された疑似乱数rTとのエクスクルーシ
ブ・オア（排他的論理和）がとられたWTrT信号を出力
するエクスクルーシブ・オア回路、６はこのエクスクル
ーシブ・オア回路５から出力されたWTrT信号と畳み込
み符号器２の出力端子2dから出力された符号化信号Q0と
のエクスクルーシブ・オアがとられQ0（WTrT）信号
からなる符号化信号〔Q0〕を出力するエクスクルーシブ
・オア回路、７は入力する３ビットの並列データからな
る送信ワード（Q2,Q1,〔Q0〕）を変調して伝送路８に出
力する変調器、９はこの伝送路８を介して受信された信
号を復調したのち判定し判定データである入力ワード
（Y2,Y1,〔Y0〕）を出力する変調・判定器、10は疑似乱
数rTと同じ系列であって送信データごとに０または１の
疑似乱数rRを発生する疑似乱数発生器、11は所定数の受
信データからなるフレームに同期し例えば偶数フレーム
で０、奇数フレームで１となるフレーム同期パルスWRが
入力する入力端子、12は疑似乱数rRとフレーム同期パル
スWRとのエクスクルーシブ・オアがとられrRWR信号を
出力するエクスクルーシブ・オア、13はエクスクルーシ
ブ・オア回路12から出力されたrRWR信号と符号化信号
〔Y0〕とのエクスクルーシブ・オアがとられ〔Y0〕
（rRWR）信号からなる符号化信号Y0を出力するエクス
クルーシブ・オア回路、14は入力端子14a〜14cに入力す
る３ビットの並列データからなる受信ワード（Y2,Y1,
Y0）を復号して受信データを出力端子14dから出力する
ビタビ復号器、15はビタビ復号器14の内部状態から復号
誤りを検出する誤り検出器である。
次に、上記構成によるフレーム同期はずれ検出方式の動
作について説明する。まず、畳み込み符号器２はその入
力端子2aに入力した送信データを符号化することによ
り、その出力端子2b〜2dから符号化された３ビットの並
列データからなる出力ワード（Q2,Q1,Q0）を出力する。
一方、エクスクルーシブ・オア回路５はフレーム同期パ
ルスWTと疑似乱数発生器４から出力された疑似乱数rTと
のエクスクルーシブ・オアがとられてWTrT信号を出力
する。そして、エクスクルーシブ・オア回路６を上記符
号化信号Q0とこのWTrT信号とのエクスクルーシブ・オ
アがとられてQ0（WTrT）からなる符号化信号〔Q0〕
を出力する。したがって、変調器７は入力する３ビット
の並列データからなる送信ワード（Q2,Q1,〔Q0〕）を変
調して伝送路８に出力する。
作について説明する。まず、畳み込み符号器２はその入
力端子2aに入力した送信データを符号化することによ
り、その出力端子2b〜2dから符号化された３ビットの並
列データからなる出力ワード（Q2,Q1,Q0）を出力する。
一方、エクスクルーシブ・オア回路５はフレーム同期パ
ルスWTと疑似乱数発生器４から出力された疑似乱数rTと
のエクスクルーシブ・オアがとられてWTrT信号を出力
する。そして、エクスクルーシブ・オア回路６を上記符
号化信号Q0とこのWTrT信号とのエクスクルーシブ・オ
アがとられてQ0（WTrT）からなる符号化信号〔Q0〕
を出力する。したがって、変調器７は入力する３ビット
の並列データからなる送信ワード（Q2,Q1,〔Q0〕）を変
調して伝送路８に出力する。
次に、復調・判定器９は、この伝送路８を介して受信さ
れた信号を復調・判定して３ビットの判定データである
入力ワード（Y0,Y1,〔Y0〕）を出力する。そして、エク
スクルーシブ・オア回路12はフレーム同期パルスWRと疑
似乱数発生器10が出力された疑似乱数rRとのエクスクル
ーシブ・オアがとられてWRrR信号を出力する。そし
て、エクスクルーシブ・オア回路13は符号化信号〔Y0〕
とこのWRrR信号とのエクスクルーシブ・オアがとられ
て〔Y0〕（WRrR）信号からなる符号化信号Y0を出力
する。このとき、送受信のフレーム同期パルスWT,WRお
よび送受信の疑似乱数発生器4,10の位相が同期していれ
ば符号化信号Y0＝Q0となり、伝送路８での誤り以外に誤
りは発生しない。もし、同期がはずれると符号化信号Y0
≠Q0となって誤りが発生し、この誤りは伝送路８で発生
する誤りよりはるかに大きくかつ連続するので、誤り検
出器15で検出することができる。したがって、初期設定
時に送受信のフレーム同期パルスWT,WRと疑似乱数発生
器4,10の位相を合致させておき、以後の伝送中に、誤り
検出器15によって大きくかつ連続する誤りが検出された
場合に再び同期をとり直すことによってフレーム同期は
ずれの検出を確実に行なうことができる。
れた信号を復調・判定して３ビットの判定データである
入力ワード（Y0,Y1,〔Y0〕）を出力する。そして、エク
スクルーシブ・オア回路12はフレーム同期パルスWRと疑
似乱数発生器10が出力された疑似乱数rRとのエクスクル
ーシブ・オアがとられてWRrR信号を出力する。そし
て、エクスクルーシブ・オア回路13は符号化信号〔Y0〕
とこのWRrR信号とのエクスクルーシブ・オアがとられ
て〔Y0〕（WRrR）信号からなる符号化信号Y0を出力
する。このとき、送受信のフレーム同期パルスWT,WRお
よび送受信の疑似乱数発生器4,10の位相が同期していれ
ば符号化信号Y0＝Q0となり、伝送路８での誤り以外に誤
りは発生しない。もし、同期がはずれると符号化信号Y0
≠Q0となって誤りが発生し、この誤りは伝送路８で発生
する誤りよりはるかに大きくかつ連続するので、誤り検
出器15で検出することができる。したがって、初期設定
時に送受信のフレーム同期パルスWT,WRと疑似乱数発生
器4,10の位相を合致させておき、以後の伝送中に、誤り
検出器15によって大きくかつ連続する誤りが検出された
場合に再び同期をとり直すことによってフレーム同期は
ずれの検出を確実に行なうことができる。
なお、上述の実施例では、畳み込み符号器２の出力ワー
ドおよび復調・判定器９の入力ワードが３ビットである
場合について説明したが、これに限定せずに４ビット以
上、すなわち出力ワード（Tn-1,Tn-2,・・・・Tm，・・
・・T2,T1,T0），入力ワード（Rn-1,Rn-2,・・・・Rm，
・・・・R2,R1,R0）についても同様にできることはもち
ろんである。
ドおよび復調・判定器９の入力ワードが３ビットである
場合について説明したが、これに限定せずに４ビット以
上、すなわち出力ワード（Tn-1,Tn-2,・・・・Tm，・・
・・T2,T1,T0），入力ワード（Rn-1,Rn-2,・・・・Rm，
・・・・R2,R1,R0）についても同様にできることはもち
ろんである。
第２図は、ビタビ復号器14と誤り検出器15の実施例を示
す回路図である。第２図において、ビタビ復号器14は、
ブランチメトリック計算回路141、ACS回路142、パスメ
モリ143、パスメトリック記憶回路144から構成されてい
る。ビタビ復号器14では、ブランチメトリック計算回路
141により受信信号からブランチメトリックを算出し、A
CS（Add Compare Select）回路142に供給する。ACS回路
142はブランチメトリック計算回路141とパスメトリック
記憶回路144の出力を参照して生き残りパスを選択し、
パスメトリック記憶回路144の内容を更新する。パスメ
モリ143は生き残りパスを記憶し、復号結果を出力す
る。誤り検出器15は、パスメトリック記憶回路144から
パスメトリックを受領してパスメトリックの最小値の時
間的増加率を監視し、この値が予め定められた設定値よ
り大であるときには警報信号を出力する。
す回路図である。第２図において、ビタビ復号器14は、
ブランチメトリック計算回路141、ACS回路142、パスメ
モリ143、パスメトリック記憶回路144から構成されてい
る。ビタビ復号器14では、ブランチメトリック計算回路
141により受信信号からブランチメトリックを算出し、A
CS（Add Compare Select）回路142に供給する。ACS回路
142はブランチメトリック計算回路141とパスメトリック
記憶回路144の出力を参照して生き残りパスを選択し、
パスメトリック記憶回路144の内容を更新する。パスメ
モリ143は生き残りパスを記憶し、復号結果を出力す
る。誤り検出器15は、パスメトリック記憶回路144から
パスメトリックを受領してパスメトリックの最小値の時
間的増加率を監視し、この値が予め定められた設定値よ
り大であるときには警報信号を出力する。
第３図は、ビタビ復号器14と誤り検出器15の第２の実施
例を示す回路図である。第３図において第２図と同一部
分又は相当部分には同一符号が付してある。ビタビ復号
器14は、上述した第２図のビタビ復号器14にハードリミ
ッタ回路145を追加したもので、ハードリミッタ回路145
はブランチメトリック計算回路141の出力を予め設定し
た値に制限する。ハードリミッタ回路145を除くビタビ
復号器14の動作は上述した第２図のビタビ復号器と同様
である。誤り検出器15は、パスメトリック記憶回路144
からパスメトリックを受領してパスメトリックの最大値
と最小値の差を監視し、この値が予め定められた値より
小であるときには、警報信号を出力する。
例を示す回路図である。第３図において第２図と同一部
分又は相当部分には同一符号が付してある。ビタビ復号
器14は、上述した第２図のビタビ復号器14にハードリミ
ッタ回路145を追加したもので、ハードリミッタ回路145
はブランチメトリック計算回路141の出力を予め設定し
た値に制限する。ハードリミッタ回路145を除くビタビ
復号器14の動作は上述した第２図のビタビ復号器と同様
である。誤り検出器15は、パスメトリック記憶回路144
からパスメトリックを受領してパスメトリックの最大値
と最小値の差を監視し、この値が予め定められた値より
小であるときには、警報信号を出力する。
次に、本発明に係わるフレーム同期はずれ検出方式の第
２の実施例を第４図を用いて説明する。
２の実施例を第４図を用いて説明する。
第４図において、４は送信データごとに０または１の疑
似乱数rTを出力し、所定数の送信データからなる送信フ
レームに同期し例えば偶数フレームで０、奇数フレーム
で１となる送信フレーム同期パルスWTの入力によりリセ
ットされる疑似乱数発生器、６は畳み込み符号器２の出
力端子2dから出力された符号化信号Q0と疑似乱数rTとの
エクスクルーシブ・オアがとられQ0rT信号からなる符
号化信号〔Q0〕を出力するエクスクルーシブ・オア回
路、10は疑似乱数rTと同じ系列であって受信データごと
に０または１の疑似乱数rRを出力し、所定数の受信デー
タからなる受信フレームに同期し例えば偶数フレームで
０、奇数フレームで１となる受信フレーム同期パルスWR
の入力によりリセットされる疑似乱数発生器、13は符号
化信号〔Y0〕と疑似乱数rRとのエクスクルーシブ・オア
がとられ〔Y0〕rR信号からなる符号化信号Y0を出力す
るエクスクルーシブ・オア回路である。第４図の畳み込
み符号器２等の他の構成は第１図と同様の機能を有す
る。
似乱数rTを出力し、所定数の送信データからなる送信フ
レームに同期し例えば偶数フレームで０、奇数フレーム
で１となる送信フレーム同期パルスWTの入力によりリセ
ットされる疑似乱数発生器、６は畳み込み符号器２の出
力端子2dから出力された符号化信号Q0と疑似乱数rTとの
エクスクルーシブ・オアがとられQ0rT信号からなる符
号化信号〔Q0〕を出力するエクスクルーシブ・オア回
路、10は疑似乱数rTと同じ系列であって受信データごと
に０または１の疑似乱数rRを出力し、所定数の受信デー
タからなる受信フレームに同期し例えば偶数フレームで
０、奇数フレームで１となる受信フレーム同期パルスWR
の入力によりリセットされる疑似乱数発生器、13は符号
化信号〔Y0〕と疑似乱数rRとのエクスクルーシブ・オア
がとられ〔Y0〕rR信号からなる符号化信号Y0を出力す
るエクスクルーシブ・オア回路である。第４図の畳み込
み符号器２等の他の構成は第１図と同様の機能を有す
る。
次に、上記構成によるフレーム同期はずれ検出方式の動
作について説明する。まず、畳み込み符号器２はその入
力端子2aに入力した送信データを符号化することによ
り、その出力端子2b〜2dから符号化された３ビットの並
列データからなる出力ワード（Q2,Q1,Q0）を出力する。
一方、エクスクルーシブ・オア回路５は符号化信号Q0と
疑似乱数発生器４から出力された疑似乱数rTとのエクス
クルーシブ・オアがとられてQ0rTからなる符号化信号
〔Q0〕を出力する。したがって、変調器７は入力する３
ビットの並列データからなる送信ワード（Q2,Q1,
〔Q0〕）を変調して伝送路８に出力する。
作について説明する。まず、畳み込み符号器２はその入
力端子2aに入力した送信データを符号化することによ
り、その出力端子2b〜2dから符号化された３ビットの並
列データからなる出力ワード（Q2,Q1,Q0）を出力する。
一方、エクスクルーシブ・オア回路５は符号化信号Q0と
疑似乱数発生器４から出力された疑似乱数rTとのエクス
クルーシブ・オアがとられてQ0rTからなる符号化信号
〔Q0〕を出力する。したがって、変調器７は入力する３
ビットの並列データからなる送信ワード（Q2,Q1,
〔Q0〕）を変調して伝送路８に出力する。
次に、復調・判定器９は、この伝送路８を介して受信さ
れた信号を復調・判定して３ビットの判定データである
入力ワード（Y0,Y1,〔Y0〕）を出力する。一方、エクス
クルーシブ・オア回路13は符号化信号〔Y0〕と疑似乱数
発生器10から出力された疑似乱数rRとのエクスクルーシ
ブ・オアがとられて〔Y0〕rR信号からなる符号化信号
Y0を出力する。このとき、送受信のフレーム同期パルス
WT,WRおよび送受信の疑似乱数発生器4,10の位相が同期
していれば符号化信号Y0＝Q0となり、伝送路８での誤り
以外に誤りは発生しない。もし、同期がはずれると符号
化信号Y0≠Q0となって誤りが発生し、この誤りは伝送路
８で発生する誤りよりはるかに大きくかつ連続するの
で、誤り検出器15で検出することができる。したがっ
て、初期設定時に送受信のフレーム同期パルスWT，およ
びWRの位相を合致させておき、以後の伝送中に誤り検出
器15によって大きくかつ連続する誤りが検出された場合
に再び同期をとり直すことによってフレーム同期はずれ
の検出を確実に行なうことができる。
れた信号を復調・判定して３ビットの判定データである
入力ワード（Y0,Y1,〔Y0〕）を出力する。一方、エクス
クルーシブ・オア回路13は符号化信号〔Y0〕と疑似乱数
発生器10から出力された疑似乱数rRとのエクスクルーシ
ブ・オアがとられて〔Y0〕rR信号からなる符号化信号
Y0を出力する。このとき、送受信のフレーム同期パルス
WT,WRおよび送受信の疑似乱数発生器4,10の位相が同期
していれば符号化信号Y0＝Q0となり、伝送路８での誤り
以外に誤りは発生しない。もし、同期がはずれると符号
化信号Y0≠Q0となって誤りが発生し、この誤りは伝送路
８で発生する誤りよりはるかに大きくかつ連続するの
で、誤り検出器15で検出することができる。したがっ
て、初期設定時に送受信のフレーム同期パルスWT，およ
びWRの位相を合致させておき、以後の伝送中に誤り検出
器15によって大きくかつ連続する誤りが検出された場合
に再び同期をとり直すことによってフレーム同期はずれ
の検出を確実に行なうことができる。
なお、上述の実施例では、畳み込み符号器２の出力ワー
ドおよび復調・判定器９の入力ワードが３ビットである
場合について説明したが、これに限定せずに４ビット以
上、すなわち出力ワード（Tn-1,Tn-2,・・・・Tm，・・
・・T2,T1,T0），入力ワード（Rn-1,Rn-2,・・・・Rm，
・・・・R2,R1,R0）についても同様にできることはもち
ろんである。
ドおよび復調・判定器９の入力ワードが３ビットである
場合について説明したが、これに限定せずに４ビット以
上、すなわち出力ワード（Tn-1,Tn-2,・・・・Tm，・・
・・T2,T1,T0），入力ワード（Rn-1,Rn-2,・・・・Rm，
・・・・R2,R1,R0）についても同様にできることはもち
ろんである。
第５図は、本発明に係わるフレーム同期はずれ検出方式
の第３の実施例を示すブロック系統図である。第５図に
おいて、21は送信データａが入力される畳み込み符号器
としてのトレリスエンコーダ、22はマッピング手段、23
は第１の位相回転器、24は送信信号b1を出力する変調
器、25は2400Hzのフレームクロックc1を入力し342Hzに
分周することにより送信フレーム信号を出力する第１の
７分周器、26は上記342Hzの送信フレーム信号をリセッ
ト信号として入力する第１のＭ系列発生器、31は変調器
24からの送信信号を伝送路８を介して受信信号b2として
入力する復調器、32は第２の位相反転器、33は判定器、
34はビタビ復号器、35は誤り検出器、36は2400Hzのフレ
ームクロックc2を入力し342Hzに分周することにより受
信フレーム信号を出力する第２の７分周器、37は上記34
2Hzの受信フレーム信号をリセット信号として入力する
第２のＭ系列発生器である。
の第３の実施例を示すブロック系統図である。第５図に
おいて、21は送信データａが入力される畳み込み符号器
としてのトレリスエンコーダ、22はマッピング手段、23
は第１の位相回転器、24は送信信号b1を出力する変調
器、25は2400Hzのフレームクロックc1を入力し342Hzに
分周することにより送信フレーム信号を出力する第１の
７分周器、26は上記342Hzの送信フレーム信号をリセッ
ト信号として入力する第１のＭ系列発生器、31は変調器
24からの送信信号を伝送路８を介して受信信号b2として
入力する復調器、32は第２の位相反転器、33は判定器、
34はビタビ復号器、35は誤り検出器、36は2400Hzのフレ
ームクロックc2を入力し342Hzに分周することにより受
信フレーム信号を出力する第２の７分周器、37は上記34
2Hzの受信フレーム信号をリセット信号として入力する
第２のＭ系列発生器である。
次に、このように構成されたシステムの動作について説
明する。トレリスエンコーダ21は、入力された送信デー
タａに対して畳み込み符号化を行ない、７ビットが１シ
ンボルの出力信号を出力する。マッピング手段22は、25
6個の座標の１つにトレリスエンコーダからの出力信号
の１シンボル（７ビット）を割り当てる。２次元とした
のは、変調器24がQAMであるからである。この割当て
は、座標をＮ×90度（Ｎ＝0,1,2,3）回転させた送信信
号をビタビ復号器34にて受信・復号したら、畳み込みの
状態がでたらめになるようにする。位相回転器23は、Ｍ
系列発生器26からの１ボーに２ビットの出力を入力し、
マッピング手段からのすべての出力に位相回転を与え
る。１ボーに２ビットの出力は、例えば、「00」でゼ
ロ、「01」で＋90度、「10」で＋180度、「11」で270度
の回転を与えるようなデータである。位相回転器23から
の出力は変調器24に入力され、送信信号b1として伝送路
８に送出される。
明する。トレリスエンコーダ21は、入力された送信デー
タａに対して畳み込み符号化を行ない、７ビットが１シ
ンボルの出力信号を出力する。マッピング手段22は、25
6個の座標の１つにトレリスエンコーダからの出力信号
の１シンボル（７ビット）を割り当てる。２次元とした
のは、変調器24がQAMであるからである。この割当て
は、座標をＮ×90度（Ｎ＝0,1,2,3）回転させた送信信
号をビタビ復号器34にて受信・復号したら、畳み込みの
状態がでたらめになるようにする。位相回転器23は、Ｍ
系列発生器26からの１ボーに２ビットの出力を入力し、
マッピング手段からのすべての出力に位相回転を与え
る。１ボーに２ビットの出力は、例えば、「00」でゼ
ロ、「01」で＋90度、「10」で＋180度、「11」で270度
の回転を与えるようなデータである。位相回転器23から
の出力は変調器24に入力され、送信信号b1として伝送路
８に送出される。
次に、伝送された送信信号としての受信信号b2は復調器
31に入力され復調信号として位相回転器32に出力され
る。復調信号は、すべて位相回転器32で位相回転器23と
は逆の回転を受け、判定入力信号として判定器33に入力
される。判定器33から以降の動作は第1,第２の実施例と
同様である。従って、すべての送信データに対して送信
フレーム信号で繰り返されるＭ系列に基づき位相回転を
与えるとともに、受信データに対して、受信フレーム信
号で繰り返されるとともに送信データに対する位相回転
と回転方向が逆方向の位相回転を与えることにより、送
受のＭ系列の位相が一致していれば、すなわち送受のフ
レーム信号が一致していれば、送信データと一致した受
信データを受信することができ誤り検出器35においてエ
ラーは検出されず、送受のＭ系列の位相が不一致であれ
ば、すなわち送受のフレーム信号が不一致であれば、送
信データとは異なる受信データが受信され誤り検出器35
でエラーが検出されるものとなり、エラー検出に応じて
送受のフレーム同期はずれ発生と判断される。なお、フ
レーム同期は、送受信器間でシンボル同期が確立した時
点で送受それぞれにおいて初期化され、送受のＭ系列発
生器26,37の位相が一致するものとなり、その後は送受
信機が本来有しているシンボル同期能力により同期が維
持される。
31に入力され復調信号として位相回転器32に出力され
る。復調信号は、すべて位相回転器32で位相回転器23と
は逆の回転を受け、判定入力信号として判定器33に入力
される。判定器33から以降の動作は第1,第２の実施例と
同様である。従って、すべての送信データに対して送信
フレーム信号で繰り返されるＭ系列に基づき位相回転を
与えるとともに、受信データに対して、受信フレーム信
号で繰り返されるとともに送信データに対する位相回転
と回転方向が逆方向の位相回転を与えることにより、送
受のＭ系列の位相が一致していれば、すなわち送受のフ
レーム信号が一致していれば、送信データと一致した受
信データを受信することができ誤り検出器35においてエ
ラーは検出されず、送受のＭ系列の位相が不一致であれ
ば、すなわち送受のフレーム信号が不一致であれば、送
信データとは異なる受信データが受信され誤り検出器35
でエラーが検出されるものとなり、エラー検出に応じて
送受のフレーム同期はずれ発生と判断される。なお、フ
レーム同期は、送受信器間でシンボル同期が確立した時
点で送受それぞれにおいて初期化され、送受のＭ系列発
生器26,37の位相が一致するものとなり、その後は送受
信機が本来有しているシンボル同期能力により同期が維
持される。
以上説明したように、本発明に係るフレーム同期はずれ
検出方式によれば、送信データにバイオレーション操作
が行なわれるので、フレーム同期がはずれた場合に受信
データが必ず誤り、この受信誤りを確実に検出すること
ができ、伝送速度を増加させることなく、フレーム同期
はずれを確実に検出することができるなどの効果があ
る。
検出方式によれば、送信データにバイオレーション操作
が行なわれるので、フレーム同期がはずれた場合に受信
データが必ず誤り、この受信誤りを確実に検出すること
ができ、伝送速度を増加させることなく、フレーム同期
はずれを確実に検出することができるなどの効果があ
る。
第１図は本発明に係わるフレーム同期はずれ検出方式の
第１の実施例を示すブロック系統図、第２図および第３
図は第１図の系統を構成するビタビ復号器と誤り検出器
の第１および第２の実施例を示すブロック系統図、第４
図は本発明の第２の実施例を示すブロック系統図、第５
図は本発明の第３の実施例を示すブロック系統図であ
る。 1,2a,3,11,14a,14b,14c……入力端子、２……畳み込み
符号器、2b,2c,2d,14d……出力端子、4,10……疑似乱数
発生器、5,6,12,13……エクスクルーシブ・オア回路、
７……変調器、８……伝送路、９……復調・判定器、14
……ビタビ復号器、15……誤り検出器。
第１の実施例を示すブロック系統図、第２図および第３
図は第１図の系統を構成するビタビ復号器と誤り検出器
の第１および第２の実施例を示すブロック系統図、第４
図は本発明の第２の実施例を示すブロック系統図、第５
図は本発明の第３の実施例を示すブロック系統図であ
る。 1,2a,3,11,14a,14b,14c……入力端子、２……畳み込み
符号器、2b,2c,2d,14d……出力端子、4,10……疑似乱数
発生器、5,6,12,13……エクスクルーシブ・オア回路、
７……変調器、８……伝送路、９……復調・判定器、14
……ビタビ復号器、15……誤り検出器。
Claims (3)
- 【請求項１】ｎビット長（ｎは正整数）の出力ワードの
うちのｍビット目をQm、送信データごとに生成される疑
似乱数をrT、前記送信データのｋ倍（ｋは正整数）の周
期を有する送信フレーム同期パルスをWT、ｎビット長の
入力ワードのうちのｍビット目をYm、受信データごとに
前記疑似乱数rTと同位相で生成される疑似乱数をrR、前
記受信データのｋ倍の周期を有する受信フレーム同期パ
ルスをWR、排他的論理和を示す演算子をとした場合、 送信データを符号化してｎビット並列データの出力ワー
ドを出力する畳み込み符号器と、 この出力ワードのうちのビットQmをQm（rTWT）から
なる送信ワードに置き換えて変調器に出力する手段と、 伝送路から受信された信号を復調・判定してｎビットの
入力ワードを出力する復調・判定器と、 この入力ワードのうちのビットYmをYm（rRWR）から
なる受信ワードに置き換えてビタビ復号器に出力する手
段と、 このビタビ復号器の内部状態から復号誤りを検出する誤
り検出器とを備えたことを特徴とするフレーム同期はず
れ検出方式。 - 【請求項２】ｎビット長（ｎは正整数）の出力ワードの
うちのｍビット目をQm、送信データのｋ倍（ｋは正整
数）の周期を有する送信フレーム同期ごとに初期化され
るとともに前記送信データごとに生成される疑似乱数を
rT、ｎビット長の入力ワードのうちのｍビット目をYm、
受信データのｋ倍の周期を有する受信フレーム周期ごと
に初期化されるとともに前記受信データごとに前記疑似
乱数rTと同位相で生成される疑似乱数をrR、排他的論理
和を示す演算子をとした場合、 送信データを符号化してｎビット並列データの出力ワー
ドを出力する畳み込み符号器と、 この出力ワードのうちのビットQmをQmrTからなる送信
ワードに置き換えて変調器に出力する手段と、 伝送路から受信された信号を復調・判定してｎビットの
入力ワードを出力する復調・判定器と、 この入力ワードのうちのビットYmをYmrRからなる受信
ワードに置き換えてビタビ復号器に出力する手段と、 このビタビ復号器の内部状態から復号誤りを検出する誤
り検出器とを備えたことを特徴とするフレーム同期はず
れ検出方式。 - 【請求項３】送信装置と受信装置とを備え、 前記送信装置は、 送信データの畳み込み符号化を行なう畳み込み符号器
と、 この畳み込み符号器の出力の１シンボルを２次元空間上
の256個の座標の１つに割り当てるマッピング手段と、 このマッピング手段からのすべての出力に対して位相を
Ｎ×90度（Ｎ＝0,1,2,3）回転させる第１の位相回転器
と、 前記Ｎを与える第１のＭ系列発生器と、 この第１のＭ系列発生器にフレームクロックに基づく送
信フレーム信号を与える第１の７分周器と、 前記第１の位相回転器の出力信号を入力して送信信号と
して出力する変調器とを有し、 前記受信装置は、 伝送された前記送信信号である受信信号を復調して復調
信号を出力する復調器と、 前記すべての復調信号に前記第１の位相回転器の回転と
は逆の−Ｎ×90度の位相回転を与える第２の位相回転器
と、 前記−Ｎを与える第２のＭ系列発生器と、 この第２のＭ系列発生器にフレームクロックに基づく受
信フレーム信号を与える第２の７分周器と、 前記第２の位相回転器の出力信号を入力して判定を行う
判定器と、 この判定器の出力信号を復号して受信データを出力する
ビタビ復号器と、 このビタビ復号器の内部状態から復号誤りを検出する誤
り検出器とを有することを特徴とするフレーム同期はず
れ検出方式。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6390186 | 1986-03-24 | ||
| JP61-63902 | 1986-03-24 | ||
| JP6390286 | 1986-03-24 | ||
| JP61-63901 | 1986-03-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6310837A JPS6310837A (ja) | 1988-01-18 |
| JPH0691520B2 true JPH0691520B2 (ja) | 1994-11-14 |
Family
ID=26405034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6805787A Expired - Lifetime JPH0691520B2 (ja) | 1986-03-24 | 1987-03-24 | フレ−ム同期はずれ検出方式 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4837766A (ja) |
| JP (1) | JPH0691520B2 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2215567B (en) * | 1988-03-05 | 1992-11-18 | Plessey Co Plc | Improvements in or relating to equalisers |
| JPH0624348B2 (ja) * | 1988-05-24 | 1994-03-30 | 日本電気株式会社 | 誤り訂正装置における同期検出方法およびその装置並びに該装置を用いる同期方法 |
| JPH0748750B2 (ja) * | 1988-11-15 | 1995-05-24 | 日本電気株式会社 | 同期復調装置 |
| EP0721265B1 (en) * | 1989-06-13 | 2000-09-27 | Fujitsu Limited | Modulator-demodulator device capable of detecting an unsynchronized frame state |
| JPH0329434A (ja) * | 1989-06-26 | 1991-02-07 | Nec Corp | フレーム同期外れ検出方式 |
| JPH03128552A (ja) * | 1989-07-31 | 1991-05-31 | Nec Corp | データ伝送システムのための変復調装置 |
| FI84866C (fi) * | 1990-03-12 | 1992-01-27 | Nokia Mobile Phones Ltd | Foerbaettring av en viterbi-algoritm. |
| JPH0626346B2 (ja) * | 1990-04-26 | 1994-04-06 | 郵政省通信総合研究所長 | 畳込み符号化直交ｆｍ・ビタビ受信方式 |
| US5208804A (en) * | 1990-10-30 | 1993-05-04 | Motorola, Inc. | Flexible-bandwidth radio |
| US5291520A (en) * | 1991-02-06 | 1994-03-01 | General Datacomm, Inc. | Methods and apparatus employing distribution preserving Tomlinson precoding in transmission of digital data signals |
| US5394440A (en) * | 1991-02-06 | 1995-02-28 | General Datacomm, Inc. | High speed modem systems incorporating distribution preserving Tomlinson encoding and decoding for secondary channels |
| US5260971A (en) * | 1991-02-06 | 1993-11-09 | General Datacomm, Inc. | Apparatus and methods employing distribution preserving tomlinson precoding in transmission of digital data signals |
| JP2702303B2 (ja) * | 1991-03-20 | 1998-01-21 | 日本電気株式会社 | データ通信方式 |
| JPH06506329A (ja) * | 1991-03-28 | 1994-07-14 | ブリテイッシュ・テレコミュニケーションズ・パブリック・リミテッド・カンパニー | Ｑａｍ用のフレーム同期 |
| DK0577672T3 (da) * | 1991-03-28 | 1999-04-26 | British Telecomm | TCM skema med fraktions bit-hastigheder, rammesignaler og konstellationsformning |
| JP3239501B2 (ja) * | 1992-12-22 | 2001-12-17 | ソニー株式会社 | ビタビ復号方法及び復号装置 |
| JP2522142B2 (ja) * | 1992-12-25 | 1996-08-07 | 日本電気株式会社 | ビタビ復号器の同期検出方式 |
| US5390198A (en) * | 1993-05-26 | 1995-02-14 | The Boeing Company | Soft decision viterbi decoder for M-ary convolutional codes |
| US5790475A (en) * | 1996-10-28 | 1998-08-04 | Multispec Corporation | Process and apparatus for improved interference suppression in echo-location and imaging systems |
| JP4845181B2 (ja) * | 2005-09-13 | 2011-12-28 | ヤンマー株式会社 | コンバイン用操作レバー構造 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH609510A5 (ja) * | 1976-06-18 | 1979-02-28 | Ibm | |
| US4527279A (en) * | 1982-07-12 | 1985-07-02 | Kokusai Denshin Denwa Co. | Synchronization circuit for a Viterbi decoder |
| US4578800A (en) * | 1982-07-12 | 1986-03-25 | Yutaka Yasuda | Synchronization circuit for a Viterbi decoder |
| US4539684A (en) * | 1983-01-07 | 1985-09-03 | Motorola, Inc. | Automatic frame synchronization recovery utilizing a sequential decoder |
| GB8327084D0 (en) * | 1983-10-11 | 1983-11-09 | Gordon J | Error correction decoder apparatus |
| US4601044A (en) * | 1983-11-04 | 1986-07-15 | Racal Data Communications Inc. | Carrier-phase adjustment using absolute phase detector |
| US4583236A (en) * | 1983-11-04 | 1986-04-15 | Racal Data Communications Inc. | Modified absolute phase detector |
| JPS60210044A (ja) * | 1984-04-03 | 1985-10-22 | Nec Corp | 誤り訂正符号送受信装置 |
-
1987
- 1987-03-24 US US07/029,556 patent/US4837766A/en not_active Expired - Fee Related
- 1987-03-24 JP JP6805787A patent/JPH0691520B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4837766A (en) | 1989-06-06 |
| JPS6310837A (ja) | 1988-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0691520B2 (ja) | フレ−ム同期はずれ検出方式 | |
| US3891959A (en) | Coding system for differential phase modulation | |
| US4092491A (en) | Differential encoding and decoding scheme for digital transmission systems | |
| US5025455A (en) | Phase ambiguity resolution for offset QPSK modulation systems | |
| EP0595034B1 (en) | Differentially coded and guard pulse position modulation for communication networks | |
| US4355397A (en) | Full duplex communication system for voice grade channels | |
| US5570379A (en) | Coded modulation apparatus | |
| JPS6053492B2 (ja) | 無線通信方式の機能制御装置 | |
| GB2295071A (en) | Coherent phase-shift keying detector | |
| US4045771A (en) | Encoding and decoding device for error-detecting transmission systems, in particular for remote-control and remote-actuation equipments | |
| US3601702A (en) | High speed data transmission system utilizing nonbinary correlative techniques | |
| US5828676A (en) | Method and apparatus for robust communication based upon angular modulation | |
| US5239672A (en) | Synchronization method and apparatus for simulcast transmission system | |
| US4726029A (en) | Error-correcting modem | |
| EP0015730B1 (en) | A data transmission system, and a method of passing data through a data transmission system | |
| US3829779A (en) | Multilevel code transmission system | |
| US4346472A (en) | Method and apparatus for eliminating double bit errosion in a differential phase shift keying system | |
| US3943285A (en) | Multiplexed data modem | |
| US3931472A (en) | Asynchronous quadriphase communications system and method | |
| CN115426079B (zh) | 数据解调方法、装置及电子产品 | |
| US5231639A (en) | Frame step-out detecting method for data transmission and system thereof | |
| US5400348A (en) | Packet start detection using check bit coding | |
| US4783786A (en) | CMI signal transmission system | |
| JPH06120995A (ja) | ディジタル無線用受信機のフレーム同期回路 | |
| JPH03270526A (ja) | 差動符号化における誤り波及抑圧方式 |