JPH0690439A - データデコーダ - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 複数のデータ速度及び／又は符号化フォーマ
ットで伝送されるデータ、例えばテレテキスト及びＶＰ
Ｓデータを１台のデータデコーダで復号化できる。 【構成】 テレテキスト及びＶＰＳデータを復号化する
データデコーダは、合成ビデオ兼ブランキング信号を受
信してタイミング回路４用の同期パルス及びＡＤＣ６と
データスライサ兼クロック再生器７に供給されるビデオ
信号を発生する入力信号クランプ兼同期信号分離回路２
を具える。スライスされたデータ及びクロック信号は収
集回路８に供給し、該選択データはメモリ１０に記憶す
る。制御回路１１は検出したデータのタイプに応じＤＳ
ＣＲ７、収集回路８及びメモリインタフェース９の状態
を変えるよう構成する。制御回路１１は検出器がテレテ
キストデータを復号化すべくセットするように構成し、
４テレビジョンフレームの期間内に有効データが検出さ
れない場合はデコーダがＶＰＳの復号化を試みる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はテレビジョン信号のフィ
ールドブランキング期間（垂直帰線期間）の１つ以上の
ラインにて伝送されるデータを復号化するためのデータ
デコーダに関するものである。

【０００２】斯種のデコーダは様々なデータ速度で、し
かも様々な符号化フォーマットを有しているデータを復
号化するのに用いられる。このようなデータには例えば
テレテキスト及びビデオプログラミング信号（ＶＰＳ）
がある。

【０００３】

【従来の技術】放送用テレテキストデータサービスに役
立てるのにビデオカセットレコーダ（ＶＣＲ）コントロ
ールが新たに開発されている。このＶＣＲコントロール
は放送波に含まれている情報を用いて２つの機能を果す
ことができる。その第１の機能は記録すべき１つ以上の
番組を選択することである。時間及びチャネル情報をＶ
ＣＲのメモリに簡単に、しかも誤りなく入力させるため
に、該当する識別情報が載っているテレテキストの番組
予定ページからＶＣＲをプログラムすることができる。
第２の機能は伝送データの制御下でＶＣＲをリアルタイ
ムで切り換えることである。この切り換えにより、予定
が変わっても所望な番組を記録することができ、ＶＣＲ
は正しい放送番組ラベルがテレテキストデータとして
か、又はＶＰＳデータのいずれかとして放送局により伝
送されている期間だけ記録するようにセットされる。従
って、放送時間が早くなったり、遅れたりしても所望番
組を記録することできる。

【０００４】斯様な送信はＰＤＣ（プログラム デリバ
リ コントロール）として既知であり、既に英国及びド
イツにて行われている。必要なＰＤＣ復号化回路を装備
したＶＣＲは使い易く、しかも選んだ番組を確実に記録
することができる。ＰＤＣ方式の技術的な仕様について
は１９９０年８月の欧州放送連合での家庭用ビデオプロ
グラム デリバリ コントロール方式（ＰＤＣ）の仕様
書に詳述されている。

【０００５】前述した２つの各機能に関連するデータを
放送するのに２通りの異なる標準規格がある。こうした
機能に必要とされるデータは垂直帰線期間中に予備のＴ
Ｖラインでテレテキストパケットとしてか、又は専用の
ＶＰＳラインで送られる。

【０００６】番組選択情報は、表示される番組の予定ペ
ージにテレテキスト制御文字として組込まれるか、又は
テレテキストの拡張パケットにより送られる。いずれの
方法も世界方式のテレテキスト標準規格に完全に基づい
ており、データは通常のテレテキストデコーダを用いて
受信し、且つ復号化することができる。

【０００７】しかし、リアルタイム切換えデータはテレ
テキスト拡張パケット８／３０／２により伝送するか、
或いは特殊なビデオプログラミング信号（ＶＰＳ）とし
て指定のＴＶラインで送ることができる。

【０００８】テレテキスト及びＶＰＳのデータ速度は相
違しており（テレテキストは６．９３７５Ｍｂｉｔ／
ｓ、ＶＰＳは２．５Ｍｂｉｔ／ｓ）、これらの符号化法
は表１に示す通りである。

【０００９】

【表１】

【００１０】従って、テレテキスト及びＶＰＳデータの
双方を検出し得るようにする必要がある二元的な標準ビ
デオレコーダ又はテレビジョン受像機は、欧州全体をカ
バーするために２つのデータ受信機ＩＣを必要とする。

【００１１】

【発明が解決しようとする課題】本発明の目的は複数の
データ速度及び／又は符号化フォーマットで伝送される
データを一台で復号化することのできるデータデコーダ
を提供することにある。

【００１２】

【課題を解決するための手段】本発明は、テレビジョン
信号のフィールドブランキング期間の１つ以上のライン
にて伝送されるデータを復号化するためのデータデコー
ダであって、該データデコーダが複数のデータ速度及び
／又は符号化フォーマットの内の１つで伝送されるデー
タを復号化することができ、制御手段を具えており、こ
の制御手段の第１状態ではデコーダが第１データ速度に
て伝送される第１符号化フォーマットを有しているデー
タの検出を試み、且つ他の１つ以上の状態ではデーコダ
が１つ以上の異なるデータ速度及び／又は異なる符号化
フォーマットにて伝送されるデータの検出を試みるよう
に構成したことを特徴とするデータデコーダにある。

【００１３】デコーダ用の制御手段を設けることによっ
て、異なる各符号化データ流に対して別個のデコーダを
用立てなくても様々なデータ速度及び／又は様々な符号
化フォーマットのデータを単一のデコーダにて一緒に復
号化することができる。従って、デコーダは制御手段の
制御下で様々なデータ速度に適合させることのできるデ
ータスライス回路を有し、しかもこのデコーダは制御手
段の状態に応じて様々なフレーミングコード等を捜すべ
く構成することができる。

【００１４】とくに本発明によるデコーダはいずれかの
フォーマット（ＶＰＳ又はテレテキスト拡張パケット）
のＰＤＣリアルタイム切換えデータを復号化するのに用
いて、ビデオレコーダの機能を制御すること、即ち選択
した放送番組が予定時間に対応していなくても、それが
実際に放送されている時にそれを記録したり、又はテレ
ビジョン受像機が待機状態にセットされており、回路の
大部分がスイッチ・オフしており、タイミング及びリア
ルタイム切換えの復号化段だけしか作動していなくて
も、放送が始まったらテレビジョン受像機をスイッチ・
オンさせることができる。

【００１５】制御手段は無効データの検出に応答して状
態を変えるように構成することができる。

【００１６】このようにして、本発明によるデコーダは
先ずは所定のデータ速度及び符号化フォーマットを有し
ているデータを復号化すべくセットし、このデコーダが
セットされている状態にある際に受信される送信波から
有効データが得られない場合には異なるデータ速度及び
／又は符号化フォーマットを有するデータの復号化を試
みるべく切り換えることができる。２つ以上の異なるデ
ータ信号を復号化し得るデコーダを構成することがで
き、この場合には制御手段がデータ信号の数に対応する
数の状態をとり、有効データが復号化されるまでそうし
た状態を循環するように構成することができることは明
らかである。

【００１７】制御手段は無効データが所定回数検出され
た場合にだけ状態が変わるように構成することができ
る。

【００１８】こうすれば、伝送データとは別の誤ったも
のでデコーダが異なるタイプのデータを捜さなくなる。
そうしないと、雑音のある伝送チャネルの場合に、実際
には伝送されているデータのタイプが変わらなくても、
デコーダが制御手段により一方のデータ復号化モードか
ら他方のモードへと頻繁に切り換えられることになる。
前記所定回数は４回とするのが好適なことを確かめた。
しかし、この回数は伝送チャネルの特性や、伝送される
データのタイプが変更される予定した頻度や、伝送され
るデータのタイプが変更される時にデータを復号化する
のに必要とされる応答時間に適うるように選定すること
ができる。

【００１９】制御手段はフィールドブランキング期間の
所定のラインでのみ種々の状態をとり、他の全てのライ
ンではこうした状態のうちの所定の１つの状態をとるよ
うに構成することができる。

【００２０】テレテキスト及びＶＰＳデータの場合にど
のラインでデータ伝送を行なうべきかは判っており、表
１から明らかなように、ＶＰＳデータは第１フィール
ド、即ちフィールド０のライン１６で伝送されるだけで
ある。従って、データを含む他の全てのラインはテレテ
キストデータとする必要があり、従ってデコーダはテレ
テキストデータを復号化すべく構成すべきである。しか
し、フィールド０のライン１６におけるデータはテレテ
キスト又はＶＰＳのいずれともすることができ、従って
デコーダは伝送される実際のデータを復号化するモード
に設定すべきである。これを本発明によれば、制御手段
を用いてデコーダ内の該当する機能ブロックを受信デー
タのタイプに適合させることにより達成する。

【００２１】

【実施例】図１はテレテキスト及びＶＰＳデータ用デコ
ーダ形態の本発明によるデータデコーダを示すブロック
図である。図１に示すように、このデータデコーダは作
動時に合成ビデオ兼ブランキング信号ＣＢＶＳが供給さ
れる入力端子１を有している。合成信号ＣＢＶＳは入力
クランプ兼同期信号分離回路２の入力端子に供給され、
この回路は、その第１出力端子３に同期信号を発生し、
これらの同期信号はデコーダ内の様々な機能ブロックへ
の適当な波形のクロックを発生するタイミング回路４に
供給される。入力クランプ兼同期信号分離回路２の第２
出力端子５にはテレテキスト及びＶＰＳデータが伝送さ
れるラインを含むビデオ信号出力が発生し、これはアナ
ログ−ディジタル変換器（ＡＤＣ）６に供給される。Ａ
ＤＣ６の出力は、入力信号からクロック及びデータ信号
を発生すると共にこれらの信号を収集回路８に送るデー
タスライサ兼クロック再生器（ＤＳＣＲ）７に供給す
る。収集回路８は入力信号からデータを収集して、それ
をメモリインタフェース９を介してメモリ（ＲＡＭ）１
０に送給する。収集回路８はタイミング回路４からと、
制御回路１１からも入力信号を受信する。制御回路１１
は収集回路８がテレテキストデータを待ち受けるのか、
ＶＰＳデータを待ち受けるのかどうかを決定する。制御
回路１１は収集回路８からの信号を受信して作動し、Ｄ
ＳＣＲ７、収集回路８及びメモリインタフェース９の作
動を制御する出力信号を発生する。メモリインタフェー
ス９はＲ，Ｇ，Ｂ及びブランキング信号を出力端子１３
に発生するキャラクタジェネレータ１２に送給する出力
端子を有している。メモリインタフェース９には外部マ
イクロプロセッサ（図示せず）により制御できるように
するためにＩ２Ｃバスインタフェース１４にも接続す
る。

【００２２】制御回路１１及びこの回路がＤＳＣＲ７、
収集回路８及びメモリインタフェース９に及ぼす影響を
除けば、図１に示したデコーダはフィリップスセミコン
ダクタ社により形式番号ＳＡＡ５２４６として製造され
て市販されているものと同じ標準のテレテキストデコー
ダとして作製される。

【００２３】図２は制御回路１１及びこの回路の収集回
路８との相互作用の具体例を示したものである。収集回
路８はＤＳＣＲ７から線路２０でデータ及びクロック信
号を受取り、これらの信号を用いて既知の方法にて伝送
情報を復号化する。テレテキスト及びＶＰＳ用に用いら
れるデータ速度及び符号化方法は互いに異なるので、収
集回路８は各タイプの信号に適った復号化手段を内臓し
ている。従って収集回路８は線路２１で制御回路１１か
らの制御信号を受信する第２入力端子を有し、この制御
信号で収集回路は線路２１における信号の値に応じてテ
レテキストデータか、ＶＰＳデータのいずれかの復号化
を試みる。

【００２４】制御回路１１はカウンタ２２及びラッチ２
３を具えている。カウンタ２２は収集回路８から線路２
４で第１信号を受信し、この第１信号は有効なテレテキ
スト又はＶＰＳデータが復号化される際に発生して、カ
ウンタ２２を所定状態にリセットする。線路２５におけ
る第２信号は、有効なテレテキスト又はＶＰＳデータが
収集回路８により復号化されない場合に発生し、この第
２信号によりカウンタ２２は入力端子２６に供給される
クロックパルスを計算することができる。カウンタ２２
の出力端子をラッチ２３のクロック入力端子に接続す
る。ラッチ２３の出力は制御信号を成し、この制御信号
は線路２１を経て収集回路８に供給されると共にＤＳＣ
Ｒ７及びメモリインタフェース９への接続用出力端子２
７にも供給される。

【００２５】デコーダ回路の作動を説明するに当り、先
ず線路２１における制御信号の状態が、線路２０を経て
供給されるデータ及びクロック信号から収集回路８にテ
レテキスト信号の復号化を試みさせる状態にあるものと
する仮定から始める。テレテキスト信号が伝送されてい
る場合には、収集回路が適当な時間に線路２４に信号を
発生し、この信号がカウンタ２２をリセットさせる。従
って、カウンタの出力が変わらないため、ラッチ２３の
状態は変化しなくなる。この結果、収集回路はテレテキ
ストデータをずっと求めて、それを復号化する。しか
し、テレテキストデータが伝送されていない場合（又は
伝送されるテレテキストデータに誤りが発生する場合）
には、ライン２５に出力が発生し、この出力でカウンタ
２２は入力端子２６に供給されるクロックパルスを計算
することができる。これらのクロックパルスの速度はテ
レビジョンのフレーム速度とするため、カウンタは１フ
レーム毎に１つづつ増分される。カウンタの計数値が事
前設定値に達すると、カウンタの出力状態が変わって、
ラッチ２３をクロックし、このラッチの出力をそれまで
とは異なる状態にし、この出力が線路２１を経て収集回
路８に送られると共に、出力端子２７を経てＤＳＣＲ回
路７及びメモリインタフェース９に供給される。ラッチ
２３の出力状態が変わると、制御信号により収集回路は
ＶＰＳデータの復号化を試みる。収集回路が線路２０の
入力データを有効ＶＰＳデータとして首尾良く復号化す
る場合に、収集回路は線路２４に信号を発生させ、カウ
ンタ２２をリセットし、この状態は、有効ＶＰＳデータ
が復号化されなくなり、線路２４での信号でカウンタが
リセットされなくなり、しかも線路２５に信号が発生し
てカウンタがクロックパルスを計数し得るようになるま
で持続される。

【００２６】入力端子２６に供給されるクロック信号の
速度はテレビジョンのフレーム速度であるため、カウン
タは有効データがデコーダ（収集回路）により復号化さ
れない限り各フレーム毎に一度づつ増分される。一旦有
効データが得られると、カウンタはリセットされる。そ
の後、データ信号がなくなるか、又は短期妨害信号によ
りデータ信号の原形がそこなわれる場合に、デコーダは
他のタイプのデータの復号化を試みるべく直ぐには切り
換わらないようにする。従って、例えばカウンタを、そ
の出力状態が変わる前に４つのクロックパルスを計数す
るようにして、信号の一時的な消失によっては収集回路
が他のタイプのデータを復号化するようには切り換わら
ないようにする。計数されるクロックパルスの数は、伝
送されるデータのタイプが変わる場合に、データをそこ
なう妨害信号や雑音による誤った切り換わりを防ぐため
に或る程度の余裕をもって収集回路８を比較的速く切り
換えられるような数に選定する。

【００２７】ＶＰＳデータの場合には、このデータがフ
ィールド０のライン１６で送られるため、制御信号はそ
の期間にデコーダにＶＰＳデータを復号化する作動をさ
せるだけである。これはタイミング回路４にて適当なタ
イミング信号を取出して、入力端子２６に供給されるク
ロック信号がフィールド０の例えばライン１７でカンウ
タをクロックして、収集回路８がライン２１の制御信号
でどのタイプのデータを求めているかに応じてフィール
ド０のライン１６で有効テレテキストデータを受信した
のか、ＶＰＳデータを受信したのかどうかを決定する時
間を収集回路８に与えるようにして達成される。さらに
明らかなように、線路２１における制御信号はフィール
ド０のライン１６でのみ有効となるのであって、これは
他の全てのラインで受信されるデータがテレテキストデ
ータであるからである。しかし、ＶＰＳデータ又は他の
いずれかの非テレテキストデータが他のテレビジョンラ
インで伝送されている場合には、タイミング回路４を用
いて適当なタイミング信号を取出して、収集回路を適当
に制御することができる。

【００２８】図３はＡＤＣ６とＤＳＣＲ７のブロック図
であり、これは入力端子３０に入力ビデオ信号が供給さ
れるＡＤＣ６と、ＤＣループ３１と、内挿回路３２と、
振幅推定器３３と、零交差検出器３４と、ビット同期回
路３５と、データラッチ回路３６とを具えている。作動
に当り、ＡＤＣ６からＤＣループ３１にサンプルが１
３．５ＭＨｚにて供給される。ＤＣループ３１は減算ユ
ニットを具えており、これは入力サンプルをレベルシフ
トさせる。入力サンプルから差引く量は振幅推定器３３
からの出力を用いて適合させる。内挿回路３２はＤＣル
ープ３１からの１３．５ＭＨｚにてサンプリングしたサ
ンプルを内挿信号処理とする。こうするのは、サンプリ
ングタイムがテレテキスト又はＶＰＳデータのいずれも
のデータクロックには関係していないからである。

【００２９】零交差検出器３４は零交差が生ずる時点を
検出して、サンプルクロックに対するこの零交差の相対
位相をビット同期回路３５に知らせる。ビット同期回路
３５は内挿回路３２が正しいデータサンプリング位相を
得るようにする信号を内挿回路３２に供給すると共に出
力端子３７に収集回路８に与えるテレテキストクロック
信号も発生し、このテレテキストクロック信号は内挿回
路３２からテレテキストデータを得るデータラッチ回路
３６を制御するためにこのラッチ回路３６にも供給す
る。こうしてテレテキストデータは収集回路８の出力端
子３８から得られる。

【００３０】ビット同期回路３５を図４にもっと詳しく
示してある。これは線路４１を経てプリセットされる周
波数が供給される個別時間発振器４０を具えている。移
相器４２は出力端子４３に再生データクロック信号を発
生し、出力端子４４に内挿回路３２用の位相信号を発生
する。移相器３２は位相比較器４５の第１入力端子に接
続する別の出力端子も有しており、位相比較器４５の第
２入力端子には零交差検出器３４の位相出力を線路４６
で供給する。位相比較器４５は２つの入力の位相誤差を
表わす出力を発生する。この出力をスイッチ４７を介し
て利得制御回路４８に供給し、この回路４８の出力を積
分器４８に供給する。積分器４９の出力は固定利得段５
０を介して移相回路４２に供給する。スイッチ４７は零
交差検出器３４からの信号を保有する線路５２で制御さ
れ、この線路５２は零交差が検出されて、その時にのみ
ループが更新される場合にだけスイッチ４７を閉じるよ
うにする。

【００３１】データ速度信号はＤＴＯ４０により発生さ
れ、この信号の位相は零交差検出器３４が信号転換部を
見い出す度にサンプルされる。零交差検出器３４は信号
転換部の位相の大きさも提供するので、比較器４５で比
較することにより位相誤差を求め、これを出力端子４３
に局所的に発生されるクロックの位相を正すのに用い
る。発振器４０はディジタルランプ発生器とするので、
ディジタルオーバフローを検出すればデータクロックパ
ルスを十分に発生させることができる。ディジタルラン
プを内挿回路３２に供給して、これがピークデータサン
プルを再生するのに用いられるデシメーション位相を選
択することができる。

【００３２】利得段４８は実行中のシーケンスからデー
タ位相を迅速に見つけるのにループを必要とする際に、
そのシーケンスに対するループ利得を高めるように切り
換えることができ、それには線路５１にて適当な信号を
利得段４８に供給する。

【００３３】前述したようにビット同期回路３５は前記
ＳＡＡ５２４６タイプのテレテキストデコーダにおける
ものと同じように作製する。ＶＰＳデータ並びにテレテ
キストデータを検出できるようにするために、２つの別
のスイッチ５３及び５４を設け、これら両スイッチを制
御回路１１の出力端子２７に発生する信号により制御す
る。スイッチ５４を作動させると、異なる制御ワードが
ＤＴＯ４０に供給されるため、このＤＴＯの公称周波数
が変化する。スイッチ５３は利得段４８に異なる信号を
供給して、実行中のシーケンスのタイミング及び長さの
変化を考慮することができる。

【００３４】図５は収集回路８のブロック図であり、こ
れは直−並列変換器６０を具えており、この変換器はＤ
ＳＣＲ７の出力端子３７及び３８からの線路６１及び６
２で入力データクロック及びデータを受信して、これら
を並列データバイトに変換してからテレテキストフレー
ミングゴード検出器６３及びＶＰＳ開始コード検出器６
４に供給する。データバイトは検出器６３及び６４から
線路６６及び６７でそれぞれ供給される出力により制御
される再同期回路６５にも供給する。再同期回路６５に
て同期をとったデータを誤りチェック回路６８に供給
し、これにてハミング、パリティ、バイフェーズデコー
ディング及び誤りチェックをしてからデータを遅延回路
６９を経て出力端子７０に供給し、メモリインタフェー
ス９を経てメモリ１０に記憶させる。誤りチェックした
データはテレテキストページに関連するロジック回路７
１にも供給する。誤りチェック回路６８の出力は誤り累
算器７２を経てデータ確認制御信号発生器７３にも供給
する。この発生器７３は有効データが復号化されたかど
うかを表わす信号を出力端子７４に発生する。

【００３５】データ再同期回路６５はデータバイトカウ
ンタ／デコーダ７５及びＶＰＳバイトカウンタ７６をイ
ネーブルにする信号を発生する。ＶＰＳバイトカウンタ
７６は遅延回路７７を経て列デコーダ７８に供給される
出力を発生し、列デコーダ７８はメモリインタフェース
９用の列アドレスを通路７９を経てメモリインタフェー
ス９用の列アドレスを発生する。データバイトカウンタ
／デコーダ７５は遅延回路８０を経て列デコーダ７８に
供給される第１出力と、遅延回路８１を経て書込み制御
回路８２に供給される第２出力と、誤りチェック回路６
８に供給される第３出力とを発生し、書込み制御回路８
２は書込みイネーブル信号をライン８３でメモリ１０に
供給する。第３出力は回路６８にてどの誤りチェック処
理を行なうのかを制御する。これは伝送されるデータに
対して誤り防止回路は、伝送されるデータバイトの関数
に従って変化し、例えばテレテキストモードでは幾つか
のデータバイトをハミングコード保護し、又他のデータ
バイトは単にパリティビット保護するからである。

【００３６】テレテキストページはロジック回路７１に
関連し、これは慣例のものであり、このロジック回路の
２つの出力はマルチプレクサ８４及び８５の各第１入力
端子に供給する。マルチプレクサ８４の第２入力端子は
アドレス発生器８６からＶＰＳ行アドレスを受取り、又
マルチプレクサ８５の第２入力端子はアドレス発生器８
７からＶＰＳチャプタアドレスを受取る。マルチプレク
サ８４及び８５は通路８８及び８９で行及びチャプタア
ドレスを供給して、メモリ１０の適当な位置にデータを
書込めるようにする。

【００３７】行デコーダ７８及びマルチプレクサ８４，
８５は制御回路１１により発生されて、線路２１（図
２）で収集回路８に供給される信号により制御される。
この信号はデータ確認制御信号発生器７３にも供給す
る。

【００３８】テレテキストフレーミングコード検出器６
３及びＶＰＳ開始コード検出器６４の出力は線路９１及
び９２でＶＰＳ／テレテキスト検出器９０にも供給す
る。この検出器９０はライン２４及び２５で制御回路１
１に信号を供給する。

【００３９】図６はＶＰＳ／テレテキスト検出器９０の
例を示し、これは第１及び第２ＡＮＤゲート９３及び９
４を具えており、これらのＡＮＤゲートの第１入力端子
に線路９１及び９２をそれぞれ接続する。ＶＰＳモード
信号は線路２１でＡＮＤゲート９４の第２入力端子に供
給されると共にインバータ９５を経てＡＮＤゲート９３
の第２入力端子に供給される。線路７４のデータ有効信
号はＡＮＤゲート９３及び９４の第３入力端子に供給さ
れる。従って、収集回路が（線路２１における信号によ
りテレテキスト信号を求めるべくセットされる際に、有
効テレテキストフレーミングコードが検出される場合に
は、ＡＮＤゲート９３が出力を発生することになり、又
収集回路が（他の状態とする線路２１における信号によ
り）ＶＰＳ信号を求めるべくセットされる際に、有効Ｖ
ＰＳ開始コードが検出される場合にはＡＮＤゲート９４
が出力を発生する。ＡＮＤゲート９３及び９４の出力は
ＯＲゲート９６の各入力端子に供給され、このＯＲゲー
ト９６はＡＮＤゲート９３及び９４のいずれかが出力を
発生する場合に線路２４に出力を発生する。従って、テ
レテキストデータを求める際に有効テレテキストデータ
が検出されるか、又はＶＰＳデータを求める際に有効Ｖ
ＰＳデータが検出される場合には、線路２４に信号が現
われてカウンタ２２（図２）をリセットする。ＯＲゲー
ト９６の出力はインバータ９７を介して線路２５にも接
続して、有効データが検出されない場合か、収集回路が
ＶＰＳデータを復号化すべくセットされる際にテレテキ
ストデータが検出されるいずれかの場合又はその逆の場
合にカンウタクロックをイネーブル状態にする。

【００４０】図７はビデオレコーダ及び／又はテレビジ
ョン受像機のリアルタイム切り換えに関連するデータ、
即ちＶＰＳデータ及びテレテキスト拡張パケット８／３
０／２だけを収集して記憶すべく配置されるＶＰＳデー
タ及びテレテキストデータ用デコーダのブロック図であ
る。このデコーダの入力端子１０１は入力クランプ兼同
期信号分離回路１０２に接続する。この回路１０２の第
１出力端子はタイミング回路１０４に接続し、第２出力
端子１０５はＡＤＣ１０６に接続する。図１につき述べ
た回路と同様に、タイミング回路１０４は図示の他の機
能ブロック用の適当な波形のクロックを発生する。ＡＤ
Ｃ１０６の出力はデータスライサ兼クロック再生回路
（ＤＳＣＲ）１０７に供給する。ＤＳＣＲ７は入力デー
タサンプルからクロック及びデータ信号を発生し、これ
らを収集回路１０８に供給する。収集回路１０８は第１
出力を発生し、この出力はメモリインタフェース兼内部
メモリ１０９に供給されてメモリに適当なアドレッシン
グ信号及び復号化データを記憶させる。デコーダと外部
マイクロプロセッサとの相互作用をさせるためにＩ２Ｃ
バスインタフェース１１４を設ける。Ｉ２Ｃバスインタ
フェースはメモリ１０９及び制御ロジック回路１１５を
アクセスし、ロジック回路１１５は出力１１６でＶＰＳ
又はパケット８／３０／２データの誤りのない受信を指
示する。図１の例における制御回路１１１と同じように
構成する制御回路１１１はＤＳＣＲ１０７、収集回路１
０８及びメモリインタフェース１０９の作動を制御する
出力を発生する。

【００４１】図７の回路は、リアルタイム切換えデータ
を収集するだけであるから収集回路が簡単となり、テレ
テキストページ表示情報を記憶させる必要がないから内
部メモリは小形で良く、又データを表示させないからキ
ャラクタジェネレータが不要であることを除けば図１の
ものと同じように作動する。他の機能ブロックは前述し
た各例におけるものと同じように構成することができ
る。

【図面の簡単な説明】

【図１】本発明によるデータデコーダをテレテキスト及
びＶＰＳデータ用のデコーダの形態にて示すブロック図
である。

【図２】図１のデコーダにおける制御回路として使用す
るのに好適な制御回路を図１の収集回路と関連付けて示
すブロック図である。

【図３】図１のデコーダにおけるＡＤＣ及びデータスラ
イサ兼クロック再生回路の例を示すブロック図である。

【図４】図３のクロック再生回路に使用するのが好適な
ビット同期回路の例を示すブロック図である。

【図５】図１のデコーダに使用する収集回路の例を示す
ブロック図である。

【図６】テレテキスト／ＶＰＳ検出器の例を示すブロッ
ク図である。

【図７】テレビジョン受像機又はビデオレコーダ用のＶ
ＰＳデータ又はテレテキスト拡張パケット形態のリアル
タイム切換え信号を復号化するための本発明によるデー
タデコーダのブロック図である。

【符号の説明】

１ 合成ビデオ兼ブランキング信号入力端子 ２ クランプ兼同期信号分離回路 ４ タイミング回路 ６ アナログ−ディジタル変換器（ＡＤＣ） ７ データスライサ兼クロック再生器（ＤＳＣＲ） ８ 収集回路 ９ メモリインタフェース １０ メモリ １１ 制御回路 １２ キャラクタジェネレータ １４ Ｉ２Ｃバスインタフェース

Claims (6)

【特許請求の範囲】
1. 【請求項１】 テレビジョン信号のフィールドブランキ
   ング期間の１つ以上のラインにて伝送されるデータを復
   号化するためのデータデコーダであって、該データデコ
   ーダが複数のデータ速度及び／又は符号化フォーマット
   の内の１つで伝送されるデータを復号化することがで
   き、制御手段を具えており、この制御手段の第１状態で
   はデコーダが第１データ速度にて伝送される第１符号化
   フォーマットを有しているデータの検出を試み、且つ他
   の１つ以上の状態ではデーコダが１つ以上の異なるデー
   タ速度及び／又は異なる符号化フォーマットにて伝送さ
   れるデータの検出を試みるように構成したことを特徴と
   するデータデコーダ。
2. 【請求項２】 前記制御手段を有効データの検出に応答
   して状態を変えるように構成したことを特徴とする請求
   項１に記載のデータデコーダ。
3. 【請求項３】 前記制御手段を有効データが所定回数検
   出された場合にのみ状態を変えるように構成したことを
   特徴とする請求項２に記載のデータデコーダ。
4. 【請求項４】 前記制御手段をフィールドブランキング
   期間の所定ラインでのみ異なる状態をとり、且つ他の全
   てのラインでは前記状態の内の所定の状態をとるように
   構成したことを特徴とする請求項２又は３のいずれかに
   記載のデータデコーダ。
5. 【請求項５】 前記制御手段が２つの状態を有すること
   を特徴とする請求項１〜４のいずれか１項に記載のデー
   タデコーダ。
6. 【請求項６】 前記データデコーダをテレテモスト及び
   ＶＰＳデータを復号化するように構成したことを特徴と
   する請求項５に記載のデータデコーダ。