JPH0689998A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JPH0689998A JPH0689998A JP4265398A JP26539892A JPH0689998A JP H0689998 A JPH0689998 A JP H0689998A JP 4265398 A JP4265398 A JP 4265398A JP 26539892 A JP26539892 A JP 26539892A JP H0689998 A JPH0689998 A JP H0689998A
- Authority
- JP
- Japan
- Prior art keywords
- overflow
- sensor unit
- overflow drain
- ion implantation
- control gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000007787 solid Substances 0.000 title abstract 2
- 238000005468 ion implantation Methods 0.000 claims abstract description 24
- 238000005036 potential barrier Methods 0.000 claims abstract description 23
- 239000012535 impurity Substances 0.000 claims description 16
- 238000003384 imaging method Methods 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 3
- 238000010408 sweeping Methods 0.000 claims description 2
- 238000012544 monitoring process Methods 0.000 claims 1
- 238000010276 construction Methods 0.000 abstract 1
- 239000006185 dispersion Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 10
- 238000009825 accumulation Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
- H01L27/14654—Blooming suppression
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【目的】 センサ部へのイオン注入に伴うオーバーフロ
ーコントロールゲートでのディップの発生を防止し、オ
ーバーフロー量の制御を容易に行い得るようにした固体
撮像装置を提供する。 【構成】 センサ部２がＨＡＤセンサ構造の固体撮像装
置において、オーバーフローコントロールゲート４のポ
テンシャルバリアを、イオン注入によって形成してセン
サ部２との間に生ずるポテンシャル差をイオン注入のド
ーズ量によって決めるとともに、オーバーフロードレイ
ン８に印加する直流電圧ＶD を可変とし、この直流電圧
ＶD を変えることによって上記ポテンシャル差を調整し
て素子間でバラツキのないポテンシャルバリアを形成す
る。
ーコントロールゲートでのディップの発生を防止し、オ
ーバーフロー量の制御を容易に行い得るようにした固体
撮像装置を提供する。 【構成】 センサ部２がＨＡＤセンサ構造の固体撮像装
置において、オーバーフローコントロールゲート４のポ
テンシャルバリアを、イオン注入によって形成してセン
サ部２との間に生ずるポテンシャル差をイオン注入のド
ーズ量によって決めるとともに、オーバーフロードレイ
ン８に印加する直流電圧ＶD を可変とし、この直流電圧
ＶD を変えることによって上記ポテンシャル差を調整し
て素子間でバラツキのないポテンシャルバリアを形成す
る。
Description
【０００１】
【産業上の利用分野】本発明は、固体撮像装置に関し、
特に、いわゆる横型オーバーフロードレイン構造を有す
る固体撮像装置に関する。
特に、いわゆる横型オーバーフロードレイン構造を有す
る固体撮像装置に関する。
【０００２】
【従来の技術】この種の固体撮像装置の従来例を図５に
示す。図５において、Ｎ型シリコン基板１６上にＰ型不
純物（Ｐウェル）１７が形成されており、センサ部２
は、Ｎ+ 型不純物領域からなる電荷蓄積層１３上にＰ+
型不純物領域からなる正孔蓄積層１２が積層されたいわ
ゆるＨＡＤ(Holl Accumulation Diode) センサ構造とな
っている。このセンサ部２に隣接してＮ型不純物領域か
らなるオーバーフローコントロールゲート（ＯＦＣＧ）
４が、さらにＮ+ 不純物領域からなるオーバーフロード
レイン（ＯＦＤ）８がそれぞれ形成されている。
示す。図５において、Ｎ型シリコン基板１６上にＰ型不
純物（Ｐウェル）１７が形成されており、センサ部２
は、Ｎ+ 型不純物領域からなる電荷蓄積層１３上にＰ+
型不純物領域からなる正孔蓄積層１２が積層されたいわ
ゆるＨＡＤ(Holl Accumulation Diode) センサ構造とな
っている。このセンサ部２に隣接してＮ型不純物領域か
らなるオーバーフローコントロールゲート（ＯＦＣＧ）
４が、さらにＮ+ 不純物領域からなるオーバーフロード
レイン（ＯＦＤ）８がそれぞれ形成されている。
【０００３】このオーバーフローコントロールゲート４
上には、絶縁層（図示せず）を介してポリシリコンから
なるゲート電極１５が配されており、このゲート電極１
５に対し、所定の直流電圧ＶG を印加することにより、
ポテンシャルバリアが形成される。そして、センサ部２
に光電変換によって電荷が蓄積されると、その蓄積電荷
のうち、オーバーフローコントロールゲート４のポテン
シャルバリアを越えた分だけオーバーフロードレイン８
に流れ出し、オーバーフロードレイン８を通じて排出さ
れる。上述したオーバーフロードレイン構造を有する固
体撮像装置では、その出力電圧‐入射光量の特性を示す
図６から明らかなように、オーバーフロー点を越えると
対数特性を示すことが知られている。
上には、絶縁層（図示せず）を介してポリシリコンから
なるゲート電極１５が配されており、このゲート電極１
５に対し、所定の直流電圧ＶG を印加することにより、
ポテンシャルバリアが形成される。そして、センサ部２
に光電変換によって電荷が蓄積されると、その蓄積電荷
のうち、オーバーフローコントロールゲート４のポテン
シャルバリアを越えた分だけオーバーフロードレイン８
に流れ出し、オーバーフロードレイン８を通じて排出さ
れる。上述したオーバーフロードレイン構造を有する固
体撮像装置では、その出力電圧‐入射光量の特性を示す
図６から明らかなように、オーバーフロー点を越えると
対数特性を示すことが知られている。
【０００４】
【発明が解決しようとする課題】この横型オーバーフロ
ードレイン構造を有する従来の固体撮像装置では、上述
したように、ゲート電極１５を設けてこのゲート電極に
直流電圧ＶG を印加することによってオーバーフローコ
ントロールゲート４にポテンシャルバリアを形成してい
た。このため、特にセンサ部２がＨＡＤセンサ構造の固
体撮像装置にあっては、正孔蓄積層１２を形成するに際
し、図７に示すように、オーバーフローコントロールゲ
ート４のゲート電極１５をマスクとして用い、オーバー
フローコントロールゲート４に対してセルフアラインで
正孔蓄積層１２を形成するようにイオン注入が行われて
いた。
ードレイン構造を有する従来の固体撮像装置では、上述
したように、ゲート電極１５を設けてこのゲート電極に
直流電圧ＶG を印加することによってオーバーフローコ
ントロールゲート４にポテンシャルバリアを形成してい
た。このため、特にセンサ部２がＨＡＤセンサ構造の固
体撮像装置にあっては、正孔蓄積層１２を形成するに際
し、図７に示すように、オーバーフローコントロールゲ
ート４のゲート電極１５をマスクとして用い、オーバー
フローコントロールゲート４に対してセルフアラインで
正孔蓄積層１２を形成するようにイオン注入が行われて
いた。
【０００５】しかしながら、ゲート電極１５をマスクと
してイオン注入されたＰ+ 型不純物は、イオン注入工程
以降の熱工程等において拡散し、図７から明らかなよう
に、ゲート電極１５の下に入り込んでしまうことにな
る。これにより、正孔蓄積層１２が接地レベルに固定さ
れ、仮想電極の役割を果たすことから、図８のポテンシ
ャル図に見られるように、オーバーフローコントロール
ゲート４のＰ+ 型不純物が拡散したエッジ部分にディッ
プができ、不要なポテンシャルバリアとなる。このディ
ップによるポテンシャルバリアは、ゲート電極１５の材
料であるポリシリコンの状態やＰ+ 型不純物の拡散の状
態等で変化し、素子間でバラツキが生ずることになる。
そのため、この不要なポテンシャルバリアの存在によっ
てオーバーフロー量の制御が困難になるという欠点があ
った。
してイオン注入されたＰ+ 型不純物は、イオン注入工程
以降の熱工程等において拡散し、図７から明らかなよう
に、ゲート電極１５の下に入り込んでしまうことにな
る。これにより、正孔蓄積層１２が接地レベルに固定さ
れ、仮想電極の役割を果たすことから、図８のポテンシ
ャル図に見られるように、オーバーフローコントロール
ゲート４のＰ+ 型不純物が拡散したエッジ部分にディッ
プができ、不要なポテンシャルバリアとなる。このディ
ップによるポテンシャルバリアは、ゲート電極１５の材
料であるポリシリコンの状態やＰ+ 型不純物の拡散の状
態等で変化し、素子間でバラツキが生ずることになる。
そのため、この不要なポテンシャルバリアの存在によっ
てオーバーフロー量の制御が困難になるという欠点があ
った。
【０００６】そこで、本発明は、センサ部へのイオン注
入に伴うオーバーフローコントロールゲートでのディッ
プの発生を防止し、オーバーフロー量の制御を容易に行
い得るようにした固体撮像装置を提供することを目的と
する。
入に伴うオーバーフローコントロールゲートでのディッ
プの発生を防止し、オーバーフロー量の制御を容易に行
い得るようにした固体撮像装置を提供することを目的と
する。
【０００７】
【課題を解決するための手段】本発明による固体撮像装
置は、入射光に応じて発生した電荷を蓄積するセンサ部
と、このセンサ部に隣接して形成されたオーバーフロー
ドレインと、センサ部に蓄積された電荷をオーバーフロ
ードレインに掃き出すオーバーフローコントロールゲー
トとを具備し、オーバーフローコントロールゲートのポ
テンシャルバリアを、そのゲート領域へのイオン注入に
よって形成する一方、オーバーフロードレインに印加す
る直流電圧を可変とした構成となっている。
置は、入射光に応じて発生した電荷を蓄積するセンサ部
と、このセンサ部に隣接して形成されたオーバーフロー
ドレインと、センサ部に蓄積された電荷をオーバーフロ
ードレインに掃き出すオーバーフローコントロールゲー
トとを具備し、オーバーフローコントロールゲートのポ
テンシャルバリアを、そのゲート領域へのイオン注入に
よって形成する一方、オーバーフロードレインに印加す
る直流電圧を可変とした構成となっている。
【０００８】
【作用】オーバーフローコントロールゲートのポテンシ
ャルバリアを、ゲート電極に直流電圧を印加することに
よって形成するのではなく、そのゲート領域へのイオン
注入によって形成することで、従来のゲート電極をマス
クとしたセンサ部へのイオン注入の工程をなくし、イオ
ン注入された不純物の拡散に伴うオーバーフローコント
ロールゲートでのディップの発生を防ぐ。また、イオン
注入によって形成されたポテンシャルバリアとセンサ部
との間に生ずる初期ポテンシャル差を、イオン注入のド
ーズ量によって決める。そして、この初期ポテンシャル
差を、オーバーフロードレインに印加する直流電圧を変
えることにより、オーバーフロードレインの２次元効果
を利用して調整する。
ャルバリアを、ゲート電極に直流電圧を印加することに
よって形成するのではなく、そのゲート領域へのイオン
注入によって形成することで、従来のゲート電極をマス
クとしたセンサ部へのイオン注入の工程をなくし、イオ
ン注入された不純物の拡散に伴うオーバーフローコント
ロールゲートでのディップの発生を防ぐ。また、イオン
注入によって形成されたポテンシャルバリアとセンサ部
との間に生ずる初期ポテンシャル差を、イオン注入のド
ーズ量によって決める。そして、この初期ポテンシャル
差を、オーバーフロードレインに印加する直流電圧を変
えることにより、オーバーフロードレインの２次元効果
を利用して調整する。
【０００９】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図４は、本発明が適用される例えばリニア
センサの一例の構成図である。このリニアセンサでは、
センサ列１の各センサ部２で光電変換によって発生した
信号電荷が、読出しゲート３とオーバーフローコントロ
ールゲート４及び各センサ部２を分離しているチャネル
ストップ部１４（図１参照）によって囲まれた領域に蓄
積される構造を採っている。
に説明する。図４は、本発明が適用される例えばリニア
センサの一例の構成図である。このリニアセンサでは、
センサ列１の各センサ部２で光電変換によって発生した
信号電荷が、読出しゲート３とオーバーフローコントロ
ールゲート４及び各センサ部２を分離しているチャネル
ストップ部１４（図１参照）によって囲まれた領域に蓄
積される構造を採っている。
【００１０】センサ列１の各センサ部２に蓄積された電
荷は、ゲート端子１１から入力される読出しパルスφro
g によって読出しゲート３を介して電荷転送路５に読み
出される。電荷転送路５は、シフトレジスタによって構
成され、２相のクロックパルスφ１，φ２による２相駆
動によって電荷を順次転送する。電荷転送路５の出力端
には、例えばフローティング・ディフュージョン・アン
プ構成の出力部６が設けられている。そして、出力部６
に転送された電荷は、この出力部６で電圧に変換されて
出力端子７から導出される。
荷は、ゲート端子１１から入力される読出しパルスφro
g によって読出しゲート３を介して電荷転送路５に読み
出される。電荷転送路５は、シフトレジスタによって構
成され、２相のクロックパルスφ１，φ２による２相駆
動によって電荷を順次転送する。電荷転送路５の出力端
には、例えばフローティング・ディフュージョン・アン
プ構成の出力部６が設けられている。そして、出力部６
に転送された電荷は、この出力部６で電圧に変換されて
出力端子７から導出される。
【００１１】センサ列１に対して電荷転送路５の反対側
にはオーバーフロードレイン８が配置されて横型オーバ
ーフロードレインを構成している。このオーバーフロー
ドレイン８は電気的に抵抗が低くなっており、そのポテ
ンシャルがセンサ部２のポテンシャルよりも深くなるよ
うに設定された直流電圧ＶD がドレイン端子９を介して
印加される。各センサ部２に光電変換によって電荷が蓄
積されると、その蓄積電荷のうち、オーバーフローコン
トロールゲート４のポテンシャルバリアを越えた分が、
オーバーフロードレイン８へ掃き捨てられる。
にはオーバーフロードレイン８が配置されて横型オーバ
ーフロードレインを構成している。このオーバーフロー
ドレイン８は電気的に抵抗が低くなっており、そのポテ
ンシャルがセンサ部２のポテンシャルよりも深くなるよ
うに設定された直流電圧ＶD がドレイン端子９を介して
印加される。各センサ部２に光電変換によって電荷が蓄
積されると、その蓄積電荷のうち、オーバーフローコン
トロールゲート４のポテンシャルバリアを越えた分が、
オーバーフロードレイン８へ掃き捨てられる。
【００１２】図１は本発明の一実施例を示す構成図であ
り、図（ａ）に図４のＡ‐Ａ′矢視断面構造を、図
（ｂ）にその要部の平面パターンを示す。図１におい
て、センサ部２は、入射光に応じて発生した電荷を蓄積
する電荷蓄積層１３上に、感度の向上と表面暗電流を抑
える目的で積層された正孔蓄積層１２を有するＨＡＤセ
ンサ構造を採っている。電荷蓄積層１３はＮ+ 型不純物
をイオン注入することによって形成され、正孔蓄積層１
２はＰ+ 型不純物をイオン注入することによって形成さ
れる。このＨＡＤセンサ構造のセンサ部２において、正
孔蓄積層１２の下に存在するＮ型半導体層（電荷蓄積層
１３）とＰ型半導体層が、光電変換を行うフォトダイオ
ードの役割をなしている。
り、図（ａ）に図４のＡ‐Ａ′矢視断面構造を、図
（ｂ）にその要部の平面パターンを示す。図１におい
て、センサ部２は、入射光に応じて発生した電荷を蓄積
する電荷蓄積層１３上に、感度の向上と表面暗電流を抑
える目的で積層された正孔蓄積層１２を有するＨＡＤセ
ンサ構造を採っている。電荷蓄積層１３はＮ+ 型不純物
をイオン注入することによって形成され、正孔蓄積層１
２はＰ+ 型不純物をイオン注入することによって形成さ
れる。このＨＡＤセンサ構造のセンサ部２において、正
孔蓄積層１２の下に存在するＮ型半導体層（電荷蓄積層
１３）とＰ型半導体層が、光電変換を行うフォトダイオ
ードの役割をなしている。
【００１３】また、電荷蓄積層１３及び正孔蓄積層１２
を形成するためにイオン注入された領域において、セン
サ部２に隣接するオーバーフローコントロールゲート４
に相当する領域には、さらにＰ- 型不純物がイオン注入
される。このイオン注入により、図２に示すように、セ
ンサ部２との間に適当なポテンシャル差φBOを有するポ
テンシャルバリアが形成される。このポテンシャルバリ
アによる初期ポテンシャル差φBOは、イオン注入のドー
ズ量によって決まる。
を形成するためにイオン注入された領域において、セン
サ部２に隣接するオーバーフローコントロールゲート４
に相当する領域には、さらにＰ- 型不純物がイオン注入
される。このイオン注入により、図２に示すように、セ
ンサ部２との間に適当なポテンシャル差φBOを有するポ
テンシャルバリアが形成される。このポテンシャルバリ
アによる初期ポテンシャル差φBOは、イオン注入のドー
ズ量によって決まる。
【００１４】また、オーバーフロードレイン８には直流
電圧ＶD が印加されるが、この直流電圧ＶD は可変とな
っている。この直流電圧ＶD を変えることにより、図２
に破線で示すように、オーバーフロードレイン８のポテ
ンシャルの変動の影響を受けて、オーバーフローコント
ロールゲート４のポテンシャルバリアのポテンシャルが
変化するため、センサ部２とオーバーフローコントロー
ルゲート４との間に生ずる初期ポテンシャル差φBOをオ
ーバーフロードレイン８の２次元効果によって調整する
ことができる。
電圧ＶD が印加されるが、この直流電圧ＶD は可変とな
っている。この直流電圧ＶD を変えることにより、図２
に破線で示すように、オーバーフロードレイン８のポテ
ンシャルの変動の影響を受けて、オーバーフローコント
ロールゲート４のポテンシャルバリアのポテンシャルが
変化するため、センサ部２とオーバーフローコントロー
ルゲート４との間に生ずる初期ポテンシャル差φBOをオ
ーバーフロードレイン８の２次元効果によって調整する
ことができる。
【００１５】この直流電圧ＶD を調整するに際しては、
図３に示すように、オーバーフロードレイン８に流れ込
む電流を電流‐電圧変換回路２１によってモニタしつつ
電圧に変換し、その電圧をコンパレータ２２で所定の基
準電圧Ｖref と比較し、その比較出力によって直流電源
２３を制御する構成とすれば良い。これによれば、オー
バーフロードレイン８に流れ込む電流値が基準電圧Ｖre
fで決まる設定値になるように直流電圧ＶD を自動的に
調整できることになる。
図３に示すように、オーバーフロードレイン８に流れ込
む電流を電流‐電圧変換回路２１によってモニタしつつ
電圧に変換し、その電圧をコンパレータ２２で所定の基
準電圧Ｖref と比較し、その比較出力によって直流電源
２３を制御する構成とすれば良い。これによれば、オー
バーフロードレイン８に流れ込む電流値が基準電圧Ｖre
fで決まる設定値になるように直流電圧ＶD を自動的に
調整できることになる。
【００１６】上述したように、従来はゲート電極１５
（図５参照）に直流電圧ＶG を印加することによって形
成していたオーバーフローコントロールゲート４のポテ
ンシャルバリアを、イオン注入によって形成するように
したことにより、センサ部２との間に生ずる初期ポテン
シャル差φBOをイオン注入のドーズ量によって決定でき
るため、ゲート電極１５が不要になる。これに伴い、ゲ
ート電極１５をマスクとしたセンサ部２へのイオン注入
の工程が必要なくなるので、従来のようにゲート電極１
５が存在することに起因してセンサ部１２とオーバーフ
ローコントロールゲート４との間にディップが発生する
こともなくなる。
（図５参照）に直流電圧ＶG を印加することによって形
成していたオーバーフローコントロールゲート４のポテ
ンシャルバリアを、イオン注入によって形成するように
したことにより、センサ部２との間に生ずる初期ポテン
シャル差φBOをイオン注入のドーズ量によって決定でき
るため、ゲート電極１５が不要になる。これに伴い、ゲ
ート電極１５をマスクとしたセンサ部２へのイオン注入
の工程が必要なくなるので、従来のようにゲート電極１
５が存在することに起因してセンサ部１２とオーバーフ
ローコントロールゲート４との間にディップが発生する
こともなくなる。
【００１７】また、オーバーフロードレイン８に印加さ
れる直流電圧ＶD を可変としたことにより、センサ部２
とオーバーフローコントロールゲート４との間に生ずる
初期ポテンシャル差φBOを調整できるので、プロセスの
バラツキ等によって素子間で初期ポテンシャル差φBOに
バラツキが生じたとしても、そのバラツキを吸収できる
とともに、ポテンシャル差φBOによって決まるオーバー
フロー量の制御を容易に行うことができる。特に、対数
特性リニアセンサ等においては、直流電圧ＶD を変える
ことによって対数特性の生じる照度を調整することがで
きる。
れる直流電圧ＶD を可変としたことにより、センサ部２
とオーバーフローコントロールゲート４との間に生ずる
初期ポテンシャル差φBOを調整できるので、プロセスの
バラツキ等によって素子間で初期ポテンシャル差φBOに
バラツキが生じたとしても、そのバラツキを吸収できる
とともに、ポテンシャル差φBOによって決まるオーバー
フロー量の制御を容易に行うことができる。特に、対数
特性リニアセンサ等においては、直流電圧ＶD を変える
ことによって対数特性の生じる照度を調整することがで
きる。
【００１８】なお、上記実施例では、ＨＡＤセンサ構造
を採る固体撮像装置に適用した場合について説明した
が、ＨＡＤセンサ構造を採らない固体撮像装置におい
て、オーバーフローコントロールゲートのポテンシャル
バリアをイオン注入によって形成するとともに、オーバ
ーフロードレインに印加する直流電圧ＶD を可変とする
ようにしても良いことは勿論である。
を採る固体撮像装置に適用した場合について説明した
が、ＨＡＤセンサ構造を採らない固体撮像装置におい
て、オーバーフローコントロールゲートのポテンシャル
バリアをイオン注入によって形成するとともに、オーバ
ーフロードレインに印加する直流電圧ＶD を可変とする
ようにしても良いことは勿論である。
【００１９】
【発明の効果】以上詳細に説明したように、本発明によ
れば、特にセンサ部がＨＡＤセンサ構造の固体撮像装置
において、オーバーフローコントロールゲートのポテン
シャルバリアを、イオン注入によって形成するようにし
たことにより、センサ部との間に生ずるポテンシャル差
をイオン注入のドーズ量によって決定できるため、従来
用いていたゲート電極が不要になり、これに伴いオーバ
ーフローコントロールゲートでのディップの発生を防止
できることになる。
れば、特にセンサ部がＨＡＤセンサ構造の固体撮像装置
において、オーバーフローコントロールゲートのポテン
シャルバリアを、イオン注入によって形成するようにし
たことにより、センサ部との間に生ずるポテンシャル差
をイオン注入のドーズ量によって決定できるため、従来
用いていたゲート電極が不要になり、これに伴いオーバ
ーフローコントロールゲートでのディップの発生を防止
できることになる。
【００２０】また、オーバーフロードレインに印加する
直流電圧を可変としたことにより、イオン注入のドーズ
量によって決まるポテンシャルバリアとセンサ部の間の
初期ポテンシャル差を調整できるので、素子間でバラツ
キのないポテンシャルバリアを形成でき、オーバーフロ
ー量の制御を容易に行い得るとともに、センサ部で蓄積
される電荷量を制御できることになる。
直流電圧を可変としたことにより、イオン注入のドーズ
量によって決まるポテンシャルバリアとセンサ部の間の
初期ポテンシャル差を調整できるので、素子間でバラツ
キのないポテンシャルバリアを形成でき、オーバーフロ
ー量の制御を容易に行い得るとともに、センサ部で蓄積
される電荷量を制御できることになる。
【図１】本発明の一実施例を示す構成図であり、図
（ａ）に図４のＡ‐Ａ′矢視断面構造を、図（ｂ）にそ
の要部の平面パターンを示す。
（ａ）に図４のＡ‐Ａ′矢視断面構造を、図（ｂ）にそ
の要部の平面パターンを示す。
【図２】本発明に係るセンサ部及びオーバーフローコン
トロールゲートにおけるポテンシャル図である。
トロールゲートにおけるポテンシャル図である。
【図３】オーバーフロードレインに印加される直流電圧
ＶD の調整回路の一例を示す回路図である。
ＶD の調整回路の一例を示す回路図である。
【図４】横型オーバーフロードレイン構造を有するリニ
アセンサの構成図である。
アセンサの構成図である。
【図５】従来例を示す断面構造図である。
【図６】オーバーフロードレイン構造における出力電圧
‐入射光量の特性図である。
‐入射光量の特性図である。
【図７】ＨＡＤセンサ構造の場合のイオン注入工程を示
す構成図である。
す構成図である。
【図８】センサ部及びオーバーフローコントロールゲー
トにおける従来のポテンシャル図である。
トにおける従来のポテンシャル図である。
１ センサ列 ２ センサ部 ３ 読出しゲート ４ オーバーフローコントロールゲート ５ 電荷転送路 ８ オーバーフロードレイン １２ 正孔蓄積層 １３ 電荷蓄積層 １５ ゲート電極 ２１ 電流‐電圧変換回路 ２２ コンパレータ ２３ 直流電源
Claims (4)
- 【請求項１】 入射光に応じて発生した電荷を蓄積する
センサ部と、 前記センサ部に隣接して形成されたオーバーフロードレ
インと、 前記センサ部に蓄積された電荷を前記オーバーフロード
レインに掃き出すオーバーフローコントロールゲートと
を具備し、 前記オーバーフローコントロールゲートのポテンシャル
バリアを、そのゲート領域へのイオン注入によって形成
し、 前記オーバーフロードレインに印加する直流電圧を可変
としたことを特徴とする固体撮像装置。 - 【請求項２】 前記ポテンシャルバリアと前記センサ部
との間に生ずる初期ポテンシャル差を、イオン注入のド
ーズ量によって決めることを特徴とする請求項１記載の
固体撮像装置。 - 【請求項３】 第１導電型の半導体基板と、 前記第１半導体基板上に積層された第２導電型の半導体
層と、 前記第２導電型の半導体層に第１導電型の不純物をイオ
ン注入することによって形成された電荷蓄積層を有する
センサ部と、 前記センサ部に隣接して形成されたオーバーフロードレ
インと、 前記第１導電型の不純物をイオン注入した領域にさらに
第２導電型の不純物をイオン注入することによって形成
されたオーバーフローコントロールゲートと、 前記オーバーフロードレインに流れ込む電流値をモニタ
しつつこの電流値に基づいて前記オーバーフロードレイ
ンに印加する直流電圧を調整する電圧調整手段とを具備
したことを特徴とする固体撮像装置。 - 【請求項４】 前記センサ部は、前記電荷蓄積層上に積
層された第２導電型の不純物領域からなる正孔蓄積層を
有することを特徴とする請求項３記載の固体撮像装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4265398A JPH0689998A (ja) | 1992-09-07 | 1992-09-07 | 固体撮像装置 |
| US08/683,865 US5621231A (en) | 1992-09-07 | 1996-07-19 | Solid-state imager |
| US08/825,800 US5831298A (en) | 1992-09-07 | 1997-04-02 | Solid-state imager |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4265398A JPH0689998A (ja) | 1992-09-07 | 1992-09-07 | 固体撮像装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0689998A true JPH0689998A (ja) | 1994-03-29 |
Family
ID=17416620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4265398A Pending JPH0689998A (ja) | 1992-09-07 | 1992-09-07 | 固体撮像装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5621231A (ja) |
| JP (1) | JPH0689998A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6603144B2 (en) | 1999-12-15 | 2003-08-05 | Nec Electronics Corporation | Solid-state imaging device and method for fabricating same |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0689998A (ja) * | 1992-09-07 | 1994-03-29 | Sony Corp | 固体撮像装置 |
| US6346722B1 (en) * | 1998-06-26 | 2002-02-12 | Nec Corporation | Solid state imaging device and method for manufacturing the same |
| US6586789B1 (en) * | 2002-10-07 | 2003-07-01 | Lixin Zhao | Pixel image sensor |
| JP4208559B2 (ja) * | 2002-12-03 | 2009-01-14 | キヤノン株式会社 | 光電変換装置 |
| US20080007622A1 (en) * | 2006-06-08 | 2008-01-10 | Eastman Kodak Company | Method of improving solid-state image sensor sensitivity |
| KR101312083B1 (ko) | 2010-02-05 | 2013-09-26 | 고쿠리츠 다이가꾸 호우진 시즈오까 다이가꾸 | 광정보 취득 소자, 광정보 취득 소자 어레이 및 하이브리드형 고체 촬상 장치 |
| CN111341795B (zh) * | 2018-12-19 | 2023-07-18 | 格科微电子（上海）有限公司 | 溢出电荷漏极图像传感器的实现方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3896485A (en) * | 1973-12-03 | 1975-07-22 | Fairchild Camera Instr Co | Charge-coupled device with overflow protection |
| US4362574A (en) * | 1980-07-09 | 1982-12-07 | Raytheon Company | Integrated circuit and manufacturing method |
| EP0048480B1 (en) * | 1980-09-19 | 1985-01-16 | Nec Corporation | Semiconductor photoelectric converter |
| US4362575A (en) * | 1981-08-27 | 1982-12-07 | Rca Corporation | Method of making buried channel charge coupled device with means for controlling excess charge |
| US5276520A (en) * | 1991-06-07 | 1994-01-04 | Eastman Kodak Company | Enhancing exposure latitude of image sensors |
| JPH0689998A (ja) * | 1992-09-07 | 1994-03-29 | Sony Corp | 固体撮像装置 |
-
1992
- 1992-09-07 JP JP4265398A patent/JPH0689998A/ja active Pending
-
1996
- 1996-07-19 US US08/683,865 patent/US5621231A/en not_active Expired - Fee Related
-
1997
- 1997-04-02 US US08/825,800 patent/US5831298A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6603144B2 (en) | 1999-12-15 | 2003-08-05 | Nec Electronics Corporation | Solid-state imaging device and method for fabricating same |
Also Published As
| Publication number | Publication date |
|---|---|
| US5831298A (en) | 1998-11-03 |
| US5621231A (en) | 1997-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3177514B2 (ja) | 固体イメージセンサ | |
| US6051447A (en) | Partially pinned photodiode for solid state image sensors | |
| KR100192954B1 (ko) | 수직형 전달게이트를 가지는 전하결합형 고체촬상소자 및 그 제조방법 | |
| US8309997B2 (en) | Photoelectric conversion device, method for manufacturing the same and image pickup system | |
| US6281531B1 (en) | Solid picture element | |
| JPS5917581B2 (ja) | 固体撮像装置 | |
| JP2677579B2 (ja) | 電荷結合装置及びこの装置を具えるカメラ | |
| US4435897A (en) | Method for fabricating solid-state image sensor | |
| JPH0689998A (ja) | 固体撮像装置 | |
| JP2858179B2 (ja) | Ｃｃｄ映像素子 | |
| KR0139314B1 (ko) | 고체촬상장치 및 그 구동방법 | |
| EP0453530B1 (en) | Solid-state image sensor | |
| EP0059547B1 (en) | Clock controlled anti-blooming for virtual phase ccd's | |
| KR20020096336A (ko) | 씨모스형 촬상 장치 | |
| EP1537602A1 (en) | Image sensor, camera system comprising the image sensor and method of manufacturing such a device | |
| JP2723520B2 (ja) | 固体撮像素子 | |
| US5338946A (en) | Solid state image sensor with fast reset | |
| JP3153934B2 (ja) | 固体撮像装置 | |
| JPH0774334A (ja) | Ｃｃｄ映像素子およびその製造方法 | |
| JPH05335548A (ja) | 固体撮像装置 | |
| KR0140634B1 (ko) | 고체촬상소자의 제조방법 | |
| JPH0689997A (ja) | 固体撮像装置 | |
| JP3154204B2 (ja) | Ｃｃｄ固体撮像素子 | |
| KR100475733B1 (ko) | 전하결합형고체촬상소자및그제조방법 | |
| KR20010028859A (ko) | 고체 촬상 소자 및 그의 제조방법 |