JPH0687259B2 - 画像転置方法と装置 - Google Patents
画像転置方法と装置Info
- Publication number
- JPH0687259B2 JPH0687259B2 JP60085835A JP8583585A JPH0687259B2 JP H0687259 B2 JPH0687259 B2 JP H0687259B2 JP 60085835 A JP60085835 A JP 60085835A JP 8583585 A JP8583585 A JP 8583585A JP H0687259 B2 JPH0687259 B2 JP H0687259B2
- Authority
- JP
- Japan
- Prior art keywords
- bits
- data
- image
- mask
- data obtained
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 16
- 230000017105 transposition Effects 0.000 title claims description 9
- 238000013500 data storage Methods 0.000 claims description 2
- 230000010365 information processing Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 8
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Image Input (AREA)
- Image Processing (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、語構成のメモリにパックされた２進画像の転
置画像を得る方法及びその装置に関する。
置画像を得る方法及びその装置に関する。
（従来技術とその問題点） 従来１語ＮビットからなるメモリＮ語にパックして格納
されているＮ×Ｎの２進画像の転置画像を得るための方
法として、転置された１語Ｎ画系を作るため元の画像を
構成する語のあるビット位置に着目し１語から１ビット
ずつを抽出しＮ語繰り返す処理が用いられていた。この
方法ではメモリをＮ×Ｎ回アクセスする必要があり処理
時間が遅くなるという問題があった。
されているＮ×Ｎの２進画像の転置画像を得るための方
法として、転置された１語Ｎ画系を作るため元の画像を
構成する語のあるビット位置に着目し１語から１ビット
ずつを抽出しＮ語繰り返す処理が用いられていた。この
方法ではメモリをＮ×Ｎ回アクセスする必要があり処理
時間が遅くなるという問題があった。
（発明の目的） 本発明の目的はＮビットの論理演算を利用し、NlogN回
のメモリアクセスを行うだけでＮ×Ｎの２進画像の転置
画像を高速に得る方法及びその装置を提供することにあ
る。
のメモリアクセスを行うだけでＮ×Ｎの２進画像の転置
画像を高速に得る方法及びその装置を提供することにあ
る。
（発明の構成） 本発明の第１の発明によれば、Ｎ＝2nビットで構成され
る語単位にアクセスできるメモリを持つ情報処理装置に
おいて、Ｎ×Ｎの２値画像がＮ語に格納されている時、
ｊ＝1,2,…,nとしてｎ回繰り返す操作の各操作で下位ビ
ットから2n-j個の０と2n-j個の１を合計Ｎビットになる
まで繰り返し連結したＮビットからなるマスクデータａ
を出力する操作と（２×ｉ）≫j,（２×ｉ＋１）≫ｊ
（但しｉ≫ｊにおける≫はｉをｊビット右へローテード
シフトすることを示す記号）なる２つのアドレスのデー
タA,Bを読み出し、ａ∧Ｂを2n-jビット右へシフトした
データとａ∧Ａとの論理和をとったデータと∧Ａを2n
-jビット左へシフトしたデータと∧Ｂとの論理和をと
ったデータとをそれぞれ（２×ｉ）≫j,（２×ｉ＋１）
≫ｊに格納する操作を備え（但し、∧論理積、∨は論理
和、−は論理否定、＋はＮを法とする剰余加算を示す記
号であり2n-j,iはｎビットからなる２進数表現であ
る。）、前記マスクデータａ出力操作をｊ＝1,2,…,nと
してｎ回繰り返し操作し、更に前記各マスクデータａ出
力操作の操作に対し前記データ格納操作をｉ＝0,1,…,N
/2-1としてN/2回繰り返し操作することにより転置され
たＮ×Ｎの２値画像を得ることを特徴とする画像転置方
法が得られる。
る語単位にアクセスできるメモリを持つ情報処理装置に
おいて、Ｎ×Ｎの２値画像がＮ語に格納されている時、
ｊ＝1,2,…,nとしてｎ回繰り返す操作の各操作で下位ビ
ットから2n-j個の０と2n-j個の１を合計Ｎビットになる
まで繰り返し連結したＮビットからなるマスクデータａ
を出力する操作と（２×ｉ）≫j,（２×ｉ＋１）≫ｊ
（但しｉ≫ｊにおける≫はｉをｊビット右へローテード
シフトすることを示す記号）なる２つのアドレスのデー
タA,Bを読み出し、ａ∧Ｂを2n-jビット右へシフトした
データとａ∧Ａとの論理和をとったデータと∧Ａを2n
-jビット左へシフトしたデータと∧Ｂとの論理和をと
ったデータとをそれぞれ（２×ｉ）≫j,（２×ｉ＋１）
≫ｊに格納する操作を備え（但し、∧論理積、∨は論理
和、−は論理否定、＋はＮを法とする剰余加算を示す記
号であり2n-j,iはｎビットからなる２進数表現であ
る。）、前記マスクデータａ出力操作をｊ＝1,2,…,nと
してｎ回繰り返し操作し、更に前記各マスクデータａ出
力操作の操作に対し前記データ格納操作をｉ＝0,1,…,N
/2-1としてN/2回繰り返し操作することにより転置され
たＮ×Ｎの２値画像を得ることを特徴とする画像転置方
法が得られる。
また、本発明の第２の発明によれば、Ｎ＝2nビットで構
成される語単位にアクセスできるメモリと、（２×ｉ）
≫j,（２×ｉ＋１）≫ｊ（但しｉ≫ｊにおける≫はｉを
ｊビット右へローテードシフトすることを示す記号）な
る２つのアドレスを生成するアドレス発生回路と、ｉ＝
1,2…,nとしてｎ回繰り返す操作の各操作で下位ビット
下位ビットから2n-j個の０と2n-j個の１を合計Ｎビット
になるまで繰り返し連結したＮビットからなるマスクデ
ータａを発生するマスク発生回路と、前記アドレス発生
回路によりアクセスされた前記メモリから読み出された
データA,Bに対し前記マスクデータａとから、ａ∧Ｂを2
n-jビット右へシフトしたデータとａ∧Ａとの論理和を
とったデータと∧Ａを2n-jビット左へシフトしたデー
タと∧Ｂとの論理和をとったデータとを前記アドレス
発生回路にはよりアクセスされる前記メモリへ格納する
転置処理回路とを備え（但し、∧論理積、∨は論理和、
−は論理否定、＋はＮを法とする剰余加算を示す記号で
あり2n-j,iはｎビットからなる２進数表現である。）ｊ
＝1,2,…,nの各ｊに対しｉ＝0,1,…,N/2-1なるｎ×N/2
組の（j,i）ペアによる操作を繰り返すことでＮ×Ｎの
Ｎ語に格納された２進画像の転置画像を得ることを特徴
とする画像転置装置が得られる。
成される語単位にアクセスできるメモリと、（２×ｉ）
≫j,（２×ｉ＋１）≫ｊ（但しｉ≫ｊにおける≫はｉを
ｊビット右へローテードシフトすることを示す記号）な
る２つのアドレスを生成するアドレス発生回路と、ｉ＝
1,2…,nとしてｎ回繰り返す操作の各操作で下位ビット
下位ビットから2n-j個の０と2n-j個の１を合計Ｎビット
になるまで繰り返し連結したＮビットからなるマスクデ
ータａを発生するマスク発生回路と、前記アドレス発生
回路によりアクセスされた前記メモリから読み出された
データA,Bに対し前記マスクデータａとから、ａ∧Ｂを2
n-jビット右へシフトしたデータとａ∧Ａとの論理和を
とったデータと∧Ａを2n-jビット左へシフトしたデー
タと∧Ｂとの論理和をとったデータとを前記アドレス
発生回路にはよりアクセスされる前記メモリへ格納する
転置処理回路とを備え（但し、∧論理積、∨は論理和、
−は論理否定、＋はＮを法とする剰余加算を示す記号で
あり2n-j,iはｎビットからなる２進数表現である。）ｊ
＝1,2,…,nの各ｊに対しｉ＝0,1,…,N/2-1なるｎ×N/2
組の（j,i）ペアによる操作を繰り返すことでＮ×Ｎの
Ｎ語に格納された２進画像の転置画像を得ることを特徴
とする画像転置装置が得られる。
（実施例） 次に、図面を参照して本発明について説明する。
第１図は本発明の第１の発明の一実施方法を示すブロッ
ク図である。説明を簡単にするためｎ＝４の実施例につ
いて説明する。即ちＮ＝16である。
ク図である。説明を簡単にするためｎ＝４の実施例につ
いて説明する。即ちＮ＝16である。
16×16の２値画像が16語に格納され各語には画像の一水
平画素16画素分が格納されている。第１ステージでは、
ペアとなる語アドレス第０語と第８語い、第１語と第９
語、…第７語と第Ｆ語と８つのペアのアドレスに格納さ
れているそれぞれデータに対し対応語の部分入れ替えを
行う。対応語の入れ替えは第１ステージではｊ＝１とし
て16ビットからなるマスクで８個の０と８個の１を合計
16ビットになるまで繰り返し連結した16ビットからなる
マスクデータａ＝1111111100000000）を用いる。なお、
∧は論理積、∨は論理和、−は論理否定、＋はＮ法とす
る剰余加算を示す。ペアとなる語アドレスは（２×ｉ）
≫ｊと（２×ｉ＋１）≫ｊが得られｊ＝1i＝0,1,…７と
した時第１図の第１ステージのペアとなる語アドレスが
求められる。同様に第２ステージではマスクデータはａ
＝（1111000011110000）であり、第３ステージのマスク
データはａ＝（1100110011001100）であり、第４ステー
ジでのマスクデータはａ＝（1010101010101010）であ
る。
平画素16画素分が格納されている。第１ステージでは、
ペアとなる語アドレス第０語と第８語い、第１語と第９
語、…第７語と第Ｆ語と８つのペアのアドレスに格納さ
れているそれぞれデータに対し対応語の部分入れ替えを
行う。対応語の入れ替えは第１ステージではｊ＝１とし
て16ビットからなるマスクで８個の０と８個の１を合計
16ビットになるまで繰り返し連結した16ビットからなる
マスクデータａ＝1111111100000000）を用いる。なお、
∧は論理積、∨は論理和、−は論理否定、＋はＮ法とす
る剰余加算を示す。ペアとなる語アドレスは（２×ｉ）
≫ｊと（２×ｉ＋１）≫ｊが得られｊ＝1i＝0,1,…７と
した時第１図の第１ステージのペアとなる語アドレスが
求められる。同様に第２ステージではマスクデータはａ
＝（1111000011110000）であり、第３ステージのマスク
データはａ＝（1100110011001100）であり、第４ステー
ジでのマスクデータはａ＝（1010101010101010）であ
る。
また、ペアとなる語アドレスは第１図の左側の４つの図
に示されている。対応語の部分入れ替えは、第１図右側
の４つの図に示されている。第１ステージについて説明
すると、ペアとなる語アドレスで読み出した（A,B）に
対し第１語Ａの下８ビットと第２語Ｂの上８ビットを入
れ替えその結果を元のメモリ位置へ置き換える操作を８
つのペア語に対して行う部分入れ替え操作を行う。第２
ステージ〜第４ステージも同様に部分入れ替えが小刻み
になるが第１図に示されるように部分入れ替えを行えば
よい。
に示されている。対応語の部分入れ替えは、第１図右側
の４つの図に示されている。第１ステージについて説明
すると、ペアとなる語アドレスで読み出した（A,B）に
対し第１語Ａの下８ビットと第２語Ｂの上８ビットを入
れ替えその結果を元のメモリ位置へ置き換える操作を８
つのペア語に対して行う部分入れ替え操作を行う。第２
ステージ〜第４ステージも同様に部分入れ替えが小刻み
になるが第１図に示されるように部分入れ替えを行えば
よい。
この操作はマスクデータａと対応語A,Bに対しａ∧Ｂを2
n-jビット右へシフトしたデータとａ∧Ａとの論理和を
とったデータと、∧Ａを2n-jビット左へシフトしたデ
ータと∧Ｂとの論理和をとったデータとを求める処理
に当たる。
n-jビット右へシフトしたデータとａ∧Ａとの論理和を
とったデータと、∧Ａを2n-jビット左へシフトしたデ
ータと∧Ｂとの論理和をとったデータとを求める処理
に当たる。
各画素の（X,Y）座標を２進表現した座標（x3x2x1x0,
y3,y2,y1,y0）で表すと、第１ステージでは（x3x2x1x0,
y3,y2,y1,y0）座標位置の画素を（3x2x1x0,3y2y
1y0）座標位置、第２ステージでは（3x2x1x0,3y2y1
y0）座標位置の画素を（３ 2x1x0,３ 2y1y0）座
標位置へ、第３ステージでは（３ 2x1x0,３ 2y1y
0）座標位置の画素を（３ ２ 1x0,３ ２ 1y0）
座標位置へ、第４ステージでは（３ ２ 1x0,３
２ 1y0）座標位置の画素を（３ ２ １ 0,３
２ １ ０）座標位置へ移動することに対応しており、
転置画像が得られることを証明している。
y3,y2,y1,y0）で表すと、第１ステージでは（x3x2x1x0,
y3,y2,y1,y0）座標位置の画素を（3x2x1x0,3y2y
1y0）座標位置、第２ステージでは（3x2x1x0,3y2y1
y0）座標位置の画素を（３ 2x1x0,３ 2y1y0）座
標位置へ、第３ステージでは（３ 2x1x0,３ 2y1y
0）座標位置の画素を（３ ２ 1x0,３ ２ 1y0）
座標位置へ、第４ステージでは（３ ２ 1x0,３
２ 1y0）座標位置の画素を（３ ２ １ 0,３
２ １ ０）座標位置へ移動することに対応しており、
転置画像が得られることを証明している。
第２図は、第１図の操作によりある特定画素が如何に移
動していくかを示した図であり（1011,1011）座標位置
の画素が第１ステージ（0011、0011）座標位置へ移動、
第２ステージで（0111,0111）座標位置へ移動、第３ス
テージで（0101,0101）座標位置へ移動、第４ステージ
で（0100,0100）へ移動しちょうど転置位置へ画素が移
動されることを示している。
動していくかを示した図であり（1011,1011）座標位置
の画素が第１ステージ（0011、0011）座標位置へ移動、
第２ステージで（0111,0111）座標位置へ移動、第３ス
テージで（0101,0101）座標位置へ移動、第４ステージ
で（0100,0100）へ移動しちょうど転置位置へ画素が移
動されることを示している。
本実施例の方法においてｊを1,2,3,4のそれぞれに対し
ｉ＝0,1,…７を適用する順序で説明したがこの順序は、
画素移動の説明から明らかな様に規定されなくてよいi,
j全ての組み合わせに対して処理が行われれば転置画像
を得ることができる。
ｉ＝0,1,…７を適用する順序で説明したがこの順序は、
画素移動の説明から明らかな様に規定されなくてよいi,
j全ての組み合わせに対して処理が行われれば転置画像
を得ることができる。
更に16×16より大きい画像の転置画像の場合例えば64×
64の画像を転置する場第３図に示すように縦横４つに分
割16コの部分画像は分解し個々の部分画像に本発明の方
法を適用しその後、部分画像単位に対象位置の部分画像
と入れ替えることにより大きい画像の転置画像処理にも
容易に適用できる。
64の画像を転置する場第３図に示すように縦横４つに分
割16コの部分画像は分解し個々の部分画像に本発明の方
法を適用しその後、部分画像単位に対象位置の部分画像
と入れ替えることにより大きい画像の転置画像処理にも
容易に適用できる。
第４図は本発明の第２の発明の一実施例を示すブロック
図である。
図である。
Ｎ×Ｎの２進画像メモリ100のＮ語に格納される。アド
レス発生回路200は、第１図のペアとなる語アドレスを
発生し、メモリ100をアクセスする。マスク発生回路は
ｊ＝1,2,…,nとしてｎ回繰り返す操作の各操作で下位ビ
ットから2n-j個の０と2i-n個の１を合計Ｎビットになる
まで繰り返し連結したＮビットからなるマスクデータを
生成し、メモリ100から２語の読み出しデータに対し、
マスウ発生回路300から入力するマスクデータを用いて
転置処理回路400は第１図の対応語の部分入れ替え処理
を行い、結果のペアのデータをメモリ100にアドレス発
生回路200が生成しているアドレスで書き込む。
レス発生回路200は、第１図のペアとなる語アドレスを
発生し、メモリ100をアクセスする。マスク発生回路は
ｊ＝1,2,…,nとしてｎ回繰り返す操作の各操作で下位ビ
ットから2n-j個の０と2i-n個の１を合計Ｎビットになる
まで繰り返し連結したＮビットからなるマスクデータを
生成し、メモリ100から２語の読み出しデータに対し、
マスウ発生回路300から入力するマスクデータを用いて
転置処理回路400は第１図の対応語の部分入れ替え処理
を行い、結果のペアのデータをメモリ100にアドレス発
生回路200が生成しているアドレスで書き込む。
なおアドレス発生回路200は、シフタを用いることで簡
単に構成できる。
単に構成できる。
第５図は第４図マスク発生回路300の詳細図である。
各ステージでｊの値がレジスタ310にセットされ各ｊに
対しROM311からマスクが発生される。第１図のステージ
に対応してそれぞれ11111111 00000000,11110000 11110
000,11001100 11001100,10101010 10101010がROMにかか
れておりｊに対応して読み出されたマスクがデータ線30
1に出力される。
対しROM311からマスクが発生される。第１図のステージ
に対応してそれぞれ11111111 00000000,11110000 11110
000,11001100 11001100,10101010 10101010がROMにかか
れておりｊに対応して読み出されたマスクがデータ線30
1に出力される。
第６図は第４図、転置処理回路400の詳細図である。
データ線101,102を通してメモリ100からのペアのデータ
A,Bが入力される。
A,Bが入力される。
またデータ線301からマスクデータａが入力され、論理
否定回路414によりマスクの否定データが作られる。
論理積回路410,411,412,413でそれぞれａ∧A,∧A,a∧
B,∧Ｂが得られる。レジスタ419には、各ステージで
値がセットされ第１図の第１〜第４ステージに対応して
8,4,2,1がセットされる。右シフト416と論理和回路417
により第１〜第４ステージに対し、それぞれａ∧Ｂの8.
ビット,4ビット,2ビット,1ビット右シフトた結果とａ
Ａとの論理和が出力されデータ線401を通してメモリ100
に書き込まれる。また左シフト415と論理和回路418によ
り第１〜第４ステージに対し、それぞれ∧Ａの８ビッ
ト,4ビット,2ビット,1ビット左シフトした結果と∧Ｂ
との論理和が出力されデータ線402を通してメモリ100書
き込まれる。
否定回路414によりマスクの否定データが作られる。
論理積回路410,411,412,413でそれぞれａ∧A,∧A,a∧
B,∧Ｂが得られる。レジスタ419には、各ステージで
値がセットされ第１図の第１〜第４ステージに対応して
8,4,2,1がセットされる。右シフト416と論理和回路417
により第１〜第４ステージに対し、それぞれａ∧Ｂの8.
ビット,4ビット,2ビット,1ビット右シフトた結果とａ
Ａとの論理和が出力されデータ線401を通してメモリ100
に書き込まれる。また左シフト415と論理和回路418によ
り第１〜第４ステージに対し、それぞれ∧Ａの８ビッ
ト,4ビット,2ビット,1ビット左シフトした結果と∧Ｂ
との論理和が出力されデータ線402を通してメモリ100書
き込まれる。
（発明の効果） 以上述べたように、本発明の画像転置の高速化方法と装
置を用いれば２進画像の転置をメモリの語を構成するセ
ット数がＮのときN/log2N倍の処理スラップの軽減を図
ることができその結果処理時間をN/log2N倍迂くするこ
とができる。
置を用いれば２進画像の転置をメモリの語を構成するセ
ット数がＮのときN/log2N倍の処理スラップの軽減を図
ることができその結果処理時間をN/log2N倍迂くするこ
とができる。
第１図は本発明の第１の発明を示すブロック図、第２図
は本発明の方法を用いた時特定の画素が移動していく様
子を示す図、第３図は大きな２進画像に本発明の方法を
適用する方法を示す図、第４図は本発明の第２の発明の
示すブロック図、第５図は第４図のマスク発生回路の詳
細図、第６図は第４図の転置処理回路の詳細図である。 図において、 100はメモリ、200はアドレス発生回路、300はマスク発
生回路、400は転置処理回路を示す。
は本発明の方法を用いた時特定の画素が移動していく様
子を示す図、第３図は大きな２進画像に本発明の方法を
適用する方法を示す図、第４図は本発明の第２の発明の
示すブロック図、第５図は第４図のマスク発生回路の詳
細図、第６図は第４図の転置処理回路の詳細図である。 図において、 100はメモリ、200はアドレス発生回路、300はマスク発
生回路、400は転置処理回路を示す。
Claims (2)
- 【請求項１】Ｎ＝2mビットで構成される語単位にアクセ
スできるメモリを持つ情報処理装置において、Ｎ×Ｎの
２値画像がＮ語に格納されている時、ｊ＝1,2,…,nとし
てｎ回繰り返す操作の各操作で下位ビットから2n-j個の
０と2n-j個の１を合計Ｎビットになるまで繰り返し連結
したＮビットからなるマスクデータａを出力する操作と
（２×ｉ）≫j,（２×ｉ＋１）≫ｊ（但しｉ≫ｊにおけ
る≫はｉをｊビット右へローテードシフトすることを示
す記号）なる２つのアドレスのデータA,Bを読み出し、
ａ∧Ｂを2n-jビット右へシフトしたデータとａ∧Ａとの
論理和をとったデータと∧Ａを2n-jビット左へシフト
したデータと∧Ｂとの論理和をとったデータとをそれ
ぞれ（２×ｉ）≫j,（２×ｉ＋１）≫ｊに格納する操作
を備え（但し、∧は論理積、∨は論理和、−は論理否
定、＋はＮを法とする剰余加算を示す記号であり2n-j,i
はｎビットからなる２進数表現である。）、前記マスク
データａ出力操作をｊ＝1,2,…,nとしてｎ回繰り返し操
作し、更に前記各マスクデータａ出力操作の操作に対し
前記データ格納操作をｉ＝0,1,…,N/2-1としてN/2回繰
り返し操作することにより転置されたＮ×Ｎの２値画像
を得ることを特徴とする画像転置方法。 - 【請求項２】Ｎ＝2nビットで構成される語単位にアクセ
スできるメモリと、（２×ｉ）≫j,（２×ｉ＋１）≫ｊ
（但しｉ≫ｊにおける≫はｉをｊビット右へローテード
シフトすることを示す記号）なる２つのアドレスを生成
するアドレス発生回路と、ｊ＝1,2,…,nとしてｎ回繰り
返す操作の各操作で下位ビットから2n-j個の０と2n-j個
の１を合計Ｎビットになるまで繰り返し連結したＮビッ
トからなるマスクデータａを発生するマスク発生回路
と、前記アドレス発生回路によりアクセスされた前記メ
モリから読み出されたデータA,Bに対し前記マスクデー
タａとから、ａ∧Ｂを2n-jビット右へシフトしたデータ
とａ∧Ａとの論理和をとったデータと∧Ａを2n-jビッ
ト左へシフトしたデータと∧Ｂとの論理和をとったデ
ータとを前記アドレス発生回路によりアクセスされる前
記メモリへ格納する転置処理回路とを備え（但し、∧は
論理積、∨は論理和、−は論理否定、＋はＮを法とする
剰余加算を示す記号であり2n-j,iはｎビットからなる２
進数表現である。）、ｊ＝1,2,…,nの各ｊに対しｉ＝0,
1,…,N/2-1なるｎ×N/2組の（j,i）ペアによる操作を繰
り返すことでＮ×ＮのＮ語に格納された２進画像の転置
画像を得ることを特徴とする画像転置装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60085835A JPH0687259B2 (ja) | 1985-04-22 | 1985-04-22 | 画像転置方法と装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60085835A JPH0687259B2 (ja) | 1985-04-22 | 1985-04-22 | 画像転置方法と装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61243572A JPS61243572A (ja) | 1986-10-29 |
| JPH0687259B2 true JPH0687259B2 (ja) | 1994-11-02 |
Family
ID=13869913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60085835A Expired - Lifetime JPH0687259B2 (ja) | 1985-04-22 | 1985-04-22 | 画像転置方法と装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0687259B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0728855U (ja) * | 1993-11-15 | 1995-05-30 | 河野樹脂工業株式会社 | 液体吐出用ディスペンサー |
-
1985
- 1985-04-22 JP JP60085835A patent/JPH0687259B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0728855U (ja) * | 1993-11-15 | 1995-05-30 | 河野樹脂工業株式会社 | 液体吐出用ディスペンサー |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61243572A (ja) | 1986-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5651121A (en) | Using mask operand obtained from composite operand to perform logic operation in parallel with composite operand | |
| US3938102A (en) | Method and apparatus for accessing horizontal sequences and rectangular sub-arrays from an array stored in a modified word organized random access memory system | |
| JPS5927944B2 (ja) | マトリクスデ−タ並列処理システム | |
| CN110826719A (zh) | 一种量子程序的处理方法、装置、存储介质和电子装置 | |
| JPH03231383A (ja) | 画像縮小／拡大方法及び装置 | |
| US20200356367A1 (en) | Address Generation for High-Performance Vector Processing | |
| Skavantzos et al. | New multipliers modulo 2/sup n/-1 | |
| JP3074229B2 (ja) | 画像回転回路 | |
| JP3133087B2 (ja) | 画像処理用メモリ記憶方法とその方法を実施する装置 | |
| US4974188A (en) | Address sequence generation by means of reverse carry addition | |
| JPH0687259B2 (ja) | 画像転置方法と装置 | |
| JPH05233795A (ja) | 画像拡大縮小装置 | |
| US6938064B1 (en) | Method for computing fast Fourier transform and inverse fast Fourier transform | |
| JPH07152730A (ja) | 離散コサイン変換装置 | |
| JPH0522238B2 (ja) | ||
| JPH04232529A (ja) | 多重ディジット１０進数を２進数に変換する装置および統一された比復号器 | |
| JPS6168636A (ja) | デ−タ処理装置 | |
| JP2835366B2 (ja) | 高速フーリエ変換用アドレス情報発生装置 | |
| JP2548286B2 (ja) | イメージデータ処理装置 | |
| JPH0554060A (ja) | 係数設定回路 | |
| CN113222154A (zh) | 一种量子态的振幅的确定方法及装置 | |
| KR950005801B1 (ko) | 그래픽 시스템의 영상데이타 전송 회로 | |
| JPH061449B2 (ja) | 画像編集用イメ−ジメモリ | |
| SU1119006A1 (ru) | Устройство дл делени чисел | |
| JPS633330B2 (ja) |