JPH0685572A - Gain control amplifier circuit and primary color signal amplifier - Google Patents
Gain control amplifier circuit and primary color signal amplifierInfo
- Publication number
- JPH0685572A JPH0685572A JP4255516A JP25551692A JPH0685572A JP H0685572 A JPH0685572 A JP H0685572A JP 4255516 A JP4255516 A JP 4255516A JP 25551692 A JP25551692 A JP 25551692A JP H0685572 A JPH0685572 A JP H0685572A
- Authority
- JP
- Japan
- Prior art keywords
- differential
- current
- current source
- primary color
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
Description
【０００１】[0001]
【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術（図５〜図７） 発明が解決しようとする課題（図８） 課題を解決するための手段（図１及び図２） 作用（図３及び図４） 実施例（図１〜図４） 発明の効果[Table of Contents] The present invention will be described in the following order. Fields of Industrial Application Conventional Technology (FIGS. 5 to 7) Problem to be Solved by the Invention (FIG. 8) Means for Solving the Problem (FIGS. 1 and 2) Action (FIGS. 3 and 4) Example (FIGS. 1 to 4) Effect of the invention
【０００２】[0002]
【産業上の利用分野】本発明は利得制御型増幅回路に関
し、例えば三原色信号（以下Ｒ、Ｇ、Ｂ信号という）を
増幅して陰極線管に出力するプリドライブ回路に適用し
て好適なものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a gain control type amplifier circuit, which is suitable for application to, for example, a predrive circuit which amplifies three primary color signals (hereinafter referred to as R, G, B signals) and outputs them to a cathode ray tube. is there.
【０００３】[0003]
【従来の技術】従来、各原色映像信号（Ｒ、Ｇ、Ｂ）を
任意の利得Ｇで増幅して出力するゲインコントロールア
ンプの周波数特性を広帯域まで伸張させるには、各原色
映像信号（Ｒ、Ｇ、Ｂ）間のクロストークが減少するよ
うに各信号を増幅するゲインコントロールアンプを各原
色信号ごと個別の集積回路によつて構成することが考え
られている。2. Description of the Related Art Conventionally, in order to extend the frequency characteristic of a gain control amplifier that amplifies each primary color image signal (R, G, B) with an arbitrary gain G and outputs it to a wide band, each primary color image signal (R, G It has been considered that a gain control amplifier for amplifying each signal so as to reduce crosstalk between G and B) is configured by an individual integrated circuit for each primary color signal.
【０００４】このとき各原色映像信号（Ｒ、Ｇ、Ｂ）に
対応する集積回路は同一基板パターンに設計することが
できるので、３チヤンネルの周波数特性をそろえ易く、
周波数特性を向上させる上でも有利である。At this time, since the integrated circuits corresponding to the respective primary color video signals (R, G, B) can be designed on the same substrate pattern, it is easy to arrange the frequency characteristics of the three channels,
It is also advantageous in improving frequency characteristics.
【０００５】ところが各原色映像信号（Ｒ、Ｇ、Ｂ）に
対応する各集積回路のゲインコントロールカーブを全て
一致させることは半導体の製造過程に生じる抵抗値や電
流増幅率ｈFEのばらつきにより著しく困難であり、図５
に示すように全てばらばらのゲインコントロール特性を
示すのが一般的である。However, it is extremely difficult to match all the gain control curves of each integrated circuit corresponding to each primary color video signal (R, G, B) due to variations in resistance value and current amplification factor h FE generated in the semiconductor manufacturing process. And FIG.
It is common to show all discrete gain control characteristics as shown in.
【０００６】特に最小ゲイン付近におけるゲイン特性は
三つの原色映像信号（Ｒ、Ｇ、Ｂ）間でばらつくため一
致させるのが困難であつた。例えば原色映像信号（Ｒ、
Ｇ、Ｂ）用の利得調整型増幅回路としては、図６に示す
ように２段の差動増幅段によつて構成されるギルバート
型のゲインコントロールアンプ１を用いることが考えら
れるが、この場合には最大及び最小ゲイン時の直線性が
悪化するとう問題があつた。Particularly, the gain characteristics near the minimum gain vary among the three primary color image signals (R, G, B), which makes it difficult to match them. For example, primary color video signals (R,
As a gain adjustment type amplifier circuit for G, B), it is conceivable to use a Gilbert type gain control amplifier 1 constituted by two differential amplifier stages as shown in FIG. Has a problem that the linearity at the maximum and minimum gains deteriorates.
【０００７】ここでゲインコントロールアンプ１の前段
は、入力抵抗ＲINを介して各エミツタ間が接続されると
共に各コレクタにそれぞれダイオードＤ１及びＤ２が接
続されるトランジスタＱ１及びＱ２の差動対により構成
され、このトランジスタＱ１及びＱ２のベースに与えら
れるベース電圧の差電圧をコントロール電圧ＶX によつ
て調整することにより後段の差動対に与えられる差動出
力Ｖ１及びＶ２の差電圧を制御するようになされてい
る。Here, the preceding stage of the gain control amplifier 1 is constituted by a differential pair of transistors Q1 and Q2 in which the respective emitters are connected via an input resistance R IN and diodes D1 and D2 are respectively connected to respective collectors. The difference voltage between the base voltages applied to the bases of the transistors Q1 and Q2 is adjusted by the control voltage V X to control the difference voltage between the differential outputs V1 and V2 applied to the differential pair in the subsequent stage. Has been done.
【０００８】因にトランジスタＱ１及びＱ２の各エミツ
タには一定電流Ｉ0 を引き込む定電流源２がそれぞれ接
続されている。A constant current source 2 for drawing a constant current I 0 is connected to each emitter of the transistors Q1 and Q2.
【０００９】またゲインコントロール回路１の後段は、
差動出力Ｖ１及びＶ２をそれぞれベースに入力するトラ
ンジスタＱ３及びＱ４の差動対によつて構成されてお
り、この差動出力Ｖ１及びＶ２の差電圧によつて流れる
コレクタ電流を共通エミツタに接続された電流源３に流
れる信号電流ＩS を乗算することにより、負荷抵抗ＲL
に流れるコレクタ電流を増減して出力信号ＶOUT として
出力するようになされている。Further, in the latter stage of the gain control circuit 1,
It is constituted by a differential pair of transistors Q3 and Q4 which input the differential outputs V1 and V2 to their bases respectively, and a collector current flowing due to a differential voltage between the differential outputs V1 and V2 is connected to a common emitter. The load resistance R L by multiplying the signal current I S flowing through the current source 3
The collector current flowing through is increased / decreased and output as an output signal V OUT .
【００１０】このゲインコントロール回路１では、最大
ゲイン時又は最小ゲイン時において前段の差動対を構成
するトランジスタＱ１又はＱ２のいずれか一方に２つの
電流源２に流れ込む電流分のコレクタ電流（２Ｉ0 ）が
流れるのに対して他方にはほとんど流れなくなるためベ
ース・エミツタ間抵抗ｒe による影響が目立ち始め、ゲ
インコントロール特性の線形性が劣化する問題があつた
（図７）。In the gain control circuit 1, at the maximum gain or the minimum gain, the collector current (2I 0) corresponding to the current flowing into the two current sources 2 into either one of the transistors Q1 or Q2 forming the differential pair at the preceding stage. ) Flows, but almost no flow occurs in the other, the effect of the base-emitter resistance re becomes noticeable, and there is a problem that the linearity of the gain control characteristic deteriorates (FIG. 7).
【００１１】このため最小ゲイン付近においては、各原
色映像信号（Ｒ、Ｇ、Ｂ）に対応する出力信号に電位差
が生じると共に特性曲線の傾きが一致せず、各原色映像
信号のゲインを揃えるのは困難であつた。このため最小
ゲイン時における出力電圧を一致させようとすると入力
ダイナミツクレンジＲIN・Ｉ0 の値を常時一定の電圧に
保つ必要があり、そのためにはさらに電源電圧値及びバ
ンドギヤツプ電圧値の精度を管理する必要がある。Therefore, in the vicinity of the minimum gain, the output signals corresponding to the primary color image signals (R, G, B) have a potential difference and the slopes of the characteristic curves do not match, so that the gains of the primary color image signals are made uniform. Was difficult. Therefore, when trying to match the output voltage at the minimum gain, it is necessary to keep the value of the input dynamic range R IN · I 0 at a constant voltage all the time. Need to manage.
【００１２】[0012]
【発明が解決しようとする課題】ところで電源電圧値及
びバンドギヤツプ電圧値の精度を管理するためには図８
に示すようなカレントミラー構成の補正回路１１によつ
て定電流源２に流れる電流を制御すれば良い。このとき
バイアス抵抗Ｒ１１及びＲ１２に流れる電流をｉとし、
トランジスタＱ１１のベース電位をＶａとすると、バイ
アス抵抗Ｒ１３及びＲ１４に流れる電流Ｉ０との間に
は、それぞれ次式By the way, in order to manage the accuracy of the power supply voltage value and the bandgap voltage value, FIG.
The current flowing through the constant current source 2 may be controlled by the correction circuit 11 having the current mirror configuration as shown in FIG. At this time, the current flowing through the bias resistors R11 and R12 is i,
Assuming that the base potential of the transistor Q11 is Va, the relation between the currents I0 flowing through the bias resistors R13 and R14 is as follows.
【数１】 [Equation 1]
【数２】 [Equation 2]
【数３】 の関係式が成り立つ。[Equation 3] The relational expression of is established.
【００１３】従つて定電流Ｉ0 は、次式Therefore, the constant current I 0 is expressed by the following equation:
【数４】 として与えられる。このとき抵抗Ｒ１１とＲ１２の抵抗
比を３対１とすると、（４）式で表される電流Ｉ0 は[Equation 4] Given as. At this time, assuming that the resistance ratio of the resistors R11 and R12 is 3: 1, the current I 0 represented by the equation (4) is
【数５】 となる。[Equation 5] Becomes
【００１４】これにより入力ダイナミツクレンジＲIN・
Ｉ0 は、次式As a result, the input dynamic range R IN
I 0 is the following equation
【数６】 に与えられるように、入力抵抗ＲINが有する温度特性は
同じ温度特性をもつ分母の内部抵抗Ｒ１３及びＲ１４に
よつて打ち消され、電源電圧ＶCCに温特がなく電圧値の
精度が高ければ入力ダイナミツクレンジＲIN・Ｉ0 の値
を一定電圧にすることができる。[Equation 6] As described above, the temperature characteristic of the input resistance R IN is canceled by the denominator internal resistances R13 and R14 having the same temperature characteristic, and if the power supply voltage V CC has no temperature characteristic and the voltage value has high accuracy, The value of the dynamic range R IN · I 0 can be set to a constant voltage.
【００１５】ところがこの制御電圧ＶX の制御はマイク
ロコンピユータによる制御のため、電源電圧もマイクロ
コンピユータ用の電源と同じ電源電圧ＶCCにする必要が
あり、プリドライバ用の集積回路の本電源ＶCC1 とは別
の電源端子を設けなければならず、構成が複雑になると
いう問題があつた。However, since the control of the control voltage V X is performed by the microcomputer, it is necessary to set the power supply voltage to the same power supply voltage V CC as the power supply for the microcomputer, and the main power supply V CC1 of the integrated circuit for the predriver. However, there is a problem in that the structure becomes complicated because a separate power supply terminal must be provided.
【００１６】またトランジスタＱ１及びＱ２のエミツタ
電位を差動アンプを用いてフイードバツク制御すること
によりベース・エミツタ間抵抗ｒｅを見かけ上見えなく
することも考えられるが、この場合には最大ゲイン又は
最小ゲイン時においてトランジスタＱ１及びＱ２がカツ
トオフして発振が生じ易い欠点があつた。It is also conceivable that the resistance re between the base and the emitter is apparently invisible by controlling the feedback voltage of the emitter potentials of the transistors Q1 and Q2 by using a differential amplifier. At times, the transistors Q1 and Q2 are cut off, and oscillation is likely to occur.
【００１７】本発明は以上の点を考慮してなされたもの
で、各原色映像信号Ｒ、Ｇ、Ｂに対応するプリドライバ
用集積回路の各ゲイン特性のばらつきや発光効率による
ばらつきを従来に比して一段と容易に調整することがで
きる利得制御型増幅回路を提案しようとするものであ
る。The present invention has been made in consideration of the above points, and the variations in gain characteristics of the predriver integrated circuit corresponding to the primary color image signals R, G, B and the variations due to the light emission efficiency are compared with those in the prior art. Therefore, it is intended to propose a gain control type amplifier circuit which can be adjusted more easily.
【００１８】[0018]
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、エミツタに第１及び第２の電流源
２がそれぞれ接続され、差動対をなす第１及び第２のト
ランジスタＱ１及びＱ２のベースに入力される第１及び
第２の差動入力（ＶREF1＋ＶX ）及びＶX をコレクタに
接続された第１及び第２のダイオードＤ１及びＤ２によ
つてそれぞれ対数増幅し、第１及び第２の差動出力とし
て出力する第１の差動増幅段と、第１及び第２の差動出
力を第３及び第４の差動入力として差動対をなす第３及
び第４のトランジスタＱ３及びＱ４に入力すると共に、
共通エミツタに接続された第３の電流源３に共通エミツ
タ電流として流れ込む信号電流ＩS に第３及び第４の差
動入力に基づいて流れるコレクタ電流を乗算し、乗算結
果をコレクタに接続された負荷ＲL より出力する第２の
差動増幅段と、第１又は第２のダイオードＤ１又はＤ２
のいずれか一方に対して並列に接続され、第１又は第２
のトランジスタＱ１又はＱ２に一定電流Ｉ0 を流し込む
第４の電流源２３とを備えるようにする。In order to solve such a problem, in the present invention, a first and a second current source 2 are connected to an emitter, respectively, and a first and a second transistor Q1 forming a differential pair and The first and second differential inputs (V REF1 + V X ) and V X input to the base of Q2 are logarithmically amplified by the first and second diodes D1 and D2 connected to the collector, respectively. A first differential amplifier stage that outputs a first and second differential output, and a third and fourth differential pair that uses the first and second differential outputs as third and fourth differential inputs. Input to the transistors Q3 and Q4 of
The signal current I S flowing into the third current source 3 connected to the common emitter as the common emitter current is multiplied by the collector current flowing based on the third and fourth differential inputs, and the multiplication result is connected to the collector. A second differential amplifier stage that outputs from the load R L and a first or second diode D1 or D2
Connected in parallel to either one of the first and second
And a fourth current source 23 for flowing a constant current I 0 into the transistor Q1 or Q2.
【００１９】[0019]
【作用】差動対を構成するトランジスタＱ１及びＱ２の
コレクタに接続され、差動出力信号を出力する第１又は
第２のダイオードＤ１又はＤ２のいずれか一方に対して
並列に第４の電流源２３を接続し、第１又は第２のダイ
オード１又はＤ２に流れるコレクタ電流の可変範囲を減
少させる。これにより第１及び第２の差動入力（ＶREF1
＋ＶX ）及びＶX が一致する場合における出力電圧値は
一定値となると共に最小ゲイン付近における直線性が向
上し、その結果特性曲線の整合を従来に比して一段容易
に調整することができる。A fourth current source is connected in parallel to the collectors of the transistors Q1 and Q2 that form a differential pair and is parallel to either one of the first or second diode D1 or D2 that outputs a differential output signal. 23 is connected to reduce the variable range of the collector current flowing through the first or second diode 1 or D2. This causes the first and second differential inputs (V REF1
+ V X ) and V X match, the output voltage value becomes a constant value, and the linearity in the vicinity of the minimum gain is improved. As a result, the matching of the characteristic curves can be adjusted more easily than before. .
【００２０】[0020]
【実施例】以下図面について、本発明の一実施例を詳述
する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described in detail below with reference to the drawings.
【００２１】図１において２０は全体として三原色映像
信号のゲインコントロールシステムを示し、原色入力信
号ＲＩ、ＧＩ、ＢＩがそれぞれ入力される３組の集積回
路２１（２１Ｒ、２１Ｇ、２１Ｂ）に内蔵されるゲイン
コントロールアンプ２２（２２Ｒ、２２Ｇ、２２Ｂ）よ
り出力される原色出力信号ＲＯ、ＧＯ、ＢＯのゲイン特
性を容易にそろえることができるようになされている。In FIG. 1, reference numeral 20 denotes a gain control system for the three primary color video signals as a whole, which is incorporated in three sets of integrated circuits 21 (21R, 21G, 21B) to which the primary color input signals RI, GI and BI are respectively inputted. The gain characteristics of the primary color output signals RO, GO, BO output from the gain control amplifier 22 (22R, 22G, 22B) can be easily adjusted.
【００２２】この実施例の場合、ゲインコントロールア
ンプ２２は（図２）、ダイオードＤ１と並行にウイルソ
ンカレントミラー型の電流源２３を設けることを除いて
図５に示すゲインコントロールアンプ１と同様の構成を
有しており、電流源２３には差動対を構成するトランジ
スタＱ１及びＱ２のエミツタに接続された定電流源２に
流れる一定電流Ｉ0 と同電流値の電流Ｉ0 を引き込むよ
うになされている。In this embodiment, the gain control amplifier 22 (FIG. 2) has the same configuration as the gain control amplifier 1 shown in FIG. 5 except that a Wilson current mirror type current source 23 is provided in parallel with the diode D1. The current source 23 draws in a current I 0 having the same current value as the constant current I 0 flowing in the constant current source 2 connected to the emitters of the transistors Q1 and Q2 forming the differential pair. ing.
【００２３】ここでゲインコントロールアンプ２１Ｒ、
２１Ｇ、２１Ｂの利得を制御するコントロール電圧ＶX
の値はユーザゲインコントロール用の可変抵抗ＲCONTの
抵抗値を可変することにより制御できるようになされて
おり、また各ゲインコントロールアンプ２２Ｒ、２２
Ｇ、２２Ｂのゲインコントロール特性曲線の傾きはバツ
フアアンプ２４を介して可変抵抗ＲCONTに接続される利
得調整用抵抗ＲR 、ＲG、ＲB によつて調整できるよう
になされている（図４）。Here, the gain control amplifier 21R,
Control voltage V X for controlling the gain of 21G and 21B
Can be controlled by varying the resistance value of the variable resistor R CONT for user gain control, and the gain control amplifiers 22R and 22R can be controlled.
The slopes of the gain control characteristic curves of G and 22B can be adjusted by the gain adjusting resistors R R , R G , and R B connected to the variable resistor R CONT via the buffer amplifier 24 (FIG. 4). .
【００２４】因に利得調整用抵抗ＲR 、ＲG 、ＲB の各
抵抗値は可変抵抗ＲCONTの抵抗値をゲインコントロール
アンプ２２Ｒ、２２Ｇ、２２Ｂの各ゲイン特性曲線の直
線性が保たれる最大電圧ＶSET において予め設定するよ
うになされている。For the resistance values of the gain adjusting resistors R R , R G and R B , the linearity of the gain characteristic curves of the gain control amplifiers 22R, 22G and 22B is maintained by the resistance values of the variable resistor R CONT. The maximum voltage V SET is set in advance.
【００２５】以上の構成において、最小ゲインのときの
コントロール電圧ＶX の値を０とし、最大ゲインのとき
の値をＶMAX として各ゲインコントロールアンプ２２の
ゲイン特性を説明する。コントロール電圧ＶX の値が０
の場合（すなわち最小ゲインの場合）、差動対を構成す
るトランジスタＱ１及びＱ２のベース電圧は互いに等し
いため各トランジスタＱ１及びＱ２のコレクタ電流は共
にＩ0 となる。In the above configuration, the gain characteristic of each gain control amplifier 22 will be described assuming that the value of the control voltage V X at the minimum gain is 0 and the value at the maximum gain is V MAX . The value of control voltage V X is 0
In this case (that is, in the case of the minimum gain), the base voltages of the transistors Q1 and Q2 forming the differential pair are equal to each other, so that the collector currents of the transistors Q1 and Q2 are both I 0 .
【００２６】このときトランジスタＱ１に流れるコレク
タ電流はダイオードＤ１に並列接続された電流源２３よ
り供給されるため、ダイオードＤ１に流れる電流は入力
抵抗等のばらつきによらず常に０となる（図３）。これ
により各原色入力信号ＲＩ、ＧＩ、ＢＩに対応する原色
出力信号ＲＯ、ＧＯ、ＢＯのゲイン特性曲線の値は全て
原点に一致する。At this time, since the collector current flowing through the transistor Q1 is supplied from the current source 23 connected in parallel with the diode D1, the current flowing through the diode D1 is always 0 regardless of variations in the input resistance and the like (FIG. 3). . As a result, the values of the gain characteristic curves of the primary color output signals RO, GO, BO corresponding to the primary color input signals RI, GI, BI all coincide with the origin.
【００２７】次にコントロール電圧ＶX の値を徐々に増
加させると、ダイオードＤ１に流れる電流は次第に増加
し始める一方、ダイオードＤ２に流れる電流は減少し始
める。このとき差動対を構成するトランジスタＱ１及び
Ｑ２には十分大きなコレクタ電流が流れているためベー
ス・エミツタ間抵抗ｒｅの影響によるゲイン特性曲線の
劣化は生じず、各原色出力信号ＲＯ、ＧＯ、ＢＯのゲイ
ン特性曲線は原点を通る直線となる。Next, when the value of the control voltage V X is gradually increased, the current flowing through the diode D1 begins to gradually increase, while the current flowing through the diode D2 begins to decrease. At this time, since a sufficiently large collector current flows in the transistors Q1 and Q2 forming the differential pair, the gain characteristic curve is not deteriorated due to the influence of the base-emitter resistance re, and the output signals RO, GO, BO of the primary colors are generated. The gain characteristic curve of is a straight line passing through the origin.
【００２８】やがてコントロール電圧ＶX の値がＶMAX
になると（すなわち最大ゲインになると）トランジスタ
Ｑ１に２・Ｉ0 のコレクタ電流が流れる一方、トランジ
スタＱ２に流れるコレクタ電流は０となり、ダイオード
Ｄ１及びＤ２にはそれぞれＩ0 及び０のコレクタ電流が
流れることになる。Eventually, the value of the control voltage V X becomes V MAX.
Then, the collector current of 2.I 0 flows through the transistor Q1 while the collector current of the transistor Q2 becomes 0, and the collector currents of I 0 and 0 flow through the diodes D1 and D2, respectively. become.
【００２９】このときゲイン特性曲線には従来回路と同
様、非線形の特性が現れるが（図３）、各原色出力信号
の特性を合わせるためには最小ゲインにおける出力レベ
ル値と最小ゲイン付近での直線性の一致が重要であるた
め入力ダイナミツクレンジ（ＲIN・Ｉ0 ）の値を一定に
する必要もなく、このゲインコントロールシステムを用
いれば一段と周波数特性が広くかつクロストークを少な
くないまま原色出力信号ＲＯ、ＧＯ、ＢＯを出力するこ
とができる。At this time, a non-linear characteristic appears in the gain characteristic curve as in the conventional circuit (FIG. 3), but in order to match the characteristic of each primary color output signal, an output level value at the minimum gain and a straight line near the minimum gain are obtained. It is not necessary to keep the value of input dynamic range (R IN · I 0 ) constant because it is important to match the characteristics, and if this gain control system is used, primary frequency output is possible with wider frequency characteristics and less crosstalk. The signals RO, GO, BO can be output.
【００３０】以上の構成によれば、各原色信号のプリド
ライバ用回路としてゲインコントロールアンプ２２Ｒ、
２２Ｇ、２２Ｂをそれぞれ設けると共に各ゲインコント
ロールアンプ２２Ｒ、２２Ｇ、２２Ｂを構成する各差動
対に接続されるダイオードのうちダイオードＤ１に電流
源２３を並列に接続することにより、コントロール電圧
ＶX が０の場合、すなわち最小ゲイン時においてダイオ
ードＤ１に流れる電流を常に０に制御することができ
る。According to the above configuration, the gain control amplifier 22R is used as a pre-driver circuit for each primary color signal,
22G and 22B are respectively provided, and the current source 23 is connected in parallel to the diode D1 among the diodes connected to the differential pairs forming the gain control amplifiers 22R, 22G and 22B, so that the control voltage V X is 0. In the case of, that is, at the time of the minimum gain, the current flowing through the diode D1 can be always controlled to zero.
【００３１】これにより最小ゲイン時における原色出力
信号ＲＯ、ＧＯ、ＢＯの出力レベルを常に０に固定で
き、また当該最小ゲイン付近における特性曲線はいずれ
も直線になる。このように容易にゲイン特性を一致させ
ることができることにより各ゲインコントロールアンプ
２２Ｒ、２２Ｇ、２２Ｂのゲインのばらつきや陰極線管
の発光効率のばらつきを容易に吸収できる。As a result, the output levels of the primary color output signals RO, GO, BO at the minimum gain can be fixed to 0 at all times, and the characteristic curves near the minimum gain are all linear. Since the gain characteristics can be easily matched in this way, variations in gain of the gain control amplifiers 22R, 22G, and 22B and variations in luminous efficiency of the cathode ray tube can be easily absorbed.
【００３２】なお上述の実施例においては、各エミツタ
に接続される電流源２に流れる電流Ｉ0 と同電流値の電
流を電流源２３より流出させる場合について述べたが、
本発明はこれに限らず、電流値が一定であれば他の値で
あつても良い。In the above-described embodiment, the case where the current source 23 supplies a current having the same current value as the current I 0 flowing in the current source 2 connected to each emitter has been described.
The present invention is not limited to this, and other values may be used as long as the current value is constant.
【００３３】また上述の実施例においては、トランジス
タＱ１及びＱ２の各エミツタに定電流源２をそれぞれ２
個接続する場合について述べたが、本発明はこれに限ら
ず、２倍の電流（２・Ｉ0 ）を流す定電流源を１個共通
エミツタに接続させるようにしても良い。Further, in the above-mentioned embodiment, the constant current sources 2 are respectively provided to the emitters of the transistors Q1 and Q2.
Although the case of individually connecting has been described, the present invention is not limited to this, and one constant current source for supplying a double current (2 · I 0 ) may be connected to the common emitter.
【００３４】さらに上述の実施例においては、電流源２
３をダイオードＤ１に並列に接続し、トランジスタＱ４
のコレクタに接続された負荷抵抗ＲL より原色出力信号
を出力する場合について述べたが、本発明はこれに限ら
ず、電流源２３はダイオードＤ１及びＤ２のいずれか一
方に並列に接続すれば良く、出力もトランジスタＱ３側
より取り出すようにしても良い。Further, in the above embodiment, the current source 2
3 in parallel with diode D1 and transistor Q4
Although the case where the primary color output signal is output from the load resistance R L connected to the collector of the above is described, the present invention is not limited to this, and the current source 23 may be connected in parallel to either one of the diodes D1 and D2. , The output may be taken out from the transistor Q3 side.
【００３５】さらに上述の実施例においては、三原色信
号を増加するゲインコントロールアンプに本発明を適用
する場合について述べたが、本発明はこれに限らず、並
列に複数のアナログ信号を増幅して出力する増幅回路の
ゲイン特性をそろえる場合にも広く適用し得る。Further, in the above-mentioned embodiment, the case where the present invention is applied to the gain control amplifier for increasing the three primary color signals has been described. However, the present invention is not limited to this, and a plurality of analog signals are amplified and output in parallel. The present invention can be widely applied to the case where the gain characteristics of the amplifier circuits to be adjusted are made uniform.
【００３６】[0036]
【発明の効果】上述のように本発明によれば、差動対を
構成するトランジスタのコレクタに接続され、第１及び
第２の差動出力を出力する第１又は第２のダイオードの
いずれか一方に対して並列に第４の電流源を接続するこ
とにより、当該電流源に並列に接続される第１又は第２
のダイオードに流れるコレクタ電流の可変範囲を減少さ
せ、第１及び第２の差動入力が一致する場合における電
圧値を任意の値に設定する。また最小ゲイン付近におい
て第１及び第２のトランジスタには十分大きな電流が流
れるため当該範囲での特性曲線を直線にすることができ
る。As described above, according to the present invention, either the first or the second diode which is connected to the collectors of the transistors forming the differential pair and outputs the first and second differential outputs. By connecting the fourth current source in parallel to one side, the first or second side connected in parallel to the current source.
The variable range of the collector current flowing through the diode is reduced, and the voltage value when the first and second differential inputs match is set to an arbitrary value. Further, since a sufficiently large current flows through the first and second transistors near the minimum gain, the characteristic curve in the range can be made linear.
【図１】本発明による原色信号増幅装置の一実施例を示
すブロツク図である。FIG. 1 is a block diagram showing an embodiment of a primary color signal amplifier according to the present invention.
【図２】本発明による利得制御型増幅回路の一実施例を
示す接続図である。FIG. 2 is a connection diagram showing an embodiment of a gain control type amplifier circuit according to the present invention.
【図３】ゲイン特性の説明に供する特性曲線図である。FIG. 3 is a characteristic curve diagram for explaining a gain characteristic.
【図４】複数のゲイン特性間の調整の説明に供する特性
曲線図である。FIG. 4 is a characteristic curve diagram for explaining adjustment between a plurality of gain characteristics.
【図５】従来のゲイン特性の説明に供する特性曲線図で
ある。FIG. 5 is a characteristic curve diagram for explaining a conventional gain characteristic.
【図６】従来の利得制御型増幅回路を示す接続図であ
る。FIG. 6 is a connection diagram showing a conventional gain control type amplifier circuit.
【図７】従来のゲイン特性の説明に供する特性曲線図で
ある。FIG. 7 is a characteristic curve diagram for explaining a conventional gain characteristic.
【図８】従来の利得制御型増幅回路を示す接続図であ
る。FIG. 8 is a connection diagram showing a conventional gain control type amplifier circuit.
１、１０……ゲインコントロール回路、２、３、２３…
…電流源、２０……ゲインコントロールシステム、２１
……集積回路、２２……ゲインコントロールアンプ、２
４……バツフアアンプ、ＶX ……コントロール電圧
ＶX 、ＶREF1……基準電圧。1, 10 ... Gain control circuit 2, 3, 23 ...
Current source, 20 Gain control system, 21
... Integrated circuit, 22 ... Gain control amplifier, 2
4 ...... buffer amplifier, V X ...... control voltage V X, V REF1 ...... reference voltage.
Claims (3)
れ接続され、差動対をなす第１及び第２のトランジスタ
のベースに入力される第１及び第２の差動入力をコレク
タに接続された第１及び第２のダイオードによつてそれ
ぞれ対数増幅し、第１及び第２の差動出力として出力す
る第１の差動増幅段と、 上記第１及び第２の差動出力を第３及び第４の差動入力
として差動対をなす第３及び第４のトランジスタに入力
すると共に、共通エミツタに接続された第３の電流源に
共通エミツタ電流として流れ込む信号電流に上記第３及
び第４の差動入力に基づいて流れるコレクタ電流を乗算
し、乗算結果をコレクタに接続された負荷より出力する
第２の差動増幅段と、 上記第１又は第２のダイオードのいずれか一方に対して
並列に接続され、上記第１又は第２のトランジスタに一
定電流を流し込む第４の電流源とを具えることを特徴と
する利得制御型増幅回路。1. A first and a second current source are connected to an emitter, respectively, and a first and a second differential inputs are input to the bases of the first and the second transistors which form a differential pair. The first and second differential outputs, which are logarithmically amplified by the connected first and second diodes and output as first and second differential outputs, respectively. The third and fourth transistors, which form a differential pair as the third and fourth differential inputs, are input to the third current source connected to the common emitter, and the third current is supplied to the third current source as the common emitter current. And a second differential amplifier stage that multiplies a collector current flowing based on a fourth differential input and outputs the multiplication result from a load connected to the collector; and one of the first or second diode. Connected in parallel to the above Or gain controlled amplifier circuit, characterized in that it comprises a fourth current source for pouring a constant current to the second transistor.
流源より引き出される電流値と等しい値の一定電流を上
記第１又は第２のトランジスタに流し込むことを特徴と
する請求項１に記載の利得制御型増幅回路。2. The fourth current source supplies a constant current having a value equal to a current value drawn from the second or third current source to the first or second transistor. 1. The gain control type amplifier circuit described in 1.
を増幅して表示手段に出力する第１、第２及び第３の利
得制御型増幅手段を具え、上記第１、第２及び第３の利
得制御型増幅手段は、 エミツタに第１及び第２の電流源がそれぞれ接続され、
差動対をなす第１及び第２のトランジスタのベースに入
力される第１及び第２の差動入力をコレクタに接続され
た第１及び第２のダイオードによつてそれぞれ対数増幅
し、第１及び第２の差動出力として出力する第１の差動
増幅段と、 上記第１及び第２の差動出力を第３及び第４の差動入力
として差動対をなす第３及び第４のトランジスタに入力
すると共に、共通エミツタに接続された第３の電流源に
共通エミツタ電流として流れ込む信号電流に上記第３及
び第４の差動入力に基づいて流れるコレクタ電流を乗算
し、乗算結果をコレクタに接続された負荷より出力する
第２の差動増幅段と、 上記第１又は第２のダイオードのいずれか一方に対して
並列に接続され、上記第１又は第２のトランジスタに一
定電流を流し込む第４の電流源とを有し、上記各原色信
号を増幅することを特徴とする原色信号増幅装置。3. A first, a second and a third gain control type amplifying means respectively corresponding to the three primary color signals and amplifying the respective primary color signals and outputting to the display means, said first, second and third. In the gain control type amplifying means of, the first and second current sources are connected to the emitter,
The first and second differential inputs input to the bases of the first and second transistors forming a differential pair are logarithmically amplified by the first and second diodes connected to the collector, And a first differential amplification stage for outputting as a second differential output, and third and fourth forming a differential pair using the first and second differential outputs as third and fourth differential inputs. Signal to the third current source connected to the common emitter and flowing into the third current source as the common emitter current by the collector current flowing based on the third and fourth differential inputs. A second differential amplifier stage that outputs from a load connected to the collector and one of the first and second diodes are connected in parallel, and a constant current is applied to the first or second transistor. With a fourth current source , Primary color signal amplifier apparatus characterized by amplifying the primary color signals.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25551692A JP3235745B2 (en) | 1992-08-31 | 1992-08-31 | Gain control amplifier circuit and primary color signal amplifier |
| US08/094,893 US5432477A (en) | 1992-07-31 | 1993-07-22 | Wide frequency range amplifier apparatus |
| KR1019930014563A KR100293901B1 (en) | 1992-07-31 | 1993-07-29 | Wide frequency range amplifier apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25551692A JP3235745B2 (en) | 1992-08-31 | 1992-08-31 | Gain control amplifier circuit and primary color signal amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0685572A true JPH0685572A (en) | 1994-03-25 |
| JP3235745B2 JP3235745B2 (en) | 2001-12-04 |
Family
ID=17279841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25551692A Expired - Lifetime JP3235745B2 (en) | 1992-07-31 | 1992-08-31 | Gain control amplifier circuit and primary color signal amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3235745B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008205614A (en) * | 2007-02-16 | 2008-09-04 | Nec Electronics Corp | Light receiving circuit |
-
1992
- 1992-08-31 JP JP25551692A patent/JP3235745B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008205614A (en) * | 2007-02-16 | 2008-09-04 | Nec Electronics Corp | Light receiving circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3235745B2 (en) | 2001-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20010020410A (en) | Variable gain amplifier with improved linearity and bandwidth | |
| JP3251759B2 (en) | Variable gain amplifier circuit | |
| US5389893A (en) | Circuit for a controllable amplifier | |
| US6300832B1 (en) | Gain variable amplifier apparatus having improved gain control linearity characteristics | |
| JPH05102758A (en) | Optical-band linear-gain adjusting amplifier utilizing external bias | |
| US5469106A (en) | Voltage controlled amplifier which reduces differential gain | |
| JPS62219777A (en) | Gumma correction circuit | |
| JPH05291834A (en) | Power amplifier | |
| US5019789A (en) | Adaptive bias circuit for preventing turnoff in a push-pull stage | |
| JPH0145767B2 (en) | ||
| JPH04369107A (en) | Differential amplifier | |
| JP2586785B2 (en) | Signal level conversion circuit | |
| JP3235745B2 (en) | Gain control amplifier circuit and primary color signal amplifier | |
| US6300836B1 (en) | High gain, wide band amplifier | |
| JPH04223602A (en) | Amplifier circuit | |
| US7538614B1 (en) | Differential amplifier with independent output common mode adjustment | |
| JP2619858B2 (en) | Function approximation function generator | |
| US5047732A (en) | Wide band amplifier | |
| KR101258281B1 (en) | Voltage to current converter and method for converting | |
| US5119041A (en) | High gain differential current amplifier having a low output voltage | |
| JPS5829514B2 (en) | Video amplification circuit for CRT display | |
| JPH0722247B2 (en) | Feedback amplifier | |
| US4588909A (en) | Distortion compensating circuit | |
| JP3285153B2 (en) | DC level shift circuit | |
| JP3318697B2 (en) | Differential amplifier circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080928 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090928 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090928 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120928 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |