JPH0684694A - Capacitor - Google Patents
CapacitorInfo
- Publication number
- JPH0684694A JPH0684694A JP23790592A JP23790592A JPH0684694A JP H0684694 A JPH0684694 A JP H0684694A JP 23790592 A JP23790592 A JP 23790592A JP 23790592 A JP23790592 A JP 23790592A JP H0684694 A JPH0684694 A JP H0684694A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- charge storage
- storage node
- work function
- dielectric film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inorganic Insulating Materials (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は半導体集積回路装置など
に用いられるキャパシタに関する。さらに詳しくは高誘
電率の誘電体膜でリーク電流の少ないキャパシタに関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a capacitor used in a semiconductor integrated circuit device or the like. More specifically, it relates to a capacitor having a high dielectric constant dielectric film and a small leak current.
【０００２】[0002]
【従来の技術】ＬＳＩの高集積化、高性能化に伴い、キ
ャパシタ構造を微細化する必要が生じている。現在、16
ＭＤＲＡＭのキャパシタ膜にはＳｉＯ2やＳｉ3Ｎ4が用
いられているが、次世代のキャパシタ膜には高誘電率の
誘電体としてチタン酸ストロンチウム（ＳｒＴｉＯ3）
が用いられることは必至である。2. Description of the Related Art With higher integration and higher performance of LSIs, it is necessary to miniaturize the capacitor structure. Currently 16
Although SiO 2 and Si 3 N 4 are used for the capacitor film of MDRAM, strontium titanate (SrTiO 3 ) is used as a high dielectric constant dielectric material for the next-generation capacitor film.
Is inevitably used.
【０００３】図４は、たとえば「シリコン熱酸化膜とそ
の界面」リアライズ社、1991年、391〜401頁に記載され
たキャパシタ膜にＳｉＯ2、Ｓｉ3Ｎ4が使用されたスタ
ック型キャパシタの断面図である。図４において、電荷
蓄積ノード９にはポリシリコン（以下、ポリ−Ｓｉとい
う）が使用され、その上に誘電体膜８としてＳｉＯ2や
Ｓｉ3Ｎ4が蒸着されており、セルプレート７にもポリ−
Ｓｉが用いられている。さらに、トランジスタ部分には
ゲート４、ソース５、ドレイン６が図４のように配置さ
れている。FIG. 4 is a sectional view of a stack type capacitor in which SiO 2 and Si 3 N 4 are used for the capacitor film described in, for example, "Silicon thermal oxide film and its interface", Realize Co., 1991, pp. 391-401. It is a figure. In FIG. 4, polysilicon (hereinafter referred to as poly-Si) is used for the charge storage node 9, and SiO 2 or Si 3 N 4 is deposited as a dielectric film 8 on the polysilicon, and the cell plate 7 is also formed. Poly-
Si is used. Further, a gate 4, a source 5 and a drain 6 are arranged in the transistor portion as shown in FIG.
【０００４】従来のデバイスは前記のように構成され、
セルプレート７を基準電位（１／２Ｖｃｃ）として、電
荷蓄積ノード９に接続されたトランジスタにより、電荷
蓄積ノード９にゼロ電位またはＶｃｃのそれぞれの電圧
を印加することによって電荷蓄積ノード９に電荷が蓄積
され２値の情報が記憶されている。A conventional device is constructed as described above,
With the cell plate 7 as a reference potential (1/2 Vcc), a transistor connected to the charge storage node 9 applies a zero potential or Vcc to the charge storage node 9 to accumulate charges in the charge storage node 9. The binary information is stored.
【０００５】[0005]
【発明が解決しようとする課題】前記スタック型キャパ
シタなどで、キャパシタ膜として用いられているＳｉＯ
2、Ｓｉ3Ｎ4の代わりに高誘電率の誘電体膜であるチタ
ン酸ストロンチウム（ＳｒＴｉＯ3）が用いられたキャ
パシタでは、一般的にリーク電流が大きく、蓄積電荷が
短時間で消失してしまうという問題がある。SiO used as a capacitor film in the above-mentioned stack type capacitor and the like.
2 In a capacitor using strontium titanate (SrTiO 3 ) which is a high dielectric constant dielectric film in place of Si 3 N 4 , the leak current is generally large and the accumulated charge disappears in a short time. There is a problem.
【０００６】本発明は、かかる問題を解決するためにな
されたものであり、誘電体膜としてＳｒＴｉＯ3膜など
が使用されたキャパシタにおいて、電荷が蓄積された状
態でのリーク電流を低減し、蓄積電荷を長く保持できる
キャパシタをうることを目的とする。The present invention has been made to solve such a problem, and in a capacitor using a SrTiO 3 film or the like as a dielectric film, the leakage current in the state where charges are accumulated is reduced and accumulated. It is an object of the present invention to obtain a capacitor that can hold charges for a long time.
【０００７】[0007]
【課題を解決するための手段】請求項１記載の発明のキ
ャパシタは、誘電体膜の両側に電極が配せられたキャパ
シタであって、前記二つの電極のうち正の電圧が印加さ
れる側の電極の材料に他方の電極の材料よりも仕事関数
の小さい導体が用いられていることを特徴とするもので
ある。According to a first aspect of the present invention, there is provided a capacitor having electrodes arranged on both sides of a dielectric film, wherein a positive voltage is applied to one of the two electrodes. This is characterized in that a conductor having a work function smaller than that of the material of the other electrode is used for the material of the electrode.
【０００８】また、請求項２記載の発明のキャパシタ
は、メモリセルキャパシタの誘電体膜の材料として、チ
タン酸ストロンチウム（ＳｒＴｉＯ3）、チタン酸バリ
ウム（ＢａＴｉＯ3）、チタン酸バリウムストロンチウ
ム（（Ｂａ，Ｓｒ）ＴｉＯ3）、チタン酸ジルコン酸鉛
（ＰＺＴ）、チタン酸ジルコン酸ランタン鉛（ＰＬＺ
Ｔ）、酸化タンタル（Ｔａ2Ｏ5）、酸化シリコン（Ｓｉ
Ｏ2）、チッ化シリコン（Ｓｉ3Ｎ4）および酸化シリコ
ンとチッ化シリコンの複合膜（ＳｉＯ2／Ｓｉ3Ｎ4）か
ら選ばれた少なくとも１種の材料が使用され、前記キャ
パシタへの電荷記憶方式としてはＶｃｃ方式が用いられ
たキャパシタであって、セルプレートおよび電荷蓄積ノ
ードとして、仕事関数の異なる２種類の導体が用いら
れ、かつ前記セルプレートの導体の仕事関数より前記電
荷蓄積ノードの導体の仕事関数が小さいことを特徴とす
るものである。In the capacitor of the second aspect of the present invention, the material of the dielectric film of the memory cell capacitor is strontium titanate (SrTiO 3 ), barium titanate (BaTiO 3 ), barium strontium titanate ((Ba, Sr) TiO 3 ), lead zirconate titanate (PZT), lead lanthanum zirconate titanate (PLZ
T), tantalum oxide (Ta 2 O 5 ), silicon oxide (Si
O 2 ), silicon nitride (Si 3 N 4 ), and a composite film of silicon oxide and silicon nitride (SiO 2 / Si 3 N 4 ) are used, and at least one material is used. A capacitor using a Vcc method as a storage method, in which two kinds of conductors having different work functions are used as a cell plate and a charge storage node, and the charge storage node of the charge storage node is determined by a work function of a conductor of the cell plate. It is characterized in that the work function of the conductor is small.
【０００９】[0009]
【作用】本発明者らはキャパシタ用誘電体膜としてＳｒ
ＴｉＯ3膜など高誘電率の材料を使用しても、キャパシ
タの正電極側の電極材料に負電極側の電極材料の仕事関
数より小さい仕事関数を有する導体材料を用いることに
より、リーク電流をきわめて低減できることを見出した
もので、つぎにそのメカニズムについて説明する。The present inventors have used Sr as a dielectric film for capacitors.
Even if a material having a high dielectric constant such as a TiO 3 film is used, by using a conductor material having a work function smaller than the work function of the electrode material on the negative electrode side as the electrode material on the positive electrode side of the capacitor, leakage current can be extremely reduced. We have found that this can be reduced, and the mechanism is explained next.
【００１０】図２は、本発明のキャパシタによりリーク
電流が低減されるメカニズムをエネルギーバンドを用い
て示した模式図である。この模式図で、ＳＴＯがＳｒＴ
ｉＯ3からなる誘電体膜で、左側のＰｔはキャパシタの
負電極Ａの材料を示し、右側のＡｌまたはＰｔはキャパ
シタの正電極Ｂの材料を示している。図２（ａ）は正電
極ＢとしてＡｌを用いたばあい、図２（ｂ）は正電極Ｂ
としてＰｔを用いたばあいを示す。Ａｌ、Ｐｔの仕事関
数はそれぞれ、４．３ｅＶ、６．０ｅＶであり、Ａｌの
仕事関数はＰｔの仕事関数よりも１．７ｅＶ小さい。FIG. 2 is a schematic diagram showing the mechanism by which the leakage current is reduced by the capacitor of the present invention using energy bands. In this schematic diagram, STO is SrT
In the dielectric film made of iO 3 , Pt on the left side shows the material of the negative electrode A of the capacitor, and Al or Pt on the right side shows the material of the positive electrode B of the capacitor. 2A shows the case where Al is used as the positive electrode B, and FIG.
The case where Pt is used as is shown. The work functions of Al and Pt are 4.3 eV and 6.0 eV, respectively, and the work function of Al is 1.7 eV smaller than the work function of Pt.
【００１１】また、負電極Ａとして両方とも同じＰｔを
用いているので、リーク電流の大きさは正電圧が印加さ
れている正電極Ｂからの正電荷の注入により決まる。Ａ
ｌの仕事関数はＰｔよりも１．７ｅＶだけ小さいので、
図２（ａ）および図２（ｂ）に示したようにＡｌから正
電荷が注入されるばあいの注入障壁ΦＢＡ１はＰｔから
の注入障壁ΦＢＰｔに比べて１．７ｅＶだけ高くなる。
したがって、Ａｌからの電荷注入が少なくなりリーク電
流は低くなる。Since the same Pt is used as both the negative electrode A, the magnitude of the leak current is determined by the injection of positive charge from the positive electrode B to which the positive voltage is applied. A
Since the work function of l is smaller than Pt by 1.7 eV,
When positive charges are injected from Al as shown in FIGS. 2A and 2B, the injection barrier Φ BA1 becomes higher than the injection barrier Φ BPt from Pt by 1.7 eV.
Therefore, the charge injection from Al is reduced and the leak current is reduced.
【００１２】ＤＲＡＭなどメモリセルのキャパシタへの
電荷記憶方式としてＶｃｃ方式が用いられ、電荷蓄積ノ
ードには正の電圧しか加わらないため、電荷蓄積ノード
にセルプレートの導体材料より仕事関数の小さい材料を
使用することにより、前述と同じ理由によりリーク電流
を低減できる。The Vcc method is used as a method of storing charges in a capacitor of a memory cell such as a DRAM, and since only a positive voltage is applied to the charge storage node, a material having a work function smaller than that of the conductor material of the cell plate is used for the charge storage node. By using it, the leak current can be reduced for the same reason as described above.
【００１３】[0013]
【実施例】本発明のキャパシタの一実施例であるメモリ
素子としたばあいを図１に基づいて説明する。図１にお
いて、１はセルプレート、２は誘電体膜、３は電荷蓄積
ノードであり、誘電体膜２の両側に電極（セルプレート
１、電荷蓄積ノード３）が配せられている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A memory device which is an embodiment of a capacitor of the present invention will be described with reference to FIG. In FIG. 1, 1 is a cell plate, 2 is a dielectric film, 3 is a charge storage node, and electrodes (cell plate 1, charge storage node 3) are arranged on both sides of the dielectric film 2.
【００１４】トランジスタ部は、ゲート４、ソース５、
ドレイン６が図１のように半導体基板１０に形成され、
前記トランジスタのドレイン６に電荷蓄積ノード３が接
続され、電圧が印加される構造となっている。The transistor section includes a gate 4, a source 5,
The drain 6 is formed on the semiconductor substrate 10 as shown in FIG.
The charge storage node 3 is connected to the drain 6 of the transistor to apply a voltage.
【００１５】前記誘電体膜２の材料としては、たとえば
チタン酸ストロンチウム、チタン酸バリウム、チタン酸
バリウムストロンチウム、チタン酸ジルコン酸鉛、チタ
ン酸ジルコン酸ランタン鉛、酸化タンタル、酸化シリコ
ン、チッ化シリコン、酸化シリコンとチッ化シリコンの
複合膜などがあげられるが、とくに高誘電率の誘電体で
あるチタン酸ストロンチウム、チタン酸バリウム、チタ
ン酸バリウムストロンチウム、チタン酸ジルコン酸鉛、
チタン酸ジルコン酸ランタン鉛、酸化タンタルなどに本
発明の効果が顕著に現れる。前記誘電体膜２は、単独の
材料が用いられてもよく、２種以上の材料が併用されて
もよい。前記誘電体膜２の厚さは0.05〜0.3μｍ程度が
好ましい。Examples of the material of the dielectric film 2 include strontium titanate, barium titanate, barium strontium titanate, lead zirconate titanate, lead lanthanum zirconate titanate, tantalum oxide, silicon oxide and silicon nitride. Examples thereof include a composite film of silicon oxide and silicon nitride, and in particular, strontium titanate, barium titanate, barium strontium titanate, lead zirconate titanate, which are high dielectric constant dielectrics,
The effect of the present invention remarkably appears in lead lanthanum zirconate titanate, tantalum oxide, and the like. A single material may be used for the dielectric film 2, or two or more materials may be used in combination. The thickness of the dielectric film 2 is preferably about 0.05 to 0.3 μm.
【００１６】このメモリセルにおいては、キャパシタの
電荷記憶方式としては、Ｖｃｃ方式が使用されている。In this memory cell, the Vcc method is used as the charge storage method of the capacitor.
【００１７】Ｖｃｃ方式とは、セルプレートを基準電位
として電荷蓄積ノードに正電圧であるＶｃｃが印加され
ることをいい、情報記憶の２値状態としては、電荷蓄積
ノードに正電圧が蓄積された状態と電荷がゼロの状態と
が対応する。すなわち、Ｖｃｃ方式では電荷蓄積ノード
に正の電圧しか加わらない。したがって、Ｖｃｃ方式で
は電荷蓄積ノードに正の電圧が加わる状態においての
み、リーク電流が小さい構造が求められている。The Vcc method means that a positive voltage Vcc is applied to the charge storage node with the cell plate as a reference potential, and the positive voltage is stored in the charge storage node as a binary state of information storage. The state corresponds to the state where the electric charge is zero. That is, in the Vcc method, only a positive voltage is applied to the charge storage node. Therefore, in the Vcc method, a structure having a small leak current is required only when a positive voltage is applied to the charge storage node.
【００１８】本発明では前述のように、誘電体膜２のリ
ーク電流を小さくするため、二つの電極であるセルプレ
ート１および電荷蓄積ノード３として仕事関数の異なる
２種類の導体を用い、かつ、セルプレート１の導体材料
より電荷蓄積ノード３の導体材料の方が仕事関数の小さ
いものを用いている。In the present invention, as described above, in order to reduce the leak current of the dielectric film 2, two kinds of conductors having different work functions are used as the cell plate 1 and the charge storage node 3 which are two electrodes, and The conductor material of the charge storage node 3 has a smaller work function than the conductor material of the cell plate 1.
【００１９】前記セルプレート１として用いられる導体
としては、たとえばＰｔ、Ｗ、Ｓｉなどがあげられ、前
記電荷蓄積ノード３としては、たとえばＡｌ、Ｃｕ、Ｎ
ｉ、Ａｕなどがあげられる。セルプレートにＰｔが用い
られたばあい、電荷蓄積ノードとしては、Ｐｔより仕事
関数の小さいＡｌ、Ｃｕ、Ｎｉ、Ａｕが好ましい。Examples of the conductor used as the cell plate 1 include Pt, W and Si, and examples of the charge storage node 3 include Al, Cu and N.
i, Au, and the like. When Pt is used for the cell plate, Al, Cu, Ni or Au having a work function smaller than Pt is preferable as the charge storage node.
【００２０】セルプレートの厚さは０．１〜１μｍが好
ましく、電荷蓄積ノードの厚さは０．１〜１μｍが好ま
しい。このような構造を有する本発明のキャパシタで
は、キャパシタ膜のリーク電流が低減し、電荷を長く保
持できる。The thickness of the cell plate is preferably 0.1 to 1 μm, and the thickness of the charge storage node is preferably 0.1 to 1 μm. In the capacitor of the present invention having such a structure, the leak current of the capacitor film is reduced and the charge can be held for a long time.
【００２１】つぎに、図１の構造のメモリ素子の製法に
ついて簡単に説明する。まず半導体基板１０に不純物拡
散領域を形成してソース５、ドレイン６を形成すると共
に、基板１０表面に絶縁膜を介してゲート電極４をポリ
−Ｓｉなどにより形成し、トランジスタ部分を構成し
た。ついでドレイン６上の絶縁膜を一部除去し、仕事関
数の小さいＡｌを用いて蒸着法により電荷蓄積ノード３
を形成し、つぎに高誘電率の誘電体膜であるＳｒＴｉＯ
3膜２をスピンコート法により形成し、仕事関数の大き
いＰｔを用いてスパッタ法によりセルプレート１を形成
した。そののち、ＳｉＯ2などの保護膜11を形成して、
キャパシタを有するメモリセルとした。誘電体膜の厚さ
は約0.2μｍであった。Next, a method of manufacturing the memory device having the structure shown in FIG. 1 will be briefly described. First, an impurity diffusion region was formed in the semiconductor substrate 10 to form the source 5 and the drain 6, and the gate electrode 4 was formed of poly-Si or the like on the surface of the substrate 10 via an insulating film to form a transistor portion. Then, the insulating film on the drain 6 is partially removed, and the charge storage node 3 is formed by vapor deposition using Al having a small work function.
And then SrTiO 3 which is a high dielectric constant dielectric film
The 3 film 2 was formed by the spin coating method, and the cell plate 1 was formed by the sputtering method using Pt having a large work function. After that, a protective film 11 such as SiO 2 is formed,
The memory cell has a capacitor. The thickness of the dielectric film was about 0.2 μm.
【００２２】つぎに、前記キャパシタの電荷蓄積ノード
およびセルプレートの材料の組み合わせをＡｌ−Ｐｔ、
Ａｌ−Ａｌ、Ｐｔ−Ａｌ、Ｐｔ−Ｐｔに変え、その他は
同様にしてメモリセルのキャパシタを作製した。前記の
ようにして作製された４種のキャパシタを用い、０〜６
Ｖまでの電圧を印加し、電界2.5×105Ｖ／cmでの電極金
属の組み合わせと電流密度との関係を調べた。その結果
を図３に示す。なお、図３において、横軸は２枚の電極
の組み合わせを示す。すなわち、ＳＴＯはＳｒＴｉＯ3
の誘電体膜を示し、＋Ａｌ、＋ＰｔなどはＡｌ、Ｐｔが
正電極側の電荷蓄積ノードとして使用されたことを示
す。またＰｔ−、Ａｌ−はＰｔ、Ａｌが負電極側のセル
プレートとして使用されたことを示す。一方縦軸は、電
流密度を示し、たとえば１Ｅ−２は電流密度の値が0.01
Ａ／cm2であることを示す。Next, the combination of the material of the charge storage node of the capacitor and the material of the cell plate is Al--Pt,
Instead of Al-Al, Pt-Al, Pt-Pt, a memory cell capacitor was manufactured in the same manner as above. Using the four types of capacitors manufactured as described above, 0 to 6
The relationship between the combination of electrode metals and the current density at an electric field of 2.5 × 10 5 V / cm when a voltage up to V was applied was examined. The result is shown in FIG. In addition, in FIG. 3, the horizontal axis represents a combination of two electrodes. That is, STO is SrTiO 3
Of the dielectric film, and + Al, + Pt, etc. indicate that Al and Pt were used as the charge storage node on the positive electrode side. Pt- and Al- indicate that Pt and Al were used as the cell plate on the negative electrode side. On the other hand, the vertical axis represents the current density. For example, 1E-2 has a current density value of 0.01.
A / cm 2 is shown.
【００２３】図３より同種の導体材料であるＡｌ−Ａ
ｌ、Ｐｔ−Ｐｔ電極より、仕事関数の異なる２種類の導
体材料が用いられたＰｔ−Ａｌ電極で、かつＡｌに高電
位がかかっているデバイスの方がリーク電流が少ないこ
とがわかる。As shown in FIG. 3, the same kind of conductor material, Al-A.
1, it can be seen that the Pt-Al electrode using two kinds of conductor materials having different work functions and the device in which a high potential is applied to Al have less leak current than the Pt-Pt electrode.
【００２４】前記説明では、本発明のキャパシタをＤＲ
ＡＭに利用するばあいについて述べたが、一般的な周辺
回路のキャパシタやプリント基板上のキャパシタにも利
用できることはいうまでもない。In the above description, the capacitor of the present invention is DR
Although the case of using it for AM has been described, it goes without saying that it can also be used for a capacitor of a general peripheral circuit or a capacitor on a printed board.
【００２５】[0025]
【発明の効果】本発明のキャパシタによれば、正電極側
たとえばメモリセルの電荷蓄積ノードに負電極側たとえ
ばメモリセルのセルプレートより仕事関数の小さい導体
を用いているため、高誘電率の誘電体膜を使用してもリ
ーク電流が大幅に低減される。したがって、本発明のキ
ャパシタをメモリセルとして使用したばあい、小さな面
積で電荷を長く保持でき、高集積化された信頼性の高い
ＤＲＡＭなどとして用いることができる。According to the capacitor of the present invention, since a conductor having a work function smaller than that of the negative electrode side, for example, the cell plate of the memory cell is used for the charge storage node of the positive electrode side, for example, the memory cell, the dielectric of high dielectric constant Even if the body membrane is used, the leak current is significantly reduced. Therefore, when the capacitor of the present invention is used as a memory cell, charges can be retained for a long time in a small area, and it can be used as a highly integrated highly reliable DRAM or the like.
【図１】本発明のキャパシタを使用したメモリセルの一
実施例を示す断面図である。FIG. 1 is a sectional view showing an embodiment of a memory cell using a capacitor of the present invention.
【図２】キャパシタのリーク電流低減のメカニズムをエ
ネルギーバンドを用いて示した模式図である。FIG. 2 is a schematic view showing a mechanism of reducing a leak current of a capacitor by using an energy band.
【図３】本発明のキャパシタの電極金属の組み合わせと
電流密度との関係を示すグラフである。FIG. 3 is a graph showing the relationship between the combination of electrode metals of the capacitor of the present invention and the current density.
【図４】従来のキャパシタを使用したメモリセルの断面
図である。FIG. 4 is a cross-sectional view of a memory cell using a conventional capacitor.
１ セルプレート ２ 誘電体膜 ３ 電荷蓄積ノード 1 Cell plate 2 Dielectric film 3 Charge storage node
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 // Ｈ０１Ｇ 4/40 9174−5Ｅ ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Office reference number FI technical display location // H01G 4/40 9174-5E
Claims (2)
パシタであって、前記二つの電極のうち正の電圧が印加
される側の電極の材料に他方の電極の材料よりも仕事関
数の小さい導体が用いられていることを特徴とするキャ
パシタ。1. A capacitor having electrodes arranged on both sides of a dielectric film, wherein a material of an electrode to which a positive voltage is applied among the two electrodes has a work function higher than a material of the other electrode. A capacitor characterized by using a conductor having a small size.
として、チタン酸ストロンチウム（ＳｒＴｉＯ3）、チ
タン酸バリウム（ＢａＴｉＯ3）、チタン酸バリウムス
トロンチウム（（Ｂａ，Ｓｒ）ＴｉＯ3）、チタン酸ジ
ルコン酸鉛（ＰＺＴ）、チタン酸ジルコン酸ランタン鉛
（ＰＬＺＴ）、酸化タンタル（Ｔａ2Ｏ5）、酸化シリコ
ン（ＳｉＯ2）、チッ化シリコン（Ｓｉ3Ｎ4）および酸
化シリコンとチッ化シリコンの複合膜（ＳｉＯ2／Ｓｉ3
Ｎ4）から選ばれた少なくとも１種の材料が使用され、
前記キャパシタへの電荷記憶方式としてはＶｃｃ方式が
用いられたキャパシタであって、セルプレートおよび電
荷蓄積ノードとして、仕事関数の異なる２種類の導体が
用いられ、かつ前記セルプレートの導体の仕事関数より
前記電荷蓄積ノードの導体の仕事関数が小さいことを特
徴とするキャパシタ。2. A strontium titanate (SrTiO 3 ), barium titanate (BaTiO 3 ), barium strontium titanate ((Ba, Sr) TiO 3 ), zirconate titanate as a material of a dielectric film of a memory cell capacitor. Lead (PZT), lead lanthanum zirconate titanate (PLZT), tantalum oxide (Ta 2 O 5 ), silicon oxide (SiO 2 ), silicon nitride (Si 3 N 4 ) and composite film of silicon oxide and silicon nitride. (SiO 2 / Si 3
At least one material selected from N 4 ) is used,
A capacitor using a Vcc method as a charge storage method for the capacitor, wherein two kinds of conductors having different work functions are used as a cell plate and a charge storage node, and a work function of the conductor of the cell plate is used. A capacitor characterized in that the conductor of the charge storage node has a low work function.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23790592A JPH0684694A (en) | 1992-09-07 | 1992-09-07 | Capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23790592A JPH0684694A (en) | 1992-09-07 | 1992-09-07 | Capacitor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0684694A true JPH0684694A (en) | 1994-03-25 |
Family
ID=17022174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23790592A Pending JPH0684694A (en) | 1992-09-07 | 1992-09-07 | Capacitor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0684694A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109449289A (en) * | 2018-11-01 | 2019-03-08 | 中国科学院宁波材料技术与工程研究所 | A kind of bionical memristor of the nerve synapse of light stimulus and preparation method thereof |
| CN110739153A (en) * | 2018-07-19 | 2020-01-31 | 三星电机株式会社 | Multilayer capacitor |
-
1992
- 1992-09-07 JP JP23790592A patent/JPH0684694A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110739153A (en) * | 2018-07-19 | 2020-01-31 | 三星电机株式会社 | Multilayer capacitor |
| CN110739153B (en) * | 2018-07-19 | 2022-10-28 | 三星电机株式会社 | Multilayer capacitor |
| CN109449289A (en) * | 2018-11-01 | 2019-03-08 | 中国科学院宁波材料技术与工程研究所 | A kind of bionical memristor of the nerve synapse of light stimulus and preparation method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6090659A (en) | Lead silicate based capacitor structures | |
| US5612574A (en) | Semiconductor structures using high-dielectric-constant materials and an adhesion layer | |
| US5520992A (en) | Electrodes for high dielectric constant materials | |
| JPH06350029A (en) | Microelectronic circuit structure and its manufacture | |
| JP3197782B2 (en) | Semiconductor integrated circuit capacitor and its electrode structure | |
| US6908802B2 (en) | Ferroelectric circuit element that can be fabricated at low temperatures and method for making the same | |
| US5828129A (en) | Semiconductor memory device including a capacitor having a top portion which is a diffusion barrier | |
| US5742472A (en) | Stacked capacitors for integrated circuit devices and related methods | |
| JPH09139472A (en) | Ferroelectric memory | |
| JP3627640B2 (en) | Semiconductor memory device | |
| US6548854B1 (en) | Compound, high-K, gate and capacitor insulator layer | |
| US20040033630A1 (en) | Charge pump or other charge storage capacitor including PZT layer for combined use as encapsulation layer and dielectric layer of ferroelectric capacitor and a method for manufacturing the same | |
| JP3141231B2 (en) | Semiconductor device capacitor and method of manufacturing the same | |
| EP1279188B1 (en) | Capacitor stack structure and method of fabricating | |
| US6297526B1 (en) | Process for producing barrier-free semiconductor memory configurations | |
| JPH0684694A (en) | Capacitor | |
| EP0490288A2 (en) | Process for fabricating PZT capacitors as integrated circuit memory elements and a capacitor storage element | |
| US6597028B2 (en) | Capacitively coupled ferroelectric random access memory cell and a method for manufacturing the same | |
| JPH0513706A (en) | Semiconductor device | |
| JPH05190797A (en) | Semiconductor memory device | |
| US6785119B2 (en) | Ferroelectric capacitor and process for its manufacture | |
| Gnade et al. | Processing and device issues of high permittivity materials for DRAMS | |
| JPH06112082A (en) | Thin film capacitive element | |
| KR0130631B1 (en) | Manufacturing method of ferrodi electric capacitor | |
| JP3221398B2 (en) | Capacitive element and method of manufacturing the same |