JPH0683043B2 - スイツチング回路 - Google Patents
スイツチング回路Info
- Publication number
- JPH0683043B2 JPH0683043B2 JP60246054A JP24605485A JPH0683043B2 JP H0683043 B2 JPH0683043 B2 JP H0683043B2 JP 60246054 A JP60246054 A JP 60246054A JP 24605485 A JP24605485 A JP 24605485A JP H0683043 B2 JPH0683043 B2 JP H0683043B2
- Authority
- JP
- Japan
- Prior art keywords
- bipolar transistor
- transistor
- base
- current
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、スイッチング回路に関し、詳しくは駆動回路
が簡単で、スイッチング速度が速く、かつ電圧降下も小
さい変流器を用いたスイッチング回路に関するものであ
る。
が簡単で、スイッチング速度が速く、かつ電圧降下も小
さい変流器を用いたスイッチング回路に関するものであ
る。
直流電圧を異なる極性、あるいは異なる電圧値に変換す
る場合、DC−DCコンバータでは、トランジスタ等のスイ
ッチング素子を用いて一旦直流電圧を方形波の交流電圧
に変換し、トランスにより入出力を絶縁するとともに、
必要な電圧値に昇圧あるいは降圧し、方形波交流電圧を
整流、平滑して再び直流電圧を得る方式が一般に用いら
れている。
る場合、DC−DCコンバータでは、トランジスタ等のスイ
ッチング素子を用いて一旦直流電圧を方形波の交流電圧
に変換し、トランスにより入出力を絶縁するとともに、
必要な電圧値に昇圧あるいは降圧し、方形波交流電圧を
整流、平滑して再び直流電圧を得る方式が一般に用いら
れている。
また、DC−DCコンバータでは、直流電圧を交流電圧に変
換する際の変換周波数を高くすることにより、トラン
ス、平滑回路のインダクタ、コンデンサを小形、軽量化
できるので、高周波化の検討が盛んに行われている。し
かし、高周波化においては、スイッチング素子のオン・
オフ回数が増加するため、スイッチング損失が増大し、
DC−DCコンバータの効率が低下するのみならず、スイッ
チング素子の放熱フインが大形化し、トランス、インダ
クタ、コンデンサの小形軽量化の効果を相殺する。
換する際の変換周波数を高くすることにより、トラン
ス、平滑回路のインダクタ、コンデンサを小形、軽量化
できるので、高周波化の検討が盛んに行われている。し
かし、高周波化においては、スイッチング素子のオン・
オフ回数が増加するため、スイッチング損失が増大し、
DC−DCコンバータの効率が低下するのみならず、スイッ
チング素子の放熱フインが大形化し、トランス、インダ
クタ、コンデンサの小形軽量化の効果を相殺する。
スイッチング素子には、バイポーラトランジスタあるい
はMOSトランジスタが一般に用いられている。バイポー
ラトランジスタは、耐圧を高くするに伴つてスイッチン
グ速度が遅くなり、現在800Vバイポーラトランジスタを
用いた出力1KW程度のDC−DCコンバータでは、変調周波
数は20〜40KHzが限界とされている。一方、MOSトランジ
スタは、バイポーラトランジスタと比較すると、スイッ
チング速度は速く、かつ蓄積時間が無いという利点を有
するが、耐圧800VのMOSトランジスタではオン抵抗が0.3
V程度であり、オン抵抗による損失が大きいため、使用
できない状況にある。
はMOSトランジスタが一般に用いられている。バイポー
ラトランジスタは、耐圧を高くするに伴つてスイッチン
グ速度が遅くなり、現在800Vバイポーラトランジスタを
用いた出力1KW程度のDC−DCコンバータでは、変調周波
数は20〜40KHzが限界とされている。一方、MOSトランジ
スタは、バイポーラトランジスタと比較すると、スイッ
チング速度は速く、かつ蓄積時間が無いという利点を有
するが、耐圧800VのMOSトランジスタではオン抵抗が0.3
V程度であり、オン抵抗による損失が大きいため、使用
できない状況にある。
このため、バイポーラトランジスタとMOSトランジスタ
を組合せたスイッチング速度が速く、オン電圧降下の小
さいスイッチング回路が提案されている。
を組合せたスイッチング速度が速く、オン電圧降下の小
さいスイッチング回路が提案されている。
第２図は、従来、提案されているスイッチング回路の構
成図である。第２図においては、バイポーラトランジス
タ８とMOSトランジスタ９を並列に接続したスイッチン
グ回路12が示されている。この回路の動作は、先ず、MO
Sトランジスタ９をゲート11に信号を送つてターンオン
させ、負荷電流を流す。次に、バイポーラトランジスタ
８をベース10に信号を送つてターンオンさせ、MOSトラ
ンジスタ９をターンオフさせる。これにより、負荷電流
はMOSトランジスタ９から電圧降下の低いバイポーラト
ランジスタ８に移行する。スイッチング回路12をオフさ
せるには、再びMOSトランジスタ９をターンオンさせる
とともに、バイポーラトランジスタ８のベース10に逆に
バイアスを加えて、ターンオフさせる。負荷電流は、バ
イポーラトランジスタ８からMOSトランジスタ９に移行
する。ここで、MOSトランジスタ９をターンオフさせる
と、負荷電流は高速で遮断される。
成図である。第２図においては、バイポーラトランジス
タ８とMOSトランジスタ９を並列に接続したスイッチン
グ回路12が示されている。この回路の動作は、先ず、MO
Sトランジスタ９をゲート11に信号を送つてターンオン
させ、負荷電流を流す。次に、バイポーラトランジスタ
８をベース10に信号を送つてターンオンさせ、MOSトラ
ンジスタ９をターンオフさせる。これにより、負荷電流
はMOSトランジスタ９から電圧降下の低いバイポーラト
ランジスタ８に移行する。スイッチング回路12をオフさ
せるには、再びMOSトランジスタ９をターンオンさせる
とともに、バイポーラトランジスタ８のベース10に逆に
バイアスを加えて、ターンオフさせる。負荷電流は、バ
イポーラトランジスタ８からMOSトランジスタ９に移行
する。ここで、MOSトランジスタ９をターンオフさせる
と、負荷電流は高速で遮断される。
第２図に示す従来のスイッチング回路では、バイポーラ
トランジスタ８のベース10にベース電流や逆バイアスを
与える駆動回路と、MOSトランジスタ９の駆動回路が、
それぞれ必要となるため、駆動回路が大形化、複雑化す
るという問題がある。
トランジスタ８のベース10にベース電流や逆バイアスを
与える駆動回路と、MOSトランジスタ９の駆動回路が、
それぞれ必要となるため、駆動回路が大形化、複雑化す
るという問題がある。
本発明の目的は、このような問題を改善し、高速のオン
・オフ特性とオン電圧降下の低い特性を備え、かつトラ
ンジスタの駆動信号が不要なスイッチング回路を提供す
ることにある。
・オフ特性とオン電圧降下の低い特性を備え、かつトラ
ンジスタの駆動信号が不要なスイッチング回路を提供す
ることにある。
上記目的を達成するため、本発明のスイッチング回路
は、バイポーラトランジスタ６と第１のMOSトランジス
タ５を並列に接続したスイッチング回路において、この
並列回路を構成するバイポーラトランジスタ６のコレク
タおよび第１のMOSトランジスタ５のドレイン側に直列
に接続される１次巻線とこの１次巻線に流れる電流に比
例する正電流をバイポーラトランジスタ６のベースに帰
還させる２次巻線からなる変流器３と、この変流器３の
２次巻線とバイポーラトランジスタ６のベース間の接続
オン・オフ制御を、第１のMOSトランジスタ５のゲート
に相互接続されたゲートへの制御信号に基づき行う第２
のMOSトランジスタ４と、第１、第２のMOSトランジスタ
５、４のゲートとバイポーラトランジスタ６のベース間
に接続され、このバイポーラトランジスタ６のベースに
負電圧を印加するダイオードとを設けることを特徴とす
る。
は、バイポーラトランジスタ６と第１のMOSトランジス
タ５を並列に接続したスイッチング回路において、この
並列回路を構成するバイポーラトランジスタ６のコレク
タおよび第１のMOSトランジスタ５のドレイン側に直列
に接続される１次巻線とこの１次巻線に流れる電流に比
例する正電流をバイポーラトランジスタ６のベースに帰
還させる２次巻線からなる変流器３と、この変流器３の
２次巻線とバイポーラトランジスタ６のベース間の接続
オン・オフ制御を、第１のMOSトランジスタ５のゲート
に相互接続されたゲートへの制御信号に基づき行う第２
のMOSトランジスタ４と、第１、第２のMOSトランジスタ
５、４のゲートとバイポーラトランジスタ６のベース間
に接続され、このバイポーラトランジスタ６のベースに
負電圧を印加するダイオードとを設けることを特徴とす
る。
本発明においては、負荷電流に比例した電流をバイポー
ラトランジスタのベースに帰還させる変流器と、この変
流器の２次巻線の電流（ベース電流）を遮断するMOSト
ランジスタを用い、バイポーラトランジスタとMOSトラ
ンジスタと変流器との共同動作によりスイッチングを行
う。先ず、MOSトランジスタによりターンオンを行い、
スイッチング損失を低減させるとともに、MOSトランジ
スタによりバイポーラトランジスタのターンオン・ター
ンオフも行つて、バイポーラトランジスタの駆動回路を
簡略化する。特に、DC−DCコンバータに好適である。
ラトランジスタのベースに帰還させる変流器と、この変
流器の２次巻線の電流（ベース電流）を遮断するMOSト
ランジスタを用い、バイポーラトランジスタとMOSトラ
ンジスタと変流器との共同動作によりスイッチングを行
う。先ず、MOSトランジスタによりターンオンを行い、
スイッチング損失を低減させるとともに、MOSトランジ
スタによりバイポーラトランジスタのターンオン・ター
ンオフも行つて、バイポーラトランジスタの駆動回路を
簡略化する。特に、DC−DCコンバータに好適である。
以下、本発明の実施例を、図面により詳細に説明する。
第１図は、本発明の一実施例を示すスイッチング回路の
接続図である。第１図において、１は直流電流、２は負
荷、３は負荷電流に比例した電流をバイポーラトランジ
スタに帰還させるための変流器、5,4は第１および第２
のMOSトランジスタ、６はバイポーラトランジスタ、７
はダイオードである。図示された波形は、第1,第２のMO
Sトランジスタ5,4のゲートに印加される正極性と負極性
の制御電圧である。本実施例では、このようにMOSトラ
ンジスタ5,4のゲートに供給する駆動信号のみでよく、
バイポーラトランジスタ６の駆動信号は不要である。正
極性電圧を供給することによりスイッチング回路をター
ンオンさせ、負極性電圧でターンオフさせる。
第１図は、本発明の一実施例を示すスイッチング回路の
接続図である。第１図において、１は直流電流、２は負
荷、３は負荷電流に比例した電流をバイポーラトランジ
スタに帰還させるための変流器、5,4は第１および第２
のMOSトランジスタ、６はバイポーラトランジスタ、７
はダイオードである。図示された波形は、第1,第２のMO
Sトランジスタ5,4のゲートに印加される正極性と負極性
の制御電圧である。本実施例では、このようにMOSトラ
ンジスタ5,4のゲートに供給する駆動信号のみでよく、
バイポーラトランジスタ６の駆動信号は不要である。正
極性電圧を供給することによりスイッチング回路をター
ンオンさせ、負極性電圧でターンオフさせる。
次に、回路の動作を述べる。第２のMOSトランジスタ４
と第１のMOSトランジスタ５の各ゲートに正の信号を与
えると、MOSトランジスタ4,5はターンオンし、直流電源
１は負荷２に印加されて、負荷電流ILが変流器３の１次
巻線N1とMOSトランジスタ５の直列回路に流れる。同時
に、バイポーラトランジスタ６のベースには、変流器３
の２次巻線N2,MOSトランジスタ４の直列回路を介してベ
ース電流IB＝（n1/n2）・ILが流れる。ただし、n1は変
調器３の１次巻線のターン数、n2は２次巻線のターン数
である。この結果、このスイッチング回路のターンオン
特性はターンオン特性の優れたMOSトランジスタ５の特
性となり、かつオン特性はオン電圧降下の小さいバイポ
ーラトランジスタの特性となる。次に、MOSトランジス
タ４とMOSトランジスタ５のゲートに負の信号を与える
と、MOSトランジスタ4,5はターンオフする。これによつ
て、バイポーラトランジスタ６のベース電流IBは、MOS
トランジスタ４により遮断される。バイポーラトランジ
スタ６には、ベースの蓄積電荷のため負荷電流ILが流れ
続けるが、バイポーラトランジスタ６のベースはダイオ
ード７を介して負の電圧が印加されるので、ベースの蓄
積電荷は急速に消滅し、バイポーラトランジスタ６は高
速にターンオフする。すなわち、このスイッチング回路
では、負荷電流ILに比例した電流を変流器３によりバイ
ポーラトランジスタ６のベースに帰還しているにもかか
わらず、バイポーラトランジスタ６の蓄積時間の間はベ
ース電流が帰還されないので、バイポーラトランジスタ
６を高速でターンオフさせることが可能となる。
と第１のMOSトランジスタ５の各ゲートに正の信号を与
えると、MOSトランジスタ4,5はターンオンし、直流電源
１は負荷２に印加されて、負荷電流ILが変流器３の１次
巻線N1とMOSトランジスタ５の直列回路に流れる。同時
に、バイポーラトランジスタ６のベースには、変流器３
の２次巻線N2,MOSトランジスタ４の直列回路を介してベ
ース電流IB＝（n1/n2）・ILが流れる。ただし、n1は変
調器３の１次巻線のターン数、n2は２次巻線のターン数
である。この結果、このスイッチング回路のターンオン
特性はターンオン特性の優れたMOSトランジスタ５の特
性となり、かつオン特性はオン電圧降下の小さいバイポ
ーラトランジスタの特性となる。次に、MOSトランジス
タ４とMOSトランジスタ５のゲートに負の信号を与える
と、MOSトランジスタ4,5はターンオフする。これによつ
て、バイポーラトランジスタ６のベース電流IBは、MOS
トランジスタ４により遮断される。バイポーラトランジ
スタ６には、ベースの蓄積電荷のため負荷電流ILが流れ
続けるが、バイポーラトランジスタ６のベースはダイオ
ード７を介して負の電圧が印加されるので、ベースの蓄
積電荷は急速に消滅し、バイポーラトランジスタ６は高
速にターンオフする。すなわち、このスイッチング回路
では、負荷電流ILに比例した電流を変流器３によりバイ
ポーラトランジスタ６のベースに帰還しているにもかか
わらず、バイポーラトランジスタ６の蓄積時間の間はベ
ース電流が帰還されないので、バイポーラトランジスタ
６を高速でターンオフさせることが可能となる。
〔発明の効果〕 以上説明したように、本発明によれば、ターンオン特性
はMOSトランジスタの高速性に従い、一方オン電圧降下
はバイポーラトランジスタの低電圧特性に従つており、
またターンオフ特性はバイポーラトランジスタのベース
電流を遮断して、逆バイアスを加えることにより、高速
性が得られる。さらに、駆動回路においては、従来必要
であつたバイポーラトランジスタの駆動信号が不要とな
り、MOSトランジスタを駆動する信号のみですむため、
駆動回路の簡易化が可能となる。
はMOSトランジスタの高速性に従い、一方オン電圧降下
はバイポーラトランジスタの低電圧特性に従つており、
またターンオフ特性はバイポーラトランジスタのベース
電流を遮断して、逆バイアスを加えることにより、高速
性が得られる。さらに、駆動回路においては、従来必要
であつたバイポーラトランジスタの駆動信号が不要とな
り、MOSトランジスタを駆動する信号のみですむため、
駆動回路の簡易化が可能となる。
第１図は本発明の一実施例を示すスイッチング回路の接
続図、第２図は従来のバイポーラトランジスタとMOSト
ランジスタを並列に接続したスイッチング回路の接続図
である。 1:直流電流、2:負荷、3:変流器、5,4:第１および第２の
MOSトランジスタ、6,8:バイポーラトランジスタ、7:ダ
イオード、9:MOSトランジスタ、10:ベース、11:ゲー
ト、12:スイッチング回路。
続図、第２図は従来のバイポーラトランジスタとMOSト
ランジスタを並列に接続したスイッチング回路の接続図
である。 1:直流電流、2:負荷、3:変流器、5,4:第１および第２の
MOSトランジスタ、6,8:バイポーラトランジスタ、7:ダ
イオード、9:MOSトランジスタ、10:ベース、11:ゲー
ト、12:スイッチング回路。
Claims (1)
- 【請求項１】バイポーラトランジスタと第１のMOSトラ
ンジスタを並列に接続したスイッチング回路において、
上記並列回路を構成するバイポーラトランジスタのコレ
クタおよび第１のMOSトランジスタのドレイン側に直列
に接続される１次巻線と該１次巻線に流れる電流に比例
する正電流を上記バイポーラトランジスタのベースに帰
還させる２次巻線からなる変流器と、該変流器の２次巻
線と上記バイポーラトランジスタのベース間の接続のオ
ン・オフ制御を、上記第１のMOSトランジスタのゲート
に相互接続されたゲートへの制御信号に基づき行う第２
のMOSトランジスタと、上記第１、第２のMOSトランジス
タのゲートと上記バイポーラトランジスタのベース間に
接続され、該ベースに負電圧を印加するダイオードとを
設けることを特徴とするスイッチング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60246054A JPH0683043B2 (ja) | 1985-11-01 | 1985-11-01 | スイツチング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60246054A JPH0683043B2 (ja) | 1985-11-01 | 1985-11-01 | スイツチング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62105523A JPS62105523A (ja) | 1987-05-16 |
| JPH0683043B2 true JPH0683043B2 (ja) | 1994-10-19 |
Family
ID=17142773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60246054A Expired - Fee Related JPH0683043B2 (ja) | 1985-11-01 | 1985-11-01 | スイツチング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0683043B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1233416B (it) * | 1987-12-03 | 1992-03-30 | Sgs Microelettronica Spa | Circuito di pilotaggio di dispositivi elettronici alimentati a bassa tensione |
| US7355373B2 (en) | 2003-06-03 | 2008-04-08 | Koninklijke Philips Electronics N.V. | DC-DC converter |
-
1985
- 1985-11-01 JP JP60246054A patent/JPH0683043B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62105523A (ja) | 1987-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9998018B2 (en) | Resonant converters and methods | |
| US6246592B1 (en) | Unique power supply architecture with cascaded converters for large input-to-output step-down ratio | |
| US5132889A (en) | Resonant-transition DC-to-DC converter | |
| US6256214B1 (en) | General self-driven synchronous rectification scheme for synchronous rectifiers having a floating gate | |
| US8830711B2 (en) | Hybrid switch for resonant power converters | |
| US5726869A (en) | Synchronous rectifier type DC-to-DC converter in which a saturable inductive device is connected in series with a secondary-side switching device | |
| EP1055280B1 (en) | Self-drive synchronous rectification scheme | |
| US7272021B2 (en) | Power converter with isolated and regulated stages | |
| US20090196072A1 (en) | Phase-shifted dual-bridge DC/DC converter with wide-range ZVS and zero circulating current | |
| EP1495532B1 (en) | Soft switching converter using current shaping | |
| US20230179117A1 (en) | Active clamp flyback circuit | |
| US7050309B2 (en) | Power converter with output inductance | |
| US5920473A (en) | Dc-to-Dc power converter with integrated magnetic power transformer | |
| JP4605532B2 (ja) | 多出力型スイッチング電源装置 | |
| JP3259128B2 (ja) | 同期整流回路 | |
| US5959856A (en) | DC-to-DC power converter | |
| JPH0683043B2 (ja) | スイツチング回路 | |
| JPH0993917A (ja) | 同期整流回路 | |
| JP3493273B2 (ja) | 三相整流器の力率改善回路 | |
| JP2882472B2 (ja) | パワー絶縁ゲート形ｆｅｔを用いた電源回路 | |
| JP3216432B2 (ja) | 電力変換装置 | |
| JP2605719Y2 (ja) | スイッチング電源 | |
| JPS6336230B2 (ja) | ||
| JP3269413B2 (ja) | Ｄｃ−ｄｃコンバ−タ | |
| US4024450A (en) | Power transistor switching circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |