JPH0682776B2 - Lead frame - Google Patents
Lead frameInfo
- Publication number
- JPH0682776B2 JPH0682776B2 JP16061387A JP16061387A JPH0682776B2 JP H0682776 B2 JPH0682776 B2 JP H0682776B2 JP 16061387 A JP16061387 A JP 16061387A JP 16061387 A JP16061387 A JP 16061387A JP H0682776 B2 JPH0682776 B2 JP H0682776B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- lead
- semiconductor element
- insulating film
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はテープキャリア方式によって製造される半導体
集積回路に用いるリードフレームに関する。The present invention relates to a lead frame used in a semiconductor integrated circuit manufactured by a tape carrier method.
従来のテープキャリア方式用リードフレームは第5図の
平面図に示すように、均質のテープ状ポリイミド等の絶
縁フィルム1上に密着して設けられた銅などの金属箔か
らなる一般電極リード2、電源端子用リード5、接地端
子用リード6を有し、各リードの半導体素子に接続され
る側は、デバイスホール3に突出しており、その先端2
a,5a,6aは半導体素子4の突起電極と熱圧着により接続
されている。各リードの他端2b,5b,6bに探針を接触させ
て、半導体素子4の電気的な特性を測定したり、エージ
ング用の電圧を印加させるようになっている。As shown in the plan view of FIG. 5, a conventional lead frame for a tape carrier system has a general electrode lead 2 made of a metal foil such as copper, which is provided in close contact with an insulating film 1 such as a homogeneous tape polyimide, The power supply terminal lead 5 and the ground terminal lead 6 are provided, and the side of each lead connected to the semiconductor element projects into the device hole 3 and its tip 2
The a, 5a and 6a are connected to the protruding electrodes of the semiconductor element 4 by thermocompression bonding. The other end 2b, 5b, 6b of each lead is brought into contact with a probe to measure the electrical characteristics of the semiconductor element 4 or to apply a voltage for aging.
半導体集積回路の製造工程中には、組立工程終了後、実
際の使用上の初期動作不良となるべき集積回路の除去を
目的としたエージング試験がある。通常のエージング試
験は、集積回路に室温より高い温度と所定の電圧を印加
して加速試験を行なっている。エージング試験後、製品
の良、不良を選別するため電気的な試験を行なう。この
試験の中で、半導体素子内の入力に使用されているトラ
ンジスタ特性の良否を判定する項目がある。例えば、ト
ランジスタのベースの逆方向電流を測定する試験におい
て、正常なトランジスタなら流れないはずのベースの逆
方向電流が流れてしまうというトラブルが発生するが、
この原因が半導体素子自身の故障なのか、リードフレー
ム上に異常なリークパスが発生したのかはそのままでは
わからない。このトブラルが半導体素子によるものか、
リードフレームによるものかを判定する方法として、半
導体素子のみでエージング試験を行なう方法と、リード
フレームのみでエージング試験を行う方法とが考えられ
る。しかして、一層容易にこの結果を得るには後者が適
している。ただし、第5図に示す従来のリードフレーム
では、それ自身のみ、すなわち、半導体素子が接続され
ていない状態では、パターン上に電流を流すことができ
ず、仮りにトラブルの原因がリードフレームにあった場
合、エージング試験後のリードフレームのトラブルが再
現できないという欠点をもつ。During the manufacturing process of a semiconductor integrated circuit, there is an aging test for the purpose of removing an integrated circuit which should cause an initial malfunction in actual use after the assembly process is completed. In the normal aging test, an acceleration test is performed by applying a temperature higher than room temperature and a predetermined voltage to the integrated circuit. After the aging test, an electrical test is performed to select whether the product is good or bad. In this test, there is an item for judging the quality of the transistor characteristics used for the input in the semiconductor element. For example, in a test that measures the reverse current of the base of a transistor, the problem occurs that the reverse current of the base flows that would not flow with a normal transistor.
It is not possible to determine whether the cause is a failure of the semiconductor element itself or whether an abnormal leak path has occurred on the lead frame. Is this Tobral due to semiconductor elements,
As a method of determining whether it is due to the lead frame, a method of performing an aging test using only the semiconductor element or a method of performing an aging test using only the lead frame can be considered. The latter is then suitable for obtaining this result more easily. However, in the conventional lead frame shown in FIG. 5, current cannot flow on the pattern only by itself, that is, in the state where the semiconductor element is not connected, and the cause of the trouble is temporarily in the lead frame. In this case, the lead frame trouble after the aging test cannot be reproduced.
上述した従来のリードフレームに対し本発明は、半導体
素子を接続せずにリードフレーム単体をエージング試験
し、リードフレーム固有の欠点を発見するために、絶縁
性フィルム上に密着して設けられた一般リードおよび電
源端子用ならびに接地端子用のリードのうち、前記電源
端子用リードと接地端子用リードの間が前記フィルム上
に設けた薄膜抵抗でもって接続されている。In contrast to the conventional lead frame described above, the present invention is generally provided in close contact with an insulating film in order to perform an aging test on a single lead frame without connecting a semiconductor element and to find a defect peculiar to the lead frame. Among the leads and the leads for the power supply terminal and the ground terminal, the power supply terminal lead and the ground terminal lead are connected by a thin film resistor provided on the film.
つぎに本発明を実施例により説明する。 Next, the present invention will be described with reference to examples.
第1図は本発明の一実施例の平面図である。第1図にお
いて、絶縁性フィルム1上に、多数の一般電極リード
2、電源端子用リード5、接地端子用リード6が密着し
て設けられていることは、第5図に示した従来のリード
フレームと同様である。しかし本例では、電源端子用リ
ード5と接地端子用リード6は、絶縁性フィルム上の金
属薄膜抵抗7を介して接続されている。このリードフレ
ームに半導体素子を接続せずに電圧を印加した場合、前
記金属薄膜抵抗が半導体素子の代わりとなり、絶縁フィ
ルム上のパターンに半導体素子を接続した時と同等の電
流が流れ、リードフレームのみでのエージング試験が可
能となる。FIG. 1 is a plan view of an embodiment of the present invention. In FIG. 1, a large number of general electrode leads 2, power source terminal leads 5, and ground terminal leads 6 are provided in close contact with each other on the insulating film 1, which means that the conventional leads shown in FIG. Similar to the frame. However, in this example, the power supply terminal lead 5 and the ground terminal lead 6 are connected via the metal thin film resistor 7 on the insulating film. When a voltage is applied without connecting a semiconductor element to this lead frame, the metal thin film resistor substitutes for the semiconductor element, and a current equivalent to that when the semiconductor element is connected to the pattern on the insulating film flows, and only the lead frame. Aging test can be performed.
第2図は第1図のリードフレームに半導体素子を接続し
たものの部分平面図である。リードフレームのデバイス
ホール3に位置させた半導体素子4の突起電極に、各リ
ードの先端を接続する時に、金属薄膜抵抗7にアイソレ
ーションホール10をあける。これにより、電源端子用リ
ード5と接地端子用リード6は完全に切り離され、従来
通りのエージング試験、電気的試験が可能となる。FIG. 2 is a partial plan view of the semiconductor device connected to the lead frame of FIG. When the tip of each lead is connected to the protruding electrode of the semiconductor element 4 located in the device hole 3 of the lead frame, the metal thin film resistor 7 is provided with an isolation hole 10. As a result, the power supply terminal lead 5 and the ground terminal lead 6 are completely separated, and the conventional aging test and electrical test can be performed.
第3図は本発明の実施例2の平面図である。金属薄膜抵
抗7と電源端子用リード5、接地端子用リード6をつな
ぐリードの一部分8を熱により融解可能な材質とし、そ
の部分の絶縁性フィルムに穴9をあけておく。この実施
例では、半導体素子4とリード先端部を熱圧着する時の
熱により金属薄膜抵抗7のリードの一部8が溶け落ち、
第4図の平面図に示すように、電源端子用リード5と接
地端子用リード6は完全に切り離せる。また、この金属
薄膜抵抗7の融解可能なリードの一部8は、エージング
試験時の温度には、耐える材質を使うことでリードフレ
ームのみのエージング試験を何の問題もなく行なえると
いう利点がある。すなわち、半導体素子を接続したリー
ドフレームにおいては、エージング試験時の電流経路を
半導体素子に求め、従来のリードフレームと同等のエー
ジング試験を可能にすると同時に、半導体素子を接続し
ないリードフレームにおいては金属薄膜抵抗を電流経路
としたリードフレーム単体のエージング試験を可能なら
しめるものである。FIG. 3 is a plan view of the second embodiment of the present invention. A part 8 of the lead connecting the metal thin film resistor 7, the power supply terminal lead 5 and the ground terminal lead 6 is made of a material that can be melted by heat, and a hole 9 is made in the insulating film at that portion. In this embodiment, part of the lead 8 of the metal thin film resistor 7 melts down due to heat generated when the semiconductor element 4 and the tip of the lead are thermocompression bonded,
As shown in the plan view of FIG. 4, the power supply terminal lead 5 and the ground terminal lead 6 can be completely separated. Further, a part of the fusible leads 8 of the metal thin film resistor 7 has an advantage that the aging test of only the lead frame can be performed without any problem by using a material that can withstand the temperature during the aging test. . That is, in a lead frame to which a semiconductor element is connected, a current path during an aging test is sought in the semiconductor element to enable an aging test equivalent to that of a conventional lead frame, and at the same time, in a lead frame to which no semiconductor element is connected, a metal thin film This makes it possible to perform an aging test on a single lead frame using resistance as a current path.
以上説明したように本発明は、テープキャリア方式のリ
ードフレームで絶縁性フィルム上の電源端子と接地端子
を絶縁フィルム上に設けた金属薄膜抵抗を介して接続す
ることで、金属薄膜抵抗が半導体素子の代わりとなり、
リードフレームのみで半導体素子を接続したと同等のエ
ージング試験を行うことにより、リードフレーム本体に
起因する特性上、品質上の欠点を半導体素子と分離して
容易に発見できる効果がある。As described above, according to the present invention, the metal thin film resistor is connected to the semiconductor element by connecting the power supply terminal and the ground terminal on the insulating film through the metal thin film resistor provided on the insulating film in the tape carrier type lead frame. Instead of,
By performing an aging test equivalent to connecting a semiconductor element only with a lead frame, there is an effect that a defect in quality due to the characteristics of the lead frame body can be easily found separately from the semiconductor element.
第1図は、本発明のリードフレームの実施例1の平面
図、第2図は第1図のリードフレームに半導体素子4を
接続したものの部分平面図、第3図は本発明のリードフ
レームの実施例2の平面図、第4図は第3図のリードフ
レームに半導体素子を接続したものの部分平面図、第5
図は、従来のリードフレームの平面図である。 1……絶縁性フィルム、2……一般リード、2a……リー
ド先端部、2b……測定用端子、3……デバイスホール、
4……半導体素子、5……電源端子用リード、6……接
地端子用リード、7……金属薄膜抵抗、8……熱融解性
リード、9……穴、10……アイソレーションホール。1 is a plan view of a first embodiment of a lead frame of the present invention, FIG. 2 is a partial plan view of a semiconductor device 4 connected to the lead frame of FIG. 1, and FIG. 3 is a lead frame of the present invention. 4 is a plan view of the second embodiment, FIG. 4 is a partial plan view of a semiconductor device connected to the lead frame of FIG. 3, and FIG.
The figure is a plan view of a conventional lead frame. 1 ... Insulating film, 2 ... General lead, 2a ... Lead tip, 2b ... Measurement terminal, 3 ... Device hole,
4 ... Semiconductor element, 5 ... Power terminal lead, 6 ... Ground terminal lead, 7 ... Metal thin film resistor, 8 ... Heat-melting lead, 9 ... Hole, 10 ... Isolation hole.
Claims (1)
に密着して設けられたテープキャリア方式に用いている
リードフレームにおいて、前記絶縁性フィルム上に金属
薄膜抵抗を設け、前記絶縁性フィルム上の電源端子に用
いられるリードと接地端子に用いられるリードとが前記
金属薄膜抵抗を介し接続されていることを特徴とするリ
ードフレーム。1. A lead frame used in a tape carrier method in which electrode leads are provided in close contact with a tape-shaped insulating film, and a metal thin film resistor is provided on the insulating film, and the metal film resistor is provided on the insulating film. A lead frame, wherein the lead used for the power supply terminal and the lead used for the ground terminal are connected via the metal thin film resistor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16061387A JPH0682776B2 (en) | 1987-06-26 | 1987-06-26 | Lead frame |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16061387A JPH0682776B2 (en) | 1987-06-26 | 1987-06-26 | Lead frame |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS645047A JPS645047A (en) | 1989-01-10 |
JPH0682776B2 true JPH0682776B2 (en) | 1994-10-19 |
Family
ID=15718721
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16061387A Expired - Lifetime JPH0682776B2 (en) | 1987-06-26 | 1987-06-26 | Lead frame |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0682776B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11725553B2 (en) * | 2016-04-26 | 2023-08-15 | Yanmar Power Technology Co., Ltd. | Engine device |
-
1987
- 1987-06-26 JP JP16061387A patent/JPH0682776B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS645047A (en) | 1989-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4466183A (en) | Integrated circuit packaging process | |
US4977441A (en) | Semiconductor device and tape carrier | |
US4792532A (en) | Semiconductor device and process for producing the same, and tape carrier used in said process | |
US6087716A (en) | Semiconductor device package having a connection substrate with turned back leads and method thereof | |
US6229329B1 (en) | Method of testing electrical characteristics of multiple semiconductor integrated circuits simultaneously | |
JPH0396246A (en) | Tab tape | |
JPH02222158A (en) | Tape structure applicable to dynamic chip burn-in | |
US3900813A (en) | Galvano-magnetro effect device | |
JPH0682776B2 (en) | Lead frame | |
JP2970111B2 (en) | Lead frame, semiconductor device and method of manufacturing the same | |
JP3693287B2 (en) | Method for manufacturing chip carrier arrangement | |
JPH0740576B2 (en) | Film carrier semiconductor device electrical test method | |
JPH053740B2 (en) | ||
JP3208095B2 (en) | Inspection equipment for semiconductor devices | |
US6400170B1 (en) | High current examining structure for a circuit protective element | |
JPH0249713Y2 (en) | ||
JPH02187047A (en) | Film carrier | |
JPS5910230A (en) | Semiconductor device | |
JPS614264A (en) | Combination of connecting tape for automatic gang bonding and semiconductor element | |
JPS5816555A (en) | Lead frame | |
JPH0213935B2 (en) | ||
JPS61237460A (en) | Lead frame | |
JPS6142160A (en) | Lead frame | |
JPH0240931A (en) | Manufacture of hybrid integrated circuit device | |
JPS6159657B2 (en) |