JPH0682397B2 - クリスプ集合に適用可能なフアジイ・メンバ−シツプ関数回路 - Google Patents

Description

【発明の詳細な説明】 発明の要約 ファジィ・メンバーシップ関数回路の１つであるＺ関数
回路またはＳ関数回路の主要部回路に，電流比較回路と
その比較結果に応じて制御され所定のグレードを表わす
電流をオン，オフする回路とを設けることによって，殆
んど垂直な立上がりをもつ入出力特性を付加したことを
特徴とする，クリスプ集合に適用可能なファジィ・メン
バーシップ関数回路。

実施例は第34図および第35図，応用例は第38図である。

目 次 （１）発明の背景 （1.1）技術分野 （1.2）ディジタル・コンピュータの限界と電流モード
を動作する新しいファジィ論理回路 （1.3）メンバーシップ関数回路とファジィ制御システ
ムの概念（第１図，第２図） （1.4）学習機能を備えたファジィ・システムの概念
（第３図） （２）発明の概要 （2.1）発明の目的 （2.2）発明の構成と効果 （３）実施例の説明 （3.1）種々のタイプのメンバーシップ関数とそれらの
定義（第４図） （3.2）Ｚ関数回路（第5,6,7,8図） （3.3）Ｓ関数回路（第9,10,11,12図） （3.4）使用時における勾配の任意設定（第14,15図） （3.5）勾配の切替制御（第15,16,17,18図） （3.6）プログラマブル・マルチ・メンバーシップ関数
回路（第19,20,21図） （3.7）MIN回路とMAX回路（第22,23,24,25,26,27,28
図） （3.8）簡略化されたプログラマブル・マルチ・メンバ
ーシップ関数回路（第29,30図） （3.9）拡張されたプログラマブル・マルチ・メンバー
シップ関数回路（第31,32,33図） （3.10）クリスプ集合に適用可能なＳ関数回路（第34,3
5図） （3.11）クリスプ集合に適用可能な上り勾配関数回路
（第36,37図） （3.12）クリスブ集合に適用可能なプログラマブル・マ
ルチ・メンバーシップ関数回路（第38図） （１）発明の背景 （1.1）技術分野 この発明は，新しいファジィ制御システムの構築のため
に不可欠なメンバーシップ関数回路，とくにクリスプ集
合に適用可能なファジィ・メンバーシップ関数回路に関
す。

（1.2）ディジタル・コンピュータの限界と電流モード
で動作する新しいファジィ論理回路 ファジィ論理はファジネスすなわち「あいまいさ」を取
扱う論理である。人間の思考や行動にはあいまいさがつ
きまとっている。そこで，このようなあいまいさを数量
化したり理論化できれば，交通管制，緊急，応用医療体
制等の社会システム，人間を模倣してつくられるロボッ
ト等の設計に応用できる筈である。1965年にL.A.Zadeh
によってファジィ集合の概念が提唱されて以来，このよ
うな観点から「あいまいさ」を取扱う一つの手段として
ファジィ論理の研究が行なわれてきた。しかしながらこ
のようか研究の多くがディジタル計算機を用いたソフト
ウェア・システムへの応用に向けられているのが現状で
ある。ディジタル計算機は０と１とからなる２値論理に
基づく演算を行なうものであり，その演算処理はきわめ
て厳密であるが，アナログ量の入力にはA/D変換回路を
付加する必要があり，このために膨大な情報を処理させ
ようとすると最終結果が得られるまでに長い時間を要す
るという問題がある。また，ファジィ論理の応用のため
のプログラムはきわめて複雑にならざるを得ず，複雑な
処理のためには大型ディジタル計算機が必要となり経済
的でない。

そもそもファジィ論理は０から１までの区間の連続的な
値（0,1）を扱う論理であるから,2値論理を基礎とする
ディジタル計算機にはなじまないという面をもってい
る。またファジィ論理は巾のあるあいまいな量を取扱う
ものであるから，ディジタル計算機による演算ほどの厳
密性は要求されない。ファジィ論理を取扱うのに適した
新しい回路の実現が望まれる理由がここにある。

このような要請にこたえるために，発明者は既に，電流
モードで動作する数多くのファジィ論理回路を提案して
いる（たとえば，特願昭59−57121など）。発明者が提
案したファジイ論理回路には，限界差回路，論理補回
路，限界和回路，限界積回路，論理和（MAX）回路，論
理積（MIN）回路，絶対差回路，含意回路，対等回路等
があり，これらの回路はいずれも電流モードで動作す
る。上記のすべてのファジィ論理回路は,1または複数の
限界差回路と加算（減算）回路の組合せによって構成さ
れるという特徴をもつ。電流モードにおいては加，減算
は単なる結線によって実現できるので（ワイヤード・サ
ムまたはワイヤード・サブトラクト），上記のすべての
ファジィ論理回路は基本的にはファジィ限界差回路をそ
の唯一の構成単位とするということができる。したがっ
て，電流モードで動作するファジィ論理回路は，その回
路設計においても,ICの作製においても，多くの点で有
利である。

（1.3）メンバーシップ関数回路とファジィ制御システ
ムの概念（第１図，第２図） ファジィ集合Ａはメンバーシップ関数μ_Ａ（ｘ）によっ
て特性づけられる。メンバーシップ関数μ_Ａ（ｘ）とは
その変数ｘがファジィ集合Ａに属している度合を表わす
ものであり，この度合は０から１までの区間の連続的な
値［0,1］によって表わされる。メンバーシップ関数μ
_Ａ（ｘ）の一例が第１図（Ａ）に示されている。

メンバーシップ関数回路は，ある値の変数ｘが入力とし
て与えられたときに、そのｘがファジィ集合Ａに属する
度合いを表わす値μ_Ａ（ｘ）を出力する回路である。

上述のようなファジィ論理回路およびメンバーシップ関
数回路を用いたファジィ制御システムの概念の一例が第
２図に示されている。

ファジィ制御の応用の一例として，従来から人間が豊富
な経験と感とに基づいて操作ないしは制御していた系の
制御を自動化することが考えられている。人間の行なっ
てきた制御の大系はきわめて複雑であるが，それを単純
化していくと，いくつかのまたは数多くの経験則の組合
せとして把握することができる。この経験則は，「○○
（の状態等）」が××であるならば，△△（の状態等）
を□□せよ」と端的に表現することができる。この経験
則をもう少し複雑にして，「○○が××で，かつ（また
は）○×が×○であるならば，△△を□□せよ」と発展
させるとより一般的となる。この一般的な経験則の命題
形式をファジィ制御システムでは制御則と呼ぶ。

フィードバック制御システムの用法にしたがって，被制
御系の出力ｅおよびその偏差Δｅを制御入力とし，被制
御系に与える制御出力をΔｕとする。

第２図において，制御則の一例として，制御則１「ｅが
負の小さな値で，かつΔｅが正の小さな値ならば，Δｕ
を正の小さな値にせよ」が与えられている。この制御則
１を， ｅ＝NSandΔｅ＝PS→ΔuPS と表現する。ここでNSは負の小さな値（negative smal
l）を,PSは正の小さな値（positive small）を,andは
「かつ」をそれぞれ意味している。

制御則２として「ｅが正の小さな値で，かつΔｅが負の
小さな値ならば，Δｕを負の小さな値にせよ」が与えら
れている。これは次のように表現される。

ｅ＝PSandΔｅ＝NS→ΔuNS その他にもいくつかの，ないしは多数の制御則が設定さ
れている。

制御則１における「ｅが負の小さな値」を判断する上
で，与えられた制御入力ｅ＝e₀がどの程度の度合で負の
小さな値であるといえるのか，という設問に対する答が
メンバーシップ関数1_A＜MS関数1_A＞によって与えられ
る。メンバーシップ関数1_Aはメンバーシップ関数回路
（図示略）がら得られ，制御入力ｅが「負の小さな値の
集合」に属する度合を表わしている。第２図にはメンバ
ーシップ関数1_Aとして,eが負のある値でピークをもつ三
角形状の関数が与えられており，この関数1_Aによると，
ある制御入力ｅ＝e₀＝−0.2がこの集合に属する度合は
0.8である。

同じように，制御入力Δｅ「正の小さな値の集合」に属
する度合を表わすメンバーシップ関数1_B＜MS関数1_B＞が
第２図に示されている。この関数1_BもまたΔｅがある正
の値のときにピークとなる三角形状のものである。図示
しないメンバーシップ関数回路から出力されるこのメン
バーシップ関数1_Bによると，ある制御入力Δｅ＝Δe₀＝
＋0.1がこの集合に属する度合は0.6である。

制御則１における「ｅが負の小さな値でかつΔｅが正の
小さな値」の「かつ」の条件は一般にはファジィ論理積
（MIN）で演算される。この演算MINは，具体的には，そ
の２つの変数のうちの小さい方を選択するものである。
したがって，上述のメンバーシップ関数1_Aの値0.8と同1
_Bの値0.6とから,MINの演算結果を表わすものとして0.6
が得られる。

制御則１における「Δｕを正の小さな値にせよ」という
指令もまたメンバーシップ関数＜原指令１＞で与えられ
る。この原指令１で表わす関数もまた，Δｕがある正の
値のときにピーク値１となる三角形状のものが一例とし
て示されている。原指令１を表わす関数は，メンバーシ
ップ関数発生回路（図示略）から発生する。

制御則１における「ならば」，たとえば乗算によって実
行される。上述のMIN演算によって値0.6が得られてい
る。原指令１の関数にこの0.6を乗じると，ピーク値が
0.6の三角形状の関数＜指令１＞がつくられる。

「ならば」の演算をMINによって行なうようにしてもよ
い。この場合には，破線で示すような台形状の関数が指
令１として得られるであろう。

制御則２においても同じように，与えられた制御入力ｅ
およびΔｅにこの制御則２を適用することにより，＜指
令２＞が作成される。他の制御則の適用によって同じよ
うに他の指令も作成されよう。

１つの被制御系に対して上述のように複数の制御則が設
定されるのが一般的である。これらの制御則から導かれ
たそれぞれの指令が，制御出力Δｕを最終的に得るため
に利用される。そこで，各制御則から導かれた指令につ
いてファジィ論理和（MAX）の演算が行なわれる。第２
図に示された＜推論結果＞のグラフは，＜指令１＞と＜
指令２＞のMAX演算結果を示している。そのうち実線の
グラフは，各制御則の「ならば」の条件として乗算が用
いられたもの，破線のグラフは「ならば」の条件として
MINの演算が行なわれたものをそれぞれ示している。

このような推論結果を用いて，最後に制御出力Δｕが決
定される。これをデファジフィケーション（defuzzific
ation）という。メンバーシップ関数の生成を含めて上
述の各演算は，ファジィ論理にしたがって「あいまい
さ」を包含した状態で行なわれているが，この段階にお
いては確定した１つの値をもつ制御出力Δｕを決定しな
ければならない。

デファジフィケーションは，たとえば＜推論結果＞を示
す関数の重み付き平均をとることによって，すなわち重
心の位置を求めることによって行なうことができる。こ
の実施例では，最終的に制御出力Δｕ＝Δu₀＝＋0.1に
決定されている。「ならば」の演算としてMINが行なわ
れた場合にも，ほぼ同じ結果が得られるであろう。

＜指令１＞の重心の位置と＜指令２＞の重心の位置とを
先に求め，これら２つの位置のさらに重みつき平均をと
ることによってデファジフィケーションを行なってもよ
い。

メンバーシップ関数1_A,1_B等は可変であることが好まし
い。すなわち，上述のようにして決定された制御出力Δ
ｕによって被制御系の制御を継続する過程において，制
御が適確に行なわれているかどうかを監視する。もし最
適な制御が行なわれていなければ，メンバーシップ関数
（その値またはグラフの形）を変更して，最適な制御を
可能とするメンバーシップ関数を追求していく。これを
一般に「学習機能」という。

（1.4）学習機能を備えたファジィ・システムの概念
（第３図） 第３図は，上述したような学習機能を備えたファジィ・
システムの一例を概略的に示している。

何らかの物理的入力，たとえば上述の制御入力やキー入
力されたデータ等が，入力変換回路11によって必要に応
じて正規化され，または適当な形態の信号に変換され
る。この変換回路11は場合によっては不要となろう。

メンバーシップ関数回路群12には，パラメータ可変のメ
ンバーシップ関数回路が多数設けられており，変換回路
11からの入力信号に応じて所定のものが１または複数個
選択され，かつ入力信号に応じたメンバーシップ関数を
表わす信号が出力される。

他方,1または複数のメンバーシップ関数を発生する回路
15が設けられている。これらの回路12および15からのメ
ンバーシップ関数出力はファジィ論理回路網13に入力
し，ここで所定のファジィ論理にしたがった演算が行な
われ，その演算結果が出力される。この回路網13の論理
およびメンバーシップ関数関数発生回路15のパラメータ
も必要に応じて変更できるものであることが好ましい。

ファジイ論理回路網13から出力されるファジィ情報はそ
のまま出力となることもあるが，場合によっては上述の
デファジフィケーション回路14によって何らかの決定が
行なわれ，これが出力となる。

この出力は，表示されたり，上述の制御出力Δｕとなっ
たり，種々の用途に用いられよう。

ファジィ論理回路網13またはデファジフィケーション回
路14の出力は，参照（基準，標準）入力と比較される。
この参照入力は，学習の正解を表わすものであり，たと
えば熟練したエキスパート，ディジタル・コンピュータ
によるシミレーション等によって与えられるであろう。

制御，記憶回路16は，上記比較結果に応じて，その偏差
が零になるように，メンバーシップ関数回路群12および
メンバーシップ関数発生回路15の各メンバーシップ関数
の形状やパラメータ等を変えたり，ファジィ論理回路網
13内の論理関数の種類や接続を変更したりする。

このようにして，このファジィ・システムは学習するこ
とによって，常に正しい出力（正解）を発生するように
調整，変更されていく。

（２）発明の概要 （2.1）発明の目的 この発明の目的は，上記（1,3），（1,4）で述べたシス
テムにおいて用いられるメンバーシップ関数を得るため
の回路であって，とくにクリスプ集合に適用可能なファ
ジィ・メンバーシップ関数回路を提供することにある。

（2.2）発明の構成と効果 Ｚ関数またはＳ関数といわれる基本的なファジィ・メン
バーシップ関数を発生する回路の主要部は，入力信号と
ブレーク・ポイントに関する値を表わす基準信号との間
で減算を行なう第１の減算回路と，入力信号が基準信号
よりも大きければ第１の減算回路の減算結果を出力し，
他の場合には零を表わす信号を出力する回路とからなる
限界差回路，および所定のグレードを表わす信号から限
界差回路の出力信号を減算し，正の減算結果を表わす信
号を出力し，減算結果が負の場合に零を表わす信号を出
力する第２の減算回路から構成される。

この発明によると，このファジィ・メンバーシップ関数
回路がクリスプ集合の論理すなわち１と０の２値論理を
用いた制御系にも適用が可能となるように，このメンバ
ーシップ関数回路に次のような回路素子が付加されてい
る。すなわち，第１の減算回路と第２の減算回路との間
の適所に設けられた第１のスイッチング素子，所定のグ
レードを表わす信号の入力端子と第２の減算回路との間
に設けられた，第１のスイッチング素子と同時にオン，
オフ制御される第２のスイッチング素子，第２のスイッ
チング素子に並列に接続された第３のスイッチング素
子，および入力信号と基準信号とを比較し，この比較結
果に応じて第３のスイッチング素子を制御する比較回路
である。

第１および第２スイッチング素子をオンとしておくと０
〜１の連続的な値を取扱うファジィ論理のためのメンバ
ーシップ関数を出力する回路となる。これらのスイッチ
ング素子をオフとすると１および０の２値論理のための
関数を出力する回路となる。

電流モードで動作するメンバーシップ関数回路において
は，上記限界差回路は，入力電流とブレーク・ポイント
に関する値を表わす基準電流との間で減算を行なう第１
の減算回路と，この減算回路の出力側に接続された電流
ミラーとから構成される。上記第２の減算回路は，所定
のグレードを表わす電流から限界差回路の出力電流を減
算するものであり，その出力側にダイオード作用素子が
接続される。そして，上記比較回路は電流比較回路によ
り構成される。

上記限界差回路の電流ミラーを，複数の出力線が並列に
接続された多出力電流ミラーと，複数の出力線の少なく
ともいずれか１つに設けられた第４のスイッチング素子
とにより構成すると，勾配の切替可能なファジィ・メン
バーシップ関数を得ることができるようになる。

この発明によるメンバーシップ関数回路は，実施例の説
明において明らかなように，種々のファジィ・メンバー
シップ関数を生成するための基本となる回路，とくにク
リスプ集合にも適用可能なファジィ・メンバーシップ関
数生成のために基本となる回路であり，きわめて有用性
に富んでいる。

以下に，この発明の実施例について詳細に説明する。

以下の実施例の説明では，まず種々のタイプのメンバー
シップ関数を明らかにし（第４図），そのうち基本的な
Ｚ関数およびＳ関数を発生する回路について説明し（第
５〜第12図）,Z関数回路およびＳ関数回路の発展形態お
よびその応用例について展開したのち，この発明の実施
例であるクリスプ集合に適用可能なＳ関数回路を第34図
および第35図を用いて説明し，さらにその応用例につい
て詳述する（第38図）。

（３）実施例の説明 （3,1）種々のタイプのメンバーシップ関数とそれらの
定義（第４図） メンバーシップ関数は，一般的には，第１図（Ａ）にそ
の一例が示されているように，曲線で表現されることが
多い。しかし，曲線で表現されるべきかどうかはメンバ
ーシップ関数によって本質点なことではない。メンバー
シップ関数のより重要な特徴は，それが０〜１までの連
続的な値をとるということである。

他方，回路設計上の観点からいうと，第１図（Ｂ）に示
されているように，メンバーシップ関数を直線の折線で
表現する方が取扱いが容易であり，少数のパラメータで
メンバーシップ関数を特性づけることができ，さらに設
計も簡単となる。しかも，メンバーシップ関数を折線で
表わしても，上記の特徴が失なわれることはない。

したがって，以下の説明では，すべてのメンバーシップ
を直線またはその折線で表現することとする。

第１図（Ｂ）に示されたメンバーシップ関数は一例にす
ぎない。メンバーシップは他に多くのタイプのものがあ
る。以下にそれらの定義について説明する。

第４図には,10種類のメンバーシップ関数が示されてい
る。

第１のものは変数ｘの値に関係なく常に０の値をとる関
数であり，これをφ関数と定義する。

第２のものは，常に１の値をとる１関数と定義されるも
のである。

第３のものは，変数ｘが小さい領域では１の値をとり，
ある値Z_Bに達すると，一定の勾配で減少し，遂に０に達
し,xがそれよりも大きい領域では常に０の値をとる関数
である。すなわち変数Ｘ軸上に１つの下り勾配をもつ。
これはＺ関数と名付けられる。ｘ＝Z_Bをブレーク・ポイ
ントと呼ぶ。勾配は任意の値をとりうる。Ｘ関数はブレ
ーク・ポイントZ_Bと勾配とによって規定することができ
る。Z_B＝0,Z_B＜０であっても，これをＺ関数に含ませ
る。

第４のものは,Z関数を反転した形のものであり，これを
Ｓ関数と定義する。すなわち,X軸上に１つの上り勾配を
もつ。Ｓ関数もブレーク・ポイントS_Bと勾配とによって
規定される。

第５のものはπ関数と呼ばれるもので，変数ｘがある領
域にあるときに１の値をとり,xがブレーク・ポイントS
_B2より小さくなるかまたはZ_B2より大きくなると一定の
勾配で減少し，遂には０の値をとり，それよりもｘが小
さいおよび大きい領域では常に０である関数である。台
形状の関数ということもできる。π関数は２つのブレー
ク・ポイントS_B2,Z_B2と勾配とによって特徴づけられ
る。

特殊な場合にはS_B2＝Z_B2となり，鎖線で示すように三角
形状になる。

第６のものは，π関数を反転したＵ関数と定義されるも
のである。１つの谷をもつ関数ということもできる。Ｕ
関数は,2つのブレーク・ポイントZ_B1,S_B1および勾配に
よって規定される。特殊な場合には鎖線で示す形となる
（Z_B1＝S_B1）。

メンバーシップ関数の形はさらに複雑になる。

第７番目のものは，台形関数（π関数）に，それよりも
ｘの大なる領域において上り勾配の関数（Ｓ関数）を組
合せたものであり,N関数と定義される。これはまた見方
をかえて，谷をもつ関数（Ｕ関数）に，それよりもｘの
小なる領域において上り勾配の関数（Ｓ関数）の組合せ
たものということもできる。いずれにしても，このＮ関
数は３つのブレーク・ポイントS_B2,Z_B2,S_B1および勾配
によって規定される。

第８番目のものはＮ関数を反転したものであってИ関数
と定義される。これもまた３つのブレーク・ポイントZ
_B1,S_B2,Z_B2および勾配によって規定される。

第９番目のものはＷ関数と呼ばれ，これは，谷をもつ
（Ｕ関数）を２つ組合せたものをいうこともできるし，
台形の関数（π関数）に下り勾配をもつ関数（Ｚ関数）
と上り勾配をもつ関数（Ｓ関数）を組合せたものという
こともできるし，さらにＮ関数にＺ関数を組合せたもの
またはИ関数にＳ関数を組合せたものということも可能
である。いずれにしてもＷ関数は,4つのブレーク・ポイ
ントZ_B1,S_B2,Z_B2,S_B1および勾配によって規定される。

最後のものはＷ関数を反転したもので,M関数と定義され
る。これもまた４つのブレーク・ポイントS_B1,B_B2,S_B2,
B_B1および勾配によって規定される。

さらに上記の２以上の関数を適宜組合せることにより，
一層複雑にしたメンバーシップ関数も定義されうること
は容易に理解できよう。

第４図においては，変数ｘの正の領域のみが図示されて
いるが,xの負の領域にも拡張できることはいうまでもな
い。この場合に，上述のブレーク・ポイントも一般的に
は負の値をとりうる。

上り勾配，下り勾配，台形，谷等の勾配は任意にとるこ
とが可能であるが，回路設計上は勾配を１（また−１）
とすることが最も簡素となる。後述するように勾配が１
であっても，回路を使用するときに縦軸および横軸のレ
ンジを変えることにより任意の勾配を得ることができ
る。勾配をあらかじめ定めておくと，上述の10の関数は
１または複数のブレーク・ポイントのみによって一義的
に定めることが可能となる。

（3,2）Ｚ関数回路（第５図，第６図，第７図，第８
図） 第５図はＺ関数を出力するメンバーシップ関数回路の一
例を示している。ここでは入力変数はZ,Z関数はf_Zで表
わされている。また，この回路は電流モードで動作し，
吸い込み入力，吐き出し出力の回路である。吸い込み入
力とは入力電流が回路に流入する形態であり，吐き出し
出力とは出力電流が回路から流出する形態をいう。電流
モードにおいては，変数および関数の正，負は電流の方
向によって，それらの絶対値は電流値によってそれぞれ
表わされる。

第５図のメンバーシップＺ関数回路は，ブレーク・ポイ
ントZ_Bを表わす電流を与える電流源（回路に吐き出し入
力電流を与える）23と，電流ミラー（CM）25と,1の値の
電流を与える電流源（回路に吸い込み入力電流を与え
る）26と，ダイオード28とから構成されている。電流ミ
ラー25は２個のＮ−MOS FETにより構成されている。第
５図の回路の各部分を流れる電流を表わすグラフが，電
流の向きを示す矢印に対応して示されている。また，出
力電流f_Zのグラフは第６図に示されている。

入力端子21には入力変数（Ｚ≧０とする）の値を表わす
電流が流入している。入力端子21と電流ミラー25の入力
側との間にはワイヤードOR24によって電流源23が接続さ
れ，このワイヤードORから値Z_B（Z_B≧０とする）の電流
が流出する。したがって，ワイヤードOR24から電流ミラ
ー25に向かってＺとZ_Bとの差（Ｚ−Z_B）を表わす電流が
流れようとするが，実際は電流ミラー25が逆方向電流に
対して電流阻止ダイオードとして働くので，限界差（Ｚ
Z_B）の電流が流れることになる（グラフ参照）。ここ
ではファジィ限界差の演算を表わし，限界差は次の内
容をもつ。

電流ミラー25の出力側からは同じ値の吸い込み電流が出
力される。電流ミラー25の出力側と出力端子22との間に
は電流源26がワイヤードOR27によって接続されている。
したがって，ワイヤードOR27で１−（ＺZ_B）の演算が
行なわれ，この値の電流が出力端子22から吐き出される
かまたは吸い込まれようとする（グラフ参照）。しかし
ながら，ワイヤードOR27と出力端子22との間には，吐き
出し出力に対して順方向となるダイオード28が接続され
ているので，端子22に現われようとする吸い込み出力電
流は０となる。これは１（ＺZ_B）の演算と等価であ
る。

以上の動作をまとめると次にようになる。

この動作をグラフで表わしたのが，第６図である。この
Ｚ関数の下り勾配は−１である。

なお，ダイオード28はダイオード接続MOS FETで代える
ことができる。

入力電流Ｚが負の場合には（ただしZ_B≧０），電流ミラ
ー25からワイヤードOR24に向かって（Ｚ＋Z_B）の電流が
流れようとするが，電流ミラー25がこの電流の流出を阻
止するので，電流ミラー25とワイヤードOR24との間に流
れる電流は０である。したがって，電流ミラーの出力電
流も０であり，出力端子22には電流源26の１の値の電流
がそのまま吐き出される。

ブレーク・ポイントZ_Bが負の場合（ただしＺ≧０）に
は，ワイヤードOR24から電流ミラー24に（Ｚ＋|Z_B|）の
電流が流入するので，電流ミラー25の吐い込み出力電流
も（Ｚ＋|Z_B|）となる。したがって，出力は次のように
表わされる。

第（３）式は,Z_Bが負側にくるように第６図のグラフを
そのまま左シフトした動作を表わしている。

ブレーク・ポイントZ_Bおよび入力電流Ｚがともに負の場
合には，ワイヤードOR24から電流ミラー25に向かって
（|Z_B||Z|）の電流が流入する。したがって，電流ミ
ラー25の吸い込み出力電流も（|Z_B||Z|）で与えら
れ，吐き出し出力電流は次式で表現される。

第（４）式もまた，第６図のグラフを左側にシフトした
状態を表現している。

このようにして，第５図の回路はすべてのＺの値および
Z_Bの値に対して適用可能である。

第７図は，バイポーラ・トランジスタ・アレイ（ROHM社
製TA78）を用いて実現したＺ関数回路を示している。第
５図の電流源，電流ミラー等に対応する回路には同一符
号が付けられている。また，第５図の入力端子21に代え
て入力回路21Aが，出力端子22に代えて出力回路22Aが設
けられている。ダイオード28としては,NPNトランジスタ
（TA78中の１個）のベース・エミッタ間のダイオードが
利用されている。

第８図は，第７図の回路を用いて測定した実験結果を示
している。３つの異なるZ_B（パラメータ）について実験
が行なわれた。入力電流Z,ブレーク・ポイント電流Z_B,1
の値の電流および出力電流f_Zは，それぞれの回路におけ
る抵抗の降下電圧として測定された。f_Z＝10μＡがμ＝
１に,f_Z＝０μＡがμ＝０にそれぞれ対応している。

このグラフから分るように，第７図の回路はきわめてす
ぐれた直線性を有しているとともに，回路構成も簡素で
ある。このようなすぐれた直線性は，電圧モードの簡単
な回路では実現不可能であり，これが，電流モードの回
路でメンバーシップ関数回路を実現した大きな理由でも
ある。また，第７図の回路では電流ミラーが使用されて
いるので温度安定性がよく，電流源を除いて抵抗を使用
していないから集積化に適している等の特徴がある。

また，第７図および第８図からも分るように,Z関数回路
はMOS FETのみならずバイポーラ素子によっても，実用
性のきわめて高いものが実現できる。

（3,3）Ｓ関数回路（第９図，第10図，第11図，第12
図） メンバーシップＳ関数回路の一例が第９図に示されてい
る。入力変数（入力電流）はＳで,S関数出力（出力電
流）はf_Sでそれぞれ示されている。ブレーク・ポイント
を表わす電流S_Bは電流源33によって，値１を表わす電流
は電流源36によってそれぞれ与えられる。

Ｓ関数回路とＺ関数回路との基本的な相違は，ワイヤー
ドOR34（第５図のワイヤードOR24に対応）に入力する電
流の向きにある。ワイヤードOR34には，入力電流Ｓが吐
き出し入力として，またブレーク・ポイント電流S_Bが吸
い込み入力として与えられている。このために，入力端
子31に与えられる吸い込み入力電流は電流ミラー39によ
ってその向きが反転されている。また，ブレーク・ポイ
ント電流源33は回路に対して吸い込み入力を与えるもの
となっている（第５図の電流源23と比較せよ）。

ワイヤードOR34と電流ミラー35とによりS_BＳの演算が
行なわれる。さらに，ワイヤードOR37によって１−（S_B
Ｓ）の演算が行なわれる。ダイオードとして作用する
ダイオード接続MOS FET38によって吸い込み出力方向の
電流が阻止されるから，結局出力電流としてf_S＝１
（S_BＳ）を表わす吐き出し出力電流が得られる。この
出力電流のグラフが第10図に示されている。

このＳ関数回路において，ブレーク・ポイントS_Bを負の
値に設定することも可能であるが,S_B＜０の場合には,S
≧０の領域では出力電流f_Sは常に１の値をとるので,S_B
を負に設定することに格別の意味を見い出すことはでき
ない。S_B＝０とすれば足りる。

バイポーラ・トランジスタを用いて実現したＳ関数回路
が第11図に示されている。この図においても，第９図に
示すものと同一機能をもつ回路については同一符号が付
けられている。符号31Aは入力端子31に対応する入力回
路であり，符号32Aは出力端子32に対応する出力回路で
ある。第11図の回路の測定された特性（S_Bをパラメータ
とする）が第12図に示されている。このＳ関数回路もす
ぐれた直線を有していることが分る。

（3,4）使用時における勾配の任意設定（第13図，第14
図） 第３図において変換回路11が示されているように，一般
にメンバーシップ関数の議論においては，物理的量の入
力値をその最大値（または回路の許容値）を用いて正規
化し，その正規化された値が入力値として用いられる。
たとえば，身長Ｈを取扱う場合には，その最大値（たと
えば2m）Hmaxを用いて，身長入力が,H/Hmaxで正規化さ
れる。

一例として，集合「背の高い人」のメンバーシップ関数
μ_SHが第13図（Ａ）にＳ関数として，集合「背の低い
人」のメンバーシップ関数μ_ZHが第13図（Ｂ）にＺ関数
としてそれぞれ示されている。これらのメンバーシップ
関数の横軸（変数）はＳ＝H/Hmax,Z＝H/Hmaxとして表現
されている。

したがって，回路上において，最大値Hmaxを何μＡに対
応させ，関数のグレード１を何μＡに対応させるかによ
って，メンバーシップ関数の実効的な勾配，すなわちＳ
関数の上り勾配およびＺ関数の下り勾配を任意の値に設
定することが可能である。上述した電流ミラーを用いた
Ｚ関数回路およびＳ関数回路では，（出力電流）／（入
力電流）の勾配は必ず−１または１となっているが，そ
の使い方次第で任意の勾配を得ることができる訳であ
る。

勾配を実質的に変化させた例がＺ関数を用いて第14図に
示されている。第14図（Ａ）は,Hmaxを100μＡに，グレ
ード１を10μＡにそれぞれ対応させたときの集合「背の
低い人」のメンバーシップ関数を示している。このよう
なメンバーシップ関数に対して勾配をその1/2にしたい
ときには，第14図（Ｂ）に示すように,Hmaxを50μＡに
対応させればよい。また，勾配を1/4にしたいときに
は，第14図（Ｃ）に示すように,Hmaxを25μＡに対応さ
せればよい。

以上のようにして，上述したメンバーシップ関数発生回
路の勾配が＋１または−１に固定されていたとしても，
その使い方次第で任意の勾配を設定できることが分る。

（3,5）勾配の切替制御（第15図，第16図，第17図，第1
8図） 回路構成上においてメンバーシップ関数の勾配を変化さ
せることも可能であることを次に説明する。

第15図は，第５図に示されたＺ関数回路における電流源
23,ワイヤードOR24および電流ミラー25を取出し，電流
ミラー25を変形して電流ミラー25Aとした構成を示して
いる。

電流ミラー25Aは，面積の等しい２つの出力用ドレイン
をもつ電流ミラー41と，これら２つの出力用ドレインの
並列接続をスイッチングするためのＮ−MOS FET42とか
ら構成されている。FET42は制御端子43に与えられる制
御信号V_Cによってオン，オフ制御される。

この電流ミラー25Aの出力信号ＺZ_Bのグラフが第16図
に示されている。制御信号V_CをＬレベルにすると,FET42
はオフであるから，電流ミラー25Aの出力電流の勾配は
１である。この場合には，電流ミラー25Aは第５図に示
された電流ミラー25と同じ機能をもつ。制御信号V_CをＨ
レベルにすると,FET42がオンとなり，電流は２つの出力
用ドレインに流れ，結果的に２倍の出力電流が流れるこ
とになるから，その勾配は２となる。

したがって，このような電流ミラー25Aを第５図の電流
ミラー25に代えて用いると，制御信号V_Cのレベルによっ
て勾配を切替えることのできるＺ関数回路が実現する。
勾配が２となったときのＺ関数回路の入，出力特性が第
６図の破線で示されている。

２種類の勾配に限られることなく任意の数の勾配を切替
えることが可能である。第17図は,S関数回路の一部を示
すものであり，ここでは第９図の電流ミラー35が電流ミ
ラー35Aで置替えられている。電流ミラー35Aにおいて，
電流ミラー44は３つの出力用ドレインをもち，これらの
出力用ドレインは並列に接続されているとともに，その
うちの２つにスイッチング素子としてのFET45,46が接続
されている。FET45,46はそれらの制御端子47,48に与え
られる制御信号V_C1,V_C2によってオン・オフ制御され
る。

第18図に示すように,2つのFET45,46の両方がオフ（V_C1
＝V_C2＝Ｌ）の場合には出力電流の勾配は−１であり，
いずれか一方がオンとなると（V_C1＝H,V_C2＝ＬまたはV
_C1＝L,V_C2＝Ｈ）勾配は−2,両方がオンとなると（V_C1＝
V_C2＝Ｈ）勾配は−３となる。

（3,6）プログラマブル・マルチ・メンバーシップ関数
回路（第19図，第20図，第21図） 上述した10個のファジィ・メンバーシップ関数のうちＭ
関数を除く９個の関数を自由にプログラムできる（また
は外部から制御できる）マルチ・メンバーシップ関数回
路が第19図に示されている。この関数回路は，マルチ・
ファンアウト回路50,第１のＺ関数回路（No.1）51,第２
のＺ関数回路（No.2）52,第１のＳ関数回路（No.1）53,
第２のＳ関数回路（No.2）54,MIN（ファジィ論理積）回
路55およびMAX（ファジィ論理和）回路56から構成され
ている。変数（入力）はｘで，最終的に得られる関数
（出力）はf_Xで与えられている。

マルチ・ファンアウト回路50は,1つの入力電流ｘから，
これと同じ値でかつ同じ向きの複数（ここでは４つ）の
電流ｘを生成するものであり，その具体的構成の一例が
第20図に示されている。この回路は，入力電流の向きを
反転するための電流ミラー58と，この電流ミラー58の出
力側に接続され，入力電流と同じ値でかつ逆向きの複数
（４つ）の出力電流を発生する多出力（マルチ・ドレイ
ン）電流ミラー59とから構成されている。

マルチ・ファンアウト回路50の４つの出力電流ｘはそれ
ぞれＺ関数回路51,52,S関数回路53,54に入力している。
Ｚ関数回路51,52はそれぞれ第５図に示すものと同じで
あり，それらのブレーク・ポイントはZ_B1,Z_B2で，出力
電流はf_ZX1,f_ZX2でそれぞれ表わされている。Ｓ関数回
路53,54はそれぞれ第９図に示すものと同じであり，そ
れらのブレーク・ポイントはS_B1,S_B2で，出力電流はf
_SX1,f_SX2でそれぞれ表現されている。したがって，勾配
はここでは1,−１である。

第２のＺ関数回路52の出力f_ZX2および第２のＳ関数回路
54の出力f_SX2はMIN回路55に与えられる。第21図（Ａ）
に示されているように，これらの回路52,54のブレーク
・ポイントがS_B2≦Z_B2の条件を満たしたとすると，これ
らの回路52,54の出力のMIN演算結果は台形上の関数すな
わちπ関数となる。このπ関数（MIN回路55の出力）を
ｆ_πｘで表わす。MIN演算は，複数の入力値（ここでは
２入力値）のうち最も小さい値（小さい方の値）を選択
する演算であるからである。

MIN回路55の出力ｆ_πx,ならびに第１のＺ関数回路51の
出力f_ZX1および第１のＳ関数回路53の出力f_SX1はMAX回
路56に与えられる。MAXは複数の入力値の最も大きい値
を選択する演算である。関数のグレード１に対応する電
流値をI₀とする。第21図（Ａ）を再び参照して,Z_B1＋2I
₀≦S_B2,Z_B2≦S_B1−2I₀の条件を満足するようにこれらの
ブレーク・ポイントを選択すると,MAX回路56の出力はＷ
関数を表わす。

これらの関数回路51〜54における電流ミラー（第５図の
符号25,第９図の符号35）を，勾配の切替可能な電流ミ
ラー（第15図の電流ミラー25Aなど）に置き換えること
が可能である。このようにした場合の制御端子に与えら
れる制御信号が第19図にはV_Z1,V_Z2,V_S1,V_S2で与えられ
ている。これらの制御信号のレベル設定によって，たと
えば第21図（Ｂ）に示すようにＷ関数の４つの勾配の任
意のものを独立に１以外の値にすることが可能である。
第21図（Ｂ）はV_Z1＝V_S2＝H,V_Z2＝V_S2＝Ｌに設定した状
態を示している。勾配の切替は以下に述べる任意の関数
においても可能であることはいうまでもない。

次に，第19図の回路がブレーク・ポイント値の設定に応
じて９個のファジィ・メンバーシップ関数を実現できる
ことを示す。第４図および第21図（Ａ）を参照して話を
進める。

また，以下の説明でH_Iは入力電流の最大値に上述のI
₀（たとえば10μＡ）を加えた値（［最大入力電流値］
＋I₀）よりも大きな値に設定することを意味し,L_Iは−I
₀以下の値に設定することを意味する。D.C.はドント・
ケア（Don′t Care），すなわちいかなる値でもよいこ
とを示す。

第19図の回路が９個の関数回路のそれぞれを実現する条
件は次の通りである。

φ関数 Z_B1＝L_I,S_B1＝H_I,S_B2＝H_I, Z_B2＝D.C または， Z_B1＝L_I,S_B1＝H_I,Z_B2＝H_I, S_B2＝D.C. １関数 Z_B1＝H_I,他（すなわちZ_B2,S_B1,S_B2）はD.C. （ここではZ_B1は，最大入力電流値よりも大きければよ
いが，制御信号の種類を増大させないようにするために
充分条件としてZ_B1＝H_Iとした。） または,S_B1＝L_I,他はD.C. （S_B1は0A以下であればよいが，制御信号の種類の増大
を抑える意味でS_B1＝L_Iとした。） または,S_B2＝L_I,Z_B2＝H_I,他はD.C. （上記と同じように,S_B2は0A以下であればよく,Z_B2は最
大入力電流以上であればよい。） Ｚ関数 S_B1＝H_I,S_B2＝H_I,Z_B2＝D.C. （この場合,Z_B1がブレーク・ポイントとなる。） または,S_B1＝H_I,Z_B2＝L_I,S_B2＝D.C. （この場合もZ_B1がブレーク・ポイントとなる。） または,S_B1＝H_I,S_B2＝L_I,Z_B1＝L_I （この場合,Z_B2がブレーク・ポイントとなる。また,S_B2
は0A以下であればよい。） Ｓ関数 Z_B1＝L_I,Z_B2＝L_I,S_B2＝D.C. （この場合,S_B1がブレーク・ポイントとなる。） または,Z_B1＝L_I,S_B2＝H_I,Z_B2＝D.C. （この場合もS_B1がブレーク・ポイントとなる。） または,Z_B1＝L_I,S_B1＝H_I,Z_B2＝H_I （この場合はS_B2がブレーク・ポイントとなる。S_B2は最
大入力電流値よりも大きな値であればよい。） π関数 Z_B1＝L_I,S_B1＝H_I,S_B2≦Z_B2 （ブレーク・ポイントはS_B2とZ_B2である。S_B2＝Z_B2の場
合には，第４図に鎖線で示すように三角形状となる。） Ｕ関数 S_B2＝H_I,Z_B2＝D.C.Z_B1＋I₀≦S_B1−I₀ （ブレーク・ポイントはZ_B1とS_B1である。Z_B1＋I₀≦S_B1
−I₀の場合には，第４図に鎖線で示す形となる。） または,Z_B2＝L_I,S_B2＝D.C.Z_B1＋I₀≦S_B1−I₀ Ｎ関数 Z_B2＝L_I,S_B2≦Z_B2≦S_B1−2I₀ （ブレーク・ポイントはS_B2,Z_B2,S_B1である。） И関数 S_B1＝H_I,Z_B1＋2I₀≦S_B2≦Z_B2 （ブレーク・ポイントはZ_B1,S_B2,Z_B2である。） Ｗ関数 Z_B1＋2I₀≦S_B2≦Z_B2≦S_B1−2I₀ （上述した通りである。） 第19図において，符号55で示された回路をMAX回路に，
同56をMIN回路にそれぞれ置きかえることによって，第
４図の10関数のうちＷ関数を除く９関数を実現できるこ
とは容易に理解できよう。

（3,7）MIN回路とMAX回路（第22図，第23図，第24図，
第25図，第26図，第27図，第28図） 第19図のプログラマブル・マルチ・メンバーシップ関数
回路で用いられているMIN（ファジィ論理積）回路およ
びMAX（ファジィ論理和）回路の詳細は，出願人による
出願（たとえば特願昭59−57121）に記載されている
が，ここに簡単に説明しておく。

MIN演算は次のように定義される。

ここでμ_X,μ_Ｙはメンバーシップ関数をそれぞれ表わし
ている。

MIN回路をMOS FETで実現した回路が第22図に示されてい
る。入力電流は便宜的にμ_X,μ_Ｙで表わされ，出力電流
（MIN演算結果）はμ_Ｚで与えられている。

入力電流μ_Ｘは電流ミラー61でその向きが反転される。
入力電流μ_Ｙは電流ミラー66と67とからなるマルチ・フ
ァンアウト回路に入力し，これによって等しい値の２つ
の電流μ_Ｙが生成される。

ワイヤードOR62には吐き出し入力電流μ_Ｘと吸い込み入
力電流μ_Ｙとが与えられ，このワイヤードOR62は電流ミ
ラー63に接続されている。電流ミラー63はダイオードと
しても作用し，ワイヤードOR62と電流ミラー63とによっ
てファジィ限界差回路が構成されている。したがって，
電流ミラー63の吸い込み出力電流は次式で与えられる。

同じように，ワイヤードOR64とダイオード65とによって
限界差回路が構成され，このMIN回路の吐き出し出力電
流は次式で与えられる。

第（７）式は第（５）式で同じである。

MIN回路をパイポーラ・トランジスタによって構成した
例が第23図に示されている。第22図の回路との対比か
ら，第23図の回路MIN演算を行なうことは容易に理解で
きよう。

第24図は第23図の回路の入出力特性の測定結果を示して
いる。一方の入力μ_Ｙがパラメータとして用いられてい
る。第23図の回路において,PNPトランジスタとしてはTA
57が,NPNトランジスタとしてはTA78がそれぞれ使用され
た。

第19図において,MAX回路56の入力は３つである。一般に
２入力MAX回路は簡単に構成することができる。３入力
のMAX回路を構成するには，第25図に示されているよう
に,2入力のMAX回路56A,56Bを２段に接続すればよい。

第26図は,2入力のMAX回路（56Aまたは56B）をMOS FETを
用いて構成した例を示している。ファジィMAX演算は次
式で定義される。

入力電流μ_Ｙは２出力電力ミラー71に入力し，これによ
って入力電流と方向が逆の２つの電流μ_Ｙが生成され，
一方はワイヤードOR72に入力し，他方は電流ミラー75で
その向きが再び反転されワイヤードOR74に与えられる。

ワイヤードOR72には入力電流μ_Ｘも入力している。ワイ
ヤードOR72とダイオード73とにより限界差回路が構成さ
れダイオード73からは次式で与えられる電流が出力さ
れ，ワイヤードOR74に流れていく。

ワイヤードOR74において，この電流μ_Ｘμ_Ｙに電流μ
_Ｙが加算されるから，結局，出力電流μ_Ｚは次にように
なる。

第（10）式は第（８）式と同じ内容を表わしている。

第27図は,MAX回路をバイポーラ・トランジスタで構成し
た例を示している。第27図において，第26図に示すもの
と対応するものとは同じ符号にＡを付けて示してある。
第27図の回路は第26図の回路と全面的には対応していな
い。第26図の２つの電流ミラー71,75が第27図では３つ
の電流ミラー76,77,78によって置換されている。

複数のコレクタをもつバイポーラ・トランジスタによっ
て多出力電流ミラーを構成した場合に，いずれか少なく
とも１つの出力用コレクタが開放されるとそのコレクタ
に飽和が生じ，他の出力用コレクタの出力電流に誤差が
生じる。いかなる場合にも多出力電流ミラーのコレクタ
に飽和を生じさせないようにするためには，ある程度の
コレクタ・エミッタ電圧を確保することが必要である。
第27図の回路は，電流ミラー78のような入力抵抗の小さ
い回路を多出力電流ミラー77のコレクタに接続すること
により，コレクタの飽和を防止している。多出力電流ミ
ラーにおけるコレクタの飽和を回避するための対策につ
いては，出願人による特許出願，特願昭59−263386に詳
述されている。

第27図のMAX回路のμ_Ｙをパラメータとする入力特性の
測定結果の一例が第28図に示されている。

（3.8）簡略化されたプログラマブル・マルチ・メンバ
ーシップ関数回路（第29図，第30図） 第29図は,S関数回路を基調として簡略化されたプログラ
マブル・マルチ・メンバーシップ関数回路を示してい
る。ここでは,P−MOS FETが使用されている。したがっ
て，第９図に示すＳ関数回路とは電流の向きが逆になっ
ている。また，入力電流はxi,出力電流はＺで示されて
いる。

多出力電流ミラー81は１つの入力電流xiからこれと同じ
値でかつ向きが逆の３とつの電流xiを生成する。これら
の電流xiは以下に述べる３つの回路の入力電流となる。

第１のＳ関数回路は，ワイヤードOR84,電流ミラー85,ワ
イヤードOR87およびダイオード接続MOS FET88から構成
されている。第９図と対比すると，これらの素子はワイ
ヤードOR34,電流ミラー35,ワイヤードOR37およびダイオ
ード接続MOS FET38にそれぞれ対応す。ワイヤードOR84
にはブレーク・ポイントとしてx₁＋１の値の吐き出し入
力電流が与えられている。第９図との対比から，および
第29図の電流の向きを示す矢印に対応して表わされたグ
ラフから，この第１のＳ関数回路の動作は容易に理解で
きよう。

第２のＳ関数回路は，ワイヤードOR94,電流ミラー95,ワ
イヤードOR97および電流ミラー98から構成されている。
電流ミラー98はダイオード作用とともに電流の向きを反
転する作用をもつ。ブレーク・ポイントはx₂であり，説
明の便宜上,x₂−１≧x₁＋１の条件を満たすものとす
る。

さらに，ブレーク・ポイントx₃（x₃≧x₂）から上り勾配
（勾配は１）の値をもつ関数（以下，これを上り勾配関
数という）を発生する回路が設けられ，この回路は，ワ
イヤードOR92とダイオード接続MOS FET93とから構成さ
れている。ワイヤードOR92に,x₃の値の吐き出し入力電
流が与えられている。

この上り勾配関数回路の出力電流は，ワイヤードOR96に
おいて第２のＳ関数回路に入力している。このワイヤー
ドOR96では，上り勾配関数回路の出力電流が減算され，
かつ電流ミラー98によって逆方向電流が阻止されるの
で，電流ミラー98の出力電流はπ関数を表わすものとな
る（ブレーク・ポイントx₂,x₃）。

このπ関数を表わす電流は，ワイヤードOR86において第
１のＳ関数回路に入力し，そこを流れる電流から減算さ
れる。したがって，出力電流Ｚは，あたかもＳ関数から
π関数が減算された形となり，これはＮ関数を表わして
いる。

第29図の回路において，ダイオード接続MOS FET99およ
び89が追加されている。これらのFETは次のように働
く。すなわち，電流ミラー81とダイオード接続MOS FET9
3のソース・ドレイン間には，電流ミラー98およびダイ
オード接続MOS FET99のソース・ゲート間のしきい値電
圧が加わり，これらの正常な動作を可能にする。また，
ダイオード接続MOS FET99と電流ミラー98のソース・ド
レイン間には２個のダイオード接続MOS FET88と89のソ
ース・ドレイン間の電圧（すなわち，これらのしきい値
の和）が加わり，正常な動作を可能にしている。

第29図の回路は，上述した10個の関数のうちИ関数,W関
数およびＭ関数を除く７個の関数を，次のようにして実
現することができる。

φ関数 x₁＝H_I,x₂,x₃＝D.C. （H_Iは，［最大入力電流］＋I₀に設定することを意味す
る。I₀はグレード１に対応する電流値である。φ関数の
場合には,x₁≧［最大入力電流］であればよい。） または,x₂＝L_I,x₃＝H_I,X₁＝D.C. （L₁は−I₀に設定することを意味する。φ関数の場合に
はx₂≦０であればよい。またx₃≧［最大入力電流］であ
ればよい。） １関数 x₁＝L_I,x₂＝H_I,x₃＝D.C. または,x₁＝L_I,x₃＝L_I,x₂＝D.C. Ｚ関数 x₁＝L_I,x₃＝H_I （x₃≧［最大入力電流］であればよい。x₂−１がブレー
ク・ポイントとなる。） Ｓ関数 x₂＝H_I,x₃＝D.C. （x₁＋１がブレーク・ポイントとなる。） または,x₁＝L_I,x₂＝H_I （x₂≦０であればよい。x₃＋１がブレーク・ポイントと
なる。） π関数 x₃＝H_I （x₃≧［最大入力電流］であればよい。x₁＋1,x₂−１が
ブレーク・ポイント。） Ｕ関数 x₁＝L_I （x₂,x₃がブレーク・ポイント。） Ｎ関数 上述の条件，すなわち x₁＋２≦x₂≦x₃＋２ 第29図の回路はＳ関数回路を基調としている。Ｚ関数回
路を基調とすることによっても，簡略化されたプログラ
マブル・マルチ・メンバーシップ関数回路を実現するこ
とができる。すなわち，第30図（Ａ）に示すような値を
もちかつx₁をブレーク・ポイントとするＺ関数回路を上
述の第１のＳ関数回路に代えて設ける。そして，このＺ
関数から，第30図（Ｂ）に示すようなπ関数を減算すれ
ば，第30図（Ｃ）に示すようにИ関数出力が得られる。
ただし,x₂≦x₃≦x₁−１が条件である。

このような回路においては,x₁,x₂,x₃の条件を変えるこ
とにより，上記10関数のうちＮ関数,W関数およびＭ関数
を除く７種類の関数が実現できるのは容易に理解できよ
う。

（3.9）拡張されたプログラマブル・マルチ・メンバー
シップ関数回路（第31図，第32図，第33図） 第31図は，第29図のメンバーシップ関数回路を拡張した
ものである。拡張には２の意味がある。その１つは,2種
類のグレードα，βを設けた点である。上述のすべての
回路においては，最大グレードは常に１に固定されてい
たが,1〜０の間で可変な値α，βが新たなグレード・パ
ラメータとして用意されている。もう１つは，第31図の
出力電流Ｚのグラフからも分るように，新たなグレード
・パラメータの導入にともなってＭ型の変形ともいうべ
き新しいメンバーシップ関数形態を創設した点にある。

第31図において，第29図に示すものと同一素子には同一
符号にＡに添えて示してある。以下，第29図に示すもの
と異なる点についてのみ説明する。

多出力電流ミラー81Aは４つの入力電流xiを生成するも
のとなっている。

第１のＳ関数回路において，ワイヤードOR84Aには値x₁
の吐き出し入力電流が与えられている。ワイヤードOR87
Aにはαの値の吐き出し入力電流が与えられている。

第１のＳ関数回路の２つのワイヤードOR87Aと86Aとの間
に，新たにワイヤードOR89が設けられここに，新たに設
けられた上り勾配関数回路（第１の上り勾配関数回路）
の出力電流が流入している。この第１の上り勾配関数回
路は，ワイヤードOR82とダイオード接続MOS FET83とか
らなり，そのブレーク・ポイントはx₄である。

したがって，第１のＳ関数回路と第１の上り勾配関数回
路とによって，第１のπ関数（ブレーク・ポイントx₁,x
₄,グレードはα）が生成される。

第２のＳ関数回路において，そのワイヤードOR94Aにはx
₂＋βの吐き出し入力電流が与えられ，ワイヤードOR97A
にはβの吐き出し入力電流が与えられている。

このＳ関数回路に付属した上り勾配関数回路（第２の上
り勾配関数回路）のワイヤードOR92Aにはx₃−βの吐き
出し入力電流が与えられている。電流ミラー99はβの吐
き出し入力を吸い込み入力反転するためのものである。

ワイヤードOR94A,97Aおよび92Aに与えられるβの値の３
つの入力電流は，多出力電流ミラー（図示略）によって
生成することができるのはいうまでもない。

第２のＳ関数回路および第２の上り勾配回路によって,x
₂＋βおよびx₃−βにブレーク・ポイントをもちかつグ
レードがβの第２のπ関数が発生する。

上述の第１のπ関数から第２のπ関数がワイヤードOR86
Aで減算される結果，最大グレードがαで中央部にβの
へこみをもつＭ関数が得られる。ただし，α≧β,x₁≦x
₂,x₂＋２β≦x₃≦x₄の条件が必要である。

第31図の回路は，上述の10関数のうちＷ関数を除く９関
数を生成するように制御することが可能であることに加
えて，αとβの設定によってそれらの変形をつくことも
できる。

念のために,9関数からφ関数と１関数を除く６つの関数
を発生させる充分条件について示しておく。

Ｚ関数 x₁＝x₂＝x₃＝L_I,α＝1,β＝D.C. （x₄がブレーク・ポイントとなる。） または,x₁＝L_I,α＝1,β＝1,x₃＝x₄＝H_I （x₂がブレーク・ポイントとなる。） Ｓ関数 x₂＝x₃＝x₄＝H_I,α＝1,β＝D.C. （x₁がブレーク・ポイントとなる。） または,x₁＝x₂＝L_I,α＝β＝1,x₄＝H_I （x₃がブレーク・ポイントとなる。） π関数 α＝1,α＝0,x₂,x₃＝D.C. （x₁,x₄がブレーク・ポイントとなる。） または,x₃＝x₄＝H_I,α＝β＝１ （x₁,x₂がブレーク・ポイントとなる。） またはx₁＝x₂＝L_I,α＝β＝１ （x₃,x₄がブレーク・ポイントとなる。） Ｕ関数 x₁＝L_I,x₄＝H_I,α＝β＝１ （x₂,x₃がブレーク・ポイントとなる。） Ｎ関数 x₄＝H_I,α＝β＝１ （x₁,x₂,x₃がブレーク・ポイントとなる。） И関数 x₁＝L_I,α＝β＝１ （x₂,x₃,x₄がブレーク・ポイントとなる。） Ｍ関数 α≦x₁≦x₂,x₂＋２β≦x₃≦x₄,α＝β＝１ （x₁,x₂,x₃,x₄がブレーク・ポイントとなる。） 第31図の回路もまたＳ関数を基調としているが,Z関数を
基調とすることによっても，拡張されたプログラマブル
・マルチ・メンバーシップ関数回路を実現できるのはい
うまでもない。

第32図は，第31図の回路を変形し，勾配を１と２との間
で切換えることができるようにしたものである。第31図
の電流ミラー85A,95Aは勾配切替可能な電流ミラー85B,9
5Bでそれぞれ置換されている。これらの電流ミラー85B,
95Bは第15図の電流ミラー25A,第17図の電流ミラー35Aと
同じものである。

ダイオード接続FET83,93Aもまた，勾配切替可能な電流
ミラー83B,93Bで置きかえられかつ電流を向きを修正す
るためにそれらの前段に電流ミラー83C,93Cがそれぞれ
設けられている。

ワイヤードOR94A,92Aには簡略化のためにそれぞれ電流x
₂,x₃が与えられている。

電流ミラー85B,83B,95B,93BはＰ−MOS FETで構成されて
いるから，それらの制御電圧信号V_C1〜V_C4がＬレベルに
なるとスイッチング用FETがオンとなり，勾配が２また
−２となり，出力電流Ｚは第33図に破線で示す形とな
る。もちろん，制御電圧V_C1〜V_C4は相互に独立に調整で
きるのはいうまでもない。

（3.10）クリスプ集合に適用可能なＳ関数回路（第34,3
5図） 第34図の回路は,S関数回路（第９図または第32図）をク
リスプ集合にも適用できるように改良したものである。
またここでは，勾配の切替回路が設けられている。第９
図（または第32図）との対比において，ワイヤードOR10
4が同34（または84A）に，切替可能な電流ミラー105が
電流ミラー35（または85B）に，ワイヤードOR107が同37
（または87A）に，ダイオード108がダイオード接続FET3
8（または88）にそれぞれ対応している。勾配の切替は
制御信号V_C1によって行なわれる。

したがって，ワイヤードOR104と電流ミラー105との間に
接続されたスイッチング素子としてのＰ−MOS FET106,
およびワイヤードOR107と値αの電流源（図示略）との
間に並列に接続されたスイッチング素子としてのＮ−MO
S FET101,P−MOS FET102が新たに設けられている。FET1
02,106は制御信号V_C2によってオン，オフ制御される。F
ET101は，結節点109の電位によって制御される。この結
節点109はワイヤードOR104と値x₁の電流源（図示略）と
の間に設けられ，ここに流入，流出する電流の大小によ
ってそのレベルがＨまたはＬレベルに変化する。

ファジィ集合においては，あるものがファジィ集合に属
するかどうかは，属する度合いですなわち１〜０の連続
的な値で表わされる。したがって、この度合いを表わす
メンバーシップ関数は，上述してきたように勾配のある
部分をもっている。これに対して，クリスプ集合では，
あるものがクリスプ集合に属するかどうかは１または０
で明解に表わされる。クリスプ集合のメンバーシップ関
数は１から０または０から１に不連続に変化する部分
（無限大の勾配の部分）をもつ。

さて，第34図において，制御電圧V_C2がＬレベルの場合
には,2つのFET102,106がオンである。FET101はFET102に
並列に接続されているからそれらがオンであってもオフ
であっても，第34図の回路はファジィ集合メンバーシッ
プＳ関数回路として働く。そして，制御電圧V_C1がＨで
あれば勾配は１で,Lのときには勾配が２となる。このと
きの入出力特性が第35図に実線と破線でそれぞれ示され
ている。

制御電圧V_C2がＨレベルになると,FET106,102はともにオ
フとなる。したがって,FET106がオフであると，入力電
流xiは電流ミラー105には流入せず，ワイヤードOR104か
ら結節点109に向って流れることになる。FET102がオフ
であると，ワイヤードOR107に吐き出し入力電流αが与
えられるかどうかはFET101の状態に依存する。

xi＜x₁のときには，結節点109の電位はＬレベルであっ
て,FET101はオフである。したがって，出力電流ＺはＯ
である。xi≧x₁になると，結節点109がＨレベルになり,
FET101がオンとなる。電流αはワイヤードOR107からFET
101を通って流れる。電流ミラー105の出力電流は０であ
るから，結局，出力電流Ｚはαに等しくなる。このよう
にして，第５図に鎖線で示すように,xi＝x₁において０
から１に反転する出力Ｚが得られる。制御電圧V_C2がＨ
レベルのときは，制御電圧V_C1のレベルはH,Lどちらでも
よい。

Ｓ関数回路とＺ関数回路の相違は，上述したようにブレ
ーク・ポイントを定める電流の向きが異なるのみであ
る。したがって，第34図の回路の考え方をそのまま適用
し，構成要素としてのMOS FETをＰタイプまたはＮタイ
プに適宜選択することにより，クリスプ集合に適用可能
なＺ関数回路も同じように構成することができる。

ダイオード108を除く鎖線で示す回路100は，後に第40図
において用いられるので，ここで便宜的にＳ関数回路の
主要部と呼ぶことにする。

（3.11）クリスプ集合に適用可能な上り勾配関数回路
（第36図，第37図） 第36図の回路は，第32図に示されている勾配切替機能を
もつ上り勾配関数回路（ワイヤードOR82,電流ミラー83C
および勾配切替可能な電流ミラー83Bからなる回路，ま
たはワイヤードOR92A,電流ミラー93Cおよび勾配切替可
能な電流ミラー93Bからなる回路）を，クリスプ集合に
適用できるように改良したものである。

第32図との対比において，ワイヤードOR102は同82（ま
たは92A）に，電流ミラー103Cが同83C（または93C）
に，勾配切替可能な電流ミラー103Bが同83B（または93
B）にそれぞれ対応している。ただ，電流ミラー103Cと
勾配切替可能な電流ミラー103Bの接続順序は，電流ミラ
ー83C（または93C）と勾配切替可能な電流ミラー83B
（または93B）の接続順序と前後が逆になっている。ま
たこれらの電流ミラーを構成するFETのＰタイプとＮタ
イプとが入れかえられている。そうして，勾配切替可能
な電流ミラー103Bは２つの出力用ドレインをもつ電流ミ
ラー108とその出力用ドレインのうちの１つをスイッチ
ングするFET109とから構成されている。FET109は制御信
号V_C3によってオン，オフ制御される。また，電流ミラ
ー108のゲート接続ドレインを開放するためのＮ−MOS F
ET107が新たに加えられている。このFET107は制御信号V
_C4によって制御される。

第36図の回路は，第15図と対比するとその構成がよく分
る。第15図に示された回路に,FET107および電流ミラー1
03Cが追加されているだけである。

制御信号V_C4がＨレベルの場合には，この回路は第32図
のファジィ集合のための上り勾配回路と同じ働きをす
る。すなわち,V_C4がＨであれば,FET107がオンとなる。
このときには，出力電流Ｚの傾きは制御信号V_C3によっ
て定まり，出力電流Ｚは第37図に実線および破線で示す
入出力特性を示す。

制御電圧V_C4がＬレベルになるとFET107はオフとなる。F
ET107がオフとなることによって,FET108はもはや電流ミ
ラーとして働くことはなく，単なる増幅器となる。

xi＜x₁の場合には,FET108のゲートに流入する電流は０
であるから，出力電流Ｚは当然に０である。

xi≧x₁になり，わずかの値でもFET108に流入しようとす
る電流があると，これがFET108によって増幅され，その
出力側には急峻に増大する電流が流れる。したがって，
第37図に鎖線で示すように,xi＝x₁でほぼ垂直に立上る
出力電流Ｚの入出力特性が得られる。

第36図の回路は，第38図において用いられるので，特に
符号110が付けられている。

（3.12）クリスプ集合に適用可能なプログラマブル・マ
ルチ・メンバーシップ関数回路（第38図） 第38図は，第34図に示されたクリスプ集合に適用可能な
Ｓ関数回路の主要部100および第36図に示されたクリス
プ集合に適用可能な上り勾配関数回路110を，第32図に
示された拡張されたプログラマブル・マルチ・メンバー
シップ関数回路に適用してこれを改良することにより得
られるクリスプ集合に適用可能なプログラマブル・マル
チ・メンバーシップ関数回路を示している。

第38図において，第32図に示すものと同一物には同一符
号が付けられている。また，第34図の回路100は２つ用
いられているのでこれらを100A,100Bで示し，同様に第3
6図の回路110もまた２つ用いられているのでこれが110
A,110Bで示されている。

回路に流れる電流を示す矢印に対応して示されたグラフ
から，第38図の回路においては，パラメータx₁〜x₄,
α，βを変えることによりＭ関数をはじめとして多くの
タイプのファジィ・メンバーシップ関数を表わす出力電
流Ｚが得られることは容易に理解できよう。また，制御
電圧V_C11〜V_C14,V_C21〜V_C24のレベルを切替えることに
より，勾配を変えることもできるし，多くのタイプのク
リスプ・メンバーシップ関数を発生させることも可能で
ある。

【図面の簡単な説明】

第１図（Ａ）は一般的なメンバーシップ関数を示し，第
１図（Ｂ）は直線で近似された実際的なメンバーシップ
関数を示している。 第２図はファジィ制御システムの概念を示すものであ
る。 第３図は，学習機能を備えたファジィ・システムの概念
を示すブロック図である。 第４図は，種々のタイプのメンバーシップ関数を示すグ
ラフである。 第５図は,MOS FETを用いて構成されたＺ関数回路を示す
回路図であり，第６図はその入出力特性を示すグラフで
ある。 第７図は，入出力特性の測定のためにバイポーラ・トラ
ンジスタを用いて構成されたＺ関数回路を示す回路図で
あり，第８図は，測定された入出力特性を示すグラフで
ある。 第９図はMOS FETを用いて構成されたＳ関数回路を示す
回路図であり，第10図はその入出力特性を示すグラフで
ある。 第11図は，入出力特性測定のためにバイポーラ・トラン
ジスタを用いて構成されたＳ関数回路を示し，第12図は
測定された入出力特性を示すグラフである。 第13図は，メンバーシップ関数の実際的な一例を示すグ
ラフである。 第14図は，メンバーシップ関数およびその変数と回路の
入出力電流との対応のさせ方によって勾配が任意に設定
できる様子を示すグラフである。 第15図は，勾配を２つに切替えることのできるＺ関数回
路の一部を示す回路図であり，第16図はその入出力特性
を示すグラフである。 第17図は，勾配を３つに切替えることのできるＳ関数回
路の一部を示す回路図であり，第18図はその入出力特性
を示すグラフである。 第19図は，プログラマブル・マルチ・メンバーシップ関
数回路の一例を示すブロック図である。 第20図はマルチ・ファンアウト回路の一例を示す回路図
である。 第21図（Ａ）は,Z関数とＳ関数のファジィMIN演算およ
びファジィMAX演算によってＷ関数が生成される様子を
示すものであり，同図（Ｂ）は勾配の切替えられたＷ関
数を示すグラフである。 第22図は、MOS FETを用いて構成されたMIN回路を示す回
路図である。 第23図は，入出力特性測定のためにバイポーラ・トラン
ジスタを用いて構成されたMIN回路を示すものであり，
第24図は測定されたその入出力特性を示すグラフであ
る。 第25図は,2つの２入力MAX回路を組合せることにより構
成された３入力MAX回路を示すブロック図である。 第26図は,MOS FETを用いて構成されたMAX回路を示す回
路図である。 第27図は，入出力特性測定のためにバイポーラ・トラン
ジスタを用いて構成されたMAX回路を示すものであり，
第28図は測定されたその入出力特性を示すグラフであ
る。 第29図は,S関数回路を基調とした簡略化されたプログラ
マブル・マルチ・メンバーシップ関数回路の一例を示す
回路図である。 第30図は,Z関数を基調として同様に簡略化されたプログ
ラマブル・マルチ・メンバーシップ関数回路をつくるこ
とができることをグラフによって示すものである。 第31図は拡張されたプログラマブル・マルチ・メンバー
シップ関数回路を示す回路図である。 第32図は，勾配切替機能をもつ拡張されたプログラマブ
ル・マルチ・メンバーシップ関数回路を示す回路図であ
り，第33図はその入出力特性を示すグラフである。 第34図は，クリスプ集合に適用可能なＳ関数回路を示す
回路図であり，第35図はその入出力特性を示すグラフで
ある。 第36図は，クリスプ集合に適用可能な上り勾配関数回路
を示す回路図であり，第37図はその入出力特性を示すグ
ラフである。 第38図は，クリスプ集合に適用可能なプログラマブル・
マルチ・メンバーシップ関数回路を示す回路図である。 101……MOS FET（第３のスイッチング素子）， 102……MOS FET（第２のスイッチング素子）， 104……ワイヤードOR（第１の減算回路）， 105……電流ミラー， 106……MOS FET（第１のスイッチング素子）， 107……ワイヤードOR（第２の減算回路）， 109……ワイヤードOR（電流比較回路）。

Claims (3)

【特許請求の範囲】
1. 【請求項１】入力信号とブレーク・ポイントに関する値
   を表わす基準信号との間で減算を行なう第１の減算回路
   と，入力信号が基準信号よりも大きければ第１の減算回
   路の減算結果を出力し，他の場合には零を表わす信号を
   出力する回路とからなる限界差回路， 所定のグレードを表わす信号から限界差回路の出力信号
   を減算し，正の減算結果を表わす信号を出力し，減算結
   果が負の場合には零を表わす信号を出力する第２の減算
   回路， 第１の減算回路と第２の減算回路との間の適所に設けら
   れた第１のスイッチング素子， 所定のグレードを表わす信号の入力端子と第２の減算回
   路との間に設けられ，第１のスイッチング素子と同時に
   オン，オフ制御される第２のスイッチング素子， 第２のスイッチング素子に並列に接続された第３のスイ
   ッチング素子，および 入力信号と基準信号とを比較し，この比較結果に応じて
   第３のスイッチング素子を制御する比較回路， から構成されるクリスプ集合に適用可能なファジィ・メ
   ンバーシップ関数回路。
2. 【請求項２】上記限界差回路が，入力電流とブレーク・
   ポイントに関する値を表わす基準電流との間で減算を行
   なう第１の減算回路と，この減算回路の出力側に接続さ
   れた電流ミラーとから構成され， 上記第２の減算回路が，所定のグレードを表わす電流か
   ら限界差回路の出力電流を減算し，かつその出力側にダ
   イオード作用素子が接続されているものであり， 上記比較回路が電流比較回路である， 特許請求の範囲第（１）項に記載の電流モードで動作す
   るクリスプ集合に適用可能なファジィ・メンバーシップ
   関数回路。
3. 【請求項３】限界差回路の電流ミラーが，複数の出力線
   が並列に接続された多出力電流ミラーと，複数の出力線
   の少なくともいずれか１つに設けられた第４のスイッチ
   ング素子とからなる，特許請求の範囲第（２）項に記載
   のクリスプ集合に適用可能なファジィ・メンバーシップ
   関数回路。