JPH0681515B2 - Snubber circuit - Google Patents
Snubber circuitInfo
- Publication number
- JPH0681515B2 JPH0681515B2 JP62246140A JP24614087A JPH0681515B2 JP H0681515 B2 JPH0681515 B2 JP H0681515B2 JP 62246140 A JP62246140 A JP 62246140A JP 24614087 A JP24614087 A JP 24614087A JP H0681515 B2 JPH0681515 B2 JP H0681515B2
- Authority
- JP
- Japan
- Prior art keywords
- snubber
- switching element
- diode
- capacitor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、電力変換装置に用いられるスイッチング素子
のスイッチングに伴うスナバエネルギーを回生するスナ
バ回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Industrial Application] The present invention relates to a snubber circuit that regenerates snubber energy associated with switching of a switching element used in a power conversion device.
（従来技術） 第５図は、自己消弧形スイッチング素子11〜14（例えば
GTO）で構成された単相インバータに設けたスイッチン
グ素子11〜14のスイッチングに伴うスナバエネルギーの
回生を可能とするスナバ回路の従来例［文献Proc.ESA S
essions at 16th Annul IEEE PESC（ESA SP−230,May
1985）pp.165〜170参照］を示す。上側アームのスイッ
チング素子11（13）と並列に、スナバダイオード31（3
3）とスナバコンデンサ41（42）の直列接続回路が接続
され、上側アームのスナバダイオード31（33）のカソー
ド端子にスナバダイオード32（34）のアノード端子が接
続され、この下側アームのスナバダイオード32,34のカ
ソード端子と下側アームのスイッチング素子12,14の負
極側端子間にスナバコンデンサ43が接続されている。ス
イッチング素子11〜14のスイッチングによるスナバエネ
ルギーはスナバコンデンサ43に蓄積され、変換器８（DC
→DCもしくはDC→AC）によりDC電源５もしくは他のDC電
源にもしくはAC電源に回生される。21〜24は環流ダイオ
ード、６はスイッチング素子11〜14のターンオン時の電
流抑制用のアノードリアクトル、７は負荷である。(Prior Art) FIG. 5 shows self-extinguishing type switching elements 11 to 14 (for example,
Conventional example of snubber circuit that enables regeneration of snubber energy accompanying switching of switching elements 11 to 14 provided in a single-phase inverter composed of GTO) [Reference Proc. ESA S
essions at 16th Annul IEEE PESC (ESA SP−230, May
1985) pp.165-170]. In parallel with the switching element 11 (13) of the upper arm, the snubber diode 31 (3
3) and snubber capacitor 41 (42) connected in series, the snubber diode 32 (34) anode terminal is connected to the cathode terminal of the snubber diode 31 (33) of the upper arm, and the snubber diode of this lower arm A snubber capacitor 43 is connected between the cathode terminals of 32 and 34 and the negative side terminals of the switching elements 12 and 14 of the lower arms. The snubber energy generated by the switching of the switching elements 11 to 14 is accumulated in the snubber capacitor 43, and the converter 8 (DC
→ DC or DC → AC) to regenerate the DC power supply 5 or another DC power supply or the AC power supply. 21 to 24 are free-wheeling diodes, 6 is an anode reactor for suppressing current when the switching elements 11 to 14 are turned on, and 7 is a load.
本スナバ回路の動作をスイッチング素子11,12の周辺部
分を取り出して以下に述べる。一般に、第５図のスナバ
コンデンサ43の両端電圧は変換器８により一定に制御さ
れることから、第６図以後ではスナバコンデンサ43と変
換器８を電圧源９により表している。第６図（ａ）には
スイッチング素子11がターンオンした時のスナバ回路電
流ioＮの経路を、第６図（ｂ）にはスナバコンデンサ41
の電圧υCSとスナバ回路電流ioＮの波形を示す。電源５
の電圧をＥDC、電圧源９の電圧をＥＲとする。ＥＲ＞Ｅ
DCとして、スナバコンデンサ41とアノードリアクトル６
のエネルギーを電源９は吸収する。スイッチング素子11
がターンオンする場合には、それ以前のスイッチング素
子11のターンオフまたは素子12のターンオン・オフによ
りυCS＝ＥＲまたはOVになっている。υCS＝OVの時には
スナバ回路に電流は流れない。υCS＝ＥＲの時、スナバ
コンデンサ41の放電電流ｉONが図の実線で示す経路を流
れる（期間）。アノードリアククトルのインダクタン
スをAL、スナバコンデンサ41の静電容量をＣＳとする
と、放電電流ｉONは となる。但し である。The operation of this snubber circuit will be described below by extracting the peripheral portions of the switching elements 11 and 12. In general, since the voltage across the snubber capacitor 43 in FIG. 5 is controlled to be constant by the converter 8, the snubber capacitor 43 and the converter 8 are represented by the voltage source 9 in FIGS. FIG. 6 (a) shows the path of the snubber circuit current io N when the switching element 11 is turned on, and FIG. 6 (b) shows the snubber capacitor 41.
The waveforms of the voltage ν CS and the snubber circuit current io N are shown. Power 5
DC the voltage E, the voltage of the voltage source 9 and E R. E R > E
As DC , snubber capacitor 41 and anode reactor 6
Power source 9 absorbs this energy. Switching element 11
Is turned on, v CS = E R or OV due to the turn-off of the switching element 11 or the turn-on / off of the element 12 before that. When ν CS = OV, no current flows in the snubber circuit. When ν CS = E R , the discharge current i ON of the snubber capacitor 41 flows through the path indicated by the solid line in the figure (period). The inductance of the anode rear Amblyseius Torr AL, when the capacitance of the snubber capacitor 41 and C S, the discharge current i ON is Becomes However Is.
スナバコンデンサ41の電圧υCSが υCS＝ＥＲ−ＥDC （２） となった時、ｉONはピーク値に達する。υCS＝OVとなっ
た後には、スナバダイオード31が順バイアスされてオン
状態となり、スナバ回路には図の一点鎖線で示す電流ｉ
ONが流れる（期間）。この期間ではスナバコンデンサ
の放電によりアノードリアクトル６に蓄えられた電磁エ
ネルギーが電圧源９に吸収される。電流ｉONは で減衰する。When the voltage upsilon CS of the snubber capacitor 41 becomes υ CS = E R -E DC ( 2), ON reaches a peak value. After ν CS = OV, the snubber diode 31 is forward-biased and turned on, and the snubber circuit has a current i indicated by a dashed line in the figure.
ON flows (period). During this period, the electromagnetic energy stored in the anode reactor 6 due to the discharge of the snubber capacitor is absorbed by the voltage source 9. The current i ON is Decays at.
第７図（ａ）は、スイッチング素子11がターンオフした
時のスナバ回路電流ｉOFFの経路を、第７図（ｂ）はス
ナバコンデンサ41の電圧υCSとスナバ回路電流ｉOFFの
波形を示す。スイッチング素子11がオンの場合には、第
５図に示すインバータの出力電流ｉＯは、ｉＯの極性が
正の時にスイッチング素子11を流れ、負の時に環流ダイ
オード21を流れる。出力電流ｉＯが環流ダイオード21を
流れている時には、スイッチング素子11がターンオフし
てもスナバ回路に電流は流れない。出力電流ｉＯが正の
時、スイッチング素子11のターンオフにより、スイッチ
ング素子11を流れていた出力電流ｉＯがスナバ回路に流
れ込む（ｉOFF（期間、図に実線で示す）。この電流
ｉOFFは、一般に負荷の時定数が期間に比べて十分に
大きいことから、スナバコンデンサ41の電圧υCSが電源
５の電圧ＥDCより小さい時にはほぼ一定である。電流ｉ
OFFはυCS＞ＥDCで減少し始める。υCS＝ＥＲとなった
後にはダイオード32が順バイアスされてスナバ回路に
は、第７図の一点鎖線で示す経路を電流ｉOFFが流れる
（期間）。電流ｉOFFは（３）式の傾きで減衰する。FIG. 7A shows the path of the snubber circuit current i OFF when the switching element 11 is turned off , and FIG. 7B shows the waveforms of the voltage ν CS of the snubber capacitor 41 and the snubber circuit current i OFF . When the switching element 11 is on, the output current i O of the inverter shown in FIG. 5 flows through the switching element 11 when the polarity of i O is positive, and flows through the freewheeling diode 21 when the polarity of i O is negative. When the output current i O is flowing through the freewheeling diode 21, no current flows through the snubber circuit even if the switching element 11 is turned off. When the output current i O is positive, the turning off of the switching element 11, the output current i O which has been flowing in the switching element 11 flows into the snubber circuit (i OFF (period shown by a solid line in the figure). This current i OFF is Generally, since the time constant of the load is sufficiently larger than the period, it is almost constant when the voltage ν CS of the snubber capacitor 41 is smaller than the voltage E DC of the power source 5.
OFF begins to decrease at υ CS> E DC. After ν CS = E R , the diode 32 is forward-biased, and the current i OFF flows through the snubber circuit through the path indicated by the alternate long and short dash line in FIG. 7 (period). The current i OFF is attenuated according to the slope of equation (3).
第８図、第９図はそれぞれスイッチング素子12がターン
オンおよびターオンオフした時の、スナバ回路電流の経
路およびスナバコンデンサ41の電圧υCSとスナバ回路電
流の波形を示す。電圧υCSがＶの場合に、スイッチング
素子12のターンオンによりスナバ回路には第８図に示す
電流ｉONが流れる。期間の電流ｉONは（１）式で与え
られ、期間の電流ｉONの傾きは（３）式で与えられ
る。次に、スイッチング素子12が第５図に示す出力電流
ｉＯをしゃ断した時、スナバ回路には第９図に示す電流
ｉOFFが流れる。電圧υCSがOVとなった時点で電流の経
路が変わる（期間→期間）。FIGS. 8 and 9 show the snubber circuit current path and the voltage ν CS of the snubber capacitor 41 and the snubber circuit current waveform when the switching element 12 is turned on and turned on and off, respectively. When the voltage ν CS is V, the turn-on of the switching element 12 causes the current i ON shown in FIG. 8 to flow in the snubber circuit. The current i ON during the period is given by the equation (1), and the slope of the current i ON during the period is given by the equation (3). Next, when the switching element 12 cuts off the output current i O shown in FIG. 5, the current i OFF shown in FIG. 9 flows through the snubber circuit. The current path changes when the voltage υ CS becomes OV (period → period).
以上、スイッチング素子11,12のスイッチングによるス
ナバエネルギーが第５図のスナバコンデンサ43に蓄積さ
れる様子について述べた。The manner in which the snubber energy generated by the switching of the switching elements 11 and 12 is accumulated in the snubber capacitor 43 shown in FIG. 5 has been described above.
［発明が解決しようとする問題点］ 第５図の出力電流ｉＯが常に正（負）である時には、ス
ナバ回路には第６（８）図と第７（９）図の電流が交互
に流れ、インバータ装置の動作に不具合は見られない。
しかしながら、出力電流ｉＯの極性反転直後に、第５図
においてスイッチング素子11,13がターンオフする時に
は、このターンオフ前にすでにスナバコンデンサ41,42
に最大ＣＳ（ＥＲ−ＥDC）の電荷が充電されていて、ス
イッチング素子11,13のターンオフ時の電圧ストレスが
増大するという問題がある。[Problems to be Solved by the Invention] When the output current i O in FIG. 5 is always positive (negative), the currents in FIGS. 6 (8) and 7 (9) alternate in the snubber circuit. Flow, and there is no problem in the operation of the inverter device.
However, when the switching elements 11 and 13 are turned off in FIG. 5 immediately after the polarity reversal of the output current i O , the snubber capacitors 41 and 42 have already been turned off before this turn off.
Maximum C charge of S (E R -E DC) is being charged, there is a problem that the voltage stress at turn-off of the switching elements 11 and 13 is increased to.
このことを第10図の出力電流ｉＯの極性が負から正へと
反転する場合について説明する。第11図に出力電流ｉＯ
の極性反転時にインバータ回路を流れる電流の経路と波
形およびスナバコンデンサ41の電圧υCSの波形を示す。
同図は出力電流ｉＯの極性反転前後の時間軸を拡張して
いる。スイッチング素子12のターンオフ後、出力電流ｉ
Ｏは第11図の実線で示す経路を流れる（期間）。出力
電流ｉＯが零となった後はダイオード21のリカバリ電流
が図の一点鎖線の経路を流れる。インバータの上下アー
ムのスイッチング素子は短絡を防止するために片側アー
ムのスイッチング素子のターンオフ後、対のアームのス
イッチング素子のターンオフまでに一定の休止期間（例
えば30〜200μｓ）を設けるが、第11図の期間，が
この休止期間内であれば（すなわち期間，がスイッ
チング素子11のターンオン時刻t2以前にあれば）、ダイ
オード21の逆耐圧の回復（時刻t1より）に伴い、第11図
の二点鎖線で示す経路をアノードリアクトル６の放電電
流が流れる（）。この放電電流により、スナバコンデ
ンサ41が充電されるが、充電電圧υCSが υCS≦ＥＲ−ＥDC （４） であれば、時刻t2でスイッチング素子11がターンオンし
ても、第６図に示したスナバ回路電流が流れることがで
きず、スナバコンデンサ41には充電電荷がそのまま残っ
てしまう。このことは、時刻t3でスイッチング素子11が
ターンオフする時の電圧ストレスを増大させてしまうこ
とになり、dv/dt耐量の低いスイッチング素子（例えばG
TO）の使用を不可能としてしまう。This will be described for the case where the polarity of the output current i O in FIG. 10 is inverted from negative to positive. Fig. 11 shows the output current i O
The waveform and waveform of the current flowing through the inverter circuit at the time of polarity reversal and the waveform of the voltage ν CS of the snubber capacitor 41 are shown.
In the figure, the time axis before and after the polarity reversal of the output current i O is expanded. After turning off the switching element 12, the output current i
O flows through the route shown by the solid line in FIG. 11 (period). After the output current i O becomes zero, the recovery current of the diode 21 flows through the path indicated by the alternate long and short dash line in the figure. In order to prevent a short circuit, the switching elements of the upper and lower arms of the inverter are provided with a certain rest period (for example, 30 to 200 μs) after the switching elements of one arm are turned off and before the switching elements of the pair of arms are turned off. If the period is within this rest period (that is, the period is before the turn-on time t 2 of the switching element 11), the reverse withstand voltage of the diode 21 is recovered (from time t 1 ), and The discharge current of the anode reactor 6 flows through the path indicated by the chain double-dashed line (). The snubber capacitor 41 is charged by this discharge current. However, if the charging voltage ν CS is ν CS ≦ E R −E DC (4), even if the switching element 11 is turned on at time t 2 , the state shown in FIG. The snubber circuit current shown in (2) cannot flow, and the snubber capacitor 41 remains charged. This increases the voltage stress when the switching element 11 is turned off at the time t 3 , and the switching element with a low dv / dt withstand capability (for example, G
Makes the use of (TO) impossible.
本発明の目的は、従来回路においてインバータ出力電流
の極性反転時および電流断続時に発生する上側アームの
スナバコンデンサの残留電荷を上側アームのスイッチン
グ素子のオン期間中に放電させることによって、ターン
オフする時の電圧ストレスを低減したスナバ回路を提供
することにある。An object of the present invention is to turn off by turning off the residual charge of the snubber capacitor of the upper arm, which occurs when the polarity of the inverter output current is reversed and when the current is interrupted in the conventional circuit, by discharging it during the ON period of the switching element of the upper arm. An object is to provide a snubber circuit with reduced voltage stress.
［発明の構成］ （問題点を解決するための手段） 第１図に本発明の構成を示す。上側アームのスナバダイ
オード31およびスナバコンデンサ41と下側アームのスナ
バダイオード32およびスナバコンデンサ43の間に新たに
ダイオード100、スナバコンデンサ200および放電抵抗30
0を挿入している。図中の他の部品及び要素については
第５図の従来例と同様である。スナバダイオード100の
アノード端子は上側アームのスナバダイオード31のカソ
ード端子と接続し、スナバダイオード100のカソード端
子はスナバコンデンサ200および放電抵抗300に接続して
いる。スナバコンデンサ200の他端はスイッチング素子1
2の負極側に接続され、放電抵抗300の他端はスイッチン
グ素子11の正極側に接続されている。[Configuration of the Invention] (Means for Solving Problems) FIG. 1 shows the configuration of the present invention. Between the upper arm snubber diode 31 and snubber capacitor 41 and the lower arm snubber diode 32 and snubber capacitor 43, a diode 100, a snubber capacitor 200 and a discharge resistor 30 are newly added.
0 is inserted. Other parts and elements in the figure are the same as those in the conventional example of FIG. The anode terminal of the snubber diode 100 is connected to the cathode terminal of the snubber diode 31 of the upper arm, and the cathode terminal of the snubber diode 100 is connected to the snubber capacitor 200 and the discharge resistor 300. The other end of the snubber capacitor 200 has a switching element 1
2 is connected to the negative electrode side, and the other end of the discharge resistor 300 is connected to the positive electrode side of the switching element 11.
尚、放電抵抗300の他端は、アノードリアクトル６の電
源５の側に接続してもよい。また第２図のごとく第１図
のスナバ回路の極性が反転した場合についても同様の手
段で目的を達成できる。The other end of the discharge resistor 300 may be connected to the power source 5 side of the anode reactor 6. The same means can be used to achieve the object when the polarity of the snubber circuit shown in FIG. 1 is reversed as shown in FIG.
（作 用） このようにした構成されたスナバ回路においては、スナ
バコンデンサ41に（４）式に示す電圧が残留した場合に
おいても、スイッチング素子11がオン状態にあるとき、
スナバコンデンサ41→スナバダイオード100→放電抵抗3
00→スイッチング素子11の経路を通して上記残留電荷が
放電されるので、スイッチング素子11のターンオフ時の
電圧ストレスを無くすることが出来る。放電抵抗300は
スイッチング素子11のターンオフ後（第７図参照）もし
くはスイッチング素子12のターンオン後（第８図参照）
のスナバコンデンサ41の充電電圧υCSを電源電圧にまで
下げてしまうが、スナバコンデンサ200を設けることに
よりスナバコンデンサ200の充電電荷をスナバコンデン
サ200→放電抵抗300→アノードリアクトル６→電源５の
経路で放電し、スナバコンデンサ200の両端電圧υCS′
を電源電圧と等しくするので、スイッチング素子12のタ
ーンオフ時の電圧ストレスを増大させない。放電抵抗30
0はスナバコンデンサ41とスナバコンデンサ200の充電エ
ネルギーのうち電源電圧ＥDCとスナバコンデンサ43の電
圧ＥＲの差分に相当するエネルギー分を放電するだけで
よく、またスナバコンデンサ200の静電容量はスナバコ
ンデンサ41と同程度でよいので、放電抵抗300の容量は
小さなもので済み、スナバ回路の損失はあまり増大しな
い。スナバコンデンサ43はスナバエネルギー回生用の変
換器８の入力電圧を安定にするため比較的大きなものが
用いられるが、スナバコンデンサ43の充電電荷はスナバ
ダイオード32により阻止されて放電抵抗300を通して放
電されることはない。スナバダイオード100スイッチン
グ素子12のターンオン時にスナバコンデンサ200からの
放電電流を阻止する。(Operation) In the snubber circuit configured as above, even when the voltage shown in the formula (4) remains in the snubber capacitor 41, when the switching element 11 is in the ON state,
Snubber capacitor 41 → snubber diode 100 → discharge resistance 3
Since the residual charge is discharged through the path of 00 → switching element 11, the voltage stress when the switching element 11 is turned off can be eliminated. The discharge resistance 300 is set after the switching element 11 is turned off (see FIG. 7) or after the switching element 12 is turned on (see FIG. 8).
Although the charging voltage υ CS of the snubber capacitor 41 is reduced to the power supply voltage, the charging charge of the snubber capacitor 200 can be changed by the snubber capacitor 200 by the snubber capacitor 200 → discharge resistance 300 → anode reactor 6 → power supply 5 path. Discharges the voltage across the snubber capacitor 200 ν CS ′
Is made equal to the power supply voltage, so that the voltage stress when the switching element 12 is turned off is not increased. Discharge resistance 30
0 only needs to discharge the energy corresponding to the difference between the power supply voltage E DC and the voltage E R of the snubber capacitor 43 in the charging energy of the snubber capacitor 41 and the snubber capacitor 200, and the electrostatic capacitance of the snubber capacitor 200 is the snubber capacitor 200. Since the capacitance may be the same as that of the capacitor 41, the capacitance of the discharge resistor 300 may be small and the snubber circuit loss does not increase so much. The snubber capacitor 43 is of a relatively large size in order to stabilize the input voltage of the converter 8 for snubber energy regeneration, but the snubber capacitor 43 is blocked by the snubber diode 32 and discharged through the discharge resistor 300. There is no such thing. The snubber diode 100 prevents a discharge current from the snubber capacitor 200 when the switching element 12 is turned on.
第２図は、第１図と相補的な関係にあり、第１図と同じ
効果が得られることはいうまでもない。It is needless to say that FIG. 2 has a complementary relationship with FIG. 1, and the same effect as that of FIG. 1 can be obtained.
（実施例） 第３図に本発明を単相インバータに適用した一実施例を
示す。第５図の単相インバータの従来例に、スナバダイ
オード101,102、スナバコンデンサ201,202および放電抵
抗301,302を挿入している。第３図の他の部品および要
素は第５図と同じである。(Embodiment) FIG. 3 shows an embodiment in which the present invention is applied to a single-phase inverter. Snubber diodes 101, 102, snubber capacitors 201, 202 and discharge resistors 301, 302 are inserted in the conventional example of the single-phase inverter shown in FIG. The other parts and elements in FIG. 3 are the same as in FIG.
第４図に出力電流ｉＯの極性反転時にインバータ回路を
流れ電流の経路と波形およびスナバコンデンサ41の電圧
υCSの波形を第11図と対比して示す。第11図の従来例と
の違いは、時刻t2におけるスイッチング素子11のターン
オン後、スナバコンデンサ41の残留電荷が第４図の破線
で示す経路で放電され（）、時刻t3におけるスイッチ
ング素子11のターンオフ時の電圧は第11図のように残留
電荷に応じた電圧から立上ることなく０から立上がるの
でストレスを低減出来る。スナバコンデンサ41の電圧υ
CSはスイッチング素子11のターンオフ後には放電抵抗30
0により電源電圧ＥDCにまで下がる。FIG. 4 shows the path and waveform of the current flowing through the inverter circuit when the polarity of the output current i O is reversed and the waveform of the voltage ν CS of the snubber capacitor 41 in comparison with FIG. 11. The difference from the conventional example of FIG. 11 after turn-on of the switching element 11 at time t 2, the residual charge of the snubber capacitor 41 is discharged along the path shown by the broken line in FIG. 4 (), the switching element 11 at time t 3 Since the voltage at the turn-off time rises from 0 without rising from the voltage corresponding to the residual charge as shown in FIG. 11, stress can be reduced. Snubber capacitor 41 voltage υ
CS is a discharge resistor 30 after the switching element 11 is turned off.
With 0, the voltage drops to the power supply voltage E DC .
［発明の効果］ 以上説明したように、本発明によれば、スナバ回路の損
失をあまり増大させることなく、インバータの出力電流
の極性反転時および電流断続時に発生する上側アームの
スナバコンデンサの残留電荷を上側アームのスイッチン
グ素子のオン期間中に放電することができ、スイッチン
グ素子の電圧ストレスを増大させることがないので、dv
/dt耐量の低い素子（例えばGTO）を使用することが出来
る。[Effect of the Invention] As described above, according to the present invention, the residual charge of the snubber capacitor of the upper arm, which occurs when the polarity of the output current of the inverter is reversed and when the current is interrupted, without significantly increasing the loss of the snubber circuit. Can be discharged during the ON period of the switching element of the upper arm and does not increase the voltage stress of the switching element.
A device with low / dt tolerance (eg GTO) can be used.
第１図は本発明の構成を示す図、第２は本発明の他の構
成を示す図、第３図は本発明を単相インバータに適用し
た一実施例を示す図、第４図は本発明の作用を示す図、
第５図は従来例を示す図、第６図乃至第９図は従来例の
動作を示す図、第10図は単相インバータの出力電流の一
例を示す図、第11図は従来例の動作において問題となる
点を説明するための図である。 11〜14……スイッチング素子、21〜24……環流ダイオー
ド、31〜34……スナバダイオード、41〜43……スナバコ
ンデンサ、５……電源、６……アノードリアクトル、７
……負荷、８……変換器、９……電源、101,102……ス
ナバダイオード、201,202……スナバコンデンサ、301,3
02……放電抵抗。FIG. 1 is a diagram showing a configuration of the present invention, FIG. 2 is a diagram showing another configuration of the present invention, FIG. 3 is a diagram showing an embodiment in which the present invention is applied to a single-phase inverter, and FIG. Figure showing the action of the invention,
FIG. 5 is a diagram showing a conventional example, FIGS. 6 to 9 are diagrams showing an operation of the conventional example, FIG. 10 is a diagram showing an example of output current of a single-phase inverter, and FIG. 11 is an operation of the conventional example. FIG. 4 is a diagram for explaining a problematic point. 11 to 14 ... switching element, 21 to 24 ... freewheeling diode, 31 to 34 ... snubber diode, 41 to 43 ... snubber capacitor, 5 ... power supply, 6 ... anode reactor, 7
...... Load, 8 …… Converter, 9 …… Power supply, 101,102 …… Snubber diode, 201,202 …… Snubber capacitor, 301,3
02 …… Discharge resistance.
Claims (1)
ング素子と該素子にそれぞれ逆並列接続される環流ダイ
オードから成るインバータ装置の直流母線の一方に接続
されるスイッチング素子にそれぞれ並列接続される第１
のスナバダイオードと第１のスナバコンデンサの直列回
路と、前記第１のスナバダイオードと第１のスナバコン
デンサの直列接続点にそれぞれ第２のスナバダイオード
の一端を接続し、他端を共通に第２のスナバコンデンサ
を介して直流母線の他方に接続して、前記スイッチング
素子のスイッチングに伴なうスナバエネルギーを前記第
２のスナバコンデンサに蓄積してスナバエネルギーを回
生するようにしたスナバ回路において、前記第１のスナ
バダイオードと第１のスナバコンデンサの直列接続点と
前記第２のスナバダイオードの一端との間にそれぞれ第
３のスナバダイオードを接続し、前記第２のスナバダイ
オードと第３のスナバダイオードの直列接続点と直流母
線の一方との間にそれぞれ放電抵抗を接続すると共に該
直列接続点と直流母線の他方との間にそれぞれ第３のス
ナバコンデンサを接続したことを特徴とするスナバ回
路。1. A first switching element connected in parallel to a switching element connected to one of the direct current buses of an inverter device comprising a switching element bridge-connected between direct current buses and a free-wheeling diode antiparallel connected to the switching element.
A series circuit of the snubber diode and the first snubber capacitor, and one end of the second snubber diode is connected to the series connection point of the first snubber diode and the first snubber capacitor, respectively, and the other end is commonly connected to the second snubber diode. In the snubber circuit, which is connected to the other of the DC busses via the snubber capacitor to store the snubber energy accompanying the switching of the switching element in the second snubber capacitor to regenerate the snubber energy, A third snubber diode is connected between a series connection point of the first snubber diode and the first snubber capacitor and one end of the second snubber diode, and the second snubber diode and the third snubber diode are connected. The discharge resistance is connected between the series connection point and one of the DC buses, and the series connection point and the DC Snubber circuit being characterized in that connecting the third snubber capacitor respectively between the other line.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62246140A JPH0681515B2 (en) | 1987-09-30 | 1987-09-30 | Snubber circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62246140A JPH0681515B2 (en) | 1987-09-30 | 1987-09-30 | Snubber circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6489972A JPS6489972A (en) | 1989-04-05 |
| JPH0681515B2 true JPH0681515B2 (en) | 1994-10-12 |
Family
ID=17144075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62246140A Expired - Lifetime JPH0681515B2 (en) | 1987-09-30 | 1987-09-30 | Snubber circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0681515B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3173068B2 (en) * | 1991-10-22 | 2001-06-04 | 株式会社日立製作所 | Power converter |
-
1987
- 1987-09-30 JP JP62246140A patent/JPH0681515B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6489972A (en) | 1989-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3745561B2 (en) | Multi-level neutral point potential fixed power converter | |
| JP2585739B2 (en) | Power converter | |
| JP3325030B2 (en) | Three-level inverter device | |
| JP2521698B2 (en) | Snubber energy regeneration circuit | |
| JPS6121015B2 (en) | ||
| JPH0435994B2 (en) | ||
| EP0309919A2 (en) | A power conversion apparatus | |
| JPH0681515B2 (en) | Snubber circuit | |
| JP4274406B2 (en) | Snubber circuit of self-extinguishing element | |
| JP3070964B2 (en) | Inverter device | |
| JP3004774B2 (en) | Snubber circuit | |
| JPS6215023B2 (en) | ||
| JP2528811B2 (en) | Power converter | |
| JPH0444510B2 (en) | ||
| JPH10285953A (en) | Power converter | |
| JPH1094249A (en) | Chopper circuit | |
| JPH0667176B2 (en) | Gate turn-off thyristor device | |
| JP2529659B2 (en) | Snubber circuit of self-extinguishing type switching element | |
| JP2636330B2 (en) | Snubber circuit | |
| JP2000184710A (en) | Dc-dc converter insulated by transformer | |
| JPH0767318A (en) | Power converter | |
| JPS589517Y2 (en) | Inverter device | |
| JPH06113525A (en) | Snubber circuit | |
| JPH074068B2 (en) | Snubber circuit of self-extinguishing type switching element | |
| JPH0242247B2 (en) |