JPH0680775B2 - Hybrid integrated circuit device - Google Patents

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は集積回路基板に樹脂封止型の不揮発性メモリ、
例えばEPROM（紫外線消去形プログラマブル・リード・
オンリ・メモリー）を実装してなるEPROM内蔵型の混成
集積回路装置に関する。DETAILED DESCRIPTION OF THE INVENTION (A) Field of Industrial Application The present invention relates to a resin-sealed non-volatile memory on an integrated circuit substrate,
For example EPROM (UV erasable programmable lead
EPROM built-in type hybrid integrated circuit device in which only memory is mounted.

（ロ）従来の技術 紫外線を照射することによって既に書込まれた記憶情報
を消去し、再書込みが可能な紫外線照射窓を有するEPRO
M素子は、各種電子機器に好んで用いられている。このE
PROM素子は、制御用或は駆動用集積回路と共に現在、そ
の殆んどがプリント配線板に実装されており、一旦書込
んだ情報をその後書き直すために通常、着脱容易なプリ
ント配線板に実装されている。各種電子機器で小型軽量
化が要求される機器は、チップ・オン・ボードと称され
る技法によってプリント配線板に半導体集積回路（IC）
チップが直接搭載され、所要の配線が施された後この配
線部分を含んで前記ICチップが合成樹脂によって被覆さ
れ、極めて小形軽量化が達成されている。(B) Conventional technology EPRO with a UV irradiation window that can erase and rewrite memory information that has already been written by UV irradiation.
The M element is preferably used in various electronic devices. This E
Most of PROM elements are currently mounted on a printed wiring board together with an integrated circuit for control or driving. In order to rewrite information once written, it is usually mounted on a printed wiring board that is easily removable. ing. For various electronic devices that are required to be smaller and lighter, a semiconductor integrated circuit (IC) is mounted on the printed wiring board by a technique called chip-on-board.
The chip is directly mounted, and after the required wiring is provided, the IC chip including this wiring portion is covered with a synthetic resin, and the size and weight are extremely reduced.

一方紫外線照射窓を必要とするEPROMチップは、この照
射窓がネックとなり未だサーディップ型パッケージに組
込まれて製造され、プリント配線板に実装されているた
め小型軽量化が図れない。On the other hand, EPROM chips that require an ultraviolet irradiation window cannot be reduced in size and weight because the irradiation window becomes a neck and is still manufactured by being assembled in a sardip type package and mounted on a printed wiring board.

かかる従来のEPROM素子の実装構造を第12図に従って説
明すると、第12図は従来のEPROM素子の一部断面を有す
る斜視図であって、主表面上に導電性配線パターン（4
1）が形成されたガラス・エポキシ樹脂などから構成さ
れた絶縁性基板（42）のスルーホール（43）にサーディ
ップ型パッケージに組込まれEPROM素子（44）が搭載さ
れている。このEPROM素子（44）はヘッダー（45）およ
びキャップ（46）をし、前記ヘッダー（45）はセラミッ
ク基材（47）に外部導出リード（48）から低融点ガラス
材で接着されている。又このヘッダー（45）はガラスに
金粉が多量に混入したいわゆる金ペーストを焼結した素
子搭載部（50）が前記低融点ガラス材上或はセラミック
基材（47）上に接着されており、この素子搭載部（50）
にEPROMチップ（51）が紫外線照射面を上にして装着さ
れ、このチップ（51）の電極と前記外部導出リード（4
8）とが金属細線（52）によって接続されている。前記
キャップ（46）は蓄部材であって、前記EPROMチップ（5
1）の紫外線照射面と対向する部分に窓（53）を有する
セラミック基材（54）を含み、このキャップ（46）は低
融点ガラスによってヘッダー（45）に配置されたEPROM
（51）を密封している。この様にEPROMチップ（51）を
密封したEPROM素子（44）は、前記絶縁性基板（42）の
スルーホール（43）に外部導出リード（48）を挿通させ
半田によって固定される。このスルーホール（43）は導
電性配線パターン（41）によって所要の配線引回しが施
され、前記絶縁性基板の端部に設けられた雄型コネクタ
端子部（55）から図示しない雌型コネクタへと接続され
る。A mounting structure of such a conventional EPROM element will be described with reference to FIG. 12. FIG. 12 is a perspective view showing a partial cross section of the conventional EPROM element, in which a conductive wiring pattern (4
An EPROM element (44) is mounted in a sardip type package in a through hole (43) of an insulating substrate (42) made of glass epoxy resin or the like on which 1) is formed. The EPROM element (44) has a header (45) and a cap (46), and the header (45) is bonded to a ceramic base material (47) from an external lead (48) with a low melting point glass material. Further, in this header (45), an element mounting portion (50) obtained by sintering a so-called gold paste in which a large amount of gold powder is mixed with glass is adhered onto the low melting point glass material or the ceramic base material (47), This element mounting part (50)
An EPROM chip (51) is mounted on the surface of the chip (51) with the UV irradiation surface facing upward, and the electrodes of the chip (51) and the external leads (4) are attached.
8) and are connected by a thin metal wire (52). The cap (46) is a storage member, and the EPROM chip (5
An EPROM that includes a ceramic substrate (54) having a window (53) in a portion facing the ultraviolet irradiation surface of 1), and this cap (46) is placed on a header (45) by a low melting point glass.
(51) is sealed. The EPROM element (44) thus sealed with the EPROM chip (51) is fixed by solder by inserting the external lead (48) into the through hole (43) of the insulating substrate (42). The through hole (43) is laid out as required by the conductive wiring pattern (41), and the male connector terminal (55) provided at the end of the insulating substrate is transferred to a female connector (not shown). Connected with.

さて、かかる従来のEPROM素子の実装構造は、EPROMチッ
プ（51）に比べパッケージ外形が極めて大きく、平面占
有率もさることながら三次元、つまり高さもチップの高
さの数倍となり、薄型化に極めて不利である。更にスル
ーホール（43）に外部導出リードを挿通した後、半田な
どで固定する必要も生ずる。更に特筆すべき大きな欠点
は、絶縁性基板への実装に先立ってEPROM素子を一旦パ
ッケージに組立てることである。EPROM素子は紫外線照
射用の窓を有するが故、そのパッケージは、セラミック
スを基材としたサーディップ型パッケージに組立てられ
るが、このパッケージは低融点ガラスにより封止される
為、高温（400〜500℃）シールとなり、EPROMチップの
電極（アルミニウム）と外部導出リードとを接続する金
属細線を同種材料で構成しないとアロイ化が起こり配線
抵抗の増加を来したり、断線を生じたりする。この様な
事態を回避する目的で通常アルミニウム細線が用いられ
るが、このEPROMチップはサブストレートを接地電位に
する必要上、EPROMチップの接地電極を金ペーストで形
成されたチップ搭載部とワイヤ接続する。ここに於ても
金ペースト中の金或はおよび箔等の金属と前記アルミニ
ウムとで二次或は多元合金反応が進むことから、グラン
ドダイスと呼ばれる頭部にアルミニウムが披着されたシ
リコン小片をEPROMチップと別個に前記金ペーストより
成るチップ搭載部に固着させ、このグランドダイス頭部
とEPROMチップの接地電極とを接続するという極めて煩
雑な作業を伴う等、従来の実装構造は、小型、軽量、低
価格のいずれも不満足なものである。Now, the packaging structure of such a conventional EPROM element has an extremely large package outer shape as compared with the EPROM chip (51), and is three-dimensional, that is, the height is several times as high as the height of the chip as well as the plane occupancy rate. It is extremely disadvantageous. Furthermore, it is necessary to fix the lead-out lead through the through-hole (43) with solder or the like. A further major drawback to be noted is that the EPROM device is once assembled into a package prior to mounting on an insulating substrate. Since the EPROM element has a window for UV irradiation, the package is assembled into a cerdip type package that uses ceramics as a base material. However, this package is sealed with a low melting point glass, so it can be used at high temperatures (400 to 500). If the metal thin wires that connect the electrodes (aluminum) of the EPROM chip and the external leads are not made of the same material, alloying occurs, increasing wiring resistance and causing wire breakage. In order to avoid such a situation, aluminum thin wires are usually used, but this EPROM chip requires a substrate to be at ground potential, so the ground electrode of the EPROM chip is wire-connected to the chip mounting part made of gold paste. . Even in this case, since a secondary or multi-component alloy reaction proceeds between the metal such as gold or foil in the gold paste and the aluminum, a silicon piece on which aluminum is attached to the head called a ground die is used. The conventional mounting structure is small and light in weight, such as fixing it to the chip mounting part made of the gold paste separately from the EPROM chip and connecting the ground die head to the ground electrode of the EPROM chip. The low price is unsatisfactory.

斯る問題を解決するために第13図に示したEPROM実装構
造がある。In order to solve such a problem, there is an EPROM mounting structure shown in FIG.

以下に第13図に示したEPROM実装構造について説明す
る。The EPROM mounting structure shown in FIG. 13 will be described below.

主表面（60a）に導電性配線パターン（60b）が形成され
たガラス・エポキシ樹脂板などの絶縁性基板（60）は、
EPROMチップ（61）を載置するチップ搭載エリヤ（60c）
を有し、前記配線パターン（60b）は、このエリヤ近傍
から主表面（60a）上を引回されて図示しない雄型コネ
クタ端子部に接続されている。前記エリヤ（60c）に
は、EPROMチップ（61）が搭載され、このチップ（61）
の表面電極と前記配線パターン（60b）とが金属細線（6
2）により接続されている。勿論金属細線（62）の１本
は前記チップ（61）のサブストレートと接続する為に、
このチップ（61）が搭載された配線パターン（60b）と
ワイヤリングされている。前記EPROMチップ（61）の紫
外線照射面（61a）上には紫外線透過性樹脂（63）（例
えば東レ社製、型名TX−978）を介して、紫外線透過性
窓材（64）が固着されている。この窓材（64）は、石
英、透明アルミナ等、公知の紫外線透過性材料である。
そして、前記窓材（64）の頂部面（64a）は、EPROMチッ
プ（61）の紫外線照射面に光を導入する面であるから、
この頂部面（64a）を除いた残余の窓材（64）部分と、
金属細線（62）と、この金属細線（62）と前記配線パタ
ーン（60b）との接続部分とが合成樹脂（65）（例えば
日東電工社製、型名MP−10）で被覆されている。もし、
絶縁性基板（60）と、EPROMチップ（61）と窓材（64）
とを加えた総合厚さ寸法を更に低くする必要があれば、
前記基板（60）のチップ搭載エリヤ（60c）をザグリ穴
としてこの基板（60）の厚さの半分程度握れば良い。又
この様なザグリ穴としておけば、合成樹脂（65）の流れ
止めダムが形成され湿気などの侵入に対して有効に作用
する。An insulating substrate (60) such as a glass / epoxy resin plate with a conductive wiring pattern (60b) formed on the main surface (60a)
Area with chip (60c) to mount EPROM chip (61)
The wiring pattern (60b) is routed from near the area on the main surface (60a) and is connected to a male connector terminal portion (not shown). An EPROM chip (61) is mounted on the area (60c), and this chip (61)
The surface electrode and the wiring pattern (60b) of the metal thin wire (6
Connected by 2). Of course, one of the thin metal wires (62) is connected to the substrate of the chip (61),
The chip (61) is wired with the wiring pattern (60b) mounted thereon. On the ultraviolet irradiation surface (61a) of the EPROM chip (61), an ultraviolet transparent window material (64) is fixed via an ultraviolet transparent resin (63) (for example, Toray Co., model name TX-978). ing. The window material (64) is a known ultraviolet ray transmissive material such as quartz or transparent alumina.
Since the top surface (64a) of the window material (64) is a surface for introducing light to the ultraviolet irradiation surface of the EPROM chip (61),
The remaining window material (64) excluding this top surface (64a),
The thin metal wire (62) and the connecting portion between the thin metal wire (62) and the wiring pattern (60b) are covered with a synthetic resin (65) (for example, model name MP-10 manufactured by Nitto Denko Corporation). if,
Insulating substrate (60), EPROM chip (61) and window material (64)
If it is necessary to further reduce the total thickness dimension including
The chip mounting area (60c) of the substrate (60) may be used as a countersunk hole to grip about half the thickness of the substrate (60). If such counterbore holes are formed, a flow stop dam of the synthetic resin (65) is formed, which effectively acts on intrusion of moisture and the like.

第12図および第13図で示したEPROM実装構造は特開昭60
−83393号公報（HO5K １−18）に記載されている。The EPROM mounting structure shown in FIG. 12 and FIG.
-83393 (HO5K 1-18).

（ハ）発明が解決しようとする課題 第13図で示したEPROM実装構造ではEPROMのチップをプリ
ント基板上にダイボンディングしているため、小型化と
なることはいうまでもない。しかしながら、ここでいう
小型化はあくまでEPROM自体の小型化である。即ち、第1
3図からは明らかにされていないがEPROMの周辺に固着さ
れているマイクロコンピュータおよびその周辺回路素子
はディスクリート等の電子部品で構成されているため
に、EPROMを搭載したプリント基板用の集積回路として
のシステム全体を見た場合なんら小型化とはならず従来
通りプリント基板の大型化、即ちシステム全体が大型化
になる問題がある。更に第13図に示したEPROM構造ではE
PROMのプログラムデータを消去する場合、プリント基板
上に紫外線を照射し消去した後、EPROMから延在された
引回し線の導電パターン上にプローブ等の書込み用の端
子を当接して再書込みを行なわなければならず、従来の
一般的なROMライナーを使用することができずEPROMの再
書込みという点で煩雑となる問題がある。(C) Problems to be Solved by the Invention It goes without saying that the EPROM mounting structure shown in FIG. 13 is miniaturized because the EPROM chip is die-bonded onto the printed circuit board. However, the miniaturization referred to here is only miniaturization of the EPROM itself. That is, the first
Although it is not clear from Fig. 3, the microcomputer and its peripheral circuit elements that are fixed around the EPROM are composed of electronic components such as discretes, so it is used as an integrated circuit for a printed circuit board equipped with the EPROM. When the entire system is viewed, there is a problem that the size of the printed circuit board does not become small at all, that is, the size of the entire system becomes large as usual. Furthermore, in the EPROM structure shown in FIG. 13, E
When erasing the program data of the PROM, irradiate the printed circuit board with ultraviolet rays to erase it, and then rewrite by contacting the writing terminal such as the probe with the conductive pattern of the routing line extended from the EPROM. However, there is a problem that the conventional general ROM liner cannot be used and the EPROM is rewritten, which is complicated.

また、第12図に示したEPROM実装構造では消去後の再書
込みという点ではEPROMをプリント基板から着脱するこ
とが可能であるために、一般的なROMライターを用いて
の書込みが行えるために比較的容易に行える。しかしな
がら、第12図に示した実装構造においても第13図と同様
にEPROMの周辺の回路、即ち、マイクロコンピュータや
その周辺LSI,IC等の回路素子がディスクリート等の電子
部品で構成されているため、プリント基板の大型化、即
ちシステム全体が大型化となりユーザが要求される軽薄
短小のEPROM搭載の集積回路を提供することができない
大きな問題がある。In addition, in the EPROM mounting structure shown in FIG. 12, since the EPROM can be attached to and detached from the printed circuit board in terms of rewriting after erasing, it is possible to write using a general ROM writer. It can be done easily. However, in the mounting structure shown in FIG. 12 as well, as in FIG. 13, the circuits around the EPROM, that is, the circuit elements such as the microcomputer and its peripheral LSI, IC are composed of discrete electronic components. However, there is a big problem that the printed circuit board becomes large in size, that is, the entire system becomes large in size, and it is impossible to provide a light, thin, short and small EPROM mounted integrated circuit which is required by the user.

更に第12図および第13図で示したEPROM実装構造では、
上述した様にシステム全体が大型化になると共にEPROM
およびその周辺の回路素子を互いに接続する導電パター
ンが露出されているため信頼性が低下する問題がある。Furthermore, in the EPROM mounting structure shown in FIGS. 12 and 13,
As mentioned above, the whole system becomes larger and EPROM
Also, since the conductive patterns that connect the circuit elements in the surroundings to each other are exposed, there is a problem that reliability is reduced.

更に第12図および第13図で示したEPROM実装構造ではEPR
OMと、その周辺のマイクロコンピュータおよびIC,LSI等
の回路素子が露出されているため、基板上面に凹凸が生
じて取扱いにくく作業性が低下する場合がある。Furthermore, in the EPROM mounting structure shown in FIG. 12 and FIG.
Since the OM and the circuit elements such as the microcomputer and ICs, LSIs and the like around the OM are exposed, unevenness may occur on the upper surface of the substrate, making it difficult to handle and degrading workability.

（ニ）課題を解決するための手段 本発明は上述した課題に鑑みて為されたものであり、基
板上に樹脂封止型のEPROMを搭載すると共にそのEPROMと
接続されるマイクロコンピュータおよびその周辺の回路
素子を搭載し、且つ、ケース材と基板とで形成された封
止空間にマイクロコンピュータ及びその周辺の回路素子
全てが密封されEPROMのみがケース材の周辺の所定位置
より突出した基板上に設けられた構造を有することを特
徴とする。(D) Means for Solving the Problems The present invention has been made in view of the above-mentioned problems, and a microcomputer in which a resin-sealed EPROM is mounted on a substrate and which is connected to the EPROM and its periphery. The circuit element is mounted on the board, and all the circuit elements around the microcomputer are sealed in the sealed space formed by the case material and the board, and only the EPROM is projected on the board protruding from the predetermined position around the case material. It is characterized by having a provided structure.

従ってEPROMを搭載した混成集積回路を小型化に且つEPR
OMの挿脱が自由自在に行えるEPROM内蔵の混成集積回路
装置を提供することができる。Therefore, it is possible to downsize the hybrid integrated circuit equipped with EPROM and to EPR
It is possible to provide a hybrid integrated circuit device containing an EPROM in which the OM can be freely inserted and removed.

（ホ）作用 この様に本発明に依れば、ケース材の周辺に拡張した基
板上にEPROMを接続しているのでEPROMの載置位置をケー
ス材の周辺の任意に設定できるので、内蔵するマイクロ
コンピュータとの電気的接続を考慮して、効率良くEPRO
Mとマイクロコンピュータとを接続することができ、信
号線即ち導電路の引回し線を不要にすることができる。(E) Action As described above, according to the present invention, since the EPROM is connected to the substrate extended to the periphery of the case material, the EPROM mounting position can be arbitrarily set around the case material, and thus it is incorporated. EPRO is efficient considering the electrical connection with the microcomputer.
The M and the microcomputer can be connected, and the signal line, that is, the lead line of the conductive path can be eliminated.

更にEPROMの隣接する基板の周辺に最も関連の深いマイ
クロコンピュータを配置でき、EPROMとマイクロコンピ
ュータ間のデータのやりとりを行うデータ線を操短距離
あるいは最小距離を実現でき、データ線の引回しによる
実装密度のロスを最小限に抑制することになり、高密度
の実装が行える。Furthermore, the most closely related microcomputer can be placed around the board adjacent to the EPROM, the data line for exchanging data between the EPROM and the microcomputer can be operated at a short distance or a minimum distance, and the data line can be laid out. The density loss is suppressed to the minimum, and high-density mounting can be performed.

更に本発明ではEPROM以外の全ての素子がチップ状で且
つケース材と基板で形成された封止空間内に収納される
ため小型化でしかも取扱い性の優れた混成集積回路装置
を提供することができる。Further, according to the present invention, since all elements other than the EPROM are housed in a chip-like shape and housed in a sealed space formed by a case material and a substrate, it is possible to provide a hybrid integrated circuit device which is compact and easy to handle. it can.

（ヘ）実施例 以下に第１図乃第11図に示した実施例に基づいて本発明
の混成集積回路装置を詳細に説明する。(F) Embodiment Hereinafter, the hybrid integrated circuit device of the present invention will be described in detail based on the embodiment shown in FIGS.

第１図および第２図には、本発明の一実施例の混成集積
回路装置（１）が示されている。この混成集積回路装置
（１）は独立した電子部品として用いられコンピュータ
等の幅広い分野で機能を独立して有する集積回路として
用いられる。1 and 2 show a hybrid integrated circuit device (1) according to an embodiment of the present invention. This hybrid integrated circuit device (1) is used as an independent electronic component and is used as an integrated circuit having a function independently in a wide range of fields such as computers.

この混成集積回路装置（１）は第１図および第２図に示
す様に、集積回路基板（２）と、集積回路基板（２）上
に形成された所望形状の導電路（３）と、ケース材
（８）より突出した突出基板（2a）上の導電路（３）と
接続された樹脂モールドされた不揮発性メモリー（４）
と、メモリー（４）からデータを供給され且つ基板
（２）上の導電路（３）と接続されたマイクロコンピュ
ータ（５）およびその周辺回路素子（６）と、基板
（２）に一体化され且つ突出基板（2a）を露出するケー
ス材（８）とをから構成されている。As shown in FIGS. 1 and 2, the hybrid integrated circuit device (1) includes an integrated circuit board (2), a conductive path (3) having a desired shape formed on the integrated circuit board (2), Resin-molded non-volatile memory (4) connected to the conductive path (3) on the protruding substrate (2a) protruding from the case material (8)
And a microcomputer (5) and its peripheral circuit element (6), which are supplied with data from the memory (4) and are connected to the conductive paths (3) on the substrate (2), integrated with the substrate (2). And a case member (8) exposing the protruding substrate (2a).

集積回路基板（２）はセラミックス、ガラスエポキシあ
るいは金属等の硬質基板が用いられ、本実施例では放熱
性および機械的強度に優れた金属基板を用いるものとす
る。A hard substrate made of ceramics, glass epoxy, metal, or the like is used as the integrated circuit substrate (2), and in this embodiment, a metal substrate excellent in heat dissipation and mechanical strength is used.

金属基板として例えば0.5〜1.0mm厚のアルミニウム基板
を用いる。その基板（２）の表面には第３図に示す如
く、周知の陽極酸化により酸化アルミニウム膜（９）
（アルマイト層）が形成され、その一主面側に10〜70μ
厚のエポキシあるいはポリイミド等の絶縁樹脂層（10）
が貼着される。更に絶縁樹脂層（10）上には10〜70μ厚
の銅箔（11）が絶縁樹脂層（10）と同時にローラーある
いはホットプレス等の手段により貼着されている。For example, an aluminum substrate having a thickness of 0.5 to 1.0 mm is used as the metal substrate. As shown in FIG. 3, an aluminum oxide film (9) is formed on the surface of the substrate (2) by known anodic oxidation.
(Alumite layer) is formed, 10-70μ on one main surface side
Insulating resin layer such as thick epoxy or polyimide (10)
Is attached. Furthermore, a copper foil (11) having a thickness of 10 to 70 μm is adhered to the insulating resin layer (10) at the same time as the insulating resin layer (10) by means such as a roller or a hot press.

基板（２）の一主面上に設けられた銅箔（11）表面上に
はスクリーン印刷によって所望形状の導電路を露出して
レジストでマスクされ、貴金属（金、銀、白金）メッキ
層が銅箔（11）表面にメッキされる。然る後、レジスト
を除去して貴金属メッキ層をマスクとして銅箔（11）の
エッチングを行い所望の導電路（３）が形成される。こ
こでスクリーン印刷による導電路（３）の細さは0.5mm
が限界であるため、極細配線パターンを必要とするとき
は周知の写真蝕刻技術に依り約２μまでの極細導電路
（３）の形成が可能となる。On the surface of the copper foil (11) provided on one main surface of the substrate (2), a conductive path of a desired shape is exposed by screen printing and masked with a resist, and a noble metal (gold, silver, platinum) plating layer is formed. The surface of the copper foil (11) is plated. Then, the resist is removed and the copper foil (11) is etched using the noble metal plating layer as a mask to form a desired conductive path (3). Here, the fineness of the conductive path (3) by screen printing is 0.5 mm.
Therefore, when a very fine wiring pattern is required, it is possible to form a very fine conductive path (3) of up to about 2 μ by the well-known photo-etching technique.

突出基板（2a）の導電路（３）上の所定の位置には樹脂
モールドされた不揮発性メモリー（４）とメモリー
（４）からデータを供給されるマイクロコンピュータ
（５）とその周辺の回路素子（６）が搭載され導電路
（３）と接続されている。導電路（３）は基板（２）の
略全面に延在形成され、基板（２）の周端部に延在され
る導電路（３）の先端部はリード固着バッドが形成さ
れ、そのパッドには外部リード端子（12）が固着されて
いる。その外部リード（12）は取付け基板に取付けるた
めに略直角に折曲げ形成されている。A resin-molded nonvolatile memory (4) at a predetermined position on the conductive path (3) of the projecting substrate (2a), a microcomputer (5) to which data is supplied from the memory (4), and circuit elements around it (6) is mounted and connected to the conductive path (3). The conductive path (3) is formed to extend over substantially the entire surface of the substrate (2), and a lead fixing pad is formed at the tip of the conductive path (3) extending to the peripheral end portion of the substrate (2), and the pad thereof is formed. An external lead terminal (12) is fixed to the. The external lead (12) is bent and formed at a substantially right angle for mounting on the mounting substrate.

不揮発性メモリー（４）としてEPROM（Eras−able Pro
gramable Read Only Memory）が用いられる（以下不
揮発性メモリー（４）をEPROMという）。このEPROM
（４）は周知の如く、EPROM（４）のペレットに形成さ
れているフローティングゲートに蓄積されている電子
（プログラム・データ）を光を照射して励起させて未記
憶状態のペレットに戻し再書込みして利用できる素子で
ある。EPROM (Eras-able Pro) as non-volatile memory (4)
gramable read only memory) is used (hereinafter, nonvolatile memory (4) is referred to as EPROM). This EPROM
As is well known, (4) irradiates light with electrons (program data) accumulated in the floating gate formed in the pellet of EPROM (4) to excite it and restore it to the unstored pellet for rewriting. It is an element that can be used after that.

一般的なEPROM（４）の構造は第４図および第５図に示
す様にDIP（デュアル・イン・ライン）型であり、大別
すると樹脂モールド型パッケージタイプとセラミックス
型パッケージタイプとがある。樹脂モールド型あるいは
セラミックス型のいずれのタイプにおいてもペレット
（12）のメモリーを消去するために光を照射する必要が
あるため、ペレット（12）の上面にあたる部分はエネル
ギーの高い光（紫外線）を透視する透過部材（13）が配
置されている。本実施例ではDIP型のEPROM（４）であれ
ば樹脂モールド型あるいはセラミックス型のどちらのタ
イプのパッケージを用いてもよい。この様なEPROM装置
は特開昭53−74358号公報および特開昭62−290160号公
報に開示されている。The structure of a general EPROM (4) is a DIP (dual in line) type as shown in FIGS. 4 and 5, and is roughly classified into a resin mold type package type and a ceramics type package type. In either resin mold type or ceramic type, it is necessary to irradiate light to erase the memory of the pellet (12), so the part corresponding to the upper surface of the pellet (12) sees through light (ultraviolet light) with high energy. A transparent member (13) is arranged. In this embodiment, either the resin mold type or the ceramic type package may be used as long as it is the DIP type EPROM (4). Such an EPROM device is disclosed in JP-A-53-74358 and JP-A-62-290160.

本実施例ではEPROM（４）にはDIP型のEPROM装置を用い
たが、EPROM（４）の型は基本的には任意であり、例え
ばセラミック型あるいは樹脂モールド型のLCC,PLCC等の
パッケーシでも用いることが可能である。LCCおよびPLC
C夫々のタイプのEPROM装置はその底面に四側辺に接続要
の電極が設けられた構造である。LCCおよびPLCC型のEPR
OMはDIP型のEPROMに比べて小型化になるが本実施例では
最っとも普及率の高いDIP型のEPROM装置を用いて説明す
るが、より小型化のシステムを要求する場合にはLCC,PL
CC型のEPROM装置を用いればその効果は大である。ま
た、LCC,PLCC型のEPROMはDIP型と同様にソケットを介し
て基板上に搭載される。Although a DIP type EPROM device is used for the EPROM (4) in this embodiment, the type of the EPROM (4) is basically arbitrary, and for example, a ceramic type or resin mold type LCC, PLCC, or other package may be used. It can be used. LCC and PLC
Each type of EPROM device has a structure in which electrodes for connection are provided on four sides on the bottom surface. LCC and PLCC type EPR
Although the OM is smaller than the DIP type EPROM, this embodiment will be described using the DIP type EPROM device, which has the highest diffusion rate.However, in the case of requiring a more compact system, the LCC, PL
The effect is great if a CC type EPROM device is used. Further, the LCC and PLCC type EPROMs are mounted on the substrate via the sockets similarly to the DIP type.

EPROM（４）のプログラム・データを選択して供給され
るマイクロコンピュータ（５）およびその周辺回路素子
（６）のIC、トランジスタ、チップ抵抗およびチップコ
ンデンサー等はチップ状態で所望の導電路（３）上に半
田付けあるいはAgペースト等のろう材によって付着さ
れ、マイクロコンピュータ（５）および回路素子（６）
は近傍の導電路（３）にボンディングされている。更に
導電路（３）間にはスクリーン印刷によるカーボン抵抗
体およびニッケルメッキによるニッケルメッキ抵抗体が
夫々抵抗素子として形成されている。The ICs, transistors, chip resistors, chip capacitors, etc. of the microcomputer (5) and its peripheral circuit elements (6) supplied by selecting the program data of the EPROM (4) are desired conductive paths (3) in the chip state. It is attached to the top by soldering or a brazing material such as Ag paste, and the microcomputer (5) and the circuit element (6)
Are bonded to nearby conductive paths (3). Further, a carbon resistor formed by screen printing and a nickel plated resistor formed by nickel plating are formed as resistance elements between the conductive paths (3).

一方、ケース材（８）は絶縁部材としての熱可塑性樹脂
から形成され、基板（２）と固着した際空間部が形成さ
れる様に箱状に形成されている。その箱状のケース材
（８）の周端部は基板（２）の略周端部に配置されて接
着性を有したシール剤（Ｊシート：商品名）によって基
板（２）と強固に固着一体化される。この結果、基板
（２）とケース材（８）間に所定の封止空間部（14）が
形成されることになる。更に本実施例のケース材（８）
から突出基板（2a）が露出し、この突出基板（2a）はEP
ROM（４）が載置できる大きさに形成されている。なお
この突出基板（2a）は基板（２）の４辺のどの位置にも
設けられることができ、マイクロコンピュータ（５）と
の関係でその位置が決定される。On the other hand, the case member (8) is made of a thermoplastic resin as an insulating member, and is formed in a box shape so that a space is formed when it is fixed to the substrate (2). The peripheral edge of the box-shaped case material (8) is arranged substantially at the peripheral edge of the substrate (2) and firmly fixed to the substrate (2) by an adhesive sealant (J sheet: product name). Be integrated. As a result, a predetermined sealed space (14) is formed between the substrate (2) and the case material (8). Furthermore, the case material (8) of this embodiment
The protruding substrate (2a) is exposed from this, and this protruding substrate (2a) is EP
The ROM (4) is sized so that it can be mounted. The protruding substrate (2a) can be provided at any position on the four sides of the substrate (2), and its position is determined in relation to the microcomputer (5).

ケース材（８）から露出した突出基板（2a）上にはソケ
ット（15）の電極と固着接続される複数の導電路（３）
の一端が形成され、その導電路（３）の先端部にEPROM
（４）を挿入するソケット（15）が固着される。ソケッ
ト（15）が固着された導電路（３）の他端はマイクロコ
ンピュータ（５）の近傍に効率よく引回しされチップ状
のマイクロコンピュータ（５）とボンディングワイヤで
電気に接続される。A plurality of conductive paths (3) fixedly connected to the electrodes of the socket (15) on the protruding substrate (2a) exposed from the case material (8).
EPROM is formed on one end of the conductive path (3)
The socket (15) into which (4) is inserted is fixed. The other end of the conductive path (3) to which the socket (15) is fixed is efficiently routed to the vicinity of the microcomputer (5) and electrically connected to the chip-shaped microcomputer (5) by a bonding wire.

ここでEPROM（４）とマイクロコンピュータ（５）との
位置関係について述べる。第６図はEPROM（４）とマイ
クロコンピュータ（５）とを基板（２）上に配置したと
きの要部拡大図であり、EPROM（４）とチップ状のマイ
クロコンピュータ（５）とは第６図に示す如く、多数本
の導電路（３）を介して接続されるため、その導電路
（３）の引回しを短くするためにEPROM（４）とマイク
ロコンピュータ（５）は夫々、隣接する位置かあるいは
できるだけ近傍に位置する様に配置される。従ってEPRO
M（４）とマイクロコンピュータ（５）との導電路
（３）の引回しは最短距離で形成でき基板上の実装面積
を有効に使用することができる。EPROM（４）とその近
傍あるいは隣接した位置に配置されたチップ状のマイク
ロコンピュータ（５）は第６図の如く、マイクロコンピ
ュータ（５）の近傍に延在された導電路（３）の先端部
とワイヤ線によってボンディング接続されEPROM（４）
と電気的に接続される。Here, the positional relationship between the EPROM (4) and the microcomputer (5) will be described. FIG. 6 is an enlarged view of an essential part when the EPROM (4) and the microcomputer (5) are arranged on the substrate (2), and the EPROM (4) and the chip-shaped microcomputer (5) are the sixth As shown in the figure, the EPROM (4) and the microcomputer (5) are adjacent to each other in order to shorten the routing of the conductive paths (3) because they are connected through a large number of conductive paths (3). It is arranged so that it is located at the position or as close as possible. Therefore EPRO
The routing of the conductive path (3) between the M (4) and the microcomputer (5) can be formed in the shortest distance, and the mounting area on the substrate can be effectively used. As shown in FIG. 6, the EPROM (4) and the chip-shaped microcomputer (5) arranged in the vicinity of or adjacent to the EPROM (4) are the tips of the conductive paths (3) extending in the vicinity of the microcomputer (5). EPROM (4) that is connected by bonding with a wire wire
Electrically connected to.

ところで、EPROM（４）はソケット（15）に挿入されて
突出基板（2a）上に搭載されることになり、EPROM
（４）はケース材（８）に隣接して配置される。このと
き、EPROM（４）の上面とケース材（８）の上面とは略
一致した状態であることが好ましい。この結果、EPROM
（４）だけが露出し、他のマイクロコンピュータ（５）
およびその周辺の回路素子（６）は封止空間（14）内に
配置されることになる。By the way, the EPROM (4) will be inserted into the socket (15) and mounted on the protruding substrate (2a).
(4) is arranged adjacent to the case material (8). At this time, it is preferable that the upper surface of the EPROM (4) and the upper surface of the case member (8) are substantially aligned with each other. As a result, EPROM
Only (4) is exposed, other microcomputers (5)
And the circuit element (6) around it will be arranged in the sealed space (14).

上述の如く、EPROM（４）と接続されるマイクロコンピ
ュータ（５）およびその周辺の回路素子（６）は基板
（２）とケース材（８）で形成された封止空間部（14）
に配置する様に設定されている。即ち、チップ状の電子
部品および印刷抵抗、メッキ抵抗等の抵抗素子の全ての
素子が封止空間部（14）内に設けられている。ところ
で、EPROM（４）上には光を遮光するために遮光用のシ
ール材（16）が貼着される。As described above, the microcomputer (5) connected to the EPROM (4) and the circuit element (6) around it are the sealed space (14) formed by the substrate (2) and the case material (8).
It is set to be placed in. That is, all elements such as chip-shaped electronic components and resistance elements such as printing resistors and plating resistors are provided in the sealing space (14). By the way, on the EPROM (4), a light-shielding sealing material (16) is attached in order to shield light.

本実施例でEPROM（４）のデータ消去を行う場合はシー
ル材（16）を剥して紫外線を照射するかあるいはソケッ
ト（15）からEPROM（４）を離脱して紫外線を照射する
ケースがある。また、再書込みの場合はEPROM（４）を
ソケットから離脱して一般的なROMライターを使用して
電気的に書込みを行い、書込み後、ソケット（15）に挿
入すればよい。In this embodiment, when erasing the data of the EPROM (4), the sealing material (16) may be peeled off and irradiated with ultraviolet rays, or the EPROM (4) may be removed from the socket (15) and irradiated with ultraviolet rays. In the case of rewriting, the EPROM (4) may be removed from the socket, electrically written using a general ROM writer, and then inserted into the socket (15) after writing.

以下に本発明を用いたモデム用の混練集積回路装置の具
体例を示す。A specific example of a kneading integrated circuit device for a modem using the present invention will be shown below.

先ず、モデム（MODEM）とはパーソナルコンピュータな
どのデータ端末が扱うデジタル化されたデータを電話回
線を使って、お互に離れたところでデータ送受を行うデ
ータ通信のためにモデムが存在する。モデムの機能はデ
ジタル化されたデータを電話回線を使用できる周波数を
使って、データによる変調を行いアナログ信号にして電
話回線に乗せることと、相手方から送られて来たデータ
で変調させるアナログ信号を復調してデジタル化したデ
ータに戻す機能を持つ。First, a modem (MODEM) exists for data communication in which digitized data handled by a data terminal such as a personal computer is transmitted and received at a distance from each other using a telephone line. The function of the modem is to use the frequency that can use the telephone line to convert the digitized data into the analog signal that is modulated by the data and put on the telephone line, and the analog signal that is modulated with the data sent from the other party. It has the function of demodulating and returning to digitized data.

第７図に示したブロック図に基づいてモデムを簡単に説
明する。The modem will be briefly described based on the block diagram shown in FIG.

第７図は集積回路基板（２）上にモデムを搭載したとき
のブロック図である。FIG. 7 is a block diagram when a modem is mounted on the integrated circuit board (2).

モデムはパソコンより送信されたデータを内蔵するメモ
リー内に蓄積してそのデータを出力するDTEインターフ
ェース（21）と、DTEインターフェース（21）より出力
されたデータに基づいて所定の出力信号を出力するマイ
クロコンピュータ（５）の、マイクロコンピュータ
（５）からアドレスされるデータを内蔵したEPROM
（４）と、マイクロコンピュータ（５）からの出力信号
を変復調しNCU（NETWORK CONTROL UNIT）に出力する
第１および第２の変復調回路（22）（23）と、マイクロ
コンピュータ（５）からの出力信号に応じて所望のDTMF
信号（トーン信号）を発生するDTMF発生器（24）とをか
ら構成されている。The modem stores a data transmitted from a personal computer in a built-in memory and outputs the data, and a micro that outputs a predetermined output signal based on the data output from the DTE interface (21). EPROM with built-in data addressed by the microcomputer (5) of the computer (5)
(4), first and second modulation / demodulation circuits (22) and (23) that modulate and demodulate the output signal from the microcomputer (5) and output to the NCU (NETWORK CONTROL UNIT), and output from the microcomputer (5) Desired DTMF depending on the signal
And a DTMF generator (24) for generating a signal (tone signal).

DTEインターフェースは例えばSTC9610（セイコーエプソ
ン）等のICより成り、第８図の如く、パソコンの出力信
号を供給し、その出力信号を内蔵メモリー内に蓄積して
マイクロコンピュータ（５）へ出力する送信メモリー部
（25）と、マイクロコンピュータ（５）からの出力信号
が供給される信号を内蔵メモリー内に蓄積してパソコン
へ出力する受信メモリー部（26）と、送信メモリー部
（25）および受信メモリー部（26）を介して出力される
夫々の信号を切替える制御部（27）とからなり、パソコ
ン（28）とマイクロコンピュータ（５）とを接続するた
めの所定の機能を有するものである。The DTE interface is composed of an IC such as STC9610 (Seiko Epson), and as shown in FIG. 8, it supplies the output signal of the personal computer, stores the output signal in the internal memory, and outputs it to the microcomputer (5). Section (25), a reception memory section (26) for accumulating a signal supplied with an output signal from the microcomputer (5) in a built-in memory and outputting it to a personal computer, a transmission memory section (25) and a reception memory section The control unit (27) switches the respective signals output via the (26) and has a predetermined function for connecting the personal computer (28) and the microcomputer (5).

マイクロコンピュータ（５）は例えばSTC9620（セイコ
ーエプソン）等のICより成り、第９図の如く、DTEイン
ターフェース（21）から出力される出力信号を認識する
コマンド認識部と、コマンド認識部によって認識された
出力信号を解読するコマンド解読部と、コマンド解読部
で解読された信号に基づいてメモリー部のデータと比較
し変復調回路へデータを供給するコマンド実行部と、コ
マンド解読部のデータとメモリー部内のデータとの比較
結果、誤ったデータがコマンド実行部に供給された際に
DTEインターフェース（21）に出力信号を出力する応答
コード生成部とからなる。The microcomputer (5) is composed of, for example, an IC such as STC9620 (Seiko Epson), and as shown in FIG. 9, it is recognized by the command recognition unit that recognizes the output signal output from the DTE interface (21) and the command recognition unit. The command decoding unit that decodes the output signal, the command execution unit that compares the data in the memory unit based on the signal decoded by the command decoding unit and supplies the data to the modem circuit, the data in the command decoding unit and the data in the memory unit When incorrect data is supplied to the command execution unit as a result of comparison with
The DTE interface (21) includes a response code generation unit that outputs an output signal.

変復調回路（28）はマイクロコンピュータ（５）から送
信されるデジタル信号をアナログ信号に変換してNCU部
に送信する。また反対にNCU部から送信されたアナログ
信号をデジタル信号に変換してマイクロコンピュータ
（５）へ送信するものであり、低速および中速夫々のタ
イプの回路を備えている。第１の変復調回路（22）は30
0bpsの低速変復調回路であり、第２の変復調回路（23）
は1200bpsの中速変復調回路である。夫々の第１および
第２の変復調回路（22）（23）はマイクロコンピュータ
（５）により、いずれか一方の変復調回路が選択され
る。The modulation / demodulation circuit (28) converts the digital signal transmitted from the microcomputer (5) into an analog signal and transmits it to the NCU unit. On the contrary, it converts an analog signal transmitted from the NCU unit into a digital signal and transmits it to the microcomputer (5), and has low-speed and medium-speed circuits. The first modulation / demodulation circuit (22) is 30
This is a low-speed modulation / demodulation circuit of 0 bps, and the second modulation / demodulation circuit (23)
Is a 1200bps medium speed modulation / demodulation circuit. One of the first and second modulation / demodulation circuits (22, 23) is selected by the microcomputer (5).

DTMF発生器（24）はマイクロコンピュータ（５）のコマ
ンド実行部より出力されたデータをCOL,ROW夫々の入力
端子に入力することで所定のDTMF信号を発生し送信AMP
（29a）に出力して電話回線へ信号を供給する。The DTMF generator (24) generates a predetermined DTMF signal by inputting the data output from the command execution unit of the microcomputer (5) to the input terminals of each of COL and ROW, and transmits AMP.
Output to (29a) and supply signal to telephone line.

EPROM（４）内にはモデムの各種のモードを設定するた
めのプログラムデータがメモリーされており、マイクロ
コンピュータ（５）のアドレスに基づいてマイクロコン
ピュータ（５）に供給される。Program data for setting various modes of the modem is stored in the EPROM (4) and is supplied to the microcomputer (5) based on the address of the microcomputer (5).

次にモデムの動作について簡単に説明する。Next, the operation of the modem will be briefly described.

先ず、パソコン通信を開始するに当り、マイクロコンピ
ュータ（５）からの読出し信号に基づいて制御スイッチ
（29d）が動作し、所定のアドレスデータがEPROM（４）
に供給され、そのアドレスに基づいたEPROM（４）のプ
ログラム・データがマイクロコンピュータ（５）に供給
され、通信を行う夫々のモデムの通信規格（BELL/CCITT
規格）、通信速度（300/1200bps）、データファーマッ
トの一致、デップスイッチモードの切替等の各種のモー
ドが一致しているかが確認される。First, when the personal computer communication is started, the control switch (29d) operates based on the read signal from the microcomputer (5), and the predetermined address data is transferred to the EPROM (4).
The program data of the EPROM (4) based on the address is supplied to the microcomputer (5) and the communication standard (BELL / CCITT) of each modem for communication is supplied.
Standard), communication speed (300 / 1200bps), matching of data format, switching of DIP switch mode, etc. are checked to see if they match.

各種のモードが一致しているとすると、パソコンに応答
側のモデムの電話番号をキー入力する。その電話番号は
パソコンとのインターフェース用のDTEインターフェー
ス（21）に入力され、電話番号を解読する為にマイクロ
コンピュータ（５）に転送される。その解読した結果を
DTMF発生器（24）に送信し、DTMF発生器（24）からDTMF
信号が発信されその信号は送信AMP（29a）、ライントラ
ンス（29c）を介して一般電話回線へ転送される。Assuming that the various modes are the same, enter the telephone number of the answering modem into the personal computer. The telephone number is input to the DTE interface (21) for interfacing with a personal computer and transferred to the microcomputer (5) for decoding the telephone number. The decrypted result
Send to DTMF generator (24) and DTMF from DTMF generator (24)
A signal is transmitted and the signal is transferred to a general telephone line via a transmission AMP (29a) and a line transformer (29c).

転送されたDTMF信号は応答側のモデムに対して呼出し信
号を送出し、応答側のモデムは呼出し信号を受信して自
動着信する。すると応答側のモデムは接続手順の為のア
ンサートーン起呼側のモデムに対して送出する。The transferred DTMF signal sends a calling signal to the answering modem, and the answering modem receives the calling signal and automatically receives the incoming call. The answering modem then sends the answer tone to the calling modem for the connection procedure.

起呼側のモデムではライントランス（29c）、受信アン
プ（29b）を通り低速変復調回路（22）でそのアンサー
トーンが起呼側のモデムに対して所定のアンサートーン
であるか否かを検出する。所定のアンサートーンであれ
ば通信状態に入る。The modem on the calling side passes through the line transformer (29c) and the receiving amplifier (29b), and the low speed modulation / demodulation circuit (22) detects whether or not the answer tone is a predetermined answer tone for the modem on the calling side. . If it is a predetermined answer tone, the communication state is entered.

通信状態となると、起呼側のパソコンのキーボードから
の所定のキー入力信号に基づいてパソコンからのパラレ
ルデータをDTEインターフェース（21）に入力し、その
データをマイクロコンピュータ（５）に転送する。ここ
でパラレルデータをシリアルデータに変換する。シリア
ルデータに変換されたデジタル信号は低速変復調回路
（22）に送信される。ここでデジタル信号はアナログ信
号に変換され、それに対応した通信規格に基づいて周波
数変調FSKされ、通信AMP（29）、ライントランス（32）
を介して応答側のモデムに送信される。In the communication state, parallel data from the personal computer is input to the DTE interface (21) based on a predetermined key input signal from the keyboard of the calling personal computer, and the data is transferred to the microcomputer (5). Here, the parallel data is converted into serial data. The digital signal converted into serial data is transmitted to the low speed modulation / demodulation circuit (22). Here, the digital signal is converted into an analog signal, frequency modulation FSK is performed based on the corresponding communication standard, communication AMP (29), line transformer (32)
To the modem on the answering side.

一方、応答側のパソコンのキー入力信号によって送出し
た周波数変調のアナログ信号は起呼側のモデムに送出さ
れ、ライントランス（29c）、受信APM（29b）を介して
低速編復調回路（22）に入力される。ここでアナログ信
号はデジタル信号に変換されたDTEインターフェース（2
1）に入力され、シリアルデジタル信号からパラレルデ
ジタル信号に変換されて起呼側のパソコンに入力され
る。その結果起呼側へパソコンと応答側のパソコンは全
二重通信ができる様になりパソコン通信が実現する。On the other hand, the frequency-modulated analog signal sent by the key input signal of the personal computer on the response side is sent to the modem on the calling side and sent to the low-speed demodulation circuit (22) via the line transformer (29c) and the receiving APM (29b). Is entered. Here, the analog signal is converted to a digital signal by the DTE interface (2
It is input to 1), converted from a serial digital signal to a parallel digital signal, and input to the calling personal computer. As a result, the personal computer for the calling side and the personal computer for the answering side can perform full-duplex communication, thus realizing personal computer communication.

第10図は第７図で示したモデム回路を本実施例で用いた
基板（２）上に実装した場合の平面図であり、実装され
る回路素子の図符号の同一符号とする。EPROM（４）と
マイクロコンピュータ（５）との接続はバスラインで示
す。尚、複数の回路素子を接続する導電路は煩雑のため
省略する。FIG. 10 is a plan view of the modem circuit shown in FIG. 7 mounted on the substrate (2) used in this embodiment, and the same reference numerals are used for the circuit elements to be mounted. The connection between the EPROM (4) and the microcomputer (5) is shown by a bus line. The conductive paths connecting the plurality of circuit elements are omitted because they are complicated.

第10図に示す如く、基板（２）の対向する周端部には外
部リード端子（12）が固着される複数の固着用パッド
（3a）が設けられている。固着パッド（3a）から延在さ
れる導電路（３）上封止空間（14）の位置には複数の回
路素子が、突出基板（2a）上にはEPROM（４）を搭載す
るソケット（15）が固着される。斯る基板（２）上には
EPROM（４）以外のマイクロコンピュータ（５）を含む
複数の回路素子が固着されており、（21）はDTEインタ
ーフェース、（22）（23）は第１および第２の変復調回
路、（24）はDTMF発生回路、（29a）はEPROM（４）を制
御する制御スイッチ、（５）はマイクロコンピュータ、
（６）はコンデンター等のチップ部品である。As shown in FIG. 10, a plurality of fixing pads (3a) to which the external lead terminals (12) are fixed are provided on the opposing peripheral ends of the substrate (2). A socket (15) for mounting a plurality of circuit elements at a position of a sealing space (14) on a conductive path (3) extending from a fixing pad (3a) and an EPROM (4) on a protruding substrate (2a). ) Is stuck. On such a substrate (2)
A plurality of circuit elements including a microcomputer (5) other than the EPROM (4) are fixed, (21) is a DTE interface, (22) and (23) are first and second modulation / demodulation circuits, and (24) is DTMF generation circuit, (29a) control switch for controlling EPROM (4), (5) microcomputer,
(6) is a chip component such as a condenser.

第10図に示す如く、マイクロコンピュータ（５）の近傍
あるいは隣接するケース材（８）より露出した突出基板
（2a）にEPROM（４）が搭載されるソケット（15）が固
着される。マイクロコンピュータ（５）の近傍あるいは
隣接する位置にソケット（15）を固着することで、マイ
クロコンピュータ（５）とEPROM（４）との信号線、即
ち導電路（３）の引回し線の距離を最短でしかも最小の
距離で引回すことができ、他の実装パターンを有効に使
用できると共に高密度実装が行える。このときソケット
（15）はケース材（８）から露出し基板（２）の任意の
周端部に設けた突出基板（2a）に設けられる。尚、一点
鎖線で囲まれた領域は接着シートでケース材（８）で固
着される領域を示す。As shown in FIG. 10, the socket (15) on which the EPROM (4) is mounted is fixed to the protruding substrate (2a) exposed from the case material (8) near or adjacent to the microcomputer (5). By fixing the socket (15) near or adjacent to the microcomputer (5), the distance between the signal line between the microcomputer (5) and the EPROM (4), that is, the routing line of the conductive path (3) can be increased. It can be routed at the shortest distance and at the shortest distance, other mounting patterns can be effectively used, and high-density mounting can be performed. At this time, the socket (15) is exposed from the case material (8) and is provided on the protruding substrate (2a) provided at an arbitrary peripheral end portion of the substrate (2). The area surrounded by the alternate long and short dash line shows the area fixed by the case material (8) with an adhesive sheet.

第11図は第10図で示した基板（２）上にケース材（８）
を固着したときのモデム用の混成集積回路装置の完成品
の平面図であり、ケース材（８）の周端部の突出基板
（2a）上にはEPROM（４）が露出された状態となる。即
ち、EPROM（４）以外の他の素子は全てケース材（８）
と基板（２）とで形成された封止空間（14）内に封止さ
れ且つEPROM（４）のみが露出されるのでEPROM（４）の
挿脱が必要に応じて自由自在に行うことができる。FIG. 11 shows the case material (8) on the substrate (2) shown in FIG.
FIG. 9 is a plan view of a finished product of the hybrid integrated circuit device for a modem when the EPROM (4) is exposed on the protruding substrate (2a) at the peripheral end portion of the case material (8) when the device is fixed. . That is, all elements other than EPROM (4) are case materials (8)
The EPROM (4) can be freely inserted and removed as necessary because it is sealed in the sealed space (14) formed by the substrate and the substrate (2) and only the EPROM (4) is exposed. .

以上に詳述したモデム用の混成集積回路装置のEPROM
（４）には製品仕様の多様化に備え、仕向地、OEM、自
社販売等セットメーカ（ユーザ）が要望する仕様変更に
対して容易に対応することができる。即ち、EPROM
（４）以外の回路構成はあらかじめ各種の仕様変更に対
応する様に設計されていたが、特定のユーザの仕様に基
づいて混成集積回路を設計すると、他のユーザ仕様と一
致しないことがあった場合、従来では混成集積回路自体
の設計を見なおす必要があった。EPROM for hybrid integrated circuit device for modems detailed above
In (4), in preparation for diversification of product specifications, it is possible to easily respond to specification changes required by the set maker (user) such as destination, OEM, and in-house sales. That is, EPROM
Circuit configurations other than (4) were designed in advance to accommodate various specifications changes, but when a hybrid integrated circuit was designed based on the specifications of a specific user, it may not match the specifications of other users. In that case, conventionally, it was necessary to review the design of the hybrid integrated circuit itself.

しかし本発明の混成集積回路装置ではEPROM（４）がソ
ケット（15）を介して突出基板（2a）上に搭載され且つ
ケース材（８）から露出された状態であるため、EPROM
（４）の離脱が行えるのでユーザ側でEPROMを選択して
実装するだけで１つの混成集積回路装置で多機種の混成
集積回路装置の実現が行える。However, in the hybrid integrated circuit device of the present invention, the EPROM (4) is mounted on the projecting substrate (2a) via the socket (15) and is exposed from the case material (8).
Since the step (4) can be removed, a user can select and mount an EPROM to implement a multi-type hybrid integrated circuit device with one hybrid integrated circuit device.

斯る本発明に依れば、基板（２）の所望位置に突出基板
（2a）を設け、その突出基板（2a）上の導電路（３）に
ソケット（15）を介して樹脂モールドされたEPROM
（４）を接続し、基板（２）とケース材（８）とで形成
された封止空間（14）にマイクロコンピュータ（５）お
よび他の回路素子（６）を固着することにより、混成集
積回路とEPROMとの一体化した装置ができ且つ必要性に
応じて容易にEPROMの挿脱が行える大きな特徴を有す
る。According to the present invention, the protruding substrate (2a) is provided at a desired position on the substrate (2), and the conductive path (3) on the protruding substrate (2a) is resin-molded via the socket (15). EPROM
Hybrid integration by connecting (4) and fixing the microcomputer (5) and other circuit elements (6) in the sealed space (14) formed by the substrate (2) and the case material (8). It has a great feature that a device in which a circuit and an EPROM are integrated can be formed and the EPROM can be easily inserted and removed according to need.

（ト）発明の効果 以上に詳述した如く、本発明に依れば、第１に基板
（２）の任意の周端辺に突出基板（2a）を設け、その突
出基板（2a）上の導電路（３）に樹脂モールドされたEP
ROM（４）を接続しているので、EPROM（４）の載置位置
の周辺の任意に選定できる利点を有する。このため内蔵
するマイクロコンピュータとの電気的接続を考慮して、
効率良くEPROM（４）とマイクロコンピュータ（５）と
を接続できデータ線の引回しを不要にできる。更に詳述
すると、EPROM（４）の隣接する位置に最も関連の深い
マイクロコンピュータ（５）を配置でき、その結果EPRO
M（４）とマイクロコンピュータ（５）間のデータのや
りとりを行うデータ線を最短距離あるいは最も設計容易
なレイアウトで実現でき、データ線の引回しによる実装
密度のロスを最小限に抑制できる。(G) Effect of the Invention As described above in detail, according to the present invention, first, the protruding substrate (2a) is provided on an arbitrary peripheral edge of the substrate (2), and the protruding substrate (2a) is provided on the protruding substrate (2a). EP resin-molded on the conductive path (3)
Since the ROM (4) is connected, there is an advantage that it can be arbitrarily selected around the EPROM (4) mounting position. Therefore, considering the electrical connection with the built-in microcomputer,
The EPROM (4) and the microcomputer (5) can be efficiently connected, and the data line can be eliminated. More specifically, the most closely related microcomputer (5) can be placed in the adjacent position of the EPROM (4), resulting in EPRO.
The data line for exchanging data between the M (4) and the microcomputer (5) can be realized with the shortest distance or the layout that is the easiest to design, and the loss of the packaging density due to the routing of the data line can be minimized.

第２に基板（２）の周端部に設けた突出基板（2a）にEP
ROM（４）を配置しているので、一体化した小型の混成
集積回路装置として取り扱える利点を有する。更に集積
回路基板（２）上の組込むマイクロコンピュータおよび
その周辺回路素子の実装密度を向上することにより、従
来必要とされたプリント基板を廃止でき、１つの小型化
されたEPROM（４）を着脱自在に内蔵する混成集積回路
装置を実現できる。Secondly, EP on the protruding substrate (2a) provided on the peripheral edge of the substrate (2).
Since the ROM (4) is arranged, there is an advantage that it can be handled as an integrated small-sized hybrid integrated circuit device. Further, by improving the packaging density of the microcomputer and its peripheral circuit elements to be incorporated on the integrated circuit board (2), the conventionally required printed circuit board can be eliminated and one miniaturized EPROM (4) can be detachably attached. It is possible to realize a hybrid integrated circuit device that is built into the.

第３に集積回路基板（２）として金属基板を用いること
により、その放熱効果をプリント基板に比べて大幅に向
上でき、より実装密度の向上に寄与できる。また導電路
（３）として銅箔（11）を用いることにより、導電路
（３）の抵抗値を導電ペーストより大幅に低減でき、実
装される回路をプリント基板と同等以上に拡張できる。Thirdly, by using a metal substrate as the integrated circuit board (2), the heat radiation effect thereof can be greatly improved compared with the printed circuit board, which can contribute to further improvement of the mounting density. Further, by using the copper foil (11) as the conductive path (3), the resistance value of the conductive path (3) can be significantly reduced as compared with the conductive paste, and the mounted circuit can be expanded to a level equal to or larger than that of the printed circuit board.

第４にEPROM（４）として市販されているデュアルイン
ライン型あるいはLCC型を用いることができるので、混
成集積回路装置へのEPROM（４）の実装が極めて容易に
実現できる利点を有する。Fourthly, since the commercially available dual in-line type or LCC type can be used as the EPROM (4), there is an advantage that the EPROM (4) can be mounted on the hybrid integrated circuit device very easily.

第５にEPROM（４）と接続されるマイクロコンピュータ
（５）およびその周辺回路素子（６）はケース材（８）
と集積回路基板（２）とで形成される封止空間（14）に
ダイ形状あるいはチップ形状で組み込まれるので、従来
のプリント基板の様に樹脂モールドしたものに比較して
極めて占有面積が小さくなり、実装密度の大幅に向上で
きる利点を有する。Fifth, the microcomputer (5) connected to the EPROM (4) and its peripheral circuit element (6) are case materials (8)
Since it is incorporated in a sealed space (14) formed by the integrated circuit board (2) and the integrated circuit board (2) in a die shape or a chip shape, the occupied area is much smaller than that of a conventional printed circuit board that is resin-molded. , Has the advantage that the packaging density can be greatly improved.

第６にケース材（８）と集積回路板（２）の周端を実質
的に一致させることにより、集積回路基板（２）のほぼ
全面を封止空間（14）として利用でき、実装密度の向上
と相まって極めてコンパクトな混合集積回路装置を実現
できる。Sixth, by making the case material (8) and the peripheral edge of the integrated circuit board (2) substantially coincide with each other, almost the entire surface of the integrated circuit board (2) can be used as the sealing space (14), and the mounting density Combined with the improvement, an extremely compact mixed integrated circuit device can be realized.

第７に突出基板（2a）上にソケット（15）を設けること
により、EPROM（４）の着脱を自在に行え、EPROM（４）
の交換や消去および再書込みを自由に行える利点を有す
る。Seventh, by providing the socket (15) on the protruding substrate (2a), the EPROM (4) can be freely attached and detached.
It has the advantage that it can be freely exchanged, erased and rewritten.

第８にケース材（８）とEPROM（４）の上面を一致させ
ることにより、平坦な上面を有する懇請集積回路装置を
実現できる利点を有する。Eighth, the case material (8) and the upper surface of the EPROM (4) are aligned with each other, which has an advantage that a solicitation integrated circuit device having a flat upper surface can be realized.

第９に集積回路基板（２）の一辺あるいは相対向する辺
から外部リード（12）を導出でき、極めて多ピンの混成
集積回路装置を実現できる利点を有する。Ninth, the external leads (12) can be led out from one side of the integrated circuit board (2) or the opposite sides, and there is an advantage that an extremely multi-pin hybrid integrated circuit device can be realized.

【図面の簡単な説明】[Brief description of drawings]

第１図は本実施例を示す斜視図、第２図は第１図のＩ−
Ｉ断面図、第３図は本実施例で用いる基板の断面図、第
４図は本実施例で用いるEPROMの斜視図、第５図は第４
図の断面図、第６図は基板上のEPROM周辺を示す要部拡
大斜視図、第７図は本実施例で用いたモデムを示すブロ
ック図、第８図は第７図で示したモデムのDTEインター
フェースを示すブロック図、第９図は第７図で示したモ
デムのマイクロコンピュータを示すブロック図、第10図
は第７図で示したブロック図を基板上に実装したときの
平面図、第11図は第10図に示した基板上にケース材を固
着したときの平面図、第12図および第13図は従来のEPRO
M実装構造を示す断面図である。 （１）……混成集積回路装置、（２）……集積回路基
板、（2a）……突出基板、（３）……導電路、（４）…
…EPROM、（５）……マイクロコンピュータ、（６）…
…回路素子、（８）……ケース材、（15）……ソケッ
ト。FIG. 1 is a perspective view showing this embodiment, and FIG. 2 is I- in FIG.
I sectional view, FIG. 3 is a sectional view of a substrate used in this embodiment, FIG. 4 is a perspective view of an EPROM used in this embodiment, and FIG.
FIG. 6 is a sectional view of the figure, FIG. 6 is an enlarged perspective view of an essential part showing the periphery of the EPROM on the substrate, FIG. 7 is a block diagram showing a modem used in this embodiment, and FIG. 8 is a view of the modem shown in FIG. FIG. 9 is a block diagram showing a DTE interface, FIG. 9 is a block diagram showing a microcomputer of the modem shown in FIG. 7, and FIG. 10 is a plan view when the block diagram shown in FIG. 7 is mounted on a substrate. FIG. 11 is a plan view of the case material fixed on the substrate shown in FIG. 10, and FIGS. 12 and 13 are conventional EPROs.
It is a sectional view showing an M mounting structure. (1) ... hybrid integrated circuit device, (2) ... integrated circuit board, (2a) ... protruding board, (3) ... conductive path, (4) ...
… EPROM, (5) …… Microcomputer, (6)…
… Circuit element, (8) …… Case material, (15) …… Socket.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中本 修 大阪府守口市京阪本通２丁目18番地 三洋 電機株式会社内 (72)発明者 大川 克実 大阪府守口市京阪本通２丁目18番地 三洋 電機株式会社内 (72)発明者 小池 保広 大阪府守口市京阪本通２丁目18番地 三洋 電機株式会社内 (72)発明者 金子 正雄 大阪府守口市京阪本通２丁目18番地 三洋 電機株式会社内 (72)発明者 上野 聖和 大阪府守口市京阪本通２丁目18番地 三洋 電機株式会社内 (72)発明者 斎藤 保雄 群馬県山田郡大間々町大間々414―１ 東 京アイシー株式会社内 ─────────────────────────────────────────────────── ─── Continued Front Page (72) Inventor Osamu Nakamoto 2-18 Keihan Hondori, Moriguchi City, Osaka Sanyo Electric Co., Ltd. (72) Katsumi Okawa 2-18 Keiyo Hondori, Moriguchi City, Osaka Sanyo Electric Co., Ltd. (72) Inventor Yasuhiro Koike, 2-18 Keihan Hondori, Moriguchi City, Osaka Sanyo Electric Co., Ltd. (72) Inventor Masao Kaneko 2-18, Keihan Hondori, Moriguchi City, Osaka Sanyo Electric Co., Ltd. (72) Inventor Seiwa Ueno 2-18, Keihanhondori, Moriguchi City, Osaka Sanyo Electric Co., Ltd. (72) Inventor Yasuo Saito 41-1, Omama-cho, Yamama-gun, Gunma Prefecture Tokyo IC

Claims (9)

【特許請求の範囲】[Claims] 【請求項１】集積回路基板と、 前記基板上に形成された所望のパターンを有する導電路
と、 前記導電路に接続された樹脂モールドされた不揮発性メ
モリーと、 前記メモリーからデータを供給され且つ前記基板上の導
電路と接続されたマイクロコンピュータおよびその周辺
回路素子と、 前記基板に一体化されたケース材とを具備し、 前記ケース材より突出した前記基板上の前記導電路に前
記不揮発性メモリーを接続し、前記基板と前記ケース材
で形成された封止空間に前記マイクロコンピュータおよ
びその周辺回路素子を配置したことを特徴とする混成集
積回路装置。1. An integrated circuit substrate, a conductive path having a desired pattern formed on the substrate, a resin-molded nonvolatile memory connected to the conductive path, and data supplied from the memory, A microcomputer connected to a conductive path on the substrate and its peripheral circuit element; and a case member integrated with the substrate, wherein the conductive path on the substrate protruding from the case member is non-volatile. A hybrid integrated circuit device characterized in that a memory is connected and the microcomputer and its peripheral circuit elements are arranged in a sealed space formed by the substrate and the case material. 【請求項２】前記集積回路基板として表面を絶縁した金
属基板を用いたことを特徴とする請求項１記載の混成集
積回路装置。2. The hybrid integrated circuit device according to claim 1, wherein a metal substrate whose surface is insulated is used as the integrated circuit substrate. 【請求項３】前記導電路として銅箔を用いたことを特徴
とする請求項１記載の混成集積回路装置。3. The hybrid integrated circuit device according to claim 1, wherein a copper foil is used as the conductive path. 【請求項４】前記マイクロコンピュータは前記導電路上
にダイ形状で組み込まれることを特徴とする請求項１記
載の混成集積回路装置。4. The hybrid integrated circuit device according to claim 1, wherein the microcomputer is mounted on the conductive path in a die shape. 【請求項５】前記周辺回路素子としてチップ抵抗、チッ
プコンデンサーを用いることを特徴とする請求項１記載
の混成集積回路装置。5. The hybrid integrated circuit device according to claim 1, wherein a chip resistor and a chip capacitor are used as the peripheral circuit element. 【請求項６】前記ケース材の周端部を前記基板の周端部
とほぼ一致させたことを特徴とする請求項１記載の混成
集積回路装置。6. The hybrid integrated circuit device according to claim 1, wherein a peripheral end portion of the case member is substantially aligned with a peripheral end portion of the substrate. 【請求項７】前記基板上に前記導電路と接続されたソケ
ットを設け、前記ソケットに前記不揮発性メモリーを挿
入することを特徴とする請求項１記載の混成集積回路装
置。7. The hybrid integrated circuit device according to claim 1, wherein a socket connected to the conductive path is provided on the substrate, and the nonvolatile memory is inserted into the socket. 【請求項８】前記不揮発性メモリーの上面と前記ケース
材の上面とを実質的に一致させたことを特徴とする請求
項７記載の混成集積回路装置。8. The hybrid integrated circuit device according to claim 7, wherein an upper surface of the non-volatile memory and an upper surface of the case member are substantially aligned with each other. 【請求項９】前記不揮発メモリーはデュアルインライン
型あるいはLCC型樹脂モールドされていることを特徴と
する請求項１記載の混成集積回路装置。9. The hybrid integrated circuit device according to claim 1, wherein the non-volatile memory is a dual in-line type or LCC type resin mold.