JPH0678218A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JPH0678218A JPH0678218A JP4247205A JP24720592A JPH0678218A JP H0678218 A JPH0678218 A JP H0678218A JP 4247205 A JP4247205 A JP 4247205A JP 24720592 A JP24720592 A JP 24720592A JP H0678218 A JPH0678218 A JP H0678218A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- solid
- column
- image pickup
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【目的】 フレームメモリーを用いず且つチップ面積を
増大させずにオフセット性のＦＰＮをリアルタイムにキ
ャンセルできるようにしたＸＹアドレス型の固体撮像装
置を提供する。 【構成】 ＣＭＤ画素１-11 〜１-44 を２次元的に配列
し、各行のゲート端子は垂直選択線５-1〜５-4に共通に
接続し、各列のソース端子は２本の列ライン８-1a 〜８
-4b を交互に接続して配列する。各２本の列ラインは共
通に駆動される一対の列選択用トランジスター２-1a 〜
２-4b を介して２本のビデオライン４-1，４-2に接続
し、２本のビデオライン４-1，４-2は、切り換えスイッ
チ群９-1〜９-4を介して信号線11-1及び11-2に接続す
る。信号線11-1は電流電圧変換アンプ12-1と遅延回路13
を介して差動アンプ14へ入力し、信号線11-2は電流電圧
変換アンプ12-2を介して差動アンプ14へ入力し、両者の
差信号を出力する。
増大させずにオフセット性のＦＰＮをリアルタイムにキ
ャンセルできるようにしたＸＹアドレス型の固体撮像装
置を提供する。 【構成】 ＣＭＤ画素１-11 〜１-44 を２次元的に配列
し、各行のゲート端子は垂直選択線５-1〜５-4に共通に
接続し、各列のソース端子は２本の列ライン８-1a 〜８
-4b を交互に接続して配列する。各２本の列ラインは共
通に駆動される一対の列選択用トランジスター２-1a 〜
２-4b を介して２本のビデオライン４-1，４-2に接続
し、２本のビデオライン４-1，４-2は、切り換えスイッ
チ群９-1〜９-4を介して信号線11-1及び11-2に接続す
る。信号線11-1は電流電圧変換アンプ12-1と遅延回路13
を介して差動アンプ14へ入力し、信号線11-2は電流電圧
変換アンプ12-2を介して差動アンプ14へ入力し、両者の
差信号を出力する。
Description
【０００１】
【産業上の利用分野】本発明は、固体撮像装置、特に固
定パターンノイズ（以下ＦＰＮと略称する）を除去でき
るようにした増幅型撮像素子を用いたＸＹアドレス型の
固体撮像装置に関する。
定パターンノイズ（以下ＦＰＮと略称する）を除去でき
るようにした増幅型撮像素子を用いたＸＹアドレス型の
固体撮像装置に関する。
【０００２】
【従来の技術】従来より、画像入力装置には、ＣＣＤイ
メージセンサー等の固体撮像装置が広く利用されてい
る。ＣＣＤイメージセンサーにおいては、フォトダイオ
ードで光電変換された電荷信号を、ＣＣＤシフトレジス
ターにより順次転送し、最終的にはチップ上に設けられ
た１つ又は複数の電荷検出アンプにより、低インピーダ
ンスの映像信号として出力する構成が一般的に用いられ
ている。ＣＣＤシフトレジスターの電荷伝送効率が99.9
9 ％以上ある現在のＣＣＤイメージセンサーでは、フォ
トダイオードの開口率ばらつきや暗電流ばらつきを除く
と、プロセス時に生じるＣＣＤ部のパターニングばらつ
きに起因する映像信号のＦＰＮは存在しないため、低Ｆ
ＰＮの画像を得ることができる。
メージセンサー等の固体撮像装置が広く利用されてい
る。ＣＣＤイメージセンサーにおいては、フォトダイオ
ードで光電変換された電荷信号を、ＣＣＤシフトレジス
ターにより順次転送し、最終的にはチップ上に設けられ
た１つ又は複数の電荷検出アンプにより、低インピーダ
ンスの映像信号として出力する構成が一般的に用いられ
ている。ＣＣＤシフトレジスターの電荷伝送効率が99.9
9 ％以上ある現在のＣＣＤイメージセンサーでは、フォ
トダイオードの開口率ばらつきや暗電流ばらつきを除く
と、プロセス時に生じるＣＣＤ部のパターニングばらつ
きに起因する映像信号のＦＰＮは存在しないため、低Ｆ
ＰＮの画像を得ることができる。
【０００３】しかしながら通常のＣＣＤイメージセンサ
ーでは、電荷検出アンプで読み出した信号電荷をリセッ
トしてしまうので、一度読み出した信号は破壊されてし
まう。したがって、光情報を蓄積している途中で映像を
モニターすることによって蓄積状態を確認したり、複数
回の読み出しを行うといったことができない。またＣＣ
Ｄイメージセンサーでは、その構成上、画素へのランダ
ムアクセスや、画像情報の一部のみを取り出すといっ
た、特殊な機能を付加することが困難である。更にＣＣ
Ｄの問題としては、ＣＣＤイメージセンサーでは全ての
ＣＣＤの転送ゲートをパルス駆動しなければならないの
で、多画素化したり高速動作をしようとすると、ゲート
容量部で消費される電力が大きくなるということがあ
る。
ーでは、電荷検出アンプで読み出した信号電荷をリセッ
トしてしまうので、一度読み出した信号は破壊されてし
まう。したがって、光情報を蓄積している途中で映像を
モニターすることによって蓄積状態を確認したり、複数
回の読み出しを行うといったことができない。またＣＣ
Ｄイメージセンサーでは、その構成上、画素へのランダ
ムアクセスや、画像情報の一部のみを取り出すといっ
た、特殊な機能を付加することが困難である。更にＣＣ
Ｄの問題としては、ＣＣＤイメージセンサーでは全ての
ＣＣＤの転送ゲートをパルス駆動しなければならないの
で、多画素化したり高速動作をしようとすると、ゲート
容量部で消費される電力が大きくなるということがあ
る。
【０００４】それらの問題を解決するイメージセンサー
として、ＸＹアドレス型の増幅型イメージセンサーが提
案されている。これには、例えばＣＭＤ（Charge Modul
ation Device，電荷変調素子）イメージセンサーやＳＩ
Ｔ（Static Induction Transistor ，静電誘導トランジ
スター）イメージセンサー、ＡＭＩ（Amplified MosIma
ge sensor）と呼ばれるものがある。なおＣＭＤイメー
ジセンサーに用いられるＣＭＤ素子については、例えば
特開昭６０−２０６０６３号公報や、1986年に開催され
たＩＥＤＭ（International Electron Device Meeting
）の予稿集の第353 〜356 頁の“A New MOS Image Sen
sor Operating in a Non-destructive Readout Mode”
と題する論文等に詳細に説明されている。これらのイメ
ージセンサーは、いずれも光電変換機能と信号増幅機能
を各画素毎に有するものであり、更には信号電荷はリセ
ットされない限り保存されているので、信号電荷の非破
壊読み出しが可能である。
として、ＸＹアドレス型の増幅型イメージセンサーが提
案されている。これには、例えばＣＭＤ（Charge Modul
ation Device，電荷変調素子）イメージセンサーやＳＩ
Ｔ（Static Induction Transistor ，静電誘導トランジ
スター）イメージセンサー、ＡＭＩ（Amplified MosIma
ge sensor）と呼ばれるものがある。なおＣＭＤイメー
ジセンサーに用いられるＣＭＤ素子については、例えば
特開昭６０−２０６０６３号公報や、1986年に開催され
たＩＥＤＭ（International Electron Device Meeting
）の予稿集の第353 〜356 頁の“A New MOS Image Sen
sor Operating in a Non-destructive Readout Mode”
と題する論文等に詳細に説明されている。これらのイメ
ージセンサーは、いずれも光電変換機能と信号増幅機能
を各画素毎に有するものであり、更には信号電荷はリセ
ットされない限り保存されているので、信号電荷の非破
壊読み出しが可能である。
【０００５】次に、従来の増幅型撮像素子を用いたＸＹ
アドレス型イメージセンサーの一例として、ＣＭＤを画
素として用いたイメージセンサーの構成について、図５
を用いて説明する。各画素を構成するＣＭＤ101-11，10
1-12，・・・ 101-mnをマトリックス状に配列し、その各ド
レインには共通にビデオ電圧ＶDD（＞０）を印加する。
Ｘ方向に配列された各行のＣＭＤ群のゲート端子は、垂
直選択線102-1 ，102-2 ，・・・ 102-m にそれぞれ接続
し、Ｙ方向に配列された各列のＣＭＤ群のソース端子
は、列ライン103-1 ，103-2 ，・・・ 103-n にそれぞれ接
続する。列ライン103-1 ，103-2 ，・・・ 103-n は、それ
ぞれ列選択用トランジスター104-1 ，104-2，・・・ 104-n
、及び接地用トランジスター105-1 ，105-2 ，・・・ 105
-n を介して、ビデオ信号線106 及びグラウンドに接地
された線107 に、それぞれ接続する。ビデオ信号線106
は入力が仮想接地された電流−電圧変換型のプリアンプ
108 に接続され、プリアンプ108 の出力端109 には負極
性の映像信号が時系列で読み出されるように構成されて
いる。
アドレス型イメージセンサーの一例として、ＣＭＤを画
素として用いたイメージセンサーの構成について、図５
を用いて説明する。各画素を構成するＣＭＤ101-11，10
1-12，・・・ 101-mnをマトリックス状に配列し、その各ド
レインには共通にビデオ電圧ＶDD（＞０）を印加する。
Ｘ方向に配列された各行のＣＭＤ群のゲート端子は、垂
直選択線102-1 ，102-2 ，・・・ 102-m にそれぞれ接続
し、Ｙ方向に配列された各列のＣＭＤ群のソース端子
は、列ライン103-1 ，103-2 ，・・・ 103-n にそれぞれ接
続する。列ライン103-1 ，103-2 ，・・・ 103-n は、それ
ぞれ列選択用トランジスター104-1 ，104-2，・・・ 104-n
、及び接地用トランジスター105-1 ，105-2 ，・・・ 105
-n を介して、ビデオ信号線106 及びグラウンドに接地
された線107 に、それぞれ接続する。ビデオ信号線106
は入力が仮想接地された電流−電圧変換型のプリアンプ
108 に接続され、プリアンプ108 の出力端109 には負極
性の映像信号が時系列で読み出されるように構成されて
いる。
【０００６】また垂直選択線102-1 ，102-2 ，・・・ 102-
m は垂直走査回路110 に接続して、それぞれに信号
ΦG1，ΦG2，・・・ ΦGmが印加される。また列選択用トラ
ンジスター104-1 ，104-2 ，・・・ 104-n 、及び接地用ト
ランジスター105-1 ，105-2 ，・・・ 105-n の各ゲート端
子は水平走査回路111 に接続して、それぞれに信号
ΦS1，ΦS2，・・・ ΦSn及びその反転信号が印加されるよ
うに構成されている。なお、各ＣＭＤは同一基板上に形
成され、その基板には電圧ＶSUB （＜０）が印加される
ようになっている。
m は垂直走査回路110 に接続して、それぞれに信号
ΦG1，ΦG2，・・・ ΦGmが印加される。また列選択用トラ
ンジスター104-1 ，104-2 ，・・・ 104-n 、及び接地用ト
ランジスター105-1 ，105-2 ，・・・ 105-n の各ゲート端
子は水平走査回路111 に接続して、それぞれに信号
ΦS1，ΦS2，・・・ ΦSn及びその反転信号が印加されるよ
うに構成されている。なお、各ＣＭＤは同一基板上に形
成され、その基板には電圧ＶSUB （＜０）が印加される
ようになっている。
【０００７】図６は、図５に示した構成のＣＭＤ固体撮
像装置の動作を説明するための信号波形図である。垂直
選択線102-1 ，102-2 ，・・・ 102-m に印加する信号
ΦG1，ΦG2，・・・ ΦGmは、読み出しゲート電圧ＶRDとリ
セット電圧ＶRS，オーバーフロー電圧ＶOF，蓄積電圧Ｖ
ACよりなり、非選択行においては水平帰線期間ｔBL中は
オーバーフロー電圧ＶOF、水平映像有効期間ｔH 中は蓄
積電圧ＶACとなり、選択行においては水平映像有効期間
ｔH 中は読み出しゲート電圧ＶRD、それに引き続く水平
帰線期間ｔBL中はリセット電圧ＶRSとなる。また、列選
択用トランジスター104-1 ，104-2 ，・・・ 104-n のゲー
ト端子に印加する信号ΦS1，ΦS2，・・・ ΦSnは列ライン
103-1 ，103-2 ，・・・ 103-n を選択するための信号で、
その低レベルは列選択用トランジスター104-1 ，104-2
，・・・ 104-n をオフとする共に、接地用トランジスタ
ー105-1 ，105-2 ，・・・ 105-n をオンとし、高レベルは
列選択用トランジスターをオン、接地用トランジスター
をオフとする電圧値になるように設定されている。
像装置の動作を説明するための信号波形図である。垂直
選択線102-1 ，102-2 ，・・・ 102-m に印加する信号
ΦG1，ΦG2，・・・ ΦGmは、読み出しゲート電圧ＶRDとリ
セット電圧ＶRS，オーバーフロー電圧ＶOF，蓄積電圧Ｖ
ACよりなり、非選択行においては水平帰線期間ｔBL中は
オーバーフロー電圧ＶOF、水平映像有効期間ｔH 中は蓄
積電圧ＶACとなり、選択行においては水平映像有効期間
ｔH 中は読み出しゲート電圧ＶRD、それに引き続く水平
帰線期間ｔBL中はリセット電圧ＶRSとなる。また、列選
択用トランジスター104-1 ，104-2 ，・・・ 104-n のゲー
ト端子に印加する信号ΦS1，ΦS2，・・・ ΦSnは列ライン
103-1 ，103-2 ，・・・ 103-n を選択するための信号で、
その低レベルは列選択用トランジスター104-1 ，104-2
，・・・ 104-n をオフとする共に、接地用トランジスタ
ー105-1 ，105-2 ，・・・ 105-n をオンとし、高レベルは
列選択用トランジスターをオン、接地用トランジスター
をオフとする電圧値になるように設定されている。
【０００８】
【発明が解決しようとする課題】上記構成の増幅型固体
撮像装置は、ＣＣＤイメージセンサーによっては得られ
ない種々の動作を行わせることができるものであるが、
各画素毎に信号の増幅機能があるために、プロセス時に
生じるばらつきによる各画素の特性ばらつきが、ＦＰＮ
として映像信号に混入し、画質を低下させるという問題
がある。各画素の特性ばらつきによるＦＰＮは、大きく
分けて感度むらに対応する光量依存性の成分と、オフセ
ットに対応する成分とに分けられる。これらのうち光量
依存性のＦＰＮは、一般的な映像信号としては１％以下
であれば許容できるとされているが、オフセット性のＦ
ＰＮはイメージセンサーのダイナミックレンジを直接低
下させる。したがって上記構成の増幅型固体撮像装置を
用いた画像入力装置としては、何らかの方法によりオフ
セット性のＦＰＮをキャンセルする方式がとられてい
る。
撮像装置は、ＣＣＤイメージセンサーによっては得られ
ない種々の動作を行わせることができるものであるが、
各画素毎に信号の増幅機能があるために、プロセス時に
生じるばらつきによる各画素の特性ばらつきが、ＦＰＮ
として映像信号に混入し、画質を低下させるという問題
がある。各画素の特性ばらつきによるＦＰＮは、大きく
分けて感度むらに対応する光量依存性の成分と、オフセ
ットに対応する成分とに分けられる。これらのうち光量
依存性のＦＰＮは、一般的な映像信号としては１％以下
であれば許容できるとされているが、オフセット性のＦ
ＰＮはイメージセンサーのダイナミックレンジを直接低
下させる。したがって上記構成の増幅型固体撮像装置を
用いた画像入力装置としては、何らかの方法によりオフ
セット性のＦＰＮをキャンセルする方式がとられてい
る。
【０００９】オフセット性ＦＰＮのキャンセル方式とし
ては、大きく分けて２つの方式がある。第１の方式は予
め各画素の暗時の出力をフレームメモリーに記憶させて
おき、撮像時に映像信号と暗時の出力との差分を取るこ
とで、オフセット性のＦＰＮをキャンセルするというも
の（オフチップキャンセル方式）である。他の方式は水
平映像有効期間ｔH 及び水平帰線期間ｔBL内に、読み出
し及び記憶，リセット，読み出しという動作を行わせ、
２つの信号の差分を取ることによりオフセット性のＦＰ
Ｎをキャンセルするというもの（オンチップキャンセル
方式）である。
ては、大きく分けて２つの方式がある。第１の方式は予
め各画素の暗時の出力をフレームメモリーに記憶させて
おき、撮像時に映像信号と暗時の出力との差分を取るこ
とで、オフセット性のＦＰＮをキャンセルするというも
の（オフチップキャンセル方式）である。他の方式は水
平映像有効期間ｔH 及び水平帰線期間ｔBL内に、読み出
し及び記憶，リセット，読み出しという動作を行わせ、
２つの信号の差分を取ることによりオフセット性のＦＰ
Ｎをキャンセルするというもの（オンチップキャンセル
方式）である。
【００１０】前者の方式は、フレームメモリーといった
装置が必要になるために、画像入力装置の構成が複雑に
なると共に高価になるという問題がある。更にこの方式
では、暗時の出力をリアルタイムに変更することができ
ないので、長時間の撮像や、温度変化の激しい環境下で
使用すると、素子の特性変化によってキャンセル精度が
低下してしまうという問題がある。
装置が必要になるために、画像入力装置の構成が複雑に
なると共に高価になるという問題がある。更にこの方式
では、暗時の出力をリアルタイムに変更することができ
ないので、長時間の撮像や、温度変化の激しい環境下で
使用すると、素子の特性変化によってキャンセル精度が
低下してしまうという問題がある。
【００１１】また、後者の方式は通常イメージセンサー
と同一の基板上に、ＦＰＮをキャンセルする回路を設け
るので、チップ面積が増大すると共に集積化が困難にな
るという問題がある。
と同一の基板上に、ＦＰＮをキャンセルする回路を設け
るので、チップ面積が増大すると共に集積化が困難にな
るという問題がある。
【００１２】本発明は、従来の増幅型撮像素子を用いた
ＸＹアドレス型の固体撮像装置における上記問題点を解
消するためになされたもので、フレームメモリーを用い
ず、且つチップ面積を増大させずにオフセット性のＦＰ
Ｎをリアルタイムにキャンセルできるようにした、増幅
型撮像素子を用いたＸＹアドレス型の固体撮像装置を提
供することを目的とする。
ＸＹアドレス型の固体撮像装置における上記問題点を解
消するためになされたもので、フレームメモリーを用い
ず、且つチップ面積を増大させずにオフセット性のＦＰ
Ｎをリアルタイムにキャンセルできるようにした、増幅
型撮像素子を用いたＸＹアドレス型の固体撮像装置を提
供することを目的とする。
【００１３】
【課題を解決するための手段及び作用】上記問題点を解
決するため、本発明は、非破壊読み出し可能な光電変換
素子を画素として用い、該画素を２次元的に配列した画
素アレイを備えたＸＹアドレス型の固体撮像装置におい
て、前記画素アレイの各画素から蓄積時間の異なる複数
のビデオ信号を出力させる手段と、前記蓄積時間の異な
る複数のビデオ信号の差信号を出力させる手段とを設け
て構成する。
決するため、本発明は、非破壊読み出し可能な光電変換
素子を画素として用い、該画素を２次元的に配列した画
素アレイを備えたＸＹアドレス型の固体撮像装置におい
て、前記画素アレイの各画素から蓄積時間の異なる複数
のビデオ信号を出力させる手段と、前記蓄積時間の異な
る複数のビデオ信号の差信号を出力させる手段とを設け
て構成する。
【００１４】このように構成した固体撮像装置において
は、ＦＰＮを記憶するためのフレームメモリーを必要と
せずに、ＦＰＮキャンセルを行うことができると共に、
リアルタイムのＦＰＮキャンセルが可能となる。またＦ
ＰＮのキャンセル回路を、画素アレイを設けたチップ内
に設ける必要がないので、集積化への支障がないと共
に、チップ面積の増大を抑えることが可能となる。
は、ＦＰＮを記憶するためのフレームメモリーを必要と
せずに、ＦＰＮキャンセルを行うことができると共に、
リアルタイムのＦＰＮキャンセルが可能となる。またＦ
ＰＮのキャンセル回路を、画素アレイを設けたチップ内
に設ける必要がないので、集積化への支障がないと共
に、チップ面積の増大を抑えることが可能となる。
【００１５】
【実施例】次に実施例について説明する。図１は、本発
明による固体撮像装置の第１の実施例の回路構成図であ
る。説明を簡単にするために画素の配列を４×４とし、
図５の従来例で示した接地用トランジスターは図示を省
略している。図において、１-11 〜１-44 は、各画素を
構成する、例えばＣＭＤに代表される、非破壊読み出し
が可能なフォトトランジスター群で２次元的に配列さ
れ、各行のＣＭＤ画素のゲート端子は垂直選択線５-1〜
５-4に共通に接続される。すなわち、ＣＭＤ画素群１-1
1 〜１-14 のゲート端子は垂直選択線５-1に、ＣＭＤ画
素群１-21 〜１-24 のゲート端子は垂直選択線５-2に、
というように接続される。垂直選択線５-1〜５-4にはそ
れぞれ垂直選択信号ΦG1〜ΦG4が垂直走査回路７より印
加される。
明による固体撮像装置の第１の実施例の回路構成図であ
る。説明を簡単にするために画素の配列を４×４とし、
図５の従来例で示した接地用トランジスターは図示を省
略している。図において、１-11 〜１-44 は、各画素を
構成する、例えばＣＭＤに代表される、非破壊読み出し
が可能なフォトトランジスター群で２次元的に配列さ
れ、各行のＣＭＤ画素のゲート端子は垂直選択線５-1〜
５-4に共通に接続される。すなわち、ＣＭＤ画素群１-1
1 〜１-14 のゲート端子は垂直選択線５-1に、ＣＭＤ画
素群１-21 〜１-24 のゲート端子は垂直選択線５-2に、
というように接続される。垂直選択線５-1〜５-4にはそ
れぞれ垂直選択信号ΦG1〜ΦG4が垂直走査回路７より印
加される。
【００１６】画素の各列にはそれぞれ２本の列ライン８
-1a ，８-1b ，〜，８-4a ，８-4bが設けられ、各列の
ＣＭＤ画素のソース端子は１列おきに交互に異なる列ラ
インに接続される。すなわちＣＭＤ画素１-11 のソース
端子は列ライン８-1a に、ＣＭＤ画素１-21 のソース端
子は列ライン８-1b に、というように接続される。列ラ
イン８-1a ，８-1b ，〜，８-4a ，８-4b は、それぞれ
列選択用トランジスター２-1a ，２-1b ，〜，２-4a ，
２-4b を介して２本のビデオライン４-1，４-2に交互に
接続される。同じ列の２本の列ラインに接続された２個
の列選択用トランジスター２-1a と２-1b ，２-2a と２
-2b ，２-3a と２-3b ，２-4a と２-4bの各ゲート端子
は、それぞれ共通の列選択信号線３-1，３-2，３-3，３
-4に接続される。列選択信号線３-1，３-2，３-3，３-4
には、それぞれ列選択信号ΦS1〜ΦS4が水平走査回路６
より印加される。
-1a ，８-1b ，〜，８-4a ，８-4bが設けられ、各列の
ＣＭＤ画素のソース端子は１列おきに交互に異なる列ラ
インに接続される。すなわちＣＭＤ画素１-11 のソース
端子は列ライン８-1a に、ＣＭＤ画素１-21 のソース端
子は列ライン８-1b に、というように接続される。列ラ
イン８-1a ，８-1b ，〜，８-4a ，８-4b は、それぞれ
列選択用トランジスター２-1a ，２-1b ，〜，２-4a ，
２-4b を介して２本のビデオライン４-1，４-2に交互に
接続される。同じ列の２本の列ラインに接続された２個
の列選択用トランジスター２-1a と２-1b ，２-2a と２
-2b ，２-3a と２-3b ，２-4a と２-4bの各ゲート端子
は、それぞれ共通の列選択信号線３-1，３-2，３-3，３
-4に接続される。列選択信号線３-1，３-2，３-3，３-4
には、それぞれ列選択信号ΦS1〜ΦS4が水平走査回路６
より印加される。
【００１７】２本のビデオライン４-1，４-2は、切り換
え信号線10により制御される切り換えスイッチ群９-1〜
９-4を介して信号線11-1及び11-2に接続される。信号線
11-1と11-2より出力された２つのビデオ信号は、それぞ
れ電流電圧変換アンプ12-1，12-2によって電圧に変換さ
れる。信号線11-1側の出力信号は遅延回路13によって１
水平走査期間分遅延されたのちに差動アンプ14に入力さ
れ、一方、信号線11-2側の出力信号はそのまま差動アン
プ14に入力され、該差動アンプ14より両者の差信号が出
力される。
え信号線10により制御される切り換えスイッチ群９-1〜
９-4を介して信号線11-1及び11-2に接続される。信号線
11-1と11-2より出力された２つのビデオ信号は、それぞ
れ電流電圧変換アンプ12-1，12-2によって電圧に変換さ
れる。信号線11-1側の出力信号は遅延回路13によって１
水平走査期間分遅延されたのちに差動アンプ14に入力さ
れ、一方、信号線11-2側の出力信号はそのまま差動アン
プ14に入力され、該差動アンプ14より両者の差信号が出
力される。
【００１８】図２は、図１に示した構成の固体撮像装置
の１フィールドの動作を説明するための信号波形図であ
る。切り換え信号線10に印加される切り換え信号Φ
I は、パルス20が印加されているとき切り換えスイッチ
９-3と９-4がオンとなり、それ以外は切り換えスイッチ
９-1と９-2がオンする。垂直選択線５-1〜５-4に印加さ
れる垂直選択信号ΦG1〜ΦG4は、読み出し信号22，リセ
ット信号23，オーバーフロー信号21のパルスによって構
成され、それらのパルスが印加されていないときは信号
蓄積状態となる。列選択信号線３-1，３-2，３-3，３-4
に印加される列選択信号ΦS1〜ΦS4は、列選択パルス24
が印加されている時のみ選択スイッチ２-1a〜２-4b が
オンする。時間軸上のｔ1 〜ｔ5 は、それぞれの水平走
査期間の始まりを示している。
の１フィールドの動作を説明するための信号波形図であ
る。切り換え信号線10に印加される切り換え信号Φ
I は、パルス20が印加されているとき切り換えスイッチ
９-3と９-4がオンとなり、それ以外は切り換えスイッチ
９-1と９-2がオンする。垂直選択線５-1〜５-4に印加さ
れる垂直選択信号ΦG1〜ΦG4は、読み出し信号22，リセ
ット信号23，オーバーフロー信号21のパルスによって構
成され、それらのパルスが印加されていないときは信号
蓄積状態となる。列選択信号線３-1，３-2，３-3，３-4
に印加される列選択信号ΦS1〜ΦS4は、列選択パルス24
が印加されている時のみ選択スイッチ２-1a〜２-4b が
オンする。時間軸上のｔ1 〜ｔ5 は、それぞれの水平走
査期間の始まりを示している。
【００１９】次に、この図２を用いて動作を説明する。
まず時刻ｔ1 において、垂直選択信号ΦG1に読み出し信
号22が出力され、垂直選択線５-1に接続されている第１
行のＣＭＤ画素が選択される。また切り換え信号線10に
出力されている切り換え信号ΦI は“Ｈ”レベルである
ので、切り換えスイッチ９-3と９-4がオンしている。こ
の状態で列選択信号ΦS1の列選択パルス24が列選択信号
線３-1に出力されると、列選択用トランジスター２-1a
及び２-1b がオンする。したがって、ＣＭＤ画素１-11
の信号は列選択用トランジスター２-1a ，ビデオライン
４-1，スイッチ９-4を介して信号線11-1に出力される。
但し、第２行目以下は選択されていないため、信号線11
-2には何も出力されない。信号線11-1の信号は電流電圧
変換アンプ12-1によって電圧に変換された後、遅延回路
13によって１水平期間ΔｔH 、すなわちｔ2 −ｔ1 の時
間だけ遅延されてから、差動アンプ14の＋端子に入力さ
れる。
まず時刻ｔ1 において、垂直選択信号ΦG1に読み出し信
号22が出力され、垂直選択線５-1に接続されている第１
行のＣＭＤ画素が選択される。また切り換え信号線10に
出力されている切り換え信号ΦI は“Ｈ”レベルである
ので、切り換えスイッチ９-3と９-4がオンしている。こ
の状態で列選択信号ΦS1の列選択パルス24が列選択信号
線３-1に出力されると、列選択用トランジスター２-1a
及び２-1b がオンする。したがって、ＣＭＤ画素１-11
の信号は列選択用トランジスター２-1a ，ビデオライン
４-1，スイッチ９-4を介して信号線11-1に出力される。
但し、第２行目以下は選択されていないため、信号線11
-2には何も出力されない。信号線11-1の信号は電流電圧
変換アンプ12-1によって電圧に変換された後、遅延回路
13によって１水平期間ΔｔH 、すなわちｔ2 −ｔ1 の時
間だけ遅延されてから、差動アンプ14の＋端子に入力さ
れる。
【００２０】次いで、列選択パルス24が列選択信号線３
-2に印加されると、同様にしてＣＭＤ画素１-12 の信号
が信号線11-1に出力される。以下同様に、ＣＭＤ画素１
-13，１-14 の順に信号が信号線11-1に出力され、電流
電圧変換アンプ12-1で電圧に変換された後、遅延回路13
に入力される。この水平走査が終了すると、垂直選択信
号ΦG1にリセット信号23が出力され、垂直選択線５-1に
接続されている第１行のＣＭＤ画素列、すなわちＣＭＤ
画素１-11 ，１-12 ，１-13 ，１-14 の信号電荷がリセ
ットされる。この時、その他の垂直選択線５-2，５-3，
５-4にはオーバーフロー信号21が印加され、第１行以外
のＣＭＤ画素では不要な過剰電荷のオーバーフローが行
われる。
-2に印加されると、同様にしてＣＭＤ画素１-12 の信号
が信号線11-1に出力される。以下同様に、ＣＭＤ画素１
-13，１-14 の順に信号が信号線11-1に出力され、電流
電圧変換アンプ12-1で電圧に変換された後、遅延回路13
に入力される。この水平走査が終了すると、垂直選択信
号ΦG1にリセット信号23が出力され、垂直選択線５-1に
接続されている第１行のＣＭＤ画素列、すなわちＣＭＤ
画素１-11 ，１-12 ，１-13 ，１-14 の信号電荷がリセ
ットされる。この時、その他の垂直選択線５-2，５-3，
５-4にはオーバーフロー信号21が印加され、第１行以外
のＣＭＤ画素では不要な過剰電荷のオーバーフローが行
われる。
【００２１】次に、時刻ｔ2 より第２の水平走査が始ま
る。このとき垂直選択信号ΦG1とΦG2に読み出し信号22
が出力され、垂直選択線５-1及び５-2に接続されている
第１行と第２行のＣＭＤ画素が選択される。また切り換
え信号ΦI は“Ｌ”レベルとなるので、切り換えスイッ
チ９-1と９-2がオンし、９-3と９-4がオフしている。こ
の状態で列選択信号ΦS1の列選択パルス24が列選択信号
線３-1に出力されると、列選択用トランジスター２-1a
及び２-1b がオンする。したがって、ＣＭＤ画素１-11
のリセットした後の信号は、列選択用トランジスター２
-1a ，ビデオライン４-1，スイッチ９-2を介して信号線
11-2に出力される。また、ＣＭＤ画素１-21 の信号は列
選択用トランジスター２-1b ，ビデオライン４-2，スイ
ッチ９-1を介して信号線11-1に出力される。以下同様に
して、信号線11-1にはＣＭＤ画素１-21 ，１-22 ，１-2
3 ，１-24 のリセット直後の信号が、信号線11-2にはＣ
ＭＤ画素１-11 ，１-12 ，１-13 ，１-14 の信号が順次
出力される。信号線11-1への信号は第１の水平走査と同
様に、電流電圧変換アンプ12-1によって電圧に変換され
た後、遅延回路13によって１水平期間ΔｔH 遅延されて
から、差動アンプ14の＋端子に入力される。一方、信号
線11-2に出力された信号は、電流電圧変換アンプ12-2に
よって電圧に変換された後、直接に差動アンプ14の−端
子に入力される。
る。このとき垂直選択信号ΦG1とΦG2に読み出し信号22
が出力され、垂直選択線５-1及び５-2に接続されている
第１行と第２行のＣＭＤ画素が選択される。また切り換
え信号ΦI は“Ｌ”レベルとなるので、切り換えスイッ
チ９-1と９-2がオンし、９-3と９-4がオフしている。こ
の状態で列選択信号ΦS1の列選択パルス24が列選択信号
線３-1に出力されると、列選択用トランジスター２-1a
及び２-1b がオンする。したがって、ＣＭＤ画素１-11
のリセットした後の信号は、列選択用トランジスター２
-1a ，ビデオライン４-1，スイッチ９-2を介して信号線
11-2に出力される。また、ＣＭＤ画素１-21 の信号は列
選択用トランジスター２-1b ，ビデオライン４-2，スイ
ッチ９-1を介して信号線11-1に出力される。以下同様に
して、信号線11-1にはＣＭＤ画素１-21 ，１-22 ，１-2
3 ，１-24 のリセット直後の信号が、信号線11-2にはＣ
ＭＤ画素１-11 ，１-12 ，１-13 ，１-14 の信号が順次
出力される。信号線11-1への信号は第１の水平走査と同
様に、電流電圧変換アンプ12-1によって電圧に変換され
た後、遅延回路13によって１水平期間ΔｔH 遅延されて
から、差動アンプ14の＋端子に入力される。一方、信号
線11-2に出力された信号は、電流電圧変換アンプ12-2に
よって電圧に変換された後、直接に差動アンプ14の−端
子に入力される。
【００２２】この時、差動アンプ14の＋端子には遅延回
路13によって遅延された、第１の水平走査におけるＣＭ
Ｄ画素１-11 の信号が入力されている。したがって、差
動アンプ14は第１の水平走査におけるＣＭＤ画素１-11
の信号と、第２の水平走査におけるＣＭＤ画素１-11 の
信号との差を出力する。以下同様に、差動アンプ14は順
に、ＣＭＤ画素１-12 の第１の水平走査における信号と
第２の水平走査における信号との差、ＣＭＤ画素１-13
の第１の水平走査における信号と第２の水平走査におけ
る信号との差、ＣＭＤ画素１-14 の第１の水平走査にお
ける信号と第２の水平走査における信号との差を出力す
る。
路13によって遅延された、第１の水平走査におけるＣＭ
Ｄ画素１-11 の信号が入力されている。したがって、差
動アンプ14は第１の水平走査におけるＣＭＤ画素１-11
の信号と、第２の水平走査におけるＣＭＤ画素１-11 の
信号との差を出力する。以下同様に、差動アンプ14は順
に、ＣＭＤ画素１-12 の第１の水平走査における信号と
第２の水平走査における信号との差、ＣＭＤ画素１-13
の第１の水平走査における信号と第２の水平走査におけ
る信号との差、ＣＭＤ画素１-14 の第１の水平走査にお
ける信号と第２の水平走査における信号との差を出力す
る。
【００２３】第３以降の水平走査においても、第２の水
平走査と同様に動作を行うことによって、全ての画素に
おいて、一度読み出した信号から、リセットした後に再
び読み出した信号の差を得ることができる。
平走査と同様に動作を行うことによって、全ての画素に
おいて、一度読み出した信号から、リセットした後に再
び読み出した信号の差を得ることができる。
【００２４】次に、このような動作によりＦＰＮのオフ
セット成分をキャンセルできる理由について説明する。
差動アンプ14の＋端子に入力される信号の大きさＶ
+ は、画素の縦，横のアドレスを（ｍ，ｎ）とすると、
次式（１）によって表される。 Ｖ+ ＝α×（ｔF −ΔｔH ＋ｎ×ΔｔS ）＋Ｖ0(m,n) ・・・・・・（１）
セット成分をキャンセルできる理由について説明する。
差動アンプ14の＋端子に入力される信号の大きさＶ
+ は、画素の縦，横のアドレスを（ｍ，ｎ）とすると、
次式（１）によって表される。 Ｖ+ ＝α×（ｔF −ΔｔH ＋ｎ×ΔｔS ）＋Ｖ0(m,n) ・・・・・・（１）
【００２５】ここでαは感度を表すパラメータ、ｔF は
１フレーム時間、ΔｔH は１水平期間すなわちｔ2 −ｔ
1 、ｎは画素の列番号、ΔｔS は水平走査のパルス幅す
なわち列選択パルス24のパルス幅、Ｖ0(m,n)は電圧に変
換された、アドレス（ｍ，ｎ）の画素の出力のオフセッ
ト成分であり、ＦＰＮのオフセット成分もこれに含まれ
る。また、αに掛かる（ｔF −ΔｔH ＋ｎ×ΔｔS ）は
画素の蓄積時間を表している。一方、差動アンプ14の−
端子に入力される信号の大きさＶ- は、式（１）と共通
のパラメータを用いて、次式（２）で表される。 Ｖ- ＝α×（ｎ×ΔｔS ）＋Ｖ0(m,n) ・・・・・・（２）
１フレーム時間、ΔｔH は１水平期間すなわちｔ2 −ｔ
1 、ｎは画素の列番号、ΔｔS は水平走査のパルス幅す
なわち列選択パルス24のパルス幅、Ｖ0(m,n)は電圧に変
換された、アドレス（ｍ，ｎ）の画素の出力のオフセッ
ト成分であり、ＦＰＮのオフセット成分もこれに含まれ
る。また、αに掛かる（ｔF −ΔｔH ＋ｎ×ΔｔS ）は
画素の蓄積時間を表している。一方、差動アンプ14の−
端子に入力される信号の大きさＶ- は、式（１）と共通
のパラメータを用いて、次式（２）で表される。 Ｖ- ＝α×（ｎ×ΔｔS ）＋Ｖ0(m,n) ・・・・・・（２）
【００２６】次に、差動アンプ14の出力ＶOUT はアンプ
のゲインを１とすると、次式（３）で表される。 ＶOUT ＝Ｖ+ −Ｖ- ＝α×（ｔF −ΔｔH ） ・・・・・・（３） したがって、差動アンプ14の出力にはＦＰＮのオフセッ
ト成分を含む項、Ｖ0(m,n)が除去されており、ＦＰＮの
オフセット成分がない信号を得ることができる。
のゲインを１とすると、次式（３）で表される。 ＶOUT ＝Ｖ+ −Ｖ- ＝α×（ｔF −ΔｔH ） ・・・・・・（３） したがって、差動アンプ14の出力にはＦＰＮのオフセッ
ト成分を含む項、Ｖ0(m,n)が除去されており、ＦＰＮの
オフセット成分がない信号を得ることができる。
【００２７】本実施例の他の利点としては、従来の方式
では式（１）に示したように、蓄積時間にｎ×ΔｔS と
いう、画素の列番号に依存する項があり、列が異なると
蓄積時間も異なるという欠点があったが、その問題も解
決される。
では式（１）に示したように、蓄積時間にｎ×ΔｔS と
いう、画素の列番号に依存する項があり、列が異なると
蓄積時間も異なるという欠点があったが、その問題も解
決される。
【００２８】なお本実施例では、画素としてＣＭＤを念
頭においたフォトトランジスターを用いたものについて
示したが、本発明はＣＭＤに限るものではなく、ＭＯＳ
イメージセンサーや、ＳＩＴやＡＭＩ等、他の増幅型撮
像素子を用いた固体撮像装置にも利用できることは明白
である。
頭においたフォトトランジスターを用いたものについて
示したが、本発明はＣＭＤに限るものではなく、ＭＯＳ
イメージセンサーや、ＳＩＴやＡＭＩ等、他の増幅型撮
像素子を用いた固体撮像装置にも利用できることは明白
である。
【００２９】次に第２の実施例について説明する。図３
は、第２の実施例を説明するための回路構成図であり、
図４は１フレームの動作を説明するための信号波形図で
ある。まず回路構成について説明する。ＣＭＤなどの非
破壊読み出しが可能なフォトトランジスター群31-11 〜
31-44 が２次元的に配列され、各行のフォトトランジス
ターのゲート端子は垂直選択線32-1〜32-4を介して共通
に接続されている。垂直選択線32-1〜32-4には、それぞ
れ垂直選択信号ΦG1〜ΦG4が垂直走査回路33より印加さ
れる。また、フォトトランジスター群31-11 〜31-44 の
各列のソース端子は、それぞれ共通の信号線34-1〜34-4
に接続し、垂直選択スイッチ35-1〜35-4を介してビデオ
ライン36に接続される。垂直選択スイッチ35-1〜35-4の
制御端子は、それぞれ水平選択線37-1〜37-4を介して水
平走査回路38に接続される。ビデオライン36に入力され
た電流信号は、電流電圧変換アンプ39によって電圧に変
換された後、二手に分かれ、一方は遅延回路40を通り遅
延されたのちに差動アンプ41の＋端子に接続される。ま
た他方は直接に差動アンプ41の−端子に接続される。差
動アンプ41は両者の電圧差を出力端子42に出力する。
は、第２の実施例を説明するための回路構成図であり、
図４は１フレームの動作を説明するための信号波形図で
ある。まず回路構成について説明する。ＣＭＤなどの非
破壊読み出しが可能なフォトトランジスター群31-11 〜
31-44 が２次元的に配列され、各行のフォトトランジス
ターのゲート端子は垂直選択線32-1〜32-4を介して共通
に接続されている。垂直選択線32-1〜32-4には、それぞ
れ垂直選択信号ΦG1〜ΦG4が垂直走査回路33より印加さ
れる。また、フォトトランジスター群31-11 〜31-44 の
各列のソース端子は、それぞれ共通の信号線34-1〜34-4
に接続し、垂直選択スイッチ35-1〜35-4を介してビデオ
ライン36に接続される。垂直選択スイッチ35-1〜35-4の
制御端子は、それぞれ水平選択線37-1〜37-4を介して水
平走査回路38に接続される。ビデオライン36に入力され
た電流信号は、電流電圧変換アンプ39によって電圧に変
換された後、二手に分かれ、一方は遅延回路40を通り遅
延されたのちに差動アンプ41の＋端子に接続される。ま
た他方は直接に差動アンプ41の−端子に接続される。差
動アンプ41は両者の電圧差を出力端子42に出力する。
【００３０】次に図４を用いて本実施例の動作を説明す
る。図４において、50は垂直選択信号ΦG1〜ΦG4の読み
出し信号、51は同じくリセット信号、52は水平選択信号
の選択パルスである。本実施例では１水平期間中に２回
の水平走査が行われる。まず垂直選択線32-1に読み出し
信号50が印加され、フォトトランジスターの第１行目が
選択される。この状態で水平走査が行われると、ビデオ
ライン36にはフォトトランジスター31-11 ，31-12 ，31
-13 ，31-14 の順に蓄積電荷量に対応した信号電流が出
力される。信号電圧は電流電圧変換アンプ39によって電
圧に変換されたのち二手に分かれ、一方は差動アンプ41
の−端子に入力され、他方は遅延回路40によりΔｔH/2
時間遅延されたのち、差動アンプ41の＋端子に入力され
る。その水平走査が終了すると、垂直選択線32-1にはリ
セット信号51が印加され、第１行目のフォトトランジス
ター31-11 ，31-12 ，31-13 ，31-14 がリセットされ
る。
る。図４において、50は垂直選択信号ΦG1〜ΦG4の読み
出し信号、51は同じくリセット信号、52は水平選択信号
の選択パルスである。本実施例では１水平期間中に２回
の水平走査が行われる。まず垂直選択線32-1に読み出し
信号50が印加され、フォトトランジスターの第１行目が
選択される。この状態で水平走査が行われると、ビデオ
ライン36にはフォトトランジスター31-11 ，31-12 ，31
-13 ，31-14 の順に蓄積電荷量に対応した信号電流が出
力される。信号電圧は電流電圧変換アンプ39によって電
圧に変換されたのち二手に分かれ、一方は差動アンプ41
の−端子に入力され、他方は遅延回路40によりΔｔH/2
時間遅延されたのち、差動アンプ41の＋端子に入力され
る。その水平走査が終了すると、垂直選択線32-1にはリ
セット信号51が印加され、第１行目のフォトトランジス
ター31-11 ，31-12 ，31-13 ，31-14 がリセットされ
る。
【００３１】その後、再び垂直選択線32-1には読み出し
信号50が印加され、次の水平走査が行われることによっ
て、リセット後の第１行目のフォトトランジスターの信
号が、フォトトランジスター31-11 ，31-12 ，31-13 ，
31-14 の順にビデオライン36に出力される。信号電流は
電流電圧変換アンプ39によって電圧に変換されたのち二
手に分かれ、一方が差動アンプ41の−端子に入力され、
他方は遅延回路40に入力される。このとき、差動アンプ
41の＋端子には、ΔｔH/2 時間遅延された前の水平走査
における信号が入力されている。したがって差動アンプ
41は、各画素の光情報を含む信号とリセット後の信号と
の差を出力する。以降、この動作が全行に対して繰り返
し行われる。
信号50が印加され、次の水平走査が行われることによっ
て、リセット後の第１行目のフォトトランジスターの信
号が、フォトトランジスター31-11 ，31-12 ，31-13 ，
31-14 の順にビデオライン36に出力される。信号電流は
電流電圧変換アンプ39によって電圧に変換されたのち二
手に分かれ、一方が差動アンプ41の−端子に入力され、
他方は遅延回路40に入力される。このとき、差動アンプ
41の＋端子には、ΔｔH/2 時間遅延された前の水平走査
における信号が入力されている。したがって差動アンプ
41は、各画素の光情報を含む信号とリセット後の信号と
の差を出力する。以降、この動作が全行に対して繰り返
し行われる。
【００３２】次に、この動作によりＦＰＮのオフセット
成分をキャンセルできる理由について、第１の実施例と
同様に説明する。差動アンプ41の＋端子に入力される信
号の大きさＶ+ は、画素の縦，横のアドレスを（ｍ，
ｎ）とすると、次式（４）によって表される。 Ｖ+ ＝α×（ｔF −ΔｔH/2 ＋ｎ×ΔｔS ）＋Ｖ0(m,n) ・・・・・・（４）
成分をキャンセルできる理由について、第１の実施例と
同様に説明する。差動アンプ41の＋端子に入力される信
号の大きさＶ+ は、画素の縦，横のアドレスを（ｍ，
ｎ）とすると、次式（４）によって表される。 Ｖ+ ＝α×（ｔF −ΔｔH/2 ＋ｎ×ΔｔS ）＋Ｖ0(m,n) ・・・・・・（４）
【００３３】第１の実施例のときと同様に、αは感度を
表すパラメータ、ｔF は１フレーム時間、ｎは画素の列
番号、ΔｔS は水平走査サンプリング周期すなわち列選
択パルス52のパルス幅、Ｖ0(m,n)は電圧に変換された、
アドレス（ｍ，ｎ）の画素の出力のオフセット成分であ
り、ＦＰＮのオフセット成分もこれに含まれる。また、
αに掛かる（ｔF −ΔｔH/2 ＋ｎ×ΔｔS ）は画素の蓄
積時間を表している。一方、差動アンプ41の−端子に入
力される信号の大きさＶ- は、式（４）と共通のパラメ
ータを用いて、次式（５）で表される。 Ｖ- ＝α×（ｎ×ΔｔS ）＋Ｖ0(m,n) ・・・・・・（５）
表すパラメータ、ｔF は１フレーム時間、ｎは画素の列
番号、ΔｔS は水平走査サンプリング周期すなわち列選
択パルス52のパルス幅、Ｖ0(m,n)は電圧に変換された、
アドレス（ｍ，ｎ）の画素の出力のオフセット成分であ
り、ＦＰＮのオフセット成分もこれに含まれる。また、
αに掛かる（ｔF −ΔｔH/2 ＋ｎ×ΔｔS ）は画素の蓄
積時間を表している。一方、差動アンプ41の−端子に入
力される信号の大きさＶ- は、式（４）と共通のパラメ
ータを用いて、次式（５）で表される。 Ｖ- ＝α×（ｎ×ΔｔS ）＋Ｖ0(m,n) ・・・・・・（５）
【００３４】次に、差動アンプ41の出力ＶOUT はアンプ
のゲインを１とすると、次式（６）で表される。 ＶOUT ＝Ｖ+ −Ｖ- ＝α×（ｔF −ΔｔH/2 ） ・・・・・・（６） したがって、差動アンプ41の出力にはＦＰＮのオフセッ
ト成分を含む項、Ｖ0(m,n)が除去されており、ＦＰＮの
オフセット成分がない信号を得ることができる。
のゲインを１とすると、次式（６）で表される。 ＶOUT ＝Ｖ+ −Ｖ- ＝α×（ｔF −ΔｔH/2 ） ・・・・・・（６） したがって、差動アンプ41の出力にはＦＰＮのオフセッ
ト成分を含む項、Ｖ0(m,n)が除去されており、ＦＰＮの
オフセット成分がない信号を得ることができる。
【００３５】以上のように、本実施例によれば複数の信
号線を設ける必要がなく、極めて単純な構成によりＦＰ
Ｎのオフセット成分をキャンセルすることができる固体
撮像装置が実現される。
号線を設ける必要がなく、極めて単純な構成によりＦＰ
Ｎのオフセット成分をキャンセルすることができる固体
撮像装置が実現される。
【００３６】
【発明の効果】以上実施例に基づいて説明したように、
本発明によれば、フレームメモリーを必要とせず、更に
チップ内にキャンセルのための回路を設ける必要がなく
なり、したがってチップ面積の増大のない、ＦＰＮキャ
ンセル機能を有する固体撮像装置を容易に実現できる。
本発明によれば、フレームメモリーを必要とせず、更に
チップ内にキャンセルのための回路を設ける必要がなく
なり、したがってチップ面積の増大のない、ＦＰＮキャ
ンセル機能を有する固体撮像装置を容易に実現できる。
【図１】本発明に係る固体撮像装置の第１実施例を示す
回路構成図である。
回路構成図である。
【図２】図１に示した第１実施例を説明するための信号
波形図である。
波形図である。
【図３】第２実施例を示す回路構成図である。
【図４】第２実施例の動作を説明するための信号波形図
である。
である。
【図５】従来の固体撮像装置の構成例を示す回路構成図
である。
である。
【図６】図５に示した従来例の動作を説明するための信
号波形図である。
号波形図である。
１-11 〜１-44 フォトトランジスター（ＣＭＤ画素） ２-1a 〜２-4b 列選択用トランジスター ３-1〜３-4 列選択信号線 ４-1，４-2 ビデオライン ５-1〜５-4 垂直選択線 ６ 水平走査回路 ７ 垂直走査回路 ８-1a 〜８-4b 列ライン ９-1〜９-4 切り換えスイッチ 10 切り換え信号線 11-1，11-2 信号線 12-1，12-2 電流電圧変換アンプ 13 遅延回路 14 差動アンプ
Claims (6)
- 【請求項１】 非破壊読み出し可能な光電変換素子を画
素として用い、該画素を２次元的に配列した画素アレイ
を備えたＸＹアドレス型の固体撮像装置において、前記
画素アレイの各画素から蓄積時間の異なる複数のビデオ
信号を出力させる手段と、前記蓄積時間の異なる複数の
ビデオ信号の差信号を出力させる手段とを備えているこ
とを特徴とする固体撮像装置。 - 【請求項２】 前記蓄積時間の異なる複数のビデオ信号
のうち、少なくとも１つの信号に、蓄積時間の差に相当
する時間を遅延させる手段を備えていることを特徴とす
る請求項１記載の固体撮像装置。 - 【請求項３】 前記光電変換素子として、ＭＯＳ型撮像
素子又は増幅型撮像素子を用いたことを特徴とする請求
項１又は２記載の固体撮像装置。 - 【請求項４】 前記画素アレイの１列当たりに複数の垂
直信号線を設け、同時に複数の行を選択して読み出すよ
うに構成したことを特徴とする請求項１〜３のいずれか
１項に記載の固体撮像装置。 - 【請求項５】 複数のビデオ信号線を設け、同時に複数
の蓄積時間の異なるビデオ信号を出力するように構成し
たことを特徴とする請求項４記載の固体撮像装置。 - 【請求項６】 前記複数のビデオ信号と出力端子との間
の接続を、水平ブランキング期間において切り換えるス
イッチを設けたことを特徴とする請求項５記載の固体撮
像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4247205A JPH0678218A (ja) | 1992-08-25 | 1992-08-25 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4247205A JPH0678218A (ja) | 1992-08-25 | 1992-08-25 | 固体撮像装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0678218A true JPH0678218A (ja) | 1994-03-18 |
Family
ID=17160016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4247205A Withdrawn JPH0678218A (ja) | 1992-08-25 | 1992-08-25 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0678218A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6762398B1 (en) | 1997-11-17 | 2004-07-13 | Nec Corporation | Imaging device with fixed-pattern-noise correction regulated constant-current source |
| JP2010098516A (ja) * | 2008-10-16 | 2010-04-30 | Sony Corp | 撮像素子およびその制御方法並びにカメラ |
| JP2011120101A (ja) * | 2009-12-04 | 2011-06-16 | Canon Inc | 撮像装置及び撮像システム |
| JP2011199351A (ja) * | 2010-03-17 | 2011-10-06 | Mitsubishi Electric Corp | 撮像装置 |
| JP2013183347A (ja) * | 2012-03-02 | 2013-09-12 | Konica Minolta Inc | 固体撮像装置 |
-
1992
- 1992-08-25 JP JP4247205A patent/JPH0678218A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6762398B1 (en) | 1997-11-17 | 2004-07-13 | Nec Corporation | Imaging device with fixed-pattern-noise correction regulated constant-current source |
| JP2010098516A (ja) * | 2008-10-16 | 2010-04-30 | Sony Corp | 撮像素子およびその制御方法並びにカメラ |
| US9036068B2 (en) | 2008-10-16 | 2015-05-19 | Sony Corporation | CMOS image sensor with fast read out |
| JP2011120101A (ja) * | 2009-12-04 | 2011-06-16 | Canon Inc | 撮像装置及び撮像システム |
| JP2011199351A (ja) * | 2010-03-17 | 2011-10-06 | Mitsubishi Electric Corp | 撮像装置 |
| JP2013183347A (ja) * | 2012-03-02 | 2013-09-12 | Konica Minolta Inc | 固体撮像装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5898168A (en) | Image sensor pixel circuit | |
| EP0741493B1 (en) | Solid state image pickup apparatus | |
| US7375748B2 (en) | Differential readout from pixels in CMOS sensor | |
| EP0400985B1 (en) | Photoelectric converting apparatus | |
| EP0272152B1 (en) | Signal reading out circuit | |
| US6218656B1 (en) | Photodiode active pixel sensor with shared reset signal row select | |
| EP1271930B1 (en) | Image sensing apparatus capable of outputting image with converted resolution, its control method, and image sensing system | |
| JP2884205B2 (ja) | 固体撮像装置 | |
| US5793423A (en) | Solid state image sensing device | |
| US7697051B2 (en) | Image sensor with pixels having multiple capacitive storage elements | |
| US6747699B2 (en) | Solid state image pickup apparatus | |
| JP3918248B2 (ja) | 固体撮像素子およびその駆動方法 | |
| US7116367B2 (en) | Solid-state image pickup apparatus having a reset transistor controlled by an output line | |
| JP3544084B2 (ja) | 増幅型固体撮像装置 | |
| US7471324B2 (en) | Amplifier shared between two columns in CMOS sensor | |
| JPH0831991B2 (ja) | 固体撮像装置 | |
| US20080225149A1 (en) | Column sample-and-hold cell for CMOS APS sensor | |
| JPH0678218A (ja) | 固体撮像装置 | |
| JPH0834558B2 (ja) | 高品質ビデオカメラ | |
| JPH1093358A (ja) | 受光素子回路及び受光素子回路アレイ | |
| JPH03276675A (ja) | 固体撮像素子 | |
| JP2610438B2 (ja) | 固体撮像装置の駆動方法 | |
| JP3149126B2 (ja) | 固体撮像装置 | |
| JPH05219440A (ja) | 画像入力装置 | |
| JPH1093868A (ja) | 固体撮像素子及びその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991102 |