JPH0671312B2 - Fax machine - Google Patents

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、送信するための原稿（以下、送信原稿とい
う）を走査し、得られた白又は黒の信号（以下、２値画
像信号という）の持つ冗長度を除去し、帯域圧縮した信
号を伝送するフアクシミリ装置に関するものである。Description: TECHNICAL FIELD The present invention scans an original for transmission (hereinafter, referred to as a transmission original) and has a white or black signal (hereinafter, referred to as a binary image signal) obtained. The present invention relates to a facsimile device for removing a redundancy and transmitting a band-compressed signal.

〔従来技術〕[Prior art]

従来、たとえば、特開昭49−49520号公報に示す如きフ
アクシミリ装置が知られている。Conventionally, for example, a facsimile machine as disclosed in JP-A-49-49520 is known.

かかる装置は読取った画信号をランレングス符号化し、
更に圧縮した符号に変換する一連の処理及び送信の処理
をハードウェアで行っていた。その為に複雑な回路を必
要としていた。又、読取部の制御についてもハードウェ
アで行っていた為に圧縮符号化と、読取部の制御及び送
信制御の同期関係も複雑となる。Such a device encodes the read image signal with run length encoding,
Further, a series of processing for converting into a compressed code and transmission processing are performed by hardware. Therefore, a complicated circuit was needed. Further, since the control of the reading unit is also performed by hardware, the synchronization relationship between the compression encoding and the control of the reading unit and the transmission control becomes complicated.

〔目的〕〔Purpose〕

本発明は上述の如き従来技術の欠点に鑑み、マイクロプ
ロセツサ等のプログラム制御手段を圧縮符号化処理と読
取部制御に用いることにより、効率良く読取り、符号化
処理及び送出処理を実行できるフアクシミリ装置の提供
を目的としている。In view of the above-mentioned drawbacks of the prior art, the present invention uses a program control means such as a microprocessor for compression encoding processing and reading section control, thereby enabling efficient reading, encoding processing and sending processing. The purpose is to provide.

〔実施例〕〔Example〕

以下、本発明の一実施例を図面に従い詳細に説明する。 An embodiment of the present invention will be described in detail below with reference to the drawings.

第１図（ａ）は，本実施例のフアクシミリ装置における
送信原稿の走査方法、第１図（ｂ）〜（ｊ）は、前記走
査によって得られた２値画像信号の圧縮方法等につい
て、順を追って記載したものである。FIG. 1 (a) shows the scanning method of the transmission original in the facsimile apparatus of this embodiment, and FIGS. 1 (b) to (j) show the compression method of the binary image signal obtained by the scanning. Is described later.

第１図（ａ）に示した１は文字を主体とした送信原稿の
一例であり、２は走査線群を示す。1A shown in FIG. 1A is an example of a transmission document mainly composed of characters, and 2 is a scanning line group.

前記走査線群２を構成する走査線２−1,2−2,2−３の走
査は、先ず走査線２−１に沿って左端から右端へ走査
し、次に走査線２−２に沿って左端から右端へ走査す
る。更に、走査線２−３、それに続く走査線（不図示）
についても前述と同様にして走査するものである。第１
図（ｂ）の２値画像信号は、前記走査線２−１に沿って
走査した場合の信号を表わし、黒地の部分１−１等の信
号を黒レベル３で、白地の部分１−２の信号を白レベル
４で表わしたものである。Scanning lines 2-1, 2-2, 2-3 constituting the scanning line group 2 are first scanned along the scanning line 2-1 from the left end to the right end, and then along the scanning line 2-2. Scan from the left edge to the right edge. Further, scanning lines 2-3 and scanning lines following it (not shown)
The scanning is performed in the same manner as described above. First
The binary image signal in FIG. 6B represents a signal when scanning is performed along the scanning line 2-1. Signals of a black background portion 1-1 and the like are black level 3 and a white background portion 1-2 of The signal is represented by white level 4.

先ず、走査線２−１に沿って左端から走査を開始する
と、文字Ａの部分では黒レベル３に属する黒ラン3a,3
a′が得られ、以下同様にして文字Ｂで黒ラン3bが、文
字Ｃで黒ラン3cが文字Ｄで黒ラン3d,3d′が、文字Ｅで
黒ラン3eが文字Ｆで黒ラン3fが、文字Ｇで黒ラン3gが、
文字Ｈで黒ラン3h,3h′がそれぞれ得られる。前記各黒
ランの間には白レベルに属する白ランが存在し、これら
を左から白ラン４−1,4−2,…,4−12とする。前記黒ラ
ン3a〜3h′、白ラン４−１〜４−12における各々の情報
量（ビツト）及び略号は表の通りである 従って、前記情報の全情報量は黒ランのビツトと白ラン
のビツトとの総和であるから、全部で140ビツトとな
る。第１図（ｃ）は、表１に示した略号〔黒ランをＢで
表わし、白ランをＷで表わした。前記Ｂ又はＷの後に記
されている数字は、情報量（ビツト）を示す。従って前
記２値画像信号を視覚的に分かり易く表現している〕
を、第１図（ｂ）に示した走査経過（左から右へ）に従
って配列したものである。First, when scanning is started from the left end along the scanning line 2-1, the black runs 3a, 3 belonging to the black level 3 in the character A portion.
a ′ is obtained, and in the same manner, the character B produces the black run 3b, the character C produces the black run 3c, the letter D produces the black runs 3d and 3d ′, the letter E produces the black run 3e, the letter F produces the black run 3f. , Letter G for black run 3g,
The letter H gives black runs 3h and 3h ', respectively. White runs belonging to the white level are present between the black runs, and these are named white runs 4-1, 4-2, ..., 4-12 from the left. The information amounts (bits) and abbreviations of the black runs 3a to 3h 'and the white runs 4-1 to 4-12 are as shown in the table. Therefore, since the total amount of the above information is the sum of the black run bits and the white run bits, the total amount is 140 bits. FIG. 1 (c) shows the abbreviations shown in Table 1 [black run is represented by B and white run is represented by W]. The number described after B or W indicates the amount of information (bit). Therefore, the binary image signal is represented in a visually easy-to-understand manner.]
Are arranged according to the scanning process (from left to right) shown in FIG. 1 (b).

第１図（ｄ）は、第１図（ｃ）に示した前記略号に基づ
いて前記圧縮処理（Wyleの符号化コードによる１次元ラ
ンレングス符号化処理）を行った伝送符号である。ここ
で、１次元ランレングス符号化処理とは、前記２値画像
信号における前記黒ラン及び白ランの連続する長さ（以
下ラン長と言う）を、２進級で符号化して表わすことに
より、全ビツト数を減少させる帯域圧縮方法であり、Wy
leの符号化コードとは、第２図に示した方法による前記
２値画像信号の符号化を言う。（符号化の方法として
は、この他にHuffman符号、Golomb符号等が提案されて
いるが、ここでは割愛する。） 第１図（ｄ）の左上端に記載した110110は第１図（ｃ）
の左上端に記載したW15と対応し、第１図（ｄ）の前記1
10110に続く010は第１図（ｃ）の前記W15に続くB3と対
応する。そして、以下同様にして対応するものである。
したがって、第１図（ｄ）の符号110110,010,…は第１
図（ｃ）の略号W15,B3,…をそれぞれ符号化したもので
ある。ここで、前記Wyleの符号化コードについて説明す
る。第２図に示したWyleの符号化コードにおいて、符号
化コードはアドレス（符号長とバイアスを決定するコー
ド）の次にリマインダ（ラン長を決定するコード）を附
加したものである。例えば、前記黒ラン3a（略号B3）は
３ビツトであるから、これを符号化するには「白または
黒のラン長」の欄における「３」の右側を見ればよく、
アドレスが「０」、リマインダが「10」であるから「01
0」となる。同様にして10ビツトを符号化すると11000
1、15ビツト（例えば前記略号W15）を符号化すると1101
10（第２図では省略している）となる。FIG. 1 (d) is a transmission code which has been subjected to the compression processing (one-dimensional run-length coding processing by Wyle coding code) based on the abbreviations shown in FIG. 1 (c). Here, the one-dimensional run length encoding process is performed by encoding the continuous length of the black run and the white run (hereinafter, referred to as run length) in the binary image signal by binary coding to represent the entire length. Wy is a band compression method that reduces the number of bits.
The coded code of le refers to the coding of the binary image signal by the method shown in FIG. (In addition to this, Huffman code, Golomb code, etc. have been proposed as an encoding method, but they are omitted here.) 110110 described in the upper left corner of FIG. 1 (d) is shown in FIG. 1 (c).
Corresponding to W15 described in the upper left corner of Fig. 1, 1 in Fig. 1 (d)
010 following 10110 corresponds to B3 following W15 in FIG. 1 (c). The same applies to the following.
Therefore, the reference numerals 110110, 010, ... In FIG.
The abbreviations W15, B3, ... Of FIG. Here, the Wyle encoded code will be described. In the Wyle code shown in FIG. 2, the code is an address (code that determines the code length and bias) followed by a reminder (code that determines the run length). For example, the black run 3a (abbreviation B3) has 3 bits, so to encode this, look at the right side of "3" in the column of "white or black run length",
Since the address is "0" and the reminder is "10", "01"
It becomes 0 ”. Similarly, if 10 bits are encoded, 11000
If 1, 15 bits (for example, the abbreviation W15 above) are encoded, 1101
It becomes 10 (omitted in FIG. 2).

このようにして第１図（ｃ）の略号（２値画像信号）は
第１図（ｄ）の伝送符号に変換することができる。（本
発明において言う「Wyleの符号化コード」は、「白又は
黒のラン長」の1025〜1152、Marginの部分で、「アドレ
ス」の右端にそれぞれ「０」を１つずつ加えて10ビツト
と成している。）Wyleの符号化コードによって変換され
た前記伝送符号の情報量は０又は１が幾つあるかという
事になる。従って、第１図（ｄ）における全情報量は91
ビツトとなり、第１図（ｃ）の140ビツトと比較すると
圧縮されていることが分かる。一般に圧縮率は、１ライ
ン分の全ビツト数÷圧縮処理後の全ビツト数で表わされ
るから、前記圧縮率は140÷91＝1.54となる。In this way, the symbol (binary image signal) in FIG. 1 (c) can be converted into the transmission code in FIG. 1 (d). (In the present invention, "encoding code of Wyle" is a part of "white or black run length" 1025 to 1152, Margin, and "0" is added to the right end of "address" for each 10 bits. The information amount of the transmission code converted by the Wyle encoding code is 0 or 1. Therefore, the total amount of information in FIG.
It becomes a bit, and it can be seen that it is compressed as compared with the 140 bit in FIG. 1 (c). In general, the compression rate is represented by the total number of bits for one line / the total number of bits after the compression process, so that the compression rate is 140/91 = 1.54.

なお、第１図（ｄ）の伝送符号において、先頭ブロツク
（左上に示した110110）は常に白ランと見なし、かつ、
白ランと黒ランは交互に表わされるので、前記伝送符号
には白ランと黒ランを識別するための識別信号を必要と
しない。従って、第１図（ｄ）の伝送符号を電気信号に
変えて伝送すれば、受信側において、まず第１図（ｄ）
の各コードが白ラン又は黒ランの何ビツトから成ってい
るかについて判別し、〔第１図（ｃ）〕、次に前記判別
によって２値画像信号を作り、〔第１図（ｂ）〕、そし
て前記２値画像信号に基づいて再生画像〔第１図（ａ）
に等しい〕を得るものである。In the transmission code of FIG. 1 (d), the first block (110110 shown in the upper left) is always regarded as a white run, and
Since the white run and the black run are alternately represented, the transmission code does not require an identification signal for identifying the white run and the black run. Therefore, if the transmission code of FIG. 1 (d) is converted into an electric signal and transmitted, the receiving side first receives the transmission signal of FIG. 1 (d).
It is discriminated as to how many bits each code consists of a white run or a black run, [FIG. 1 (c)], and then a binary image signal is produced by the discrimination, [FIG. 1 (b)], Then, based on the binary image signal, a reproduced image [Fig. 1 (a)]
Is equal to].

ここで、第１図（ｃ）の略号（２値画像信号）を第１図
（ｄ）の伝送符号に変換することを便宜上信号変換Ａと
呼ぶことにする（これは、従来の符号変換に属する）。Here, the conversion of the abbreviation (binary image signal) in FIG. 1 (c) into the transmission code in FIG. 1 (d) will be referred to as signal conversion A for convenience (this is referred to as conventional code conversion). Belong).

第１図（ａ）の文字は、ほぼ一定の幅を有する線分の組
合わせによって成るものであるから、前記黒ランのビツ
トは前記線分の方向（傾き）によって変化する。従っ
て、前記黒ランは、縦（図の上下）又は斜め方向を向い
た部分を表わすため比較的短かい黒ランから成る信号
（黒ランＡとする）と、横方向（図の左右）を向いた線
分を表わすため比較的長い黒ランから成る信号（黒ラン
Ｂとする）の２通りに分ける事ができる。Since the character in FIG. 1 (a) is composed of a combination of line segments having a substantially constant width, the bit of the black run changes depending on the direction (inclination) of the line segment. Therefore, the black run represents a portion that is oriented vertically (upper and lower in the figure) or in a diagonal direction, and is directed to a signal (black run A) composed of a relatively short black run and a horizontal direction (left and right in the figure). In order to represent the line segment, the signal can be divided into two types, that is, a signal composed of a relatively long black run (referred to as black run B).

前記黒ランＡと黒ランＢとの閾値において、上の値（MA
X）を９ビツト、下の値（MIN）を３ビツトとし、黒ラン
Ａを９ビツト未満３ビツト以上の範囲にある黒ラン、黒
ランＢは前記以外の黒ラン（３ビツト未満又は９ビツト
以上）とすれば、第１図（ｃ）における略号B3,B4は黒
ランＡ、略号B9は黒ランＢとなる。At the threshold values of the black run A and the black run B, the upper value (MA
X) is 9 bits, the lower value (MIN) is 3 bits, black run A is less than 9 bits, and black run B is in the range of 3 bits or more, and black run B is a black run other than the above (less than 3 bits or 9 bits. In the above case, the symbols B3 and B4 in FIG. 1 (c) are black runs A, and the symbol B9 is black run B.

第１図（ｅ）は、第１図（ｃ）の全情報（黒ランの白ラ
ンから成る）から黒ランＡの情報だけを除去したもので
あり、連続する白ラン（例えばW15とW2）が存在してい
た事になる。FIG. 1 (e) is obtained by removing only the information of the black run A from all the information (consisting of the white runs of the black runs) of FIG. 1 (c), and the continuous white runs (for example, W15 and W2). Has existed.

第１図（ｆ）は、第１図（ｅ）の略号を前記Wyleの符号
化コードに従って符号化し、更に、各コードの最初に白
ランを表わす０又は黒ランＢを表わす１の識別ビツト
（＊印を附した０又は１）を附加した伝送符号である。
前記識別ビツトは、黒ランＡのみを選択的に除去した事
により、白ランと黒ランＢとを識別する必要が生じたた
めに符号されたものである。従って、第１図（ｆ）にお
ける伝送符号の情報量は、前記識別ビツトを加えて74ビ
ツトとなる。次に、第１図（ｆ）の伝送符号を電気信号
に変えて伝送し、受信側で受信する。前記受信した信号
によって、まず前記識別ビツトの付された符号ブロツク が白ランのラン長をを表わしているのか黒ランＢのラン
長を表わしているのかを区別する。FIG. 1 (f) encodes the abbreviations of FIG. 1 (e) according to the Wyle encoding code, and further, at the beginning of each code, an identification bit (0 representing a white run or 1 identifying a black run B ( It is a transmission code with 0 or 1) with * mark added.
The identification bit is coded because it is necessary to distinguish between the white run and the black run B by selectively removing only the black run A. Therefore, the information amount of the transmission code in FIG. 1 (f) is 74 bits including the identification bit. Next, the transmission code of FIG. 1 (f) is converted into an electric signal and transmitted, and the electric signal is received by the receiving side. According to the received signal, first, the code block with the identification bit is added. Represents the run length of the white run and the run length of the black run B.

次に、前記符号を複合して各ランのラン長を決定する
〔第１図（ｆ）から第１図（ｅ）へ〕と共に、白ランが
２個連続した場合、前記連続した白ランの間に黒ラン
Ａ′（受信側で任意に挿入する黒ランで、前記黒ランＡ
の代りとなる。ここでは３ビツトとする）を挿入〔第１
図（ｅ）から第１図（ｇ）へ〕する。前記挿入される黒
ランＡ′は予め適当なラン長に定めたもの（受信記録画
像における線分の幅に対応し、一般的な原稿の線幅から
考えて約0.5mmと設定する。）であり、伝送前の黒ラン
Ａの部分が受信側で黒ランＡ′になる。具体的に述べる
と、第１図（ｂ）と（ｃ）の２値画像信号における黒ラ
ンＡは、伝送前において3a＝3c＝3d＝3d′＝3f＝3g＝3h
＝3h′＝B3,3a′＝3e＝B4の関係〔第１図（ｃ）〕にあ
ったが、受信側で黒ランＡ′（＝B3）に置き替えられる
ため、3a＝3a′＝3c＝3d＝3d′＝3e＝3f＝3g＝3h＝3h′
＝B3に統一されて第１図（ｇ）の如き略号に変換され
る。従って、第１図（ｆ）の伝送符号を電気信号に変え
て伝送すれば、受信側において、まず、第１図（ｆ）の
各コードが白ラン又は黒ランＢの何ビツトから成ってい
るかについて判別し〔第１図（ｅ）〕、次に、前記判別
した信号における連続した白ランの中間に前記黒ラン
Ａ′を挿入し〔第１図（ｇ）〕、これから２値画像信号
を作り〔第１図（ｂ）に大略等しい〕、そして前記２値
画像信号に基づいて再生画像〔第１図（ａ）に大略等し
い〕を得るものである。Next, the code is combined to determine the run length of each run [from FIG. 1 (f) to FIG. 1 (e)]. When two white runs are consecutive, A black run A ′ (a black run arbitrarily inserted at the receiving side, the black run A
Instead of. Insert 3 bits here) [First
From FIG. (E) to FIG. 1 (g)]. The black run A'to be inserted is predetermined run length (corresponding to the width of the line segment in the received and recorded image, and is set to about 0.5 mm in consideration of the line width of a general document). Therefore, the portion of the black run A before transmission becomes the black run A ′ on the receiving side. Specifically, the black run A in the binary image signal of FIGS. 1B and 1C is 3a = 3c = 3d = 3d ′ = 3f = 3g = 3h before transmission.
= 3h '= B3,3a' = 3e = B4 [Fig. 1 (c)], but 3a = 3a '= 3c because the receiving side replaces the black run A' (= B3). = 3d = 3d '= 3e = 3f = 3g = 3h = 3h'
= B3 and converted into an abbreviation as shown in Fig. 1 (g). Therefore, if the transmission code of FIG. 1 (f) is converted into an electric signal and transmitted, first, at the receiving side, how many bits of each code of FIG. 1 (f) consist of a white run B or a black run B. [Fig. 1 (e)], and then the black run A'is inserted in the middle of the continuous white runs in the discriminated signal [Fig. 1 (g)]. The image is produced [approximately the same as in FIG. 1 (b)], and a reproduced image [approximately the same as in FIG. 1 (a)] is obtained based on the binary image signal.

ここで、第１図（ｃ）の略号（２値画像信号）を第１図
（ｅ）の略号を変えると共に、第１図（ｆ）の伝送符号
に変換する事を、便宜上信号変換Ｂと呼ぶことにする。
前記信号変換Ｂは、黒ランＡのビツトを単に揃えただけ
であるから、受信側で再生した２値画像信号は黒ラン
Ａ′の選び方によって前記走査方向（左右）に短縮又は
伸長を生じる。Here, changing the abbreviation (binary image signal) of FIG. 1 (c) to the transmission code of FIG. 1 (f) is referred to as signal conversion B for convenience while changing the abbreviation of FIG. 1 (e). I will call it.
Since the signal conversion B simply aligns the bits of the black run A, the binary image signal reproduced on the receiving side is shortened or expanded in the scanning direction (left and right) depending on how the black run A'is selected.

〔第１図（ｃ）が140ビツトであるのに対して第１図
（ｇ）は138ビツトになっている〕。この点を改良し、
前記走査方向（左右）のビツトが変化しないようにする
ためには、第１図（ｃ）の略号から、単に黒ランＡを抜
き取って第１図（ｅ）の如き略号を作るのではなく、抜
き取るべき黒ランＡの前後にある白ランで、黒ランＡと
黒ランＡ′との差を予め加減しておけば良い。具体的に
述べると、まず、第１図（ｃ）の黒ラン3a′,3eは共に
４ビツト（B4）であるから、前記黒ランＡ′と同一なビ
ツトにするため、１つの黒ビツトを差し引いて、３ビツ
ト（B3）と成す。次に前記１つの黒ビツトを白ビツトと
見なし、これを前記黒ラン3a′,3eの前（場合により、
後でも良い）にある白ラン４−2,4−７に加える。（第
１図（ｊ）が得られる）。そして黒ランＡを除去すれば
第１図（ｈ）の略号を得る。第１図（ｉ）は、第１図
（ｈ）の略号を前記Wyleの符号化コードに従って符号化
し、更に、各コードの最初に０又は１の前記識別ビツト
を加えた伝送符号である。従って、この場合の伝送符号
の情報量は74ビツトとなる。第１図（ｉ）の伝送符号を
電気信号に変えて伝送すれば、受信側において、まず、
第１図（ｉ）の各コードが白ラン又は黒ランＢの何ビツ
トから成っているかについて判別し〔第１図（ｈ）〕、
次に前記判別した信号における連続した白ランの中間に
前記黒ランＡ′を挿入し〔第１図（ｉ）〕、これから２
値画像信号を作り〔第１図（ｈ）〕に大略等しい、そし
て前記２値画像信号に基づいて再生画像〔第１図（ａ）
に大略等しい〕を得るものである。[Fig. 1 (c) has 140 bits, while Fig. 1 (g) has 138 bits]. I improved this point,
In order to prevent the bit in the scanning direction (left and right) from changing, the black run A is not simply extracted from the abbreviation of FIG. 1 (c) to form an abbreviation as shown in FIG. 1 (e). For the white runs before and after the black run A to be extracted, the difference between the black run A and the black run A ′ may be adjusted in advance. More specifically, first, since the black runs 3a 'and 3e in FIG. 1 (c) are both 4 bits (B4), one black bit is used to obtain the same bit as the black run A'. Subtract and make 3 bits (B3). Then, the one black bit is regarded as a white bit, which is placed in front of the black runs 3a ', 3e (if necessary,
You can add it later) to the white orchid 4-2, 4-7. (Figure 1 (j) is obtained). Then, if the black run A is removed, the symbol of FIG. 1 (h) is obtained. FIG. 1 (i) is a transmission code in which the abbreviation of FIG. 1 (h) is coded according to the Wyle coding code, and the identification bit of 0 or 1 is added to the beginning of each code. Therefore, the information amount of the transmission code in this case is 74 bits. If the transmission code in FIG. 1 (i) is converted into an electric signal and transmitted, the receiving side first
It is determined how many bits each code in FIG. 1 (i) consists of white run B or black run B [FIG. 1 (h)],
Next, the black run A ′ is inserted in the middle of the continuous white runs in the discriminated signal [FIG. 1 (i)].
A value image signal is generated and is approximately equal to [Fig. 1 (h)], and a reproduced image [Fig. 1 (a)] is generated based on the binary image signal.
Is approximately equal to].

ここで、第１図（ｃ）の略号（２値画像信号）を第１図
（ｈ）の略号に変えると共に、第１図（ｉ）の伝送符号
に変換する事を、便宜上、信号変換Ｃと呼ぶ事にする。
前記信号変換Ｃによれば、一走査における全ビツト数が
第１図（ｃ）の略号と同じく140ビツトとなり、前記黒
ランＡ′を適当に選べば前記走査方向（左右）に短縮又
は伸長する事がない。第１図（ｃ）の略号（２値画像信
号）は140ビツト、第１図（ｆ）並びに第１図（ｉ）の
伝送符号は共に74ビツトであるから、前記圧縮率は140
÷74＝1.89となり、前記ランレングス符号化処理だけに
よる圧縮率（1.54）と比較すると の圧縮率向上がみられる。このように、前記信号変換Ｂ
又は前記信号変換Ｃを用いた本実施例のフアクシミリ装
置は、従来のランレングス符号化処理（前記信号変換
Ａ）よりも更に圧縮率を高める事が出来るものである。
次に、本実施例のフアクシミリ装置について、具体的な
説明を行なう。Here, for the sake of convenience, it is necessary to change the abbreviation (binary image signal) in FIG. 1 (c) to the abbreviation in FIG. 1 (h) and convert it to the transmission code in FIG. I will call it.
According to the signal conversion C, the total number of bits in one scanning is 140 bits as in the symbol of FIG. 1 (c), and if the black run A'is properly selected, it is shortened or extended in the scanning direction (left and right). There is nothing. The abbreviation (binary image signal) in FIG. 1 (c) is 140 bits, and the transmission codes in FIGS. 1 (f) and 1 (i) are 74 bits, so that the compression ratio is 140 bits.
÷ 74 = 1.89, which is compared with the compression rate (1.54) obtained by only the run length encoding process. The compression ratio is improved. In this way, the signal conversion B
Alternatively, the facsimile apparatus of the present embodiment using the signal conversion C can further increase the compression rate as compared with the conventional run-length encoding processing (the signal conversion A).
Next, a concrete description will be given of the facsimile machine of the present embodiment.

第３図において、駆動部５はパルスモータとその駆動回
路から成り、後述する原稿駆動信号19−ａによって、前
記走査線群２の１ライン分ずつ原稿１を紙送りする。送
信原稿１は、前記駆動部５によって、駆動される送りロ
ーラ６と該ローラ６に対向して設けられた押圧ローラ
６′とによって挟持搬送される。In FIG. 3, the drive unit 5 is composed of a pulse motor and its drive circuit, and feeds the document 1 by one line of the scanning line group 2 by a document drive signal 19-a described later. The transmission original 1 is nipped and conveyed by the driving roller 5 driven by the driving unit 5 and a pressing roller 6 ′ provided so as to face the roller 6.

送信原稿１に記載されている文字７等の映像は、光学系
８によって読取り部９（例えば、CCD、フオトダイオー
ドアレイ等のイメージセンサとその駆動部回路により構
成される）に結像する。読取り部９では、後述の読取り
開始信号18−ａにより１ライン分の走査を開始する。前
記走査によって１ライン分の画像信号を読み取ると共
に、第１図（ｂ）に示した２値画像信号に変換すると、
該２値画像信号は、書き込みクロツク９−ａ、ORゲート
11、出力11−ａを経たゲート信号に応じ、信号線９−ｂ
を介してラインバツフア10に書き込まれる。この時、該
書き込みクロツク９−ａはカウンタ12により計数され
る。１ライン分の全情報量を2048ビツトとすると、カウ
ンタ12は2048を計数した時に、キヤリイ信号12−ａを送
出するように構成される。前記キヤリイ信号12−ａは、
バツフアー・フル・フラグフリツプ・フロツプ（以下F/
Fと記す）13のセツト端子に入力されている。またF/F13
のリセツト端子には、前記の読取り開始信号18−ａが入
力されている。以上の構成において、アンドゲート18か
ら読み取り開始信号18−ａが送出されると、読み取り部
が１ラインの読取り動作を開始し、読み取り部９からの
書き込みクロツク９−ａに同期して、２値画像信号９−
ｂをライン・バツフア10に送出する。F/F−13は、１ラ
インの読み取り動作が開始した時にOFF状態となり、読
み取り動作が終了した時、すなわちラインバツフア10に
2048ビツトの１ラインの全情報が書き込まれた時に、ON
状態となる。ラインバツフア10は、前記読取り部９の読
み取り速度（前記２値画像信号の内容に関係なく大略一
定である）と、コントローラ21の符号化処理速度（前記
２値画像信号の内容によって大幅に変化する）との速度
差を緩衝し、前記２値画像信号の伝達を円滑に行なうた
めに設けたものであり、ここでは１つのラインバツフア
を用いた具体例を示したが２つのラインバツフアヲを互
に用いれば、さらに効率が上ることは、周知の事実であ
る。An image of the characters 7 and the like written on the transmission original 1 is imaged by the optical system 8 on the reading unit 9 (for example, constituted by an image sensor such as a CCD or a photodiode array and its driving circuit). The reading unit 9 starts scanning for one line by a reading start signal 18-a described later. When the image signal for one line is read by the scanning and converted into the binary image signal shown in FIG. 1 (b),
The binary image signal is a write clock 9-a, an OR gate.
11, the signal line 9-b according to the gate signal passing through the output 11-a
Written to the line buffer 10 via. At this time, the write clock 9-a is counted by the counter 12. If the total amount of information for one line is 2048 bits, the counter 12 is configured to send out a carry signal 12-a when 2048 is counted. The carrier signal 12-a is
Buffer Full Flag Flip Flop (F / F
It is input to the set terminal of 13. Also F / F13
The read start signal 18-a is input to the reset terminal of the. In the above configuration, when the reading start signal 18-a is sent from the AND gate 18, the reading unit starts the reading operation of one line, and the binary value is synchronized with the writing clock 9-a from the reading unit 9. Image signal 9-
b is sent to the line buffer 10. The F / F-13 is turned off when the reading operation of one line is started, and when the reading operation is completed, that is, the line buffer 10 is turned on.
ON when all information of one line of 2048 bits is written
It becomes a state. The line buffer 10 has a reading speed of the reading unit 9 (which is substantially constant regardless of the contents of the binary image signal) and an encoding processing speed of the controller 21 (which greatly changes depending on the contents of the binary image signal). It is provided in order to buffer the speed difference between the two and the smooth transmission of the binary image signal. Here, a specific example using one line buffer is shown, but if two line buffers are used mutually, It is a well-known fact that it will be even more efficient.

コントローラ21は、フアクシミリ装置全体のシーケンス
の制御を行なうと共に、前記ラインバツフア10に記憶さ
れた２値画像信号に対して、第１図の説明で述べた信号
変換Ｂ又はＣを行なう。前記コントローラは、マイクロ
コンピユータのほか、ハードワイヤ型制御論理回路によ
っても実現される。The controller 21 controls the sequence of the entire facsimile apparatus, and also performs the signal conversion B or C described in the explanation of FIG. 1 on the binary image signal stored in the line buffer 10. The controller is realized by a hard wire type control logic circuit in addition to the microcomputer.

なお、コントローラ21は、本発明のフアクシミリ装置に
おいて、最も重要な部分であるからデコーダ20と共に後
で詳しく述べる事にする。Since the controller 21 is the most important part in the facsimile machine of the present invention, it will be described in detail later together with the decoder 20.

コントローラ21で作られた伝送符号は、21−Ｃのデータ
・バスを介してFirst In First Out（以後FIFOと記
す）メモリ24に蓄えられる。前記FIFOメモリは、コント
ローラ21による伝送符号の送出速度と、後述する変復調
装置（以後モデムと記す）28による伝送符号の送出速度
との速度差を緩衝する為に設けられたものである。FIFO
メモリの特性に関しては、例えば米国のFairchild社の
製品でMOS LSI3351のカタログに詳細に記述されてお
り、周知であるのでここでは説明は割愛する。コントロ
ーラ21は、FIFOメモリ24におけるFIFO INPUT READY端
子（以後FIRDYと記す）からのFIRDYセンス信号24−a,AN
Dゲート22を経た信号22−ａを調べる。この時、FIFOメ
モリが満杯であれば、FIRDYはOFF、FIFOメモリにデータ
を記憶する余地があればFIRDYはONとなる。従ってコン
トローラ21は、FIRDYONの時に、伝達符号をデータバス2
1−Ｃを介してFIFOメモリ24に書き込む。〔この時、書
き込みクロツクはシフトイン信号23−ａによりFIFOメモ
リのSHIFT Ｎ（以後SIと記す）端子に与えられる。〕F
IFOメモリに記憶された伝送符号はout端子から信号線24
−ｂを介してパラレルインシリアルアウトシフトレジス
タ25に送られる。前記シフトレジスタ25は、24−ｂを介
して入力された８ビツトパラレルの伝送符号を、出力線
25−ａを介して、モデム28に順次送出を行なう。モデム
28は、送信クロツク28−ｂに同期して前記シフトレジス
タ25より順次伝送符号を取り出す。前記送信クロツク28
−ｂは、同時に８進カウンタ27に入力され計数される。
８進カウンタ27は、８つ計数する毎にキヤリイ信号27−
ａを送出する。前記キヤリイ信号27−ａは、前記シフト
レジスタ25のLOAD端子に入力されている。この構成によ
りモデム28が８ビツトの伝送符号を送出終了する毎に、
シフトレジスタ25に、新しい８ビツトの伝送符号がFIFO
メモリ24より出力される。また前記キヤリイ信号27−ａ
はデイレイ回路26にも入力されており、該デイレイ回路
26の出力26−ａは、FIFOメモリ24のシフトアウト（以後
SOと記す）端子に入力されている。この構成により、シ
フトレジスタ25が、新しい８ビツトの伝送符号をラツチ
した後に、FIFOメモリにシフトアウト信号26−ａが与え
られる。モデム28は、不図示の変復調回路とレベル調節
回路から成っている。前記シフトレジスタ25から出力線
25−ａを介して取り込まれた伝送符号は、まず、モデム
28における不図示の前記変復調回路に入力され変調が行
なわれる。フアクシミリ装置は電話回線を通じて画像信
号を伝送するものであり、電話回線の伝送可能な周波数
帯域は一般に300Hzから3.4KHzとなっている。しかし、
シフトレジスタ25からの伝送符号には直流つまり0Hzの
信号が含まれており、このままでは電話回線で符号を伝
送する事が出来ない。そこで、搬送周波数を電話回線で
伝送可能な周波数に設定し、前記搬送周波数を前記伝送
符号で変調すれば前記伝送符号を電話回線で伝送するこ
とが可能となる（搬送周波数を異にするがラジオのAM変
調、FM変調と大略同じ原理である。更にPM変調、その他
の変調方式を採用する事もできる。）。また、前記符号
の伝送に際して、相手側との信号の授受（例えば伝送符
号を受信したという確認信号を前記伝送符号の送信側が
受信する）があるため、相手側からの変調された送信信
号を復調する必要を受信したという確認信号を前記伝送
符号の送信側が受信する）があるため、相手側からの変
調された送信信号を復調する必要を生じる場合がある。
不図示の前記変復調回路は、前述の変調、復調を行な
い、シフトレジスタ25からの符号を伝送可能な信号に変
換すると共に、相手側から送られた信号を復調するもの
である。不図示の前記変復調回路の出力は不図示の前記
レベル調節回路に入力される。不図示の前記レベル調節
回路は、変調された伝送符号の出力過大によって発生す
る電話回線網への悪影響、相手側から送られる信号の入
力過大によって発生する当該装置への悪影響、同様に出
力過少、入力過少によって発生するトラブル等を防止す
るために設けられたものである。このように、モデム28
においては、シフトレジスタ25から送られた伝送符号の
変調、相手側から送られて来た信号の復調、伝送符号等
のレベル調節を行なって電話回線による信号の授受を円
滑に行わしめるものである。そして出力線28−ａから符
号化された信号を送出する。The transmission code generated by the controller 21 is stored in a first-in-first-out (hereinafter referred to as FIFO) memory 24 via a 21-C data bus. The FIFO memory is provided in order to buffer a speed difference between a transmission code transmission speed of the controller 21 and a transmission code transmission speed of a modulation / demodulation device (hereinafter referred to as a modem) 28 described later. FIFO
The characteristics of the memory are described in detail in the catalog of MOS LSI 3351, which is a product of Fairchild, Inc. in the United States, for example, and are well known, so the description thereof is omitted here. The controller 21 receives the FIRDY sense signal 24-a, AN from the FIFO INPUT READY terminal (hereinafter referred to as FIRDY) in the FIFO memory 24.
Examine signal 22-a through D-gate 22. At this time, if the FIFO memory is full, FIRDY is turned off, and if there is room to store data in the FIFO memory, FIRDY is turned on. Therefore, the controller 21 sends the transmission code to the data bus 2 when FIRDY ON.
Write to FIFO memory 24 via 1-C. [At this time, the write clock is applied to the SHIFT N (hereinafter referred to as SI) terminal of the FIFO memory by the shift-in signal 23-a. ] F
The transmission code stored in the IFO memory is from the out terminal to the signal line 24
Sent to the parallel-in serial-out shift register 25 via -b. The shift register 25 outputs the 8-bit parallel transmission code input via 24-b to the output line.
The data is sequentially transmitted to the modem 28 via 25-a. modem
28 sequentially takes out transmission codes from the shift register 25 in synchronization with the transmission clock 28-b. The transmission clock 28
-B is simultaneously input to the octal counter 27 and counted.
The octal counter 27 carries a carry signal 27-
Send a. The carry signal 27-a is input to the LOAD terminal of the shift register 25. With this configuration, every time the modem 28 finishes transmitting the 8-bit transmission code,
The shift register 25 has a new 8-bit transmission code FIFO.
It is output from the memory 24. Also, the carrier signal 27-a
Is also input to the delay circuit 26.
The output 26-a of 26 is shifted out of the FIFO memory 24 (hereinafter,
It is input to the (SO) terminal. With this configuration, the shift register 25 latches a new 8-bit transmission code, and then the shift-out signal 26-a is given to the FIFO memory. The modem 28 comprises a modulation / demodulation circuit and a level adjustment circuit (not shown). Output line from the shift register 25
First, the transmission code acquired via 25-a is
The signal is input to the modulation / demodulation circuit (not shown) at 28 for modulation. The facsimile equipment transmits an image signal through a telephone line, and the frequency band in which the telephone line can transmit is generally 300 Hz to 3.4 KHz. But,
The transmission code from the shift register 25 includes a direct current, that is, a 0 Hz signal, and the code cannot be transmitted through the telephone line as it is. Therefore, if the carrier frequency is set to a frequency that can be transmitted by a telephone line and the carrier frequency is modulated by the transmission code, the transmission code can be transmitted by the telephone line (the carrier frequency is different, but the radio frequency is different. The principle is almost the same as AM modulation and FM modulation, and PM modulation and other modulation methods can also be adopted. Further, when transmitting the code, since there is a transmission / reception of a signal with the other side (for example, the transmission side of the transmission code receives a confirmation signal that the transmission code is received), the modulated transmission signal from the other side is demodulated. There is a case where it is necessary to demodulate the modulated transmission signal from the other party because there is a confirmation signal that the transmission side of the transmission code has received the confirmation signal.
The modulation / demodulation circuit (not shown) performs the aforementioned modulation and demodulation, converts the code from the shift register 25 into a transmittable signal, and demodulates the signal sent from the other side. The output of the modulation / demodulation circuit (not shown) is input to the level adjustment circuit (not shown). The level adjusting circuit (not shown) has an adverse effect on the telephone network caused by an excessive output of the modulated transmission code, an adverse effect on the device caused by an excessive input of a signal sent from the other side, and similarly an insufficient output. This is provided in order to prevent troubles and the like caused by insufficient input. Thus, the modem 28
In the above, the transmission code sent from the shift register 25 is modulated, the signal sent from the other side is demodulated, the level of the transmission code and the like is adjusted, and the transmission and reception of the signal via the telephone line is smoothly performed. . Then, the encoded signal is transmitted from the output line 28-a.

次に、コントローラ21の内部構成図を第４図に示す。ま
た、コントローラ中のCPUであるintel8080の内部構成図
を第５図に示す。コントローラ21は米国intel社のマイ
クロコンピユータ8080・21−ｄを中心に、ROM（製品名8
316以下同様）、21−ｅ、RAM（8101）21−ｆ、STATUS
LATCH（8212）21−１、バスドライバー（8212）21−
ｇ、21−ｈ、21−ｉおよびクロツクパルス発生器21−ｋ
により構成される。また、第３図における14−ａ、15−
ａ、22−ａは第４図の21−ｏによって代表されている。
前記コントローラの基本動作及びCPU内部における動作
に関しては、intel社の8080Microcomputer Systems U
ser′ｓ Manual等の文献に詳細に示されており、又808
0のソフトウエアに関してはintel社の8080Assembly La
nguage Programming Manual等の文献に詳細に示され
ているので、ここでは詳細な説明は割愛する。コントロ
ーラ21と、外部I/Oとのインターフエイスについて以下
に説明する。アドレス・バス21−ｂはデコーダ20に入力
され各種I/O選択信号がつくられる。各種I/Oとデコーダ
出力との関係を以下の通り表２に示す。Next, FIG. 4 shows an internal configuration diagram of the controller 21. Further, FIG. 5 shows an internal configuration diagram of the intel8080 which is the CPU in the controller. The controller 21 is a ROM (product name 8
316 and below), 21-e, RAM (8101) 21-f, STATUS
LATCH (8212) 21-1, Bus driver (8212) 21-
g, 21-h, 21-i and clock pulse generator 21-k
It is composed of In addition, 14-a, 15- in FIG.
a and 22-a are represented by 21-o in FIG.
For the basic operation of the controller and the operation inside the CPU, refer to Intel 8080 Microcomputer Systems U
Details are given in documents such as ser's Manual, and also 808
For 0 software, see Intel 8080 Assembly La
It is described in detail in documents such as the nguage Programming Manual, so a detailed description is omitted here. The interface between the controller 21 and the external I / O will be described below. The address bus 21-b is input to the decoder 20 to generate various I / O selection signals. The relationship between various I / Os and decoder outputs is shown in Table 2 below.

表２のように、各デコーダ出力各々ゲートを通って各I/
Oに対する制御信号を作る。例えば、第３図において、
駆動部５に与えられる原稿駆動信号19−ａは、前記の駆
動部選択信号20−ｃとコントローラ21からのWR信号21−
ａがANDゲート19で論理ANDがとられた結果作られるもの
である。 As shown in Table 2, each decoder output goes through each gate and each I /
Create a control signal for O. For example, in FIG.
The original drive signal 19-a provided to the drive unit 5 is the drive unit selection signal 20-c and the WR signal 21- from the controller 21.
a is created as a result of performing a logical AND with the AND gate 19.

次に各ゲートにより作成されるI/O制御信号をもとめた
ものを表３に示す。Next, Table 3 shows the I / O control signals generated by each gate.

以上の構成により、前記１ライン分の情報処理が進行
し、更に第３図のコントローラ21から原稿駆動信号19−
ａが、駆動部５に入力されると前記送りローラ６と押圧
ローラ６′が送信原稿１を副走査方向〔図の上又は下）
に１ライン分だけ送って〔第１図（ａ）に示した走査線
２−１から走査線２−２へ〕次の１ライン（走査線２−
２）を読取り部９で読み取る。以下同様にして走査を行
ない、送信原稿１の全面を走査する。 With the above configuration, the information processing for one line proceeds, and the controller 21 shown in FIG.
When a is input to the drive unit 5, the feed roller 6 and the pressing roller 6'will move the transmission document 1 in the sub-scanning direction (up or down in the figure).
1 line to the scanning line 2-1 to the scanning line 2-2 shown in FIG. 1A, and the next one line (scanning line 2-
2) is read by the reading unit 9. Thereafter, scanning is similarly performed to scan the entire surface of the transmission original 1.

第６図（ａ），（ｂ），（ｃ）に示したフローチヤート
は、前記コントローラ21においておこなわれる前記記号
変換B,Cの情報処理過程を表わし、第６図（ｄ）は走査
線の両端が黒ランの時の処理方法を表わす。また、第７
図に示した経路表は、第６図（ａ）のフローチヤートに
従って処理をしてゆく際の処理経路を表わしたもので、
＊が右側の経路を辿って処理される事を表わしている。
更に、第８図（ａ）はコントローラ内部のROM21−ｅ
を、第８図（ｂ）はRAM21−ｆの内部メモリマツプをそ
れぞれ示している。The flow charts shown in FIGS. 6 (a), (b) and (c) represent the information processing process of the symbol conversions B and C performed in the controller 21, and FIG. 6 (d) shows scanning lines. Indicates the processing method when both ends are black runs. Also, the seventh
The route table shown in the figure represents the processing route for processing according to the flow chart of FIG. 6 (a).
* Indicates that processing is performed by following the path on the right side.
Further, FIG. 8 (a) shows the ROM21-e inside the controller.
8 (b) shows the internal memory map of the RAM 21-f.

まず、第６図（ａ）に用いられている記号の説明を以下
に行なう。First, the symbols used in FIG. 6 (a) will be described below.

RL:16ビツト ラン長カウンタ 21−ｆ−イ（第８図に
示す） ML:16ビツト 白ラン長レジスタ 21−ｆ−ロ（第８図
に示す） BL:16ビツト 黒ラン長レジスタ 21−ｆ−ハ（第８図
に示す） LCNT:16ビツト ラインカウンタ 21−ｆ−ホ（第８図
に示す） D:1新データメモリ 21−ｄ−イ（第５図に示す） MOD:旧データメモリ 21−ｄ−ロ（第５図に示す） B:黒ビツトを表わす（＝１）ROM中のプログラムの中に
記憶されている。RL: 16-bit run length counter 21-f (shown in Fig. 8) ML: 16-bit white run length register 21-f-lo (shown in Fig. 8) BL: 16-bit black run length register 21-f -C (shown in Figure 8) LCNT: 16-bit line counter 21-f-ho (shown in Figure 8) D: 1 new data memory 21-d-i (shown in Figure 5) MOD: old data memory 21-d-b (shown in FIG. 5) B: Black bit (= 1) This is stored in the program in the ROM.

W:白ビツトを表わす（＝０） MIN:定数（＝３）ROM中のプログラムの中に記憶されて
いる MAX:定数（＝９） BR:8ビツト演算結果メモリ 21−ｆ−ニ（第８図に示
す） DIS:識別ビツトメモリ 21−ｄ−ハ（第５図に示す） さらに、第６図（ａ）における の記号はサブ・ルーチンを表わしている。W: White bit (= 0) MIN: Constant (= 3) MAX: Constant (= 9) stored in ROM program BR: 8 Bit operation result memory 21-f-D (8th DIS: Identification bit memory 21-d-ha (shown in FIG. 5) Further, in FIG. 6 (a) The symbol indicates a sub routine.

と について第６図（ｂ），（ｃ）にそれぞれ説明されてい
る。但し第６図（ｃ）に示した サブ・ルーチンは第６図（ａ）の中で記述されてないの
で、以下に簡単に説明する。該サブ・ルーチンは、前記
の第２図で説明した、Wyleの符号化手法により、RLに記
憶されているデータを第２図に示すWyle符号に変換し、
前記FIFOメモリ24に８ビツト単位で送出する仕事を行
う。FIFOメモリ24には、第１図（ｉ）で示される様式の
伝送符号が記憶されることになる。前記Wyleの符号化手
法に対する詳細な説明は、Wyleの符号化手法そのものが
Wyleの論文〔H.Wyleetal“Reducedtime facsimle tra
nsmission by digital codig″IRE Trans.Com−9.P
215（1961−09）〕に詳細に記述されており、コントロ
ーラ21又はそれと同等の機能を持つ装置によって容易に
実現されることは明らかであるので、ここでは説明を割
愛する。なお、第６図（ａ）における（注１）で省略す
る黒ランは、ラン長（RL）がMIN≦RL≦MAXの条件を満た
す黒ランであり、（注２）で行なう演算は整数演算であ
り、（注３）においては第６図（ｄ）の下に示した例の
如く各ラインの両端の黒は必ず送信するものである。 When Is described in FIGS. 6 (b) and 6 (c), respectively. However, as shown in FIG. 6 (c) Subroutines are not described in FIG. 6 (a) and will be briefly described below. The sub-routine converts the data stored in the RL into the Wyle code shown in FIG. 2 by the Wyle encoding method described in FIG.
The job of sending data to the FIFO memory 24 in units of 8 bits is performed. The FIFO memory 24 stores the transmission code in the format shown in FIG. 1 (i). For a detailed description of the Wyle encoding method, see Wyle encoding method itself.
Wyle's paper [H. Wyle et al. “Reduced time facsimle tra
nsmission by digital codig ″ IRE Trans.Com−9.P
215 (1961-09)], and it is obvious that the controller 21 or a device having a function equivalent thereto can easily realize it, and therefore the description thereof is omitted here. The black run omitted in (Note 1) in FIG. 6 (a) is a black run whose run length (RL) satisfies the condition of MIN ≦ RL ≦ MAX, and the operation performed in (Note 2) is an integer operation. In (Note 3), the black at both ends of each line is always transmitted as in the example shown in the lower part of FIG. 6 (d).

次に、第７図の説明及び、第６図（ａ）のフローチヤー
トの動作説明のために、第７図の２値画像信号のうち＊
印のついた２値画像信号１ラインを考えてその処理を説
明する。第６図（ａ）と第７図において、まず、経路29
からスタートする。１ラインの処理を行なうにあたり、
初期の設定として、WL,BL,BRに０を書き込む。またLCNT
に負の１ラインのビツト数を、すなわちの場合には（−
16）を書き込む。次にRead Bitサブ・ルーチンを実行
する〔第６図（ｂ）参照〕。ここでは、コントローラ21
はラインバツフア選択信号20−ａを出すことで、まず、
ANDゲート15を通してラインバツフア10の１ビツトを２
値画像信号15−ａとして取り込み、該１ビツトを新デー
タとして新データメモリＤ（21−ｄ−イ）に書き込む。
次にLCNTの内容に＋１を加算する。以上で サブ・ルーチンの仕事を終了する。次に、RLに１を書き
込む。次に経路30に進みＤの内容をMOD21−ｄ−ロに書
き込んでから、経路31で、 サブ・ルーチンを実行する。その後MOD（21−ｄ−ロ）
とＤ（21−ｄ−イ）の内容が等しいか否かを判断する。
この場合には、MOD≠Ｄとなるので経路33を通り、次にM
OD＝Ｗか否かを判断する。この場合にはYESなので、経
路37を通ってWLにRLの内容（この場合RL＝１である）を
書き込み、その後RLには１を書き込んでLCNT＝０か否か
を判断する。LCNT＝−14なのでNOとなり経路50を通っ
て、経路30に戻る。そこで、D21−ｄ−１の内容をMOD
（21−ｄ−ロ）に書き込み サブ・ルーチンを実行する。その後MOD＝Ｄかを判断す
る。今度はYESなので経路32を通り、RLに２を書き込みL
CNT＝０かを判断する。LCNT＝−13なのでNOとなり、経
路35を通って経路31に戻り前記の動作をくり返す。そし
て、16ビツトからなる１ライン分の２値画像信号の左端
から数えて６番目のデータＤが（21−ｄ−イ）に、５番
目のデータがMOD（21−ｄ−ロ）に書き込まれ、RL＝4,L
CNT＝−10となった時に、MOD＝Ｄかの判断がNOとなり、
経路33を通って経路34へ進む。次にMOD＝Ｗかの判断はN
Oなので、経路36へと進む。ここでRLは３（MIN）＜RL
（＝４）９（MAX）の条件を満たしているので、YESと
なり経路38へ進む。ここで（RL−MIN）の整数計算を行
い、その差をBR（21−ｆ−ニ）に書き込む。次にWL＝０
か否かの判断を行う。この判断は、現在RL（21−ｆ−
イ）にそのラン長を記憶されている黒ランが、１ライン
の左端にある黒ランであるか否かを判断するために行
う。ここではWL＝１であるので、経路40へと進む。次に
LCNT＝０か否かの判断を行う。この判断は、RL（21−ｆ
−ロ）にそのラン長が記憶されている黒ランが１ライン
の右端にある黒ランか否かを判別する為に行う。ここで
はLCNT＝−10なので経路42へと進む。そしてBL（21−ｆ
−ハ）に０を書き込み、WLに（WLの内容）と（BRの内容
/2）を加えた結果を書き込む。この場合BR＝１なので整
数計算の結果１未満が切捨てられ となる。Next, in order to explain FIG. 7 and the operation of the flow chart of FIG. 6 (a), among the binary image signals of FIG.
The processing will be described by considering one line of the marked binary image signal. In FIG. 6 (a) and FIG. 7, first, the route 29
Start from. When processing one line,
As an initial setting, 0 is written in WL, BL, BR. Also LCNT
Is a negative one-line bit number, that is, in the case of (-
16) Write. Next, the Read Bit sub-routine is executed [see FIG. 6 (b)]. Here, the controller 21
Outputs the line buffer selection signal 20-a.
2 bits of line buffer 10 through AND gate 15
The value image signal 15-a is taken in and the 1 bit is written as new data in the new data memory D (21-d-i).
Next, +1 is added to the contents of LCNT. Above Finish the work of the sub-routine. Next, 1 is written in RL. Next, proceed to route 30, write the contents of D to MOD21-d-ro, and then on route 31, Execute a sub routine. Then MOD (21-d-lo)
And the contents of D (21-d-a) are equal or not.
In this case, MOD ≠ D, so it goes through the route 33 and then M
It is determined whether OD = W. Since YES in this case, the contents of RL (RL = 1 in this case) are written to the WL via the path 37, and then 1 is written to RL to determine whether or not LCNT = 0. Since LCNT = -14, the result is NO and the route 50 is returned to the route 30. Therefore, MOD the contents of D21-d-1
Write to (21-d-lo) Execute a sub routine. Then, it is determined whether MOD = D. Since this time is YES, write 2 to RL through route 32 and L
Judge whether CNT = 0. Since LCNT = −13, the result is NO, the process returns to the route 31 via the route 35, and the above operation is repeated. Then, the sixth data D counted from the left end of the binary image signal for one line consisting of 16 bits is written in (21-d-a) and the fifth data is written in MOD (21-d-b). , RL = 4, L
When CNT = -10, the judgment whether MOD = D becomes NO,
Take Route 33 to Route 34. Next, the judgment whether MOD = W is N
Since it is O, proceed to Route 36. Where RL is 3 (MIN) <RL
(= 4) Since the condition of 9 (MAX) is satisfied, the determination result is YES and the process proceeds to the route 38. Here, the integer calculation of (RL-MIN) is performed, and the difference is written in BR (21-f-ni). Then WL = 0
Determine whether or not. This judgment is currently RL (21-f-
It is performed in order to determine whether the black run whose run length is stored in (a) is the black run at the left end of one line. Since WL = 1 here, the process proceeds to the route 40. next
It is determined whether or not LCNT = 0. This judgment is based on RL (21-f
It is performed to determine whether the black run whose run length is stored in (b) is the black run at the right end of one line. Since LCNT = -10 here, proceed to the route 42. And BL (21-f
-Write 0 to (c) and write (content of WL) and (content of BR) to WL.
Write the result of adding / 2). In this case, BR = 1, so less than 1 is truncated as a result of integer calculation. Becomes

次に、BRが奇数か否かの判断を行う。BR＝１なのでYES
となり経路45へ進み、WL（21−ｆ−ロ）に１＋１＝２を
書き込む。その後、BRに０を書き込み経路48へ進む。次
にDLS（21−ｄ−ハ）にＷ（＝０）を書き込み、RL（21
−ｆ−イ）にWL（21−ｆ−ロ）の内容を書き込んだ後に サブ・ルーチンへ進む〔第６図（ｃ）参照〕。Next, it is determined whether BR is an odd number. Yes because BR = 1
Then, proceed to the path 45, and write 1 + 1 = 2 in WL (21-f-B). Then, write 0 to BR and proceed to the path 48. Next, write W (= 0) to DLS (21-d-ha) and write RL (21
After writing the contents of WL (21-f-b) to -f-a) Proceed to the sub routine [see FIG. 6 (c)].

サブ・ルーチンでは、まずRL＝０か否かの判断を行う。
この場合RL＝２であるので次にDIS（21−ｄ−ハ）の内
容（この場合には白ランを示す情報がDISに記憶されて
いる）をFIFOメモリ24に送出し、次に前述の サブ・ルーチンを実行する。以上で サブ・ルーチンの処理を終了して、メイン・フローに戻
る。 In the sub routine, it is first determined whether or not RL = 0.
In this case, since RL = 2, the contents of DIS (21-d-c) (in this case, the information indicating the white run is stored in DIS) are sent to the FIFO memory 24, and then the above-mentioned Execute a sub routine. Above The processing of the sub routine is terminated, and the process returns to the main flow.

次に、DIS（21−ｄ−ハ）にＢ（＝１）を書き込み、そ
の内容をFIFOメモリ24に送出し、次に、前述の サブ・ルーチンを実行する。そしてRL（21−ｆ−イ）に
（BR＋１）を書き込み、次に、BR（21−ｆ−ニ）と、BL
（21−ｆ−ハ）に各々０を書き込んだ後LCNT＝０か否か
を判断する。LCNT＝−10なのでNOとなり、経路51を通っ
て経路30へ戻る。そして経路31−経路32−経路35を10回
くり返した後、RL＝11、LCNT＝０、MOD＝Ｄ＝０となっ
た状態で経路34に進む。次にMOD＝Ｗか否かの判断をし
て、YESとなるので経路37を通ってRL（21−ｆ−イ）の
内容をWL（21−ｆ−ロ）に書き込み、RL（21−ｆ−イ）
に１を書き込みLCNT＝０かの判断をし、YESなので経路4
9を通って経路48へ進む。Next, B (= 1) is written to DIS (21-d-c), the content is sent to the FIFO memory 24, and then the above-mentioned Execute a sub routine. Then, write (BR + 1) to RL (21-f-a), then BR (21-f-d) and BL
After writing 0 to (21-f-c), it is determined whether or not LCNT = 0. Since LCNT = -10, NO is returned, and the route returns to Route 30 via Route 51. Then, after repeating the route 31-route 32-route 35 ten times, the process proceeds to the route 34 with RL = 11, LCNT = 0, and MOD = D = 0. Next, it is judged whether or not MOD = W, and since it becomes YES, the contents of RL (21-f-a) are written to WL (21-f-b) via path 37, and RL (21-f) is written. -A)
Write 1 to LCNT = 0 and judge YES, so route 4
Take Route 9 through Route 48.

次に前述と同じ動作をくり返す。今回は、WL＝11、BL＝
０のため、白のランだけが サブ・ルーチンによりRL変換送出される。そして、経路
52へ進み、MOD＝Ｄか否かの判断をYESであるので、経路
54を通って１ラインの処理が終了する。Next, the same operation as described above is repeated. This time, WL = 11, BL =
0, so only white runs RL conversion is sent out by the sub routine. And the route
The process proceeds to 52 and the determination as to whether MOD = D is YES, so the route
The processing of one line is completed through 54.

以上説明してきた１ライン分の２値画像信号の処理過程
の他に他の23通りの２値画像信号に対する処理過程を第
７図に示したように、前述の説明の中でのメモリへの書
き込み、読み出し動作、演算処理、大小判断、一致の判
断等、コントローラ21内部での具体的な処理動作につい
ては、前記intel社の２冊のユーザーズマニユアルに詳
細に記述されているのでここでは説明を割愛する。In addition to the process of processing the binary image signal for one line described above, the process of processing the other 23 types of binary image signals is as shown in FIG. Specific processing operations inside the controller 21, such as writing, reading operation, arithmetic processing, size judgment, and matching judgment, are described in detail in the two users manuals of intel. Omit.

又、コントローラ21に、以下説明してきたCPUよりも、
さらに上位のCPU（処理速度、処理機能の点でintel8080
よりも優れているもの）を用いれば、OCR技術では既知
の技術である細め処理を行うことができ、該細め処理に
よって画情報の線巾を（前記信号変換Ｃを行う前に）一
定にしておけば、前記信号変換Ｃの適用可能な範囲をさ
らに広げることができる。In addition, in the controller 21, rather than the CPU described below,
Higher-level CPU (intel8080 in terms of processing speed and processing functions)
Better than that), it is possible to perform a thinning process which is a known technique in the OCR technique, and the line width of the image information is made constant (before performing the signal conversion C) by the thinning process. In this case, the applicable range of the signal conversion C can be further expanded.

〔効 果〕 以上の様に、本発明によれば、装置の構成を簡略化で
き、ランレングス符号化した後に、ランレングス符号を
送信用符号に圧縮符号化するという複雑な符号化処理を
プログラム制御手段により高速に実行できる。しかも、
コンピュータは、符号化処理における適当なタイミング
で読取開始制御とデータ格納の終了検知を行なうことが
でき、読取動作と符号化処理の連係をスムーズに行なう
ことができる。更に、コンピュータによる符号化処理と
通信速度に依存するデータの送出処理を独立して行なう
ことができ、符号化処理とデータの送出処理の連係もス
ムーズに行なうことができる。[Effect] As described above, according to the present invention, it is possible to simplify the configuration of the device and execute a complicated encoding process of performing run-length encoding and then compression encoding the run-length code into a transmission code. It can be executed at high speed by the control means. Moreover,
The computer can perform the read start control and the data storage end detection at appropriate timings in the encoding process, and can smoothly perform the association between the reading operation and the encoding process. Further, the encoding process by the computer and the data transmission process depending on the communication speed can be performed independently, and the encoding process and the data transmission process can be smoothly linked.

【図面の簡単な説明】[Brief description of drawings]

第１図（ａ）は文字を主体とした送信原稿の正面図、第
１図（ｂ）は第１図（ａ）の送信原稿を走査して得た２
値画像信号、第１図（ｃ）は第２図の２値画像信号の略
号、第１図（ｄ）は第１図（ｃ）の略号に基づいて圧縮
処理した伝送符号、第１図（ｅ）は第１図（ｃ）の略号
に信号変換Ｂを施した略号、１図（ｆ）は第１図（ｅ）
の略号に基づいて圧縮処理を行ない、更に、識別符号を
先頭に附加した伝送符号、第１図（ｇ）は第１図（ｆ）
の伝送符号を受信して第１図（ｅ）の略号に戻し、更に
連続する白ランの間に黒ランＡを加えた略号、第１図
（ｈ）は、第１図（ｃ）の略号に信号変換Ｃを施した略
号、第１図（ｉ）は、第１図（ｈ）の略号に基づいて圧
縮処理を行ない、更に識別符号を先頭に附加した伝送符
号、第１図（ｊ）は、第１図（ｉ）の伝送符号を受信し
て第１図（ｈ）の略号に戻し、更に連続する白ランの間
に黒ランＡ′を加えた略号、第２図はWyleの符号化コー
ド図、第３図は本発明によるフアクシミリ装置の回路構
成図、第４図はコントローラの構成図、第５図はCPUの
内部構成図、第６図（ａ）はコントローラで行なわれる
情報処理のフローチヤート図、第６図（ｂ）は第６図
（ａ）におけるRead Bitのフローチヤート図、第６図
（ｃ）は第６図（ａ）におけるSen RLのフローチヤート
図、第６図（ｄ）は走査線の両端が黒ランの時の処理説
明図、第７図は第６図（ａ）〜（ｃ）のフローチヤート
に従った情報処理の処理経路図、第８図（ａ）はROMの
内部メモリマツプ図、第８図（ｂ）はRAMの内部メモリ
マツプ図、である。 なお、図において、 １……送信原稿 ５……駆動部 ６……送りローラ ６′……押圧ローラ ８……光学系 ９……読取り部 10……ラインバツフア 11……ORゲート 12……カウンタ 13……バツフアフルフラグフリツプフロツプ 14,15,17,18,19,22,23……ANDゲート 16……NOT回路 20……デコーダ 21……コントローラ 21−ｄ……CPU（8080） 21−ｅ……ROM 21−ｆ……RAM 24……FIFOメモリ 25……シフトレジスタ 26……デイレイ回路 27……８進カウンタ 28……モデム である。FIG. 1 (a) is a front view of a transmission document mainly composed of characters, and FIG. 1 (b) is obtained by scanning the transmission document of FIG. 1 (a).
Value image signal, FIG. 1 (c) is an abbreviation of the binary image signal of FIG. 2, FIG. 1 (d) is a transmission code compressed based on the abbreviation of FIG. 1 (c), FIG. e) is an abbreviation obtained by applying signal conversion B to the abbreviation of FIG. 1 (c), and FIG. 1 (f) is FIG. 1 (e).
A compression process is performed on the basis of the abbreviation of No., and a transmission code having an identification code added to the head, FIG. 1 (g) is FIG. 1 (f).
1h is returned to the abbreviation of FIG. 1 (e), and the black run A is added between consecutive white runs. FIG. 1 (h) is the abbreviation of FIG. 1 (c). FIG. 1 (i) is an abbreviation obtained by applying signal conversion C to FIG. 1 (j), which is a transmission code obtained by performing compression processing based on the abbreviation in FIG. Is an abbreviation in which the transmission code of FIG. 1 (i) is received and returned to the abbreviation of FIG. 1 (h), and a black run A ′ is added between consecutive white runs, and FIG. 2 is a Wyle code. Code diagram, FIG. 3 is a circuit configuration diagram of the facsimile apparatus according to the present invention, FIG. 4 is a configuration diagram of the controller, FIG. 5 is an internal configuration diagram of the CPU, and FIG. 6 (a) is information processing performed by the controller. FIG. 6 (b) is a read bit flow chart in FIG. 6 (a), and FIG. 6 (c) is S in FIG. 6 (a). 6 is a flow chart of en RL, FIG. 6 (d) is an explanatory diagram of processing when both ends of the scanning line are black runs, and FIG. 7 is information processing according to the flow chart of FIGS. 6 (a) to 6 (c). 8A is an internal memory map diagram of the ROM, and FIG. 8B is an internal memory map diagram of the RAM. In the figure, 1 ... transmission original 5 ... drive section 6 ... feed roller 6 '... pressing roller 8 ... optical system 9 ... reading section 10 ... line buffer 11 ... OR gate 12 ... counter 13 …… Buffer full flag flip flop 14,15,17,18,19,22,23 …… AND gate 16 …… NOT circuit 20 …… Decoder 21 …… Controller 21-d …… CPU (8080) 21 -E ... ROM 21-f ... RAM 24 ... FIFO memory 25 ... shift register 26 ... day circuit 27 ... octal counter 28 ... modem.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 加藤 雄三 神奈川県横浜市金沢区六浦町4417 (56)参考文献 特開 昭49−85913（ＪＰ，Ａ) 特開 昭51−62909（ＪＰ，Ａ) 特開 昭49−36212（ＪＰ，Ａ) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Yuzo Kato 4417 Rokuura-cho, Kanazawa-ku, Yokohama-shi, Kanagawa (56) References JP-A-49-85913 (JP, A) JP-A-51-62909 (JP, A) JP-A-49-36212 (JP, A)

Claims (1)

【特許請求の範囲】[Claims] 【請求項１】送信原稿画像を読み取る読取手段と、 上記読取手段で読み取られた画像信号をライン単位で画
像メモリ内に格納する格納手段と、 上記画像メモリの画像信号を順次入力してランレングス
符号に符号化し、更に前記ランレングス符号を送信用符
号に圧縮符号化する符号化プログラム、及び上記読取手
段のライン単位での読取の開始を指令する為の読取開始
指令制御プログラムを格納したプログラムメモリを含
み、上記プログラムメモリのプログラムに従って圧縮符
号化及びライン単位の読取開始信号を出力するコンピュ
ータと、 上記コンピュータの動作用の基準クロックを発生する基
準クロック発生手段と、 上記画像メモリ内にライン単位でデータが格納されたこ
とを検出する検出手段と、 上記検出手段の検出結果を保持し上記コンピュータに報
知する報知手段と、 上記コンピュータにより圧縮符号化された送信用符号を
一時格納する符号メモリと、 上記符号メモリ内の複数Ｎビットずつのパラレルデータ
を１ビットずつのシリアルデータに変換するパラレル−
シリアル変換手段と、 上記シリアルデータを上記基準クロックとは独立のデー
タ送出クロックに従って送信する為に変調する変調手段
と、 上記変調手段のデータ送出クロックを計数し、その計数
値がＮに達する毎に上記符号メモリに読出指令を出力す
るカウント手段を有し、 上記読取手段及び上記格納手段は、上記読取開始信号に
応答して読取動作及び画像信号の格納動作を実行し、 上記コンピュータは、上記基準クロックに基づいて符号
化及び上記符号メモリへの送信用符号の格納を制御し、 上記パラレル−シリアル変換手段は上記データ送出クロ
ックに同期して動作し、上記パラレル−シリアル変換手
段、上記変調手段及び上記カウント手段は上記データ送
出クロックに従ってデータ送出処理を行なうことを特徴
とするファクシミリ装置。1. A reading means for reading an image of a transmission original, a storing means for storing an image signal read by the reading means in an image memory on a line-by-line basis, and a run length by sequentially inputting image signals of the image memory. A program memory storing a coding program for coding into a code and further compressing and coding the run length code into a code for transmission, and a read start command control program for commanding the start of reading of the reading means in line units. A computer that outputs a compression encoding and line-by-line reading start signal according to a program of the program memory; a reference clock generation unit that generates a reference clock for the operation of the computer; and a line unit in the image memory. The detection means for detecting that the data has been stored, and the detection result of the detection means are held and Informing means for informing the computer, a code memory for temporarily storing a transmission code compressed and encoded by the computer, and parallel for converting a plurality of N bits of parallel data in the code memory into one bit of serial data. −
Serial conversion means, modulation means for modulating the serial data to transmit according to a data transmission clock independent of the reference clock, and data transmission clock of the modulation means are counted, and each time the count value reaches N, The code memory has counting means for outputting a read command, and the reading means and the storing means execute a reading operation and an image signal storing operation in response to the reading start signal, and the computer has the reference value. Encoding and storage of transmission codes in the code memory are controlled based on a clock, the parallel-serial conversion means operates in synchronization with the data transmission clock, and the parallel-serial conversion means, the modulation means, and Facsimile characterized in that the counting means performs data transmission processing in accordance with the data transmission clock. Location.