JPH0671186B2 - 対数増幅回路 - Google Patents
対数増幅回路Info
- Publication number
- JPH0671186B2 JPH0671186B2 JP2009563A JP956390A JPH0671186B2 JP H0671186 B2 JPH0671186 B2 JP H0671186B2 JP 2009563 A JP2009563 A JP 2009563A JP 956390 A JP956390 A JP 956390A JP H0671186 B2 JPH0671186 B2 JP H0671186B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- differential amplifier
- terminal
- inverting input
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/24—Arrangements for performing computing operations, e.g. operational amplifiers for evaluating logarithmic or exponential functions, e.g. hyperbolic functions
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、対数増幅回路に係り、特にレベルシフトや温
度補償が容易な集積回路化に適した対数増幅回路に関す
る。
度補償が容易な集積回路化に適した対数増幅回路に関す
る。
(従来の技術) 第3図は、従来の対数増幅回路を示しており、30は入力
信号端子、R1は電圧電流変換用抵抗、A1は差動増幅器、
D1はダイオード、31は出力信号端子である。上記電圧電
流変換用抵抗R1は入力信号端子30と差動増幅器A1の反転
(逆相)入力端(−)との間に接続され、上記ダイオー
ドD1のアノードおよびカソードは差動増幅器A1の反転入
力端(−)および出力端に対応して接続され、差動増幅
器A1の非反転(正相)入力端(+)は接地電位GNDに接
続され、差動増幅器A1の出力端は出力信号端子31に接続
されている。
信号端子、R1は電圧電流変換用抵抗、A1は差動増幅器、
D1はダイオード、31は出力信号端子である。上記電圧電
流変換用抵抗R1は入力信号端子30と差動増幅器A1の反転
(逆相)入力端(−)との間に接続され、上記ダイオー
ドD1のアノードおよびカソードは差動増幅器A1の反転入
力端(−)および出力端に対応して接続され、差動増幅
器A1の非反転(正相)入力端(+)は接地電位GNDに接
続され、差動増幅器A1の出力端は出力信号端子31に接続
されている。
第4図は、さらに別の従来の対数増幅回路を示してお
り、第3図の差動増幅器(第1の差動増幅器)A1の出力
端と出力信号端子31との間に、第2のダイオードD2、第
2の差動増幅器A2、抵抗R2およびR3、定電流源32からな
る増幅回路が付加されている。即ち、第1の差動増幅器
A1の出力端に第2のダイオードD2のカソードが接続さ
れ、この第2のダイオードD2のアノードは第2の差動増
幅器A2の非反転入力端(+)に接続され、この第2の差
動増幅器A2の反転入力端(−)は抵抗R2を介して接地電
位に接続されると共に抵抗R3を介して出力端に接続され
ている。また、Vcc電源端子と第2の差動増幅器A2の非
反転入力端(+)との間に定電流源32が接続されてい
る。
り、第3図の差動増幅器(第1の差動増幅器)A1の出力
端と出力信号端子31との間に、第2のダイオードD2、第
2の差動増幅器A2、抵抗R2およびR3、定電流源32からな
る増幅回路が付加されている。即ち、第1の差動増幅器
A1の出力端に第2のダイオードD2のカソードが接続さ
れ、この第2のダイオードD2のアノードは第2の差動増
幅器A2の非反転入力端(+)に接続され、この第2の差
動増幅器A2の反転入力端(−)は抵抗R2を介して接地電
位に接続されると共に抵抗R3を介して出力端に接続され
ている。また、Vcc電源端子と第2の差動増幅器A2の非
反転入力端(+)との間に定電流源32が接続されてい
る。
第3図の対数増幅回路においては、差動増幅器の帰還作
用によりその反転入力端(−)は接地電位になるので、
入力信号端子の入力電圧Viは抵抗R1による電流入力に変
換される。この変換電流はダイオードD1に流れ、このダ
イオードD1の順方向電圧VF1により対数圧縮され、差動
増幅器A1の出力端から出力電圧VO1が得られる。この出
力電圧VO1は、入力電圧Viと同様に接地電位を基準に得
られ、 となる。ここで、qは電荷、kはボルツマン定数、Tは
絶対温度、IS1はダイオードD1の飽和電流である。
用によりその反転入力端(−)は接地電位になるので、
入力信号端子の入力電圧Viは抵抗R1による電流入力に変
換される。この変換電流はダイオードD1に流れ、このダ
イオードD1の順方向電圧VF1により対数圧縮され、差動
増幅器A1の出力端から出力電圧VO1が得られる。この出
力電圧VO1は、入力電圧Viと同様に接地電位を基準に得
られ、 となる。ここで、qは電荷、kはボルツマン定数、Tは
絶対温度、IS1はダイオードD1の飽和電流である。
上式(1)から、出力電圧VO1は、係数kT/qによる温度
変化を生じ、第2項のIS1の大きな温度依存性のため
に、温度特性が悪いという問題がある。
変化を生じ、第2項のIS1の大きな温度依存性のため
に、温度特性が悪いという問題がある。
また、第4図の対数増幅回路においては、第1の差動増
幅器A1の出力端からの出力電圧VO1が第2のダイオード
D2の順方向電圧VF2だけ上昇した電圧が第2の差動増幅
器A2により増幅され、この第2の差動増幅器A2の出力端
から出力電圧VO2が得られる。この場合、第2のダイオ
ードD2の電流は定電流源32からの定電流I0となるので、 となる。
幅器A1の出力端からの出力電圧VO1が第2のダイオード
D2の順方向電圧VF2だけ上昇した電圧が第2の差動増幅
器A2により増幅され、この第2の差動増幅器A2の出力端
から出力電圧VO2が得られる。この場合、第2のダイオ
ードD2の電流は定電流源32からの定電流I0となるので、 となる。
ここで、IS1=IS2とし、抵抗R2およびR3に異なる温度
係数の抵抗を用いると、係数kT/qによる温度依存性を打
ち消すことができる。
係数の抵抗を用いると、係数kT/qによる温度依存性を打
ち消すことができる。
しかし、この場合も、出力電圧VO2は入力電圧Viと同様
に接地電位を基準に得られるので、レベルシフトを行っ
たり、出力電圧VO2の基準電位を変更したい場合には、
温度補償された複雑なレベルシフト回路が新たに必要に
なる。また、対数増幅回路の入力抵抗は、前記電圧電流
変換用抵抗R1で決まるので、入力抵抗の自由な選択や高
抵抗化が不可能であるという問題がある。
に接地電位を基準に得られるので、レベルシフトを行っ
たり、出力電圧VO2の基準電位を変更したい場合には、
温度補償された複雑なレベルシフト回路が新たに必要に
なる。また、対数増幅回路の入力抵抗は、前記電圧電流
変換用抵抗R1で決まるので、入力抵抗の自由な選択や高
抵抗化が不可能であるという問題がある。
(発明が解決しようとする課題) 上記したように従来の対数増幅回路は、温度特性が悪い
という問題があり、あるいは、レベルシフトを行った
り、出力電圧の基準電位を変更したい場合に、温度補償
された複雑なレベルシフト回路が新たに必要になり、入
力抵抗の自由な選択や高抵抗化が不可能であるという問
題がある。
という問題があり、あるいは、レベルシフトを行った
り、出力電圧の基準電位を変更したい場合に、温度補償
された複雑なレベルシフト回路が新たに必要になり、入
力抵抗の自由な選択や高抵抗化が不可能であるという問
題がある。
本発明は、上記問題点を解決すべくなされたもので、そ
の目的は、簡単な回路構成でありながらレベルシフト機
能を実現でき、温度特性を改善でき、入力抵抗の自由な
選択や高抵抗化が可能になる対数増幅回路を提供するこ
とにある。
の目的は、簡単な回路構成でありながらレベルシフト機
能を実現でき、温度特性を改善でき、入力抵抗の自由な
選択や高抵抗化が可能になる対数増幅回路を提供するこ
とにある。
また、本発明の他の目的は、完全に温度補償され、か
つ、レベルシフトを自由に行うことが可能で集積回路化
に適した対数増幅回路を提供することにある。
つ、レベルシフトを自由に行うことが可能で集積回路化
に適した対数増幅回路を提供することにある。
[発明の構成] (課題を解決するための手段) 第1の発明の対数増幅回路は、入力信号端子に非反転入
力端が接続された差動増幅器と、この差動増幅器の非反
転入力端と接地電位との間に接続された入力抵抗と、こ
の差動増幅器の反転入力端と接地電位との間に接続され
た第1の抵抗と、上記差動増幅器の出力端にベースが接
続され、エミッタが前記差動増幅器の反転入力端に接続
された第1のトランジスタと、コレクタ・ベース相互が
接続され、エミッタが基準電圧源に接続された上記第1
のトランジスタと同種の第2のトランジスタと、電源端
子と上記第2のトランジスタのコレクタとの間に接続さ
れた定電流源と、上記電源端子と前記第1のトランジス
タのコレクタとの間にコレクタ・エミッタ間が接続さ
れ、ベースが前記第2のトランジスタのベースに接続さ
れた上記第1のトランジスタと同種の第3のトランジス
タとを具備することを特徴とする。
力端が接続された差動増幅器と、この差動増幅器の非反
転入力端と接地電位との間に接続された入力抵抗と、こ
の差動増幅器の反転入力端と接地電位との間に接続され
た第1の抵抗と、上記差動増幅器の出力端にベースが接
続され、エミッタが前記差動増幅器の反転入力端に接続
された第1のトランジスタと、コレクタ・ベース相互が
接続され、エミッタが基準電圧源に接続された上記第1
のトランジスタと同種の第2のトランジスタと、電源端
子と上記第2のトランジスタのコレクタとの間に接続さ
れた定電流源と、上記電源端子と前記第1のトランジス
タのコレクタとの間にコレクタ・エミッタ間が接続さ
れ、ベースが前記第2のトランジスタのベースに接続さ
れた上記第1のトランジスタと同種の第3のトランジス
タとを具備することを特徴とする。
また、第2の発明の対数増幅回路は、上記第1の発明の
対数増幅回路における第1のトランジスタのコレクタに
非反転入力端が接続された第2の差動増幅器と、この第
2の差動増幅器の反転入力端と前記基準電圧源との間に
接続された第2の抵抗と、第2の差動増幅器の反転入力
端と出力端との間に接続された第3の抵抗とをさらに具
備することを特徴とする。
対数増幅回路における第1のトランジスタのコレクタに
非反転入力端が接続された第2の差動増幅器と、この第
2の差動増幅器の反転入力端と前記基準電圧源との間に
接続された第2の抵抗と、第2の差動増幅器の反転入力
端と出力端との間に接続された第3の抵抗とをさらに具
備することを特徴とする。
(作用) 第1の発明の対数増幅回路においては、第2のトランジ
スタおよび第3のトランジスタの特性が揃うように形成
しておけば、第2のトランジスタには一定のバイアス電
流が流れ、第3のトランジスタには差動増幅器と第1の
トランジスタと第1の抵抗からなる全帰還バッファ回路
により変換された電流が流れるので、出力信号端子の出
力電圧のトランジスタ飽和電流依存性がなくなる。ま
た、第2のトランジスタのエミッタは基準電圧源に接続
されているので、出力電圧のレベルシフトも可能になっ
ている。
スタおよび第3のトランジスタの特性が揃うように形成
しておけば、第2のトランジスタには一定のバイアス電
流が流れ、第3のトランジスタには差動増幅器と第1の
トランジスタと第1の抵抗からなる全帰還バッファ回路
により変換された電流が流れるので、出力信号端子の出
力電圧のトランジスタ飽和電流依存性がなくなる。ま
た、第2のトランジスタのエミッタは基準電圧源に接続
されているので、出力電圧のレベルシフトも可能になっ
ている。
また、第2の発明の対数増幅回路においては、第2の差
動増幅器の帰還作用により、その反転入力端には非反転
入力端の入力電圧(第1の差動増幅器の出力電圧)と同
じ電圧が現われる。従って、第2の差動増幅器の出力電
圧は、第2の抵抗と第3の抵抗との比率に依存するよう
になり、この2つの抵抗に異なる温度係数の抵抗を用い
ると、係数kT/qによる温度依存性を打ち消すことができ
る。
動増幅器の帰還作用により、その反転入力端には非反転
入力端の入力電圧(第1の差動増幅器の出力電圧)と同
じ電圧が現われる。従って、第2の差動増幅器の出力電
圧は、第2の抵抗と第3の抵抗との比率に依存するよう
になり、この2つの抵抗に異なる温度係数の抵抗を用い
ると、係数kT/qによる温度依存性を打ち消すことができ
る。
(実施例) 以下、図面を参照して本発明の実施例を詳細に説明す
る。
る。
第1図は、対数増幅回路の第1実施例を示しており、入
力信号端子10は差動増幅器A1の非反転(正相)入力端
(+)に接続され、この非反転入力端(+)は抵抗Riを
介して接地電位GNDに接続されている。上記差動増幅器A
1の出力端はNPNトランジスタQ1のベースに接続され、こ
のトランジスタQ1のエミッタは差動増幅器A1の反転(逆
相)入力端(−)に接続され、この反転入力端(−)は
抵抗R1を介して接地電位に接続されている。一方、Q2は
コレクタ・ベース相互が接続されたNPNトランジスタで
あり、このトランジスタQ2のエミッタは基準電圧源V
REFに接続されており、Vcc電源端子と上記トランジスタ
Q2のコレクタとの間に定電流源11が接続されている。ま
た、Vcc電源端子と上記トランジスタQ1のコレクタとの
間にNPNトランジスタQ3のコレクタ・エミッタ間が接続
され、このトランジスタQ3のベースは前記トランジスタ
Q2のベースに接続されている。そして、前記トランジス
タQ1のコレクタとトランジスタQ3のエミッタとの接続点
が出力信号端子12に接続されている。
力信号端子10は差動増幅器A1の非反転(正相)入力端
(+)に接続され、この非反転入力端(+)は抵抗Riを
介して接地電位GNDに接続されている。上記差動増幅器A
1の出力端はNPNトランジスタQ1のベースに接続され、こ
のトランジスタQ1のエミッタは差動増幅器A1の反転(逆
相)入力端(−)に接続され、この反転入力端(−)は
抵抗R1を介して接地電位に接続されている。一方、Q2は
コレクタ・ベース相互が接続されたNPNトランジスタで
あり、このトランジスタQ2のエミッタは基準電圧源V
REFに接続されており、Vcc電源端子と上記トランジスタ
Q2のコレクタとの間に定電流源11が接続されている。ま
た、Vcc電源端子と上記トランジスタQ1のコレクタとの
間にNPNトランジスタQ3のコレクタ・エミッタ間が接続
され、このトランジスタQ3のベースは前記トランジスタ
Q2のベースに接続されている。そして、前記トランジス
タQ1のコレクタとトランジスタQ3のエミッタとの接続点
が出力信号端子12に接続されている。
次に、上記対数増幅回路の動作を説明する。入力信号端
子10には接地電位を基準とする入力電圧Viが印加され
る。差動増幅器A1、トランジスタQ1および抵抗R1は、全
帰還バッファ回路を構成しており、入力電圧を電流変換
する。即ち、差動増幅器A1の帰還作用により、入力電圧
Viと同じ電圧が差動増幅器A1の反転入力端(−)に現わ
れ、入力電圧Viは抵抗R1によりVi/R1の電流に変換され
てトランジスタQ1のエミッタ電流IEQ1となる。また、
普通、差動増幅器A1の入力インピーダンスは十分に大き
いので、抵抗Riが回路の入力抵抗となる。
子10には接地電位を基準とする入力電圧Viが印加され
る。差動増幅器A1、トランジスタQ1および抵抗R1は、全
帰還バッファ回路を構成しており、入力電圧を電流変換
する。即ち、差動増幅器A1の帰還作用により、入力電圧
Viと同じ電圧が差動増幅器A1の反転入力端(−)に現わ
れ、入力電圧Viは抵抗R1によりVi/R1の電流に変換され
てトランジスタQ1のエミッタ電流IEQ1となる。また、
普通、差動増幅器A1の入力インピーダンスは十分に大き
いので、抵抗Riが回路の入力抵抗となる。
上記トランジスタQ1のベース接地電流増幅率αが十分大
きいと、トランジスタQ1のエミッタ電流IEQ1はトラン
ジスタQ3のエミッタ電流IEQ3と同じになる。トランジ
スタQ2には定電流I0が流れるので、トランジスタQ2の飽
和電流IS2=トランジスタQ3の飽和電流IS3とし、トラ
ンジスタQ2のベース・エミッタ間電圧をVBEQ2、トラン
ジスタQ3のベース・エミッタ間電圧をVBEQ3で表わせ
ば、出力電圧VO1は、 となる。ここで、上式(3)の第1項は基準電圧VREF
であり、自由に基準電圧VREFのレベルシフトを行うこ
とができる。また、トランジスタQ2およびQ3の特性が揃
うように形成しておけば、出力電圧V0のトランジスタ飽
和電流依存性がなくなる。また、上式(3)の(lnVi−
lnR1−lnI0)内の第2項は抵抗、第3項は定電流となる
ので、出力電圧VO1の温度特性はほぼ係数kT/qで決ま
る。
きいと、トランジスタQ1のエミッタ電流IEQ1はトラン
ジスタQ3のエミッタ電流IEQ3と同じになる。トランジ
スタQ2には定電流I0が流れるので、トランジスタQ2の飽
和電流IS2=トランジスタQ3の飽和電流IS3とし、トラ
ンジスタQ2のベース・エミッタ間電圧をVBEQ2、トラン
ジスタQ3のベース・エミッタ間電圧をVBEQ3で表わせ
ば、出力電圧VO1は、 となる。ここで、上式(3)の第1項は基準電圧VREF
であり、自由に基準電圧VREFのレベルシフトを行うこ
とができる。また、トランジスタQ2およびQ3の特性が揃
うように形成しておけば、出力電圧V0のトランジスタ飽
和電流依存性がなくなる。また、上式(3)の(lnVi−
lnR1−lnI0)内の第2項は抵抗、第3項は定電流となる
ので、出力電圧VO1の温度特性はほぼ係数kT/qで決ま
る。
第2図は、本発明の第2実施例を示しており、第1図の
トランジスタQ3のエミッタと出力信号端子12との間に、
第2の差動増幅器A2、抵抗R2およびR3からなる増幅幅回
路が付加されており、その他の部分は第1実施例と同じ
であるので同一符号を付している。即ち、トランジスタ
Q3のエミッタは第2の差動増幅器A2の非反転入力端
(+)に接続され、この第2の差動増幅器A2の反転入力
端(−)は抵抗R2を介して前記基準電圧源VREFに接続
されると共に抵抗R3を介して出力端に接続されている。
ここで、抵抗R3以外の部分は集積回路に形成され、この
集積回路に抵抗R3が外付け接続されている。
トランジスタQ3のエミッタと出力信号端子12との間に、
第2の差動増幅器A2、抵抗R2およびR3からなる増幅幅回
路が付加されており、その他の部分は第1実施例と同じ
であるので同一符号を付している。即ち、トランジスタ
Q3のエミッタは第2の差動増幅器A2の非反転入力端
(+)に接続され、この第2の差動増幅器A2の反転入力
端(−)は抵抗R2を介して前記基準電圧源VREFに接続
されると共に抵抗R3を介して出力端に接続されている。
ここで、抵抗R3以外の部分は集積回路に形成され、この
集積回路に抵抗R3が外付け接続されている。
上記第2実施例の対数増幅回路においては、第2の差動
増幅器A2の帰還作用により、その反転入力端(−)には
非反転入力端(+)の入力電圧(前記出力電圧VO1)と
同じ電圧が現われる。従って、第2の差動増幅器A2の出
力電圧VO2は、 となる。
増幅器A2の帰還作用により、その反転入力端(−)には
非反転入力端(+)の入力電圧(前記出力電圧VO1)と
同じ電圧が現われる。従って、第2の差動増幅器A2の出
力電圧VO2は、 となる。
上式(4)は前式(3)の第2項にR3/R2を乗じたもの
であり、第1実施例の効果に加えて、抵抗R2およびR3に
異なる温度係数の抵抗を用いると、係数kT/qによる温度
依存性を打ち消すことができる。即ち、係数kT/qの温度
係数は約+3300ppm/℃であるので、R3/R2の温度係数が
約−3300ppm/℃となるように設定すればよい。
であり、第1実施例の効果に加えて、抵抗R2およびR3に
異なる温度係数の抵抗を用いると、係数kT/qによる温度
依存性を打ち消すことができる。即ち、係数kT/qの温度
係数は約+3300ppm/℃であるので、R3/R2の温度係数が
約−3300ppm/℃となるように設定すればよい。
[発明の効果] 上述したように本発明の対数増幅回路によれば、大きな
容量や大きな抵抗を特に必要とせずに直流結合された簡
単な回路構成でありながらレベルシフト機能を実現で
き、トランジスタ飽和電流依存性が無い温度特性の改善
された出力電圧が得られ、入力抵抗の自由な選択が高抵
抗化が可能になる対数増幅回路を実現することができ
る。
容量や大きな抵抗を特に必要とせずに直流結合された簡
単な回路構成でありながらレベルシフト機能を実現で
き、トランジスタ飽和電流依存性が無い温度特性の改善
された出力電圧が得られ、入力抵抗の自由な選択が高抵
抗化が可能になる対数増幅回路を実現することができ
る。
また、本発明の対数増幅回路によれば、2つの抵抗とし
て集積回路内部の抵抗と集積回路外部の抵抗とを用いて
それぞれの温度係数を異ならせることにより、完全に温
度補償され、かつ、レベルシフトを自由に行うことが可
能になり、集積回路化に適した対数増幅回路を実現する
ことができる。
て集積回路内部の抵抗と集積回路外部の抵抗とを用いて
それぞれの温度係数を異ならせることにより、完全に温
度補償され、かつ、レベルシフトを自由に行うことが可
能になり、集積回路化に適した対数増幅回路を実現する
ことができる。
第1図は本発明の対数増幅回路の第1実施例を示す回路
図、第2図は本発明の対数増幅回路の第2実施例を示す
回路図、第3図および第4図はそれぞれ従来の対数増幅
回路を示す回路図である。 10……入力信号端子、11……定電流源、12……出力信号
端子、A1,A2……差動増幅器、Q1,Q2,Q3……トランジス
タ、Ri,R1,R2,R3……抵抗、VREF……基準電圧源。
図、第2図は本発明の対数増幅回路の第2実施例を示す
回路図、第3図および第4図はそれぞれ従来の対数増幅
回路を示す回路図である。 10……入力信号端子、11……定電流源、12……出力信号
端子、A1,A2……差動増幅器、Q1,Q2,Q3……トランジス
タ、Ri,R1,R2,R3……抵抗、VREF……基準電圧源。
Claims (2)
- 【請求項1】入力信号端子に非反転入力端が接続された
差動増幅器と、 この差動増幅器の非反転入力端と接地電位との間に接続
された入力抵抗と、 この差動増幅器の反転入力端と接地電位との間に接続さ
れた第1の抵抗と、 上記差動増幅器の出力端にベースが接続され、エミッタ
が前記差動増幅器の反転入力端に接続された第1のトラ
ンジスタと、 コレクタ・ベース相互が接続され、エミッタが基準電圧
源に接続された上記第1のトランジスタと同種の第2の
トランジスタと、 電源端子と上記第2のトランジスタのコレクタとの間に
接続された定電流源と、 上記電源端子と前記第1のトランジスタのコレクタとの
間にコレクタ・エミッタ間が接続され、ベースが前記第
2のトランジスタのベースに接続された上記第1のトラ
ンジスタと同種の第3のトランジスタ とを具備することを特徴とする対数増幅回路。 - 【請求項2】請求項1記載の対数増幅回路の第1のトラ
ンジスタのコレクタに非反転入力端が接続された第2の
差動増幅器と、この第2の差動増幅器の反転入力端と前
記基準電圧源との間に接続された第2の抵抗と、上記第
2の差動増幅器の反転入力端と出力端との間に接続され
た第3の抵抗 とをさらに具備することを特徴とする対数増幅回路。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009563A JPH0671186B2 (ja) | 1990-01-19 | 1990-01-19 | 対数増幅回路 |
KR1019910000509A KR940011052B1 (ko) | 1990-01-19 | 1991-01-15 | 대수증폭회로 |
US07/642,923 US5081378A (en) | 1990-01-19 | 1991-01-18 | Logarithmic amplifier |
DE69130124T DE69130124T2 (de) | 1990-01-19 | 1991-01-18 | Logarithmischer Verstärker |
EP91100586A EP0439071B1 (en) | 1990-01-19 | 1991-01-18 | Logarithmic amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009563A JPH0671186B2 (ja) | 1990-01-19 | 1990-01-19 | 対数増幅回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03214804A JPH03214804A (ja) | 1991-09-20 |
JPH0671186B2 true JPH0671186B2 (ja) | 1994-09-07 |
Family
ID=11723764
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009563A Expired - Fee Related JPH0671186B2 (ja) | 1990-01-19 | 1990-01-19 | 対数増幅回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5081378A (ja) |
EP (1) | EP0439071B1 (ja) |
JP (1) | JPH0671186B2 (ja) |
KR (1) | KR940011052B1 (ja) |
DE (1) | DE69130124T2 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5200655A (en) * | 1991-06-03 | 1993-04-06 | Motorola, Inc. | Temperature-independent exponential converter |
US5327029A (en) * | 1993-05-06 | 1994-07-05 | Martin Marietta Energy Systems, Inc. | Logarithmic current measurement circuit with improved accuracy and temperature stability and associated method |
US5781068A (en) * | 1996-03-14 | 1998-07-14 | Nikon Corporation | Transadmittance amplifier for a motor |
US6765682B1 (en) * | 2002-01-11 | 2004-07-20 | Nortel Networks Limited | Method and apparatus for wavelength and power measurement for tunable laser control |
US7126509B2 (en) * | 2003-07-17 | 2006-10-24 | Massachusetts Institute Of Technology | Micropower logarithmic analog to digital conversion system and method with offset and temperature compensation |
US8706243B2 (en) | 2009-02-09 | 2014-04-22 | Rainbow Medical Ltd. | Retinal prosthesis techniques |
US8442641B2 (en) | 2010-08-06 | 2013-05-14 | Nano-Retina, Inc. | Retinal prosthesis techniques |
US8718784B2 (en) * | 2010-01-14 | 2014-05-06 | Nano-Retina, Inc. | Penetrating electrodes for retinal stimulation |
US8150526B2 (en) | 2009-02-09 | 2012-04-03 | Nano-Retina, Inc. | Retinal prosthesis |
US8428740B2 (en) | 2010-08-06 | 2013-04-23 | Nano-Retina, Inc. | Retinal prosthesis techniques |
US8571669B2 (en) | 2011-02-24 | 2013-10-29 | Nano-Retina, Inc. | Retinal prosthesis with efficient processing circuits |
US9370417B2 (en) | 2013-03-14 | 2016-06-21 | Nano-Retina, Inc. | Foveated retinal prosthesis |
US9474902B2 (en) | 2013-12-31 | 2016-10-25 | Nano Retina Ltd. | Wearable apparatus for delivery of power to a retinal prosthesis |
US9331791B2 (en) | 2014-01-21 | 2016-05-03 | Nano Retina Ltd. | Transfer of power and data |
CN109992898B (zh) * | 2019-04-04 | 2022-08-05 | 思瑞浦微电子科技(苏州)股份有限公司 | 一种具有温度补偿功能的对数流转压电路 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2220925B1 (ja) * | 1973-02-27 | 1976-04-30 | Thomson Csf | |
US4091329A (en) * | 1977-02-16 | 1978-05-23 | Nasa | Logarithmic circuit with wide dynamic range |
US4786970A (en) * | 1987-08-26 | 1988-11-22 | Eastman Kodak Company | Logarithmic amplifier |
-
1990
- 1990-01-19 JP JP2009563A patent/JPH0671186B2/ja not_active Expired - Fee Related
-
1991
- 1991-01-15 KR KR1019910000509A patent/KR940011052B1/ko not_active IP Right Cessation
- 1991-01-18 DE DE69130124T patent/DE69130124T2/de not_active Expired - Fee Related
- 1991-01-18 EP EP91100586A patent/EP0439071B1/en not_active Expired - Lifetime
- 1991-01-18 US US07/642,923 patent/US5081378A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE69130124D1 (de) | 1998-10-15 |
KR940011052B1 (ko) | 1994-11-22 |
DE69130124T2 (de) | 1999-02-18 |
EP0439071A3 (en) | 1991-12-18 |
EP0439071B1 (en) | 1998-09-09 |
JPH03214804A (ja) | 1991-09-20 |
US5081378A (en) | 1992-01-14 |
KR910015108A (ko) | 1991-08-31 |
EP0439071A2 (en) | 1991-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0671186B2 (ja) | 対数増幅回路 | |
JPH06188657A (ja) | 自動利得制御回路に指数関数段を接続する回路,自動利得制御回路及び温度補償回路 | |
JPH0121642B2 (ja) | ||
JPS6148168B2 (ja) | ||
JPS6155288B2 (ja) | ||
JP2625552B2 (ja) | フィルタ回路 | |
US4370608A (en) | Integrable conversion circuit for converting input voltage to output current or voltage | |
JPS6154286B2 (ja) | ||
JPH0257372B2 (ja) | ||
JPS6213844B2 (ja) | ||
JP3255226B2 (ja) | 電圧制御増幅器 | |
JP2776019B2 (ja) | 定電圧回路 | |
JPH06101671B2 (ja) | 電圧比較回路 | |
JP2661303B2 (ja) | 変調回路 | |
JPH0513051Y2 (ja) | ||
JP2901441B2 (ja) | 緩衝増幅器 | |
JP2532900Y2 (ja) | リミッタ回路 | |
JPS6221059Y2 (ja) | ||
JPS6323573B2 (ja) | ||
JPH0363847B2 (ja) | ||
JP2693861B2 (ja) | 増幅回路 | |
JPH0614307B2 (ja) | 電圧安定化回路 | |
JP3128361B2 (ja) | 差動増幅回路 | |
JPS6311765Y2 (ja) | ||
JPH06236219A (ja) | 定電流回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |