JPH0670458A - 半導体式避雷装置 - Google Patents

Abstract

(57)【要約】 【目的】 汎用のサイリスタ素子を使用した場合にもサ
イリスタ素子が破壊されるおそれのない半導体式避雷装
置を提供する。 【構成】 落雷等により電力系統に発生した過電圧で放
電するギャップ１と直列にギャップ放電により自己点弧
するサイリスタ２を設ける。このサイリスタ２のゲート
Ｇに、ギャップ１が放電した場合にのみサイリスタ２に
点弧信号を送り、素子の導通領域の拡大を促進する機能
を有する点弧要素10を設け、ギャップ放電時にサイリス
タ２がゲートＧから入力される点弧信号によっても点弧
されるようにする。 【作用】 サイリスタの導通領域が急速に拡大されるの
で、電流の集中による素子の破壊が防止される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電力系統を落雷から保
護するために使用される半導体式避雷装置の改良に関す
るものである。

【０００２】

【従来の技術】電力系統を落雷から保護するための半導
体式避雷装置としては、従来から酸化亜鉛素子のような
非直線抵抗素子を利用したものが使用されている。しか
しこのような酸化亜鉛素子はエネルギー耐量が小さいの
で、動作電圧以上の電圧が長時間続くと素子が破壊され
てしまうことがある。そこで出願人は、エネルギー耐量
の大きいサイリスタ素子を利用した半導体式避雷装置を
開発中である。

【０００３】このような半導体式避雷装置の基本構成
は、過電圧により放電するギャップと直列にサイリスタ
を設けたもので、電力系統に落雷等による過電圧が加わ
るとギャップが放電し、このギャップ放電により急峻な
電圧がサイリスタに加わるとサイリスタがオンとなって
電流をアースへ逃がすようになっている。なおこのよう
な半導体式避雷装置については、特願平3-306594号、特
願平3-306595号等として特許出願済みである。

【０００４】ところがその後の研究により、急峻な電圧
によりサイリスタを自己点弧させた場合、サイリスタ素
子の内部における導通領域の拡大に時間を要するため、
最初に点弧した導通領域に電流が集中し、di/dt 定格の
低い汎用のサイリスタでは素子の永久破壊に至ってしま
うおそれがあることが判明した。

【０００５】

【発明が解決しようとする課題】本発明は上記した従来
の問題点を解決し、di/dt 定格の低い汎用のサイリスタ
を使用した場合にも、ギャップ放電による点弧時にサイ
リスタ素子が破壊されるおそれのない半導体式避雷装置
を提供するために完成されたものである。

【０００６】

【課題を解決するための手段】上記の課題を解決するた
めになされた本発明の半導体式避雷装置は、所定の間隙
を有する一対の導体より形成されるギャップと、これに
直列に接続されるサイリスタと、該サイリスタのゲート
に接続される点弧要素よりなり、該点弧要素は前記ギャ
ップが放電した場合にのみ前記サイリスタに点弧信号を
送り、かつサイリスタを流れる電流の立ち上がりに対し
素子の導通領域の拡大を促進する機能を有するものであ
ることを特徴とするものである。

【０００７】

【作用】このように構成された本発明の半導体式避雷装
置は、電力系統に落雷等による過電圧が発生したときに
ギャップが放電し、このギャップと直列に接続されたサ
イリスタに急峻な電圧が作用してサイリスタを自己点弧
させ、過電圧をアースに逃がすことは前記した先願の半
導体式避雷装置と同様である。しかし本発明において
は、サイリスタのゲートにギャップが放電した場合にの
みサイリスタに点弧信号を送り、素子の導通領域の拡大
を促進する機能を持つ点弧要素を接続したので、ギャッ
プが放電すると同時に点弧要素がサイリスタのゲートに
点弧信号を送る。そしてゲートから入力された点弧信号
は自己点弧による素子の導通領域を急速に拡大させるの
で、サイリスタを流れる電流の立ち上がり時における電
流の集中が防止され、di/dt 定格の低い汎用のサイリス
タ素子を使用した場合にも、素子の破壊が防止される。

【０００８】

【実施例】以下に本発明を図示の実施例によって更に詳
細に説明する。図１は本発明の基本的な実施例を示すも
ので、１は所定の間隙を有する一対の導体より形成され
るギャップであり、電力系統に所定値以上の過電圧が発
生したときに放電する。２はこのギャップ１と直列に接
続されたサイリスタであり、過電圧の正負に対応できる
ように２素子が逆並列に設けられている。

【０００９】これらのサイリスタ２のゲートＧには、前
記ギャップ１が放電した場合にのみサイリスタ２に点弧
信号を送る点弧要素10が接続されている。この点弧要素
10はサイリスタ２を流れる電流の立ち上がりに対し素子
の導通領域の拡大を促進する機能を有するものであり、
図１の実施例ではサイリスタ２のアノードＡとゲートＧ
間にコンデンサ３と抵抗４とを設け、ゲートＧとカソー
ドＫ間に抵抗５を設けて点弧要素10を構成している。

【００１０】図１に示した実施例の回路の作動は次のと
おりである。まず電力系統に発生した過電圧によってギ
ャップ１が放電すると、これに直列に接続されたサイリ
スタ２に急峻な電圧が作用し、サイリスタ２は自己点弧
される。しかしこれと同時に点弧要素10を構成するコン
デンサ３と抵抗４にも電流が流れ、その電流は抵抗５と
サイリスタ素子２のゲートＧとに分流される。なお、コ
ンデンサ３に流れる電流は、サイリスタ素子２のアノー
ドＡ、ゲートＧ間のインピーダンスと、コンデンサ３と
抵抗４の合成インピーダンスとの比によって決定され、
サイリスタ素子２のゲートＧに流れる電流は、ゲートＧ
とカソードＫ間のインピーダンスと、抵抗５のインピー
ダンスとの比によって決定される。

【００１１】このように点弧要素10からゲートＧにも点
弧信号となる電流が流れる結果、サイリスタ素子２はゲ
ートＧから入力される点弧信号によっても点弧され、前
記した急峻な電圧による自己点弧と並行して点弧が行わ
れる。このゲートＧからの点弧信号は、サイリスタ２を
流れる電流の立ち上がりに対し素子の導通領域の拡大を
促進するので、電流が特定の領域に集中することがな
く、di/dt 定格の低い汎用のサイリスタ素子を使用した
場合にも、素子の破壊が防止される。このようにサイリ
スタ素子２が点弧されると、電力系統の過電圧はアース
に流れ、電力系統の機器が過電圧から保護されることと
なる。

【００１２】図２は本発明の他の実施例を示すもので、
図１の実施例においてそれぞれのサイリスタ２毎に設け
られていたコンデンサ３、抵抗４、抵抗５よりなる点弧
要素10を共通化することにより回路の簡素化を図ったも
のである。しかしその作動は図１の実施例と同様であ
る。

【００１３】図３は、図１の実施例の回路に更にコイル
６を直列に接続した第３の実施例を示したものである。
このコイル６はギャップ１が放電したときに流れる電流
の立ち上がりを抑制する効果を有するもので、サイリス
タ２を図１の実施例よりも更に確実に保護することがで
きる利点がある。なお、図３における図１の回路の部分
をそのまま図２の回路に置き換えてもよい。

【００１４】図４は、図２の回路と並列に、酸化亜鉛素
子のような非直線抵抗素子７を接続した第４の実施例を
示すものである。この実施例では、サイリスタ２のアノ
ード・カソード間の電圧が所定値を越えると非直線抵抗
素子７が動作するため、サイリスタ２が過電圧によって
破壊されることがない。なお、第４の実施例の作動も前
記した他の実施例と同様である。また図４における図２
の回路の部分をそのまま図１の回路に置き換えてもよ
い。

【００１５】図５は、サイリスタ２のゲートＧとカソー
ドＫ間に抵抗５とコンデンサ８とを並列に接続した第５
の実施例を示すものである。本発明によれば、ギャップ
１の放電によりサイリスタ２に急激な上昇率の電圧が印
加された場合に、点弧要素10からサイリスタ２のゲート
Ｇに急激な電流が流れ、ゲートＧの許容レベルを越える
とゲートＧが破壊されることがある。しかしこの実施例
のように点弧要素10にコンデンサ８を組み込んでおけ
ば、ゲートＧへ入力される電流の一部がコンデンサ８へ
流れるので電流の立ち上がりが緩和され、ゲートＧの許
容レベルを越えるような急激な電流からゲートＧを保護
することが可能となる。ただしコンデンサ８の容量は本
発明の点弧要素10の機能を損なうおそれのない程度に設
定する必要がある。

【００１６】なお、電圧階級の高い電力系統では、動作
後の耐電圧および続流遮断性能において、線路の電圧階
級に応じた定格電圧相当の耐電圧がサイリスタ部に必要
となるが、この場合には図６の第６の実施例に示すよう
に、サイリスタ部を複数個直列に接続して使用するよう
にすればよい。このようにすれば、ギャップ放電時にサ
イリスタ２に印加する電圧を点弧要素10内にあるコンデ
ンサ３により均等に各サイリスタ２に印加でき、単数で
使用した場合と同様な動作をさせることが可能となり、
高電圧領域への対応も容易にできる。なお、この構成は
図示のものに限定されず、図１〜図５の何れの実施例に
も適用できることはいうまでもない。

【００１７】

【発明の効果】以上に説明したように、本発明の半導体
式避雷装置は、サイリスタ素子のゲートにギャップが放
電した場合にのみサイリスタに点弧信号を送り、素子の
導通領域の拡大を促進する機能を有する点弧要素を設け
たことにより、サイリスタ素子を素子に印加されるdv/d
t と、ゲート端子より入力する電流との両者により点弧
を行わせて特定の導通領域への電流の集中を防止し、di
/dt 定格の低い汎用のサイリスタ素子を使用した場合に
もサイリスタ素子が破壊されるおそれをなくしたもので
ある。よって本発明は従来の問題点を解決した半導体式
避雷装置として、産業の発展に寄与するところは極めて
大きいものである。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示す回路図である。

【図２】本発明の第２の実施例を示す回路図である。

【図３】本発明の第３の実施例を示す回路図である。

【図４】本発明の第４の実施例を示す回路図である。

【図５】本発明の第５の実施例を示す回路図である。

【図６】本発明の第６の実施例を示す回路図である。

【符号の説明】

１ ギャップ ２ サイリスタ ３ コンデンサ ４ 抵抗 ５ 抵抗 ６ コイル ７ 非直線抵抗素子 ８ コンデンサ 10 点弧要素

───────────────────────────────────────────────────── フロントページの続き (72)発明者 丹下 正次 愛知県名古屋市瑞穂区市丘町２丁目38番地 の２

Claims (1)

【特許請求の範囲】
1. 【請求項１】 所定の間隙を有する一対の導体より形成
   されるギャップと、これに直列に接続されるサイリスタ
   と、該サイリスタのゲートに接続される点弧要素よりな
   り、該点弧要素は前記ギャップが放電した場合にのみ前
   記サイリスタに点弧信号を送り、かつサイリスタを流れ
   る電流の立ち上がりに対し素子の導通領域の拡大を促進
   する機能を有するものであることを特徴とする半導体式
   避雷装置。