JPH0670305A - Picture compander - Google Patents

Abstract

PURPOSE:To provide the picture compander whose circuit scale is small. CONSTITUTION:The picture compander is provided with a DCT block 22 comprising shift registers 31,33, a serial DCT 32 and a transposition RAM 34, a quantization block 23 quantizing output data resulting from DCT arithmetic operation,.a coding/decoding block 24 applying coding/decoding to an output from the quantization block 23 and a division timing controller 25 implementing division timing control using a work memory 21 thrice. Then the division timing controller 25 controls the transposition RAM 34 and the work memory 21 in a prescribed timing to use the work memory 21 in three ways; a block line memory storing an original picture by prescribed lines, a block code allocation memory storing the code quantity allocation amount to each block and a code memory storing generated codes.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、画像データの圧縮処理
等に用いられる画像圧縮伸張装置に係り、詳細には小さ
な回路規模でデータ圧縮伸張を行なうことが可能な画像
圧縮伸張装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image compression / expansion device used for image data compression processing, and more particularly to an image compression / expansion device capable of performing data compression / expansion with a small circuit scale.

【０００２】[0002]

【従来の技術】ＩＳＤＮやＣＤ−ＲＯＭを前提とした画
像の高能率符号化技術において、ＤＣＴ（離散コサイン
変換）が高能率符号化技術の主流になりつつある。この
ＤＣＴに限らず、高能率符号化して画素当りの平均ビッ
ト数を減らすと、画像の品質は落ち、圧縮率を上げる
と、画質の劣化を引き起こす。例えば、現行の標準テレ
ビ信号を１．５Ｍビット／秒に圧縮した場合に問題とな
るのは、輪郭部分の劣化とＤＣＴで処理するブロック単
位（例えば８×８画素）に発生するブロック歪である。
逆変換して画素を再生するときに、ブロック内のＤＣＴ
出力をすべて線形和することになるが、８×８画素から
成るブロックのＤＣＴ出力６４個のうち、一つでも情報
損失があると、ブロック内全体の再生画素に劣化が生じ
る。図７は従来の画像圧縮伸張装置のブロック図であ
る。図７において、画像信号はデコーダ１１により輝度
信号Ｙと色差信号Ｒ−Ｙ，Ｂ−Ｙに分離され、Ｙ，Ｒ−
Ｙ，Ｂ−Ｙに分離された画像信号はＡ／Ｄ変換器１２で
ディジタル信号に変換されて画像メモリ１３に格納され
る。画像メモリ１３に格納されたデータは８×８画素に
切出されてＤＣＴ装置１４により離散コサイン変換（Ｄ
ＣＴ）されて量子化器１５に出力される。量子化器１５
は離散コサイン変換されたデータに対して適当な係数を
掛ける（すなわち、逆数を掛けて除算する）ことによっ
て重み付けを変える量子化を行ない、量子化されたデー
タを符号化／復号化器１６で符号化して圧縮した画像信
号を得る。圧縮した画像を復元する時には逆の経路で復
号化、逆量子化、逆ＤＣＴを行って画像メモリ１３に格
納する。すなわち、伸張時には、圧縮された画像信号を
符号化／復号化器１６で復号化し、量子化器１５で逆量
子化し、ＤＣＴ装置１４で逆ＤＣＴして画像メモリ１３
に格納する。画像メモリ１３に格納されたデータはＤ／
Ａ変換器１７でアナログ信号に変換した後、エンコーダ
で画像信号に戻される。なお、上記ＤＣＴは１次元の処
理であり、画像等の２次元などの場合には上述した処理
を縦、横２度行なうことによって実現し、その結果を量
子化器１５により量子化する。2. Description of the Related Art DCT (Discrete Cosine Transform) is becoming the mainstream of high-efficiency encoding techniques for high-efficiency image encoding techniques based on ISDN and CD-ROM. Not limited to this DCT, if the high-efficiency encoding is performed to reduce the average number of bits per pixel, the image quality deteriorates, and if the compression rate is increased, the image quality deteriorates. For example, when the current standard television signal is compressed to 1.5 Mbit / sec, problems that arise are the deterioration of the contour portion and the block distortion that occurs in the block unit (for example, 8 × 8 pixels) processed by DCT. .
DCT in a block when a pixel is reproduced by inverse conversion
Although all outputs are linearly summed, if there is information loss in even one of the 64 DCT outputs of a block composed of 8 × 8 pixels, the reproduced pixels in the entire block deteriorate. FIG. 7 is a block diagram of a conventional image compression / decompression device. In FIG. 7, the image signal is separated into a luminance signal Y and color difference signals RY and BY by a decoder 11, and Y and R-
The image signal separated into Y and BY is converted into a digital signal by the A / D converter 12 and stored in the image memory 13. The data stored in the image memory 13 is cut out into 8 × 8 pixels, and the DCT device 14 performs discrete cosine transform (D
CT) and output to the quantizer 15. Quantizer 15
Quantizes the discrete cosine-transformed data by multiplying it by an appropriate coefficient (that is, multiplies and divides by an inverse number) to change the weighting, and the quantized data is encoded by the encoder / decoder 16. An image signal that is compressed and obtained is obtained. When decompressing the compressed image, decoding, dequantization, and inverse DCT are performed in the reverse path and stored in the image memory 13. That is, at the time of decompression, the compressed image signal is decoded by the encoder / decoder 16, dequantized by the quantizer 15, and inversely DCTed by the DCT device 14 to perform the image memory 13
To store. The data stored in the image memory 13 is D /
After being converted into an analog signal by the A converter 17, it is returned to an image signal by the encoder. The DCT is a one-dimensional process, and in the case of a two-dimensional image or the like, it is realized by performing the above process twice vertically and horizontally, and the result is quantized by the quantizer 15.

【０００３】[0003]

【発明が解決しようとする課題】しかしながら、このよ
うな従来の画像圧縮伸張装置にあっては、演算式通りの
ＤＣＴを用いていたため回路規模が大きかった。特に、
ＤＣＴ，逆ＤＣＴをリアルタイムで行うためにはＤＣＴ
全体で順、逆のＤＣＴが２次元分必要となるため、順、
逆合わせると回路規模が非常に大きくなる欠点があっ
た。また、ＤＣＴ演算部の規模が大きいため、画像圧縮
伸張装置内にＤＣＴ、量子化、符号化／復号化を１つの
ＬＳＩで構成することが困難であった。さらに、処理速
度の向上を図るため、複数の作業メモリが必要になり周
辺の回路規模も非常に大きくなる欠点があった。例え
ば、処理速度の向上を図るためには個々のアクセスを可
能にするために複数の作業用メモリ（例えば、切出した
画像の一部分を記憶するラインメモリ、符号長を固定長
化するための作業用のメモリ、最終段に発生した符号を
格納していくメモリ）が必要になる。そこで本発明は、
回路規模の小さい画像圧縮伸張装置を提供することを目
的とする。However, in such a conventional image compression / decompression device, the circuit scale is large because the DCT according to the arithmetic expression is used. In particular,
To perform DCT and inverse DCT in real time, DCT
Since the forward and reverse DCTs for two dimensions are required for the whole,
If they are reversed, the circuit scale becomes very large. Further, since the scale of the DCT operation unit is large, it is difficult to configure DCT, quantization, and encoding / decoding with one LSI in the image compression / decompression device. Further, in order to improve the processing speed, a plurality of work memories are required, and the peripheral circuit scale becomes very large. For example, in order to improve the processing speed, a plurality of working memories (for example, a line memory for storing a part of the cut image, a working memory for fixing the code length to a fixed length to enable individual access) Memory for storing the code generated in the final stage). Therefore, the present invention is
An object is to provide an image compression / expansion device having a small circuit scale.

【０００４】[0004]

【課題を解決するための手段】請求項１記載の発明は、
上記目的達成のため、画像データを直交変換する直交変
換手段と、量子化テーブルを作成する量子化テーブル作
成手段と、前記直交変換手段により変換されたデータを
前記量子化テーブル作成手段で作成された量子化テーブ
ルにより量子化する量子化手段と、前記量子化手段によ
り量子化されたデータを符号化する符号化手段と、前記
直交変換手段、前記量子化テーブル作成手段、前記量子
化手段及び前記符号化手段を制御する制御手段とを備え
た画像圧縮伸張装置であって、画像データの書込みと同
時に前記直交変換手段による直交変換、若しくは前記符
号化手段による符号化が実行可能な記憶手段を設けてい
る。請求項２記載の発明は、画像データを直交変換する
直交変換手段と、量子化テーブルを作成する量子化テー
ブル作成手段と、前記直交変換手段により変換されたデ
ータを前記量子化テーブル作成手段で作成された量子化
テーブルにより量子化する量子化手段と、前記量子化手
段により量子化されたデータを符号化する符号化手段
と、前記直交変換手段、前記量子化テーブル作成手段、
前記量子化手段及び前記符号化手段を制御する制御手段
とを備えた画像圧縮伸張装置であって、画像データの書
込みと同時に前記直交変換手段による直交変換、若しく
は前記符号化手段による符号化が実行可能な記憶手段
と、各種演算時に作業領域として使用される作業用メモ
リとを設け、前記制御手段が、前記記憶手段及び前記作
業用メモリを所定の分割タイミングで制御し、該作業用
メモリを画像データを１ブロックライン分格納するブロ
ックラインメモリ、個々のブロックへの符号量割当量を
記憶するブロック符号割当メモリ若しくは発生した符号
を格納する符号メモリとして多重化して使用可能にして
いる。前記記憶手段は、例えば請求項３に記載されてい
るように、独立してアクセス可能な複数の記憶領域を有
し、該複数の記憶領域の一方の記憶領域に画像データを
書き込んでいるときに、他方の記憶領域を使用して前記
直交変換手段による直交変換、若しくは前記符号化手段
による符号化を実行可能にするものであってもよく、ま
た、前記記憶手段は、例えば請求項４に記載されている
ように、縦横２次元の直交変換を実行するために直交変
換データを一時的に記憶する転置ＲＡＭであってもよ
い。また、前記直交変換手段は、例えば請求項５に記載
されているように、画像データに対してシリアル演算に
より離散コサイン変換（ＤＣＴ）を実行するシリアルＤ
ＣＴ手段であってもよく、前記量子化テーブル作成手段
は、例えば請求項６に記載されているように、基準量子
化テーブル値に対し圧縮後の発生符号量が直線的になる
ように制御するスケーリング演算部を有するものであっ
てもよい。The invention according to claim 1 is
In order to achieve the above object, orthogonal transformation means for orthogonally transforming image data, quantization table creation means for creating a quantization table, and data transformed by the orthogonal transformation means are created by the quantization table creation means. Quantizing means for quantizing with a quantization table, coding means for coding the data quantized by the quantizing means, the orthogonal transforming means, the quantization table creating means, the quantizing means and the code. An image compression / expansion device comprising a control means for controlling an encoding means, the storage means being capable of executing orthogonal transformation by the orthogonal transformation means or encoding by the encoding means simultaneously with writing of image data. There is. According to a second aspect of the present invention, an orthogonal transforming means for orthogonally transforming image data, a quantization table creating means for creating a quantization table, and data transformed by the orthogonal transforming means is created by the quantization table creating means. Quantizing means for quantizing by the quantizing table, coding means for coding the data quantized by the quantizing means, the orthogonal transforming means, the quantizing table creating means,
An image compression / expansion device comprising: a quantizing means and a control means for controlling the encoding means, wherein orthogonal transformation by the orthogonal transformation means or encoding by the encoding means is executed simultaneously with writing of image data. A storage means that can be used and a work memory that is used as a work area during various calculations are provided, and the control means controls the storage means and the work memory at predetermined division timings to display the work memory as an image. A block line memory for storing data for one block line, a block code allocation memory for storing code amount allocation amounts for individual blocks, or a code memory for storing generated codes is multiplexed and usable. For example, as described in claim 3, the storage means has a plurality of independently accessible storage areas, and when image data is being written in one storage area of the plurality of storage areas. Alternatively, the other storage area may be used to enable execution of orthogonal transformation by the orthogonal transformation means or encoding by the encoding means, and the storage means is, for example, claim 4. As described above, it may be a transposing RAM that temporarily stores orthogonal transformation data in order to execute vertical-horizontal two-dimensional orthogonal transformation. Further, the orthogonal transform means executes a discrete cosine transform (DCT) by serial operation on the image data, as described in claim 5, for example.
CT means may be used, and the quantization table creating means controls the generated code amount after compression to be linear with respect to the reference quantization table value, as described in claim 6, for example. It may have a scaling calculator.

【０００５】[0005]

【作用】本発明の手段の作用は次の通りである。請求項
１、２、３、４、５及び６記載の発明では、画像データ
はシリアルＤＣＴ手段によりシリアルＤＣＴされた後、
量子化手段に送られ、量子化時には、シリアルＤＣＴ出
力に対して量子化テーブルを参照して量子化演算が行わ
れ、その演算結果が符号化手段に出力される。符号化手
段では量子化データが符号化テーブルを参照して符号化
され、同時に各ブロックの発生符号量が記憶される。こ
の場合、制御手段によって記憶手段及び作業用メモリが
所定の分割タイミングで制御され、例えば記憶手段は画
像データの書込みと同時に前記直交変換手段による直交
変換、若しくは前記符号化手段による符号化が実行可能
になるように制御されるとともに、作業用メモリは画像
データを１ブロックライン分格納するブロックラインメ
モリ、個々のブロックへの符号量割当量を記憶するブロ
ック符号割当メモリ若しくは発生した符号を格納する符
号メモリとして多重化して使用するように制御される。
そして、上記動作が終わると、画像データが読込まれて
シリアルＤＣＴ手段によりＤＣＴが行われ、結果が量子
化部に出力される。量子化部では、上記量子化テーブル
作成手段で作成された量子化テーブルに従って量子化が
施され、その演算結果が符号化手段に出力される。符号
化手段では、その量子化データが符号化テーブルを参照
して符号化され、出力される。従って、ＤＣＴ手段にシ
リアル方式を用いること、及び多重化制御を実現するこ
とにより、回路規模を大幅に小さくすることができ、周
辺回路も小さくすることができる。The operation of the means of the present invention is as follows. In the inventions according to claims 1, 2, 3, 4, 5 and 6, after the image data is serial DCT processed by the serial DCT means,
It is sent to the quantizing means, and at the time of quantization, the serial DCT output is quantized by referring to the quantization table, and the operation result is output to the coding means. In the coding means, the quantized data is coded with reference to the coding table, and at the same time, the generated code amount of each block is stored. In this case, the storage unit and the working memory are controlled by the control unit at a predetermined division timing, and for example, the storage unit can execute the orthogonal transformation by the orthogonal transformation unit or the encoding by the encoding unit simultaneously with the writing of the image data. The work memory is a block line memory for storing one block line of image data, a block code allocation memory for storing the code amount allocation amount for each block, or a code for storing the generated code. It is controlled to be used by being multiplexed as a memory.
When the above operation is completed, the image data is read, DCT is performed by the serial DCT means, and the result is output to the quantizer. In the quantizer, quantization is performed according to the quantization table created by the quantization table creating means, and the operation result is output to the coding means. In the encoding means, the quantized data is encoded by referring to the encoding table and output. Therefore, by using the serial method for the DCT means and realizing the multiplexing control, the circuit scale can be significantly reduced and the peripheral circuits can also be reduced in size.

【０００６】[0006]

【実施例】以下、本発明を図面に基づいて説明する。図
１〜図６は本発明に係る画像圧縮伸張装置の一実施例を
示す図であり、画像圧縮伸張装置に適用した例である。
先ず、構成を説明する。図１は画像圧縮伸張装置のブロ
ック図である。この図において、２０は画像圧縮伸張装
置、２１は作業用メモリであり、画像圧縮伸張装置２０
は、シリアルＤＣＴによりＤＣＴ演算を行うＤＣＴブロ
ック２２と、発生符号量を直線的に制御することによっ
てＤＣＴ演算の出力データを量子化する量子化ブロック
２３と、量子化ブロック２３からの出力に対して符号化
・復号化（例えば、ハフマン符号化）を行う符号化・復
号化ブロック２４と、作業用メモリ２１を３重に使用可
能にする分割タイミング制御を行なう分割タイミングコ
ントローラ２５との４ブロックから構成されている。こ
のうち、分割タイミングコントローラ２５は、１つの作
業メモリ２１を、原画像を所定ライン分格納するブロッ
クラインメモリ、個々のブロックへの符号量割当量を記
憶するブロック符号割当メモリ及び発生した符号を格納
する符号メモリの３通りに使用できるように分割タイミ
ング制御を行なう。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings. 1 to 6 are views showing an embodiment of an image compression / expansion apparatus according to the present invention, which is an example applied to the image compression / expansion apparatus.
First, the configuration will be described. FIG. 1 is a block diagram of an image compression / decompression device. In this figure, 20 is an image compression / expansion device, 21 is a working memory, and the image compression / expansion device 20
Is a DCT block 22 that performs a DCT operation by a serial DCT, a quantization block 23 that quantizes output data of the DCT operation by linearly controlling the generated code amount, and an output from the quantization block 23. It is composed of four blocks: an encoding / decoding block 24 for performing encoding / decoding (for example, Huffman encoding), and a division timing controller 25 for performing division timing control that enables the working memory 21 to be used three times. Has been done. Of these, the division timing controller 25 stores one working memory 21, a block line memory for storing the original image for a predetermined number of lines, a block code allocation memory for storing the code amount allocation amount for each block, and the generated code. The division timing control is performed so that the code memory can be used in three ways.

【０００７】上記ＤＣＴブロック２２は、入力データを
所定個数（本実施例では８個）格納するシフトレジスタ
３１と、シリアル演算によるＤＣＴ演算を行なうシリア
ルＤＣＴ３２と、ＤＣＴ演算出力を再び並列値に戻すた
めのシフトレジスタ３３と、１ブロック分のＤＣＴ演算
結果を格納する転置ＲＡＭ３４と、符号化・復号化切換
スイッチ３５とにより構成されている。上記転置ＲＡＭ
３４は、例えばデュアルポートＲＡＭからなり縦横８×
８の６４画素分のＤＣＴ出力データを記憶し、１次元Ｄ
ＣＴ処理が終わると２次元目の処理のため縦横を変えて
シフトレジスタ３１に出力する。The DCT block 22 stores a predetermined number (eight in this embodiment) of input data, a shift register 31 for performing a DCT operation by a serial operation, and a DCT operation output for returning a DCT operation output to a parallel value again. Of shift register 33, transposing RAM 34 for storing the DCT calculation result for one block, and encoding / decoding changeover switch 35. Transposed RAM
34 is, for example, a dual port RAM and is 8 × 8
DCT output data for 64 pixels of 8 is stored, and one-dimensional D
When the CT processing is completed, the vertical and horizontal directions are changed and the data is output to the shift register 31 for the second-dimensional processing.

【０００８】上記量子化ブロック２３は、基準量子化テ
ーブル値を記憶する基準量子化テーブル４１と、図３に
示すように発生符号量がリニアになるようなスケーリン
グ値を設定するスケーリング設定レジスタ４２と、基準
量子化テーブル値をスケーリング設定レジスタ４２の設
定値でスケーリング演算するスケーリング演算部４３
と、スケーリング演算された基準量子化テーブルの値を
量子化テーブル値として記憶する量子化テーブル４４
と、ＤＣＴ演算出力を量子化テーブル値で乗算して量子
化を行う乗算器４５と、符号化・復号化切換スイッチ４
６とにより構成されている。The quantization block 23 includes a reference quantization table 41 for storing reference quantization table values, and a scaling setting register 42 for setting scaling values so that the generated code amount becomes linear as shown in FIG. , A scaling calculation unit 43 that performs a scaling calculation on the reference quantization table value using the setting value of the scaling setting register 42.
And a quantization table 44 that stores the value of the reference quantization table that has undergone the scaling calculation as a quantization table value.
And a multiplier 45 for multiplying the DCT operation output by the quantization table value for quantization, and an encoding / decoding changeover switch 4
6 and 6.

【０００９】上記符号化・復号化ブロック２４は、入力
に対して符号化・復号化を施し、その時の各ブロックの
発生符号量を出力する符号化・復号化部５１と、符号量
を累積する加算器５２及び符号量レジスタ５３と、符号
化・復号化切換スイッチ５４とにより構成されている。The encoding / decoding block 24 accumulates the code amount with the encoding / decoding unit 51 which performs the encoding / decoding on the input and outputs the generated code amount of each block at that time. It is composed of an adder 52, a code amount register 53, and an encoding / decoding changeover switch 54.

【００１０】図２は上記圧縮伸張装置２０及び作業メモ
リ２１を用いた画像ファイリング装置のブロック図であ
る。図２において、画像ファイリング装置は、画像信号
を輝度信号Ｙと色差信号Ｒ−Ｙ，Ｂ−Ｙに分離する若し
くは輝度信号Ｙ及び色差信号Ｒ−Ｙ，Ｂ−Ｙから画像信
号をエンコードするコンコーダ・デコーダ６１と、分離
された画像信号をディジタル信号に変換する若しくはデ
ィジタル信号からアナログ画像信号に変換するＡ／Ｄ，
Ｄ／Ａコンバータ６２と、作業メモリ２１を用いて画像
の圧縮・伸張を行う画像圧縮伸張装置２０と、後述する
ＲＯＭ６５に格納されているマイクロプログラムに従っ
て画像ファイリング装置の各種の動作を制御するＣＰＵ
６４と、所定のプログラム及び固定データを記憶するＲ
ＯＭ６５と、演算に使用するデータや演算結果などを一
時的に記憶するＲＡＭ６６と、画像圧縮伸張装置２０で
画像伸張された画像データをＣＰＵ６４を介さずにデー
タ転送するＤＭＡＣ（direct memory access controlle
r）６７と、ＲＡＭ６６を光磁気ディスク６９に接続す
るＳＣＳＩコントローラ６８と、ＳＣＳＩコントローラ
６８により転送されたＲＡＭ６６の画像データを記録す
る光磁気ディスク６９とにより構成されている。FIG. 2 is a block diagram of an image filing apparatus using the compression / expansion apparatus 20 and the working memory 21. In FIG. 2, the image filing apparatus is a concoder that separates an image signal into a luminance signal Y and color difference signals RY and BY, or encodes an image signal from the luminance signal Y and color difference signals RY and BY. A decoder 61 and an A / D for converting the separated image signal into a digital signal or converting the digital signal into an analog image signal,
A D / A converter 62, an image compression / expansion device 20 that compresses / expands an image using the working memory 21, and a CPU that controls various operations of the image filing device according to a microprogram stored in a ROM 65 described later.
64 and R for storing a predetermined program and fixed data
An OM 65, a RAM 66 for temporarily storing data used for calculation and calculation results, and a DMAC (direct memory access controlle) for transferring image data expanded by the image compression / expansion device 20 without passing through the CPU 64.
r) 67, a SCSI controller 68 for connecting the RAM 66 to the magneto-optical disk 69, and a magneto-optical disk 69 for recording the image data of the RAM 66 transferred by the SCSI controller 68.

【００１１】次に、本実施例の動作を説明する。全体動作 画像の圧縮・伸張は以下の手順で行われる。先ず、ディ
ジタル化された画像は作業メモリ２１に８ライン分格納
され、この８ライン分の画像データは縦８画素、横８画
素の６４画素単位で読み出されて圧縮が行なわれる。す
なわち、６４画素の画像データは、ＤＣＴブロック２２
により２次元のＤＣＴ演算が行なわれて周波数成分に変
換される。周波数成分に変換されたＤＣＴ出力は量子化
ブロック２３に入力され、量子化ブロック２３で視覚特
性上感度の低い高周波成分の振幅が落とされる。さら
に、量子化ブロック２３の出力は符号化・復号化ブロッ
ク２４に入力され、符号化・復号化ブロック２４で符号
化され、作業メモリ２１に格納される。以上の圧縮手順
を１画面全体に繰り返した後、作業メモリ２１から１画
面分の圧縮画像が出力される。Next, the operation of this embodiment will be described. The compression / decompression of the whole motion image is performed by the following procedure. First, the digitized image is stored in the working memory 21 for 8 lines, and the image data for 8 lines is read in units of 64 pixels of 8 pixels vertically and 8 pixels horizontally and compressed. That is, the image data of 64 pixels corresponds to the DCT block 22.
Is used to perform a two-dimensional DCT operation and convert it into frequency components. The DCT output converted into the frequency component is input to the quantization block 23, and the quantization block 23 reduces the amplitude of the high-frequency component having low sensitivity due to visual characteristics. Further, the output of the quantization block 23 is input to the encoding / decoding block 24, encoded by the encoding / decoding block 24, and stored in the working memory 21. After the above compression procedure is repeated for the entire screen, the compressed image for one screen is output from the working memory 21.

【００１２】各ブロックの動作 次に、個々のブロックの動作を説明する。まず、ＤＣＴ
ブロック２２では、入力データがシフトレジスタ３１に
８個分格納された後、８データの最下位桁から順次シリ
アルＤＣＴ３２に入力され、ＤＣＴ後、シフトレジスタ
３３を通じて再び並列値に戻されて転置ＲＡＭ３４に格
納される。これを１ブロック、６４データ分繰返し、１
次元のＤＣＴが終了する。さらに、転置ＲＡＭ３４の出
力を縦横変えて再び同様の手順でＤＣＴを行なう。これ
により２次元のＤＣＴが可能になる。 Operation of Each Block Next, the operation of each block will be described. First, DCT
In the block 22, after eight pieces of input data are stored in the shift register 31, they are sequentially input to the serial DCT 32 from the least significant digit of the 8 data, and after DCT, are returned to the parallel value again through the shift register 33 and are stored in the transposition RAM 34. Is stored. Repeat this for 1 block and 64 data, 1
The dimension DCT ends. Further, the output of the transposing RAM 34 is changed vertically and horizontally, and DCT is performed again in the same procedure. This allows a two-dimensional DCT.

【００１３】ＤＣＴ後のデータは量子化ブロック２３に
より量子化される。すなわち、量子化ブロック２３で
は、ＤＣＴ後のデータが量子化テーブル４４の値を乗算
器４５で乗算することにより量子化される。ここで、量
子化テーブル４４は、基準量子化テーブル４１の値を、
スケーリング設定レジスタ４２にあらかじめ設定した値
によってスケーリング演算部４３でスケーリング演算す
ることにより求められる。このスケーリング機能により
発生符号量を任意に設定することが可能になる。図３を
用いてスケールング演算による発生符号量制御を具体的
に説明する。スケーリング演算部４３は、スケーリング
設定レジスタ４２に設定した値に対し、圧縮して発生し
た総符号量が図３に示すように直線的に変化するように
基準量子化テーブル４１に対し演算を行なう。これを用
いて画像をまず基準のスケーリング値で圧縮し、符号量
を得る。この符号量と所望の符号量との比からスケーリ
ング値を求め、もう一度圧縮符号化することにより所望
の符号量での圧縮画像が得られる。このように、符号量
を直線的に制御することができると量子化部全体を小さ
くすることが可能になる。すなわち、１度目の符号化で
直線的な比率が得られれば、２回目で所望の符号量を得
ることができるが、直線的でなければ何回も同じ処理を
繰り返す必要が生じ、制御時間がかかり制御系が複雑と
なって回路規模が大きくなる。本実施例では、量子化ブ
ロック２３により発生符号量を直線的に制御しているの
で何回も演算を繰り返すことがなくなり回路規模を小さ
くすることができる。The data after DCT is quantized by the quantization block 23. That is, in the quantization block 23, the data after DCT is quantized by multiplying the value in the quantization table 44 by the multiplier 45. Here, the quantization table 44 uses the values of the reference quantization table 41 as
It is obtained by performing a scaling operation in the scaling operation unit 43 with a value preset in the scaling setting register 42. With this scaling function, the generated code amount can be arbitrarily set. The generated code amount control by the scaling operation will be specifically described with reference to FIG. The scaling operation unit 43 performs an operation on the reference quantization table 41 with respect to the value set in the scaling setting register 42 so that the total code amount generated by compression changes linearly as shown in FIG. Using this, the image is first compressed with a standard scaling value to obtain the code amount. A scaling value is obtained from the ratio between this code amount and the desired code amount, and compression encoding is performed again to obtain a compressed image with the desired code amount. In this way, if the code amount can be linearly controlled, it is possible to reduce the size of the entire quantizer. That is, if a linear ratio is obtained in the first encoding, a desired code amount can be obtained in the second encoding, but if it is not linear, the same processing needs to be repeated many times, and the control time Therefore, the control system becomes complicated and the circuit scale becomes large. In this embodiment, since the generated code amount is linearly controlled by the quantization block 23, the calculation is not repeated many times and the circuit scale can be reduced.

【００１４】符号化・復号化ブロック２４では、量子化
されたデータを符号化・復号化分１により符号化・復号
化して符号量を出力し、加算器５２及び符号量レジスタ
５３を用いて符号量を累積することによって１ブロック
分の符号量をカウントする。なお、符号量のカウント値
は作業メモリ２１に格納される。In the encoding / decoding block 24, the quantized data is encoded / decoded by the encoding / decoding component 1 to output the code amount, and the adder 52 and the code amount register 53 are used to encode the code amount. The code amount for one block is counted by accumulating the amount. The count value of the code amount is stored in the working memory 21.

【００１５】また、作業メモリ２１には、次の３種類の
データが格納される。すなわち、原画像を８ライン分格
納するブロックラインメモリと、個々の８×８のブロッ
クへの符号量割当量を記憶するブロック符号割当メモリ
と、発生した符号を一時格納する符号メモリである。従
来では、上記３種類のメモリが個々に必要であったが、
本実施例では後述する分割タイミングコントローラ２５
による制御により１つの作業メモリ２１を３重に利用す
ることが可能になった。Further, the work memory 21 stores the following three types of data. That is, there are a block line memory for storing the original image for 8 lines, a block code allocation memory for storing the code amount allocation amount for each 8 × 8 block, and a code memory for temporarily storing the generated code. In the past, the above three types of memory were individually required,
In this embodiment, a division timing controller 25 described later
With the control by, it becomes possible to use one working memory 21 in triple.

【００１６】また、作業メモリ２１のサイズを変えるこ
とにより、種々の画像サイズや、システムの規模に対応
できる。これを図４の表１に示す。図４は作業メモリ容
量による各モードの変化を示す図であり、作業メモリ容
量に応じて５段階の使用形態が実現できる。すなわち、
作業メモリの容量が最大２Ｍｂｉｔから最小はメモリな
しまで５段階の設定が可能であり、例えば２Ｍｂｉｔの
メモリを接続すれば対応画素数は「１９２０×１０３
５」となりハイビジョンに相当する大画面で圧縮伸張処
理が可能になる。また、この場合は符号固定長化も可能
であり、符号バッファは９６Ｋbyteまでとれ、ブロック
ラインメモリとしても使用できる。符号バッファ９６Ｋ
byteまでとれると、画像圧縮伸張装置を画像ファイリン
グ装置等に組み込んだ場合、それら装置のＣＰＵやＤＭ
ＡＣの負担を軽減させることが可能になる。作業メモリ
容量が減少するに従って図４に示すように機能は落ちて
いき、作業メモリ２１を接続しないことも可能である。
作業メモリ２１を接続しなければ、周辺回路の負担が大
きくなり、対応画素数は任意であるものの、符号固定長
化が不可であり、符号バッファやブロックラインメモリ
はないため処理速度は落ちる。このように、作業メモリ
値を３種のデータ格納を可能にし任意の画素数に対応す
るために、分割タイミングコントローラ３５を用いて分
割タイミング制御を行う。By changing the size of the work memory 21, various image sizes and system scales can be accommodated. This is shown in Table 1 of FIG. FIG. 4 is a diagram showing changes in each mode depending on the working memory capacity, and a usage pattern of five stages can be realized according to the working memory capacity. That is,
The working memory capacity can be set in 5 steps from a maximum of 2 Mbit to a minimum of no memory. For example, if a 2 Mbit memory is connected, the number of corresponding pixels is “1920 × 103.
It becomes 5 ”, and compression / expansion processing is possible on a large screen equivalent to high definition. Further, in this case, the code can be fixed length, the code buffer can be up to 96 Kbyte, and it can be used as a block line memory. Code buffer 96K
If it is possible to obtain up to bytes, when the image compression / expansion device is incorporated into an image filing device, etc., the CPU and DM of those devices will be used.
It is possible to reduce the load on the AC. As the working memory capacity decreases, the function declines as shown in FIG. 4, and the working memory 21 may not be connected.
If the working memory 21 is not connected, the load on the peripheral circuits becomes large and the number of corresponding pixels is arbitrary, but the fixed code length cannot be achieved, and the processing speed decreases because there is no code buffer or block line memory. In this way, the division timing controller 35 is used to perform division timing control in order to store three types of working memory values and to accommodate an arbitrary number of pixels.

【００１７】図５及び図６は作業メモリ２１のアクセス
タイミングを示す図であり、図５は８ライン毎のブロッ
クタイミング、図６は８×８画素のブロックタイミング
を示している。図５に示すように分割タイミングコント
ローラ２５からの分割タイミング制御により画像データ
を１ブロックライン分（８ブロックライン分）作業メモ
リ２１に取込み、次の１ブロックライン分でＤＣＴ・符
号化を行なう。作業メモリ２１は、１ブロックライン毎
に画像データを交互に取り込むとＤＣＴ・符号化を繰り
返してアクセスし１画面分について行なう。このように
して作業メモリ２１をラインメモリとして使用するよう
にしている。5 and 6 are diagrams showing the access timing of the working memory 21, FIG. 5 shows the block timing for every 8 lines, and FIG. 6 shows the block timing for 8 × 8 pixels. As shown in FIG. 5, the image data is fetched into the working memory 21 for one block line (eight block lines) by the division timing control from the division timing controller 25, and DCT / encoding is performed for the next one block line. When the image data is alternately fetched for each block line, the working memory 21 repeats the DCT / encoding to access it and perform it for one screen. In this way, the working memory 21 is used as a line memory.

【００１８】図６は前記図５の１ブロックラインにおけ
るＤＣＴ・符号化タイミングの詳細を示す図であり、８
×８画素のタイミングを示している。前記ＤＣＴブロッ
ク２２の転置ＲＡＭ３４は、Ａ面とＢ面の２つの面（記
憶領域）があり個々に独立してアクセス可能になってい
る。図６中、上段のタイミングは作業メモリ２１のタイ
ミング、中段は転置ＲＡＭ３４のＡ面のタイミング、下
段は転置ＲＡＭ３４のＢ面のタイミングを示している。
まず、最初のタイミングで作業メモリ１５からブロック
＃０で示される最初のブロックを転置ＲＡＭ３４のＡ面
に出力し、転置ＲＡＭ３４のＡ面に書込む（図６ａ参
照）。ブロック＃０の書込みが終了すると、図６ｂに示
すように転置ＲＡＭ３４のＡ面においてブロック＃０の
ＤＣＴ演算が行われる。転置ＲＡＭ３４のＡ面における
ＤＣＴ演算の最中に、作業メモリ２１からはブロック＃
０に続いてブロック＃１を出力させて転置ＲＡＭ３４の
Ｂ面に次のブロック＃１を書き込んでおく（図６ｃ参
照）。すなわち、転置ＲＡＭ３４はブロック書込みと同
時にＤＣＴ処理ができる。図６ｂに示す縦横２回のＤＣ
Ｔが終わるとブロック＃０のＤＣＴ処理が終了し、次に
ＤＣＴ演算結果を符号化するために図６ｂに示すタイミ
ングで作業メモリ２１にブロック＃０の符号割当読出し
（１回目の符号化による発生符号のカウント）し、その
ブロック（ここでは、ブロック＃０）にどれだけの符号
を割り当てたらよいかを読出してその割当量に対して符
号を発生させる。符号割当量に基づいてＤＣＴ出力を符
号化し発生した符号を作業メモリ２１に書き込んでいく
（図６ｆ参照）。このとき、転置ＲＡＭ３４のＡ面を用
いてブロック＃０の符号化を行っている間（図６ｇ参
照）に転置ＲＡＭ３４のＢ面を用いてブロック＃１のＤ
ＣＴ演算を行う（図６ｈ参照）。すなわち、転置ＲＡＭ
３４では転置ＲＡＭ３４のＡ面又はＢ面に書込んだブロ
ックに対してＤＣＴ演算を施す。このように、２面ある
転置ＲＡＭ３４と作業用メモリ２１を図６のタイミング
チャートに示すように使用することによりブロック書
込、ＤＣＴ演算、符号化を交互に繰り返していくことが
できる。FIG. 6 is a diagram showing details of DCT / encoding timing in one block line of FIG.
The timing of × 8 pixels is shown. The transposing RAM 34 of the DCT block 22 has two surfaces (storage areas), that is, an A surface and a B surface, which are individually accessible. In FIG. 6, the upper row shows the timing of the working memory 21, the middle row shows the timing of the A side of the transposing RAM 34, and the lower row shows the timing of the B side of the transposing RAM 34.
First, at the first timing, the first block indicated by block # 0 is output from the working memory 15 to the A side of the transposing RAM 34 and written to the A side of the transposing RAM 34 (see FIG. 6a). When the writing of the block # 0 is completed, the DCT operation of the block # 0 is performed on the A side of the transposing RAM 34 as shown in FIG. 6b. During the DCT operation on the A-side of the transposing RAM 34, the block # is read from the working memory 21.
After 0, the block # 1 is output and the next block # 1 is written on the B side of the transposition RAM 34 (see FIG. 6c). That is, the transposing RAM 34 can perform DCT processing simultaneously with block writing. DC twice vertically and horizontally as shown in FIG. 6b
When T ends, the DCT processing of the block # 0 ends, and next, in order to encode the DCT operation result, the code assignment read of the block # 0 is read into the working memory 21 at the timing shown in FIG. 6b (generated by the first encoding. The number of codes is counted, the number of codes to be allocated to the block (here, block # 0) is read, and the code is generated for the allocated amount. The DCT output is encoded based on the code allocation amount and the generated code is written in the working memory 21 (see FIG. 6f). At this time, while the block # 0 is being encoded using the A side of the transposing RAM 34 (see FIG. 6g), the B side of the transposing RAM 34 is used to perform the D of the block # 1.
CT calculation is performed (see FIG. 6h). That is, transposed RAM
At 34, the DCT calculation is performed on the block written on the A-side or B-side of the transposing RAM 34. As described above, by using the transposing RAM 34 and the working memory 21 having two surfaces as shown in the timing chart of FIG. 6, block writing, DCT operation, and encoding can be alternately repeated.

【００１９】ところで、図６のタイミングチャートにお
いて、一番時間がかかるのはＤＣＴ演算であり、ＤＣＴ
演算時間に合わせて他のタイミングが決定される。従っ
て、回路の実行速度はＤＣＴ演算速度に依存することに
なるが、シリアルＤＣＴは回路規模は非常に小さいもの
の演算速度は通常のＤＣＴに比べてそれ程高くはないの
で作業メモリ２１を３重に利用する時間的余裕が生じて
いる。By the way, in the timing chart of FIG. 6, it is the DCT calculation that takes the longest time,
Other timings are determined according to the calculation time. Therefore, the execution speed of the circuit depends on the DCT operation speed. However, although the circuit size of the serial DCT is very small, the operation speed is not so high as compared with the normal DCT, so that the working memory 21 is used three times. There is time to work.

【００２０】すなわち、作業メモリ２１は１ブロックラ
イン毎に交互に取込とＤＣＴ・符号化を繰返しアクセス
し、１画面分行なう。さらに、ブロックラインのＤＣＴ
・符号化タイミングでは、転置ＲＡＭ３４をＡ面とＢ面
の２面もたせ、ＤＣＴ中の一時保存と、２次元ＤＣＴ後
の保存に用いる。また、作業メモリ２１は１ブロック単
位で原画像出力と符号入力及び符号割当出力を繰り返
す。転置ＲＡＭ３４側ではＤＣＴと符号化、ブロック書
込を各々別の面で同時に行ない、タイミング上ＤＣＴ処
理が連続して行われるようにしている。以上により、作
業メモリ２６一個をブロックラインメモリ、符号割当
量、符号メモリの３通りの使い分けが可能になった。That is, the working memory 21 repeatedly accesses the block and the DCT / encoding alternately for each block line to perform one screen. In addition, the block line DCT
At the encoding timing, the transposing RAM 34 is provided with two surfaces, A surface and B surface, and is used for temporary storage during DCT and storage after two-dimensional DCT. Further, the working memory 21 repeats the output of the original image, the code input, and the code allocation output for each block. On the transposing RAM 34 side, DCT, encoding, and block writing are simultaneously performed on different surfaces, and the DCT processing is performed continuously in terms of timing. As described above, one working memory 26 can be used in three ways, that is, the block line memory, the code allocation amount, and the code memory.

【００２１】以上説明したように、画像圧縮伸張装置
は、シフトレジスタ３１，３３、シリアルＤＣＴ３２及
び転置ＲＡＭ３４からなるＤＣＴブロック２２と、発生
符号量を直線的に制御することによってＤＣＴ演算の出
力データを量子化する量子化ブロック２３と、量子化ブ
ロック２３からの出力に対して符号化・復号化を行う符
号化・復号化ブロック２４と、作業用メモリ２１を３重
に使用可能にする分割タイミング制御を行う分割タイミ
ングコントローラ２５を備え、分割タイミングコントロ
ーラ２５により転置ＲＡＭ３４及び作業メモリ２１を図
５及び図６のタイミングで制御して作業メモリ２１を、
原画像を所定ライン分格納するブロックラインメモリ、
個々のブロックへの符号量割当量を記憶するブロック符
号割当メモリ及び発生した符号を格納する符号メモリの
３通りに使用できるようにしているので、ＤＣＴ演算部
にシリアル方式を用いてるため回路規模を小さくするこ
とができ、また、作業メモリ２１を３重に利用して１つ
としているため周辺回路も小さくすることができる。さ
らに、量子化ブロック２３では発生符号量を直線的に制
御しているで何回も演算することがなくなり制御系の回
路規模を小さくすることができる。この結果、装置全体
の回路規模を大幅に減らすことが可能になり、図２に示
す画像ファイリング装置等に利用することができる。As described above, the image compression / expansion apparatus outputs the DCT operation output data by linearly controlling the DCT block 22 including the shift registers 31 and 33, the serial DCT 32 and the transposition RAM 34, and the generated code amount. Quantization block 23 for quantization, encoding / decoding block 24 for encoding / decoding the output from quantization block 23, and division timing control for enabling triple use of working memory 21. The division timing controller 25 is provided to control the transposing RAM 34 and the working memory 21 at the timings shown in FIGS.
A block line memory that stores the original image for a predetermined number of lines,
Since the block code allocation memory that stores the code amount allocation amount for each block and the code memory that stores the generated code can be used in three ways, since the DCT operation unit uses the serial method, the circuit scale is increased. The work memory 21 is tripled to be one, and the peripheral circuit can be made small. Further, since the quantization block 23 linearly controls the generated code amount, it does not need to be calculated many times and the circuit scale of the control system can be reduced. As a result, the circuit scale of the entire apparatus can be significantly reduced, and the apparatus can be used for the image filing apparatus shown in FIG.

【００２２】なお、本実施例では、画像圧縮伸張装置を
画像ファイリング装置に適用しているが、勿論これには
限定されず、どのような画像圧縮伸張装置にも適用でき
ることは言うまでもない。In this embodiment, the image compression / expansion device is applied to the image filing device, but needless to say, the invention is not limited to this and can be applied to any image compression / expansion device.

【００２３】また、本実施例では、直交変換方式にシリ
アルＤＣＴを適用しているが、このシリアルＤＣＴ方式
には限定されず、直交変換を行なうものであれば同様に
適用可能である。例えば、アダマール変換、ハール（Ha
rr）変換、傾斜変換（スラント変換）、対称性サイン変
換などを用いた画像圧縮伸張装置に適用することができ
る。Further, in this embodiment, serial DCT is applied to the orthogonal transform method, but the present invention is not limited to this serial DCT method, and it is similarly applicable as long as orthogonal transform is performed. For example, Hadamard transform, Haar (Ha
It can be applied to an image compression / decompression device using rr) transformation, gradient transformation (slant transformation), symmetric sine transformation, and the like.

【００２４】さらに、上記ＤＣＴブロック装置や量子化
ブロック、符号化・復号化ブロック等を構成する回路や
部材の数、種類などは前述した実施例に限られないこと
は言うまでもない。Further, it goes without saying that the numbers and types of the circuits and members constituting the DCT block device, the quantization block, the coding / decoding block, etc. are not limited to those in the above-mentioned embodiments.

【００２５】[0025]

【発明の効果】請求項１、２、３、４、５及び６記載の
発明によれば、画像データの書込みと同時に前記直交変
換手段による直交変換、若しくは前記符号化手段による
符号化が実行可能な記憶手段と、各種演算時に作業領域
として使用される作業用メモリとを設け、前記制御手段
が、前記記憶手段及び前記作業用メモリを所定の分割タ
イミングで多重化して制御するようにしているので、周
辺回路を含む回路規模を大幅に小さくすることができ、
画像圧縮伸張装置の回路規模を格段に小さくすることが
できる。According to the first, second, third, fourth, fifth and sixth aspects of the present invention, the orthogonal transformation by the orthogonal transformation means or the encoding by the encoding means can be executed simultaneously with the writing of the image data. Since a storage means and a work memory used as a work area during various calculations are provided, the control means multiplexes and controls the storage means and the work memory at predetermined division timings. , The circuit scale including peripheral circuits can be significantly reduced,
The circuit scale of the image compression / decompression device can be significantly reduced.

【図面の簡単な説明】[Brief description of drawings]

【図１】画像圧縮伸張装置のブロック構成図である。FIG. 1 is a block configuration diagram of an image compression / decompression device.

【図２】画像圧縮伸張装置を用いた画像ファイリング装
置の構成図である。FIG. 2 is a configuration diagram of an image filing device using an image compression / expansion device.

【図３】画像圧縮伸張装置の発生符号量とスケーリング
値との関係を示す図である。FIG. 3 is a diagram showing a relationship between a generated code amount and a scaling value of the image compression / decompression device.

【図４】画像圧縮伸張装置の作業メモリ容量による各モ
ードの変化を示す図である。FIG. 4 is a diagram showing changes in each mode depending on a working memory capacity of the image compression / decompression device.

【図５】画像圧縮伸張装置の作業メモリアクセスタイミ
ングを示す図である。FIG. 5 is a diagram showing a work memory access timing of the image compression / decompression device.

【図６】画像圧縮伸張装置の作業メモリ及び転置ＲＡＭ
のアクセスタイミングを示す図である。FIG. 6 is a work memory and transposition RAM of the image compression / decompression device.
It is a figure which shows the access timing of.

【図７】従来の画像圧縮伸張装置の全体構成図である。FIG. 7 is an overall configuration diagram of a conventional image compression / decompression device.

【符号の説明】[Explanation of symbols]

２０ 画像圧縮伸張装置 ２１ 作業メモリ ２２ ＤＣＴブロック ２３ 量子化ブロック ２４ 符号化・復号化ブロック ２５ 分割タイミングコントローラ ３１，３３ シフトレジスタ ３２ シリアルＤＣＴ ３４ 転置ＲＡＭ ４１ 基準量子化テーブル ４２ スケーリング設定レジスタ ４３ スケーリング演算部 ４４ 量子化テーブル ４５ 乗算器 20 image compression / expansion device 21 working memory 22 DCT block 23 quantization block 24 encoding / decoding block 25 division timing controller 31, 33 shift register 32 serial DCT 34 transposition RAM 41 reference quantization table 42 scaling setting register 43 scaling arithmetic unit 44 Quantization Table 45 Multiplier

Claims (6)

【特許請求の範囲】[Claims] 【請求項１】 画像データを直交変換する直交変換手段
と、 量子化テーブルを作成する量子化テーブル作成手段と、 前記直交変換手段により変換されたデータを前記量子化
テーブル作成手段で作成された量子化テーブルにより量
子化する量子化手段と、 前記量子化手段により量子化されたデータを符号化する
符号化手段と、 前記直交変換手段、前記量子化テーブル作成手段、前記
量子化手段及び前記符号化手段を制御する制御手段とを
備えた画像圧縮伸張装置であって、 画像データの書込みと同時に前記直交変換手段による直
交変換、若しくは前記符号化手段による符号化が実行可
能な記憶手段を設けたことを特徴とする画像圧縮伸張装
置。1. An orthogonal transforming means for orthogonally transforming image data, a quantization table creating means for creating a quantization table, and a quantum created by the quantization table creating means for the data transformed by the orthogonal transforming means. Quantization means for quantizing with a quantization table; coding means for coding the data quantized by the quantization means; the orthogonal transformation means, the quantization table creating means, the quantization means and the encoding An image compression / decompression device having a control means for controlling the means, the storage means being capable of executing orthogonal transformation by the orthogonal transformation means or encoding by the encoding means simultaneously with writing of image data. An image compression / expansion device. 【請求項２】 画像データを直交変換する直交変換手段
と、 量子化テーブルを作成する量子化テーブル作成手段と、 前記直交変換手段により変換されたデータを前記量子化
テーブル作成手段で作成された量子化テーブルにより量
子化する量子化手段と、 前記量子化手段により量子化されたデータを符号化する
符号化手段と、 前記直交変換手段、前記量子化テーブル作成手段、前記
量子化手段及び前記符号化手段を制御する制御手段とを
備えた画像圧縮伸張装置であって、 画像データの書込みと同時に前記直交変換手段による直
交変換、若しくは前記符号化手段による符号化が実行可
能な記憶手段と、 各種演算時に作業領域として使用される作業用メモリと
を設け、 前記制御手段が、前記記憶手段及び前記作業用メモリを
所定の分割タイミングで制御し、該作業用メモリを画像
データを１ブロックライン分格納するブロックラインメ
モリ、個々のブロックへの符号量割当量を記憶するブロ
ック符号割当メモリ若しくは発生した符号を格納する符
号メモリとして多重化して使用可能にしたことを特徴と
する画像圧縮伸張装置。2. An orthogonal transforming means for orthogonally transforming image data, a quantization table creating means for creating a quantization table, and a quantum created by the quantization table creating means for the data transformed by the orthogonal transforming means. Quantization means for quantizing with a quantization table; coding means for coding the data quantized by the quantization means; the orthogonal transformation means, the quantization table creating means, the quantization means and the encoding An image compression / expansion device comprising a control means for controlling the means, a storage means capable of executing orthogonal transformation by the orthogonal transformation means or encoding by the encoding means at the same time as writing of image data, and various arithmetic operations. A work memory, which is sometimes used as a work area, is provided, and the control means divides the storage means and the work memory into predetermined divided timings. Control, and the working memory is multiplexed as a block line memory for storing one block line of image data, a block code allocation memory for storing the code amount allocation amount for each block, or a code memory for storing the generated code. An image compression / expansion device characterized by being made into a usable form. 【請求項３】 前記記憶手段は、独立してアクセス可能
な複数の記憶領域を有し、該複数の記憶領域の一方の記
憶領域に画像データを書き込んでいるときに、他方の記
憶領域を使用して前記直交変換手段による直交変換、若
しくは前記符号化手段による符号化を実行可能にしたこ
とを特徴とする請求項１又は請求項２の何れかに記載の
画像圧縮伸張装置。3. The storage means has a plurality of storage areas that can be accessed independently, and when image data is being written in one of the plurality of storage areas, the other storage area is used. 3. The image compression / decompression device according to claim 1, wherein the orthogonal transformation by the orthogonal transformation unit or the coding by the coding unit is enabled. 【請求項４】 前記記憶手段は、縦横２次元の直交変換
を実行するために直交変換データを一時的に記憶する転
置ＲＡＭからなることを特徴とする請求項１又は請求項
２の何れかに記載の画像圧縮伸張装置。4. The storage unit according to claim 1, wherein the storage unit is a transposed RAM that temporarily stores the orthogonal transformation data in order to perform a vertical and horizontal two-dimensional orthogonal transformation. The image compression / decompression device described. 【請求項５】 前記直交変換手段は、画像データに対し
てシリアル演算により離散コサイン変換（ＤＣＴ）を実
行するシリアルＤＣＴ手段であることを特徴とする請求
項１又は請求項２の何れかに記載の画像圧縮伸張装置。5. The orthogonal transforming means is a serial DCT means for executing a discrete cosine transform (DCT) on image data by serial operation, and the orthogonal DCT means is a serial DCT means. Image compression and decompression device. 【請求項６】 前記量子化テーブル作成手段は、基準量
子化テーブル値に対し圧縮後の発生符号量が直線的にな
るように制御するスケーリング演算部を有することを特
徴とする請求項１又は請求項２の何れかに記載の画像圧
縮伸張装置。6. The quantization table creating means comprises a scaling operation unit for controlling the generated code amount after compression to be linear with respect to the reference quantization table value. Item 3. The image compression / decompression device according to any one of items 2.