JPH0669220A - ヘテロ接合ＧａＡｓ系バイポーラトランジスタ - Google Patents
ヘテロ接合ＧａＡｓ系バイポーラトランジスタInfo
- Publication number
- JPH0669220A JPH0669220A JP29054191A JP29054191A JPH0669220A JP H0669220 A JPH0669220 A JP H0669220A JP 29054191 A JP29054191 A JP 29054191A JP 29054191 A JP29054191 A JP 29054191A JP H0669220 A JPH0669220 A JP H0669220A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- base layer
- bipolar transistor
- gaas
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 電流増幅率、電流利得遮断周波数を向上さ
せ、消費電力を低下させたヘテロ接合ＧａＡｓ系バイポ
ーラトランジスタを提供する。 【構成】 半導体基板21上にＧａＡｓ系化合物からなる
コレクタ層24、ベース層25、26およびエミッタ層27が順
次積層され、且つベース層25、26のバンドギャップがエ
ミッタ層27側で大きくコレクタ層24側で小さくなるよう
に構成されたヘテロ接合ＧａＡｓ系バイポーラトランジ
スタにおいて、コレクタ層24側のベース層25にベース層
25の格子整合を乱す半導体材料を転移を発生しない範囲
で化合させる。
せ、消費電力を低下させたヘテロ接合ＧａＡｓ系バイポ
ーラトランジスタを提供する。 【構成】 半導体基板21上にＧａＡｓ系化合物からなる
コレクタ層24、ベース層25、26およびエミッタ層27が順
次積層され、且つベース層25、26のバンドギャップがエ
ミッタ層27側で大きくコレクタ層24側で小さくなるよう
に構成されたヘテロ接合ＧａＡｓ系バイポーラトランジ
スタにおいて、コレクタ層24側のベース層25にベース層
25の格子整合を乱す半導体材料を転移を発生しない範囲
で化合させる。
Description
【０００１】
【産業上の利用分野】本発明は、ヘテロ接合ＧａＡｓ系
バイポーラトランジスタに関する。
バイポーラトランジスタに関する。
【０００２】
【従来技術】近年、半導体装置は高集積化、高速化に向
けて精力的に研究開発が行われている。特に、化合物半
導体のヘテロ接合を利用したヘテロ接合バイポーラトラ
ンジスタ（以下、ＨＢＴと称す）は、エミッタ注入効率
が高く、高利得かつ高速化が期待され、次世代半導体素
子として注目されている。このＨＢＴにおいて、電流利
得を増加させ、高周波特性を改善するために、ベース内
部の電界が大きくなるグレーデッドベース構造を採用
し、ベース層中の少数キャリアの走行時間を短縮させて
いる。従来のＧａＡｓ系ヘテロ接合バイポーラトランジ
スタは、例えば図２に示すように、半絶縁性ＧａＡｓ基
板１上にｎ+ −ＧａＡｓからなるサブコレクタ層２、ｎ
−ＧａＡｓからなるコレクタ層３、ｐ+ −ＡｌX Ｇａ
1-X Ａｓ（Ｘ＝コレクタ層側０→０．１グレーティング
層側）ベース層４、ｎ−ＡｌY Ｇａ1-Y Ａｓ（Ｙ＝ベー
ス層側０．１→０．３エミッタ層側）からなるグレーテ
ィング層５、ｎ−Ａｌ0.3 Ｇａ0.7 Ａｓからなるエミッ
タ層６およびｎ+ −ＧａＡｓからなるキャップ層７’が
順次積層され、コレクタ電極８、絶縁膜７を介してベー
ス電極９およびエミッタ電極１０が形成されたものであ
る。上記の構造では、電流利得を得るために、ベース層
４中のＡｌ組成を変化させ、内蔵電界を作りだすグレー
デッドベース構造を採用している。
けて精力的に研究開発が行われている。特に、化合物半
導体のヘテロ接合を利用したヘテロ接合バイポーラトラ
ンジスタ（以下、ＨＢＴと称す）は、エミッタ注入効率
が高く、高利得かつ高速化が期待され、次世代半導体素
子として注目されている。このＨＢＴにおいて、電流利
得を増加させ、高周波特性を改善するために、ベース内
部の電界が大きくなるグレーデッドベース構造を採用
し、ベース層中の少数キャリアの走行時間を短縮させて
いる。従来のＧａＡｓ系ヘテロ接合バイポーラトランジ
スタは、例えば図２に示すように、半絶縁性ＧａＡｓ基
板１上にｎ+ −ＧａＡｓからなるサブコレクタ層２、ｎ
−ＧａＡｓからなるコレクタ層３、ｐ+ −ＡｌX Ｇａ
1-X Ａｓ（Ｘ＝コレクタ層側０→０．１グレーティング
層側）ベース層４、ｎ−ＡｌY Ｇａ1-Y Ａｓ（Ｙ＝ベー
ス層側０．１→０．３エミッタ層側）からなるグレーテ
ィング層５、ｎ−Ａｌ0.3 Ｇａ0.7 Ａｓからなるエミッ
タ層６およびｎ+ −ＧａＡｓからなるキャップ層７’が
順次積層され、コレクタ電極８、絶縁膜７を介してベー
ス電極９およびエミッタ電極１０が形成されたものであ
る。上記の構造では、電流利得を得るために、ベース層
４中のＡｌ組成を変化させ、内蔵電界を作りだすグレー
デッドベース構造を採用している。
【０００３】
【発明が解決しようとする課題】しかしながら、上述の
ように、Ａｌの組成を変化させたグレーデッドベース構
造を採用すると、Ａｌの増加とともにベース層のバンド
ギャップは増加する。従って、ベース層のバンドギャッ
プにほぼ比例するターンオン電圧の増加を招き、消費電
力が増大するという問題があった。
ように、Ａｌの組成を変化させたグレーデッドベース構
造を採用すると、Ａｌの増加とともにベース層のバンド
ギャップは増加する。従って、ベース層のバンドギャッ
プにほぼ比例するターンオン電圧の増加を招き、消費電
力が増大するという問題があった。
【０００４】
【課題を解決するための手段】本発明は上記問題点を解
決したヘテロ接合ＧａＡｓ系バイポーラトランジスタを
提供するもので、半導体基板上にＧａＡｓ系化合物から
なるコレクタ層、ベース層およびエミッタ層が順次積層
され、且つベース層のバンドギャップがエミッタ層側で
大きくコレクタ層側で小さくなるように構成されたヘテ
ロ接合ＧａＡｓ系バイポーラトランジスタにおいて、コ
レクタ層側のベース層にベース層の格子整合を乱す半導
体材料が転移を発生しない範囲で化合してなることを特
徴とするものである。
決したヘテロ接合ＧａＡｓ系バイポーラトランジスタを
提供するもので、半導体基板上にＧａＡｓ系化合物から
なるコレクタ層、ベース層およびエミッタ層が順次積層
され、且つベース層のバンドギャップがエミッタ層側で
大きくコレクタ層側で小さくなるように構成されたヘテ
ロ接合ＧａＡｓ系バイポーラトランジスタにおいて、コ
レクタ層側のベース層にベース層の格子整合を乱す半導
体材料が転移を発生しない範囲で化合してなることを特
徴とするものである。
【０００５】
【作用】上述のように、コレクタ層側のベース層にベー
ス層の格子整合を乱す半導体材料が転移を発生しない範
囲で化合していると、その部分に応力が加えられてバン
ドキャップが小さくなるため、ターンオン電圧が減少
し、消費電力も低下する。また、バンドキャップが小さ
くなるだけでなく、有効質量は小さくなり、高速化す
る。なお、半導体材料を転移が発生しない範囲で化合さ
せる理由は、転移が発生すると、転移を介して再結合が
増加し、その結果、ベース層中の少数キャリアのライフ
タイムが低下し、電流利得が減少するからである。
ス層の格子整合を乱す半導体材料が転移を発生しない範
囲で化合していると、その部分に応力が加えられてバン
ドキャップが小さくなるため、ターンオン電圧が減少
し、消費電力も低下する。また、バンドキャップが小さ
くなるだけでなく、有効質量は小さくなり、高速化す
る。なお、半導体材料を転移が発生しない範囲で化合さ
せる理由は、転移が発生すると、転移を介して再結合が
増加し、その結果、ベース層中の少数キャリアのライフ
タイムが低下し、電流利得が減少するからである。
【０００６】
【実施例】以下、図面に示した実施例に基づいて本発明
を詳細に説明する。 実施例１．図１は、本発明にかかるヘテロ接合ＧａＡｓ
系バイポーラトランジスタの一実施例の断面構造図であ
る。図１に示すように、本実施例は、半絶縁性ＧａＡｓ
基板２１上に、厚さ０．０５μｍのφ−ＧａＡｓバッフ
ァ層２２、厚さ０．３μｍのｎ+ −ＧａＡｓサブコレク
タ層２３、厚さ０．３μｍのｎ- −ＧａＡｓコレクタ層
（Ｅg(Ｃ) ＝１．４２ｅＶ）２４、厚さ０．０１５μｍ
のｐ+ −Ｉｎ0.1 Ｇａ0.9 Ａｓ第１ベース層（Ｅg(Ｂ1)
＝１．２ｅＶ) ２５、厚さ０．０３５μｍのｐ+ −Ｇａ
Ａｓ第２ベース層（Ｅg(Ｂ2)＝１．４２ｅＶ) ２６、厚
さ０．３μｍのｎ−Ａｌ0.26Ｇａ0.74Ａｓエミッタ層
（Ｅg(Ｅ) ＝１．７５ｅＶ）２７、厚さ０．１μｍのｎ
+ −ＧａＡｓキャップ層２８を順次積層したものであ
る。２９はエミッタ電極、３０はベース電極、３１はコ
レクタ電極である。なお、第１ベース層２５は、格子整
合を乱す材料としてＩｎが化合し、厚さを転位の発生す
る臨界膜厚以下となるように０．０１５μｍとし、不純
物濃度を１×１０19cm-3に設定した。上記構造でエミッ
タサイズを４×５μｍ2 にしたＨＢＴ素子は、電流増幅
率βが２００、電流利得遮断周波数ｆt が８０ＧＨｚと
いう優れた特性を示した。また、ＥＣＬ（Emitter-Coup
led Logic)回路を製作したところ、ゲート当たりの消費
電力は１１ｍＷであった。一方、比較のために、ベース
層を厚さ０．０５μｍ、ｐ+ −ＡｌX Ｇａ1-X Ａｓ（Ｘ
＝０．１→０）（Ｅg(Ｂ) ＝１．５５ｅＶ→１．４２ｅ
Ｖ）としてＧａＡｓに格子整合させ、濃度を１×１０19
cm-3としたＨＢＴ素子を製作したところ、その特性は前
記実施例より劣り、電流増幅率βは１５０、電流利得遮
断周波数ｆt は６０ＧＨｚであった。さらに、ゲート当
たりの消費電力は１２ｍＷとなり、上記実施例に比較し
て１０％以上消費電力が増加した。 実施例２．本実施例は、半絶縁性ＩｎＰ基板上に、厚さ
０．０５μｍのφ−ＩｎＰバッファ層、厚さ０．３μｍ
のｎ+ −ＩｎＰサブコレクタ層、厚さ０．３μｍのｎ-
−Ｉｎ0.53Ｇａ0.47Ａｓコレクタ層（Ｅg(Ｃ) ＝０．７
５ｅＶ）、厚さ０．０１５μｍのｐ+ −Ｉｎ0.6 Ｇａ
0.4 Ａｓ第１ベース層（Ｅg(Ｂ1)＝０．６５ｅＶ）、厚
さ０．０３５μｍのｐ+ −Ｉｎ0.53Ｇａ0.47Ａｓ第２ベ
ース層（Ｅg(Ｂ2)＝０．７５ｅＶ）、厚さ０．３μｍの
ｎ−ＩｎＰエミッタ層（Ｅg(Ｅ) ＝１．３５ｅＶ）、厚
さ０．１μｍのｎ+ −Ｉｎ0.53Ｇａ0.47Ａｓキャップ層
を順次積層したエピタキシャルウェハを用いた。なお、
第１ベース層は、厚さを転位の発生する臨界膜厚以下と
なるように０．０１５μｍとし、不純物濃度を１×１０
19cm-3に設定した。上記構造でエミッタサイズを４×５
μｍ2 にしたＨＢＴ素子は、電流増幅率βが３００、電
流利得遮断周波数ｆt が１００ＧＨｚという優れた特性
を示した。また、ＥＣＬ回路を製作したところ、ゲート
当たりの消費電力は５ｍＷであった。一方、比較のため
に、第１ベース層を厚さ０．０１５μｍのｐ+ −Ｉｎ
0.53Ｇａ0.47Ａｓ（Ｅg(Ｂ1)＝０．７５ｅＶ）、第２ベ
ース層を厚さ０．０３５μｍのｐ+ −Ｉｎ0.64Ｇａ0.36
Ａｓ0.80Ｐ0.20（Ｅg(Ｂ2)＝０．８５ｅＶ）としてＩｎ
Ｐに格子整合させ、濃度を１×１０19cm-3としたＨＢＴ
素子を製作したところ、その特性は前記実施例より劣
り、電流増幅率βは２００、電流利得遮断周波数ｆt は
７５ＧＨｚであった。さらに、ゲート当たりの消費電力
は６ｍＷとなり、上記実施例に比較して消費電力が増加
した。
を詳細に説明する。 実施例１．図１は、本発明にかかるヘテロ接合ＧａＡｓ
系バイポーラトランジスタの一実施例の断面構造図であ
る。図１に示すように、本実施例は、半絶縁性ＧａＡｓ
基板２１上に、厚さ０．０５μｍのφ−ＧａＡｓバッフ
ァ層２２、厚さ０．３μｍのｎ+ −ＧａＡｓサブコレク
タ層２３、厚さ０．３μｍのｎ- −ＧａＡｓコレクタ層
（Ｅg(Ｃ) ＝１．４２ｅＶ）２４、厚さ０．０１５μｍ
のｐ+ −Ｉｎ0.1 Ｇａ0.9 Ａｓ第１ベース層（Ｅg(Ｂ1)
＝１．２ｅＶ) ２５、厚さ０．０３５μｍのｐ+ −Ｇａ
Ａｓ第２ベース層（Ｅg(Ｂ2)＝１．４２ｅＶ) ２６、厚
さ０．３μｍのｎ−Ａｌ0.26Ｇａ0.74Ａｓエミッタ層
（Ｅg(Ｅ) ＝１．７５ｅＶ）２７、厚さ０．１μｍのｎ
+ −ＧａＡｓキャップ層２８を順次積層したものであ
る。２９はエミッタ電極、３０はベース電極、３１はコ
レクタ電極である。なお、第１ベース層２５は、格子整
合を乱す材料としてＩｎが化合し、厚さを転位の発生す
る臨界膜厚以下となるように０．０１５μｍとし、不純
物濃度を１×１０19cm-3に設定した。上記構造でエミッ
タサイズを４×５μｍ2 にしたＨＢＴ素子は、電流増幅
率βが２００、電流利得遮断周波数ｆt が８０ＧＨｚと
いう優れた特性を示した。また、ＥＣＬ（Emitter-Coup
led Logic)回路を製作したところ、ゲート当たりの消費
電力は１１ｍＷであった。一方、比較のために、ベース
層を厚さ０．０５μｍ、ｐ+ −ＡｌX Ｇａ1-X Ａｓ（Ｘ
＝０．１→０）（Ｅg(Ｂ) ＝１．５５ｅＶ→１．４２ｅ
Ｖ）としてＧａＡｓに格子整合させ、濃度を１×１０19
cm-3としたＨＢＴ素子を製作したところ、その特性は前
記実施例より劣り、電流増幅率βは１５０、電流利得遮
断周波数ｆt は６０ＧＨｚであった。さらに、ゲート当
たりの消費電力は１２ｍＷとなり、上記実施例に比較し
て１０％以上消費電力が増加した。 実施例２．本実施例は、半絶縁性ＩｎＰ基板上に、厚さ
０．０５μｍのφ−ＩｎＰバッファ層、厚さ０．３μｍ
のｎ+ −ＩｎＰサブコレクタ層、厚さ０．３μｍのｎ-
−Ｉｎ0.53Ｇａ0.47Ａｓコレクタ層（Ｅg(Ｃ) ＝０．７
５ｅＶ）、厚さ０．０１５μｍのｐ+ −Ｉｎ0.6 Ｇａ
0.4 Ａｓ第１ベース層（Ｅg(Ｂ1)＝０．６５ｅＶ）、厚
さ０．０３５μｍのｐ+ −Ｉｎ0.53Ｇａ0.47Ａｓ第２ベ
ース層（Ｅg(Ｂ2)＝０．７５ｅＶ）、厚さ０．３μｍの
ｎ−ＩｎＰエミッタ層（Ｅg(Ｅ) ＝１．３５ｅＶ）、厚
さ０．１μｍのｎ+ −Ｉｎ0.53Ｇａ0.47Ａｓキャップ層
を順次積層したエピタキシャルウェハを用いた。なお、
第１ベース層は、厚さを転位の発生する臨界膜厚以下と
なるように０．０１５μｍとし、不純物濃度を１×１０
19cm-3に設定した。上記構造でエミッタサイズを４×５
μｍ2 にしたＨＢＴ素子は、電流増幅率βが３００、電
流利得遮断周波数ｆt が１００ＧＨｚという優れた特性
を示した。また、ＥＣＬ回路を製作したところ、ゲート
当たりの消費電力は５ｍＷであった。一方、比較のため
に、第１ベース層を厚さ０．０１５μｍのｐ+ −Ｉｎ
0.53Ｇａ0.47Ａｓ（Ｅg(Ｂ1)＝０．７５ｅＶ）、第２ベ
ース層を厚さ０．０３５μｍのｐ+ −Ｉｎ0.64Ｇａ0.36
Ａｓ0.80Ｐ0.20（Ｅg(Ｂ2)＝０．８５ｅＶ）としてＩｎ
Ｐに格子整合させ、濃度を１×１０19cm-3としたＨＢＴ
素子を製作したところ、その特性は前記実施例より劣
り、電流増幅率βは２００、電流利得遮断周波数ｆt は
７５ＧＨｚであった。さらに、ゲート当たりの消費電力
は６ｍＷとなり、上記実施例に比較して消費電力が増加
した。
【０００７】
【発明の効果】以上説明したように本発明によれば、半
導体基板上にＧａＡｓ系化合物からなるコレクタ層、ベ
ース層およびエミッタ層が順次積層され、且つベース層
のバンドギャップＥg(B)がエミッタ層側で大きくコレク
タ層側で小さくなるように構成されたヘテロ接合ＧａＡ
ｓ系バイポーラトランジスタにおいて、コレクタ層側の
ベース層にベース層の格子整合を乱す半導体材料が転移
を発生しない範囲で化合してあるため、その部分のバン
ドギャップが小さくなり、従って、電子の有効質量が小
さくなり、電流増幅率、電流利得遮断周波数が向上し、
消費電力が低下するという優れた効果がある。
導体基板上にＧａＡｓ系化合物からなるコレクタ層、ベ
ース層およびエミッタ層が順次積層され、且つベース層
のバンドギャップＥg(B)がエミッタ層側で大きくコレク
タ層側で小さくなるように構成されたヘテロ接合ＧａＡ
ｓ系バイポーラトランジスタにおいて、コレクタ層側の
ベース層にベース層の格子整合を乱す半導体材料が転移
を発生しない範囲で化合してあるため、その部分のバン
ドギャップが小さくなり、従って、電子の有効質量が小
さくなり、電流増幅率、電流利得遮断周波数が向上し、
消費電力が低下するという優れた効果がある。
【図１】本発明に係るヘテロ接合ＧａＡｓ系バイポーラ
トランジスタの一実施例の断面図である。
トランジスタの一実施例の断面図である。
【図２】従来のヘテロ接合ＧａＡｓ系バイポーラトラン
ジスタの断面図である。
ジスタの断面図である。
１、２１ 基板 ２、２３ サブコレクタ層 ３、２４ コレクタ層 ４ ベース層 ５ グレーティング層 ６、２７ エミッタ層 ７ 絶縁膜 ７’、２８ キャップ層 ８、３１ コレクタ電極 ９、３０ ベース電極 １０、２９ エミッタ電極 ２２ バッファ層 ２５ 第１ベース層 ２６ 第２ベース層
Claims (1)
- 【請求項１】 半導体基板上にＧａＡｓ系化合物からな
るコレクタ層、ベース層およびエミッタ層が順次積層さ
れ、且つベース層のバンドギャップがエミッタ層側で大
きくコレクタ層側で小さくなるように構成されたヘテロ
接合ＧａＡｓ系バイポーラトランジスタにおいて、コレ
クタ層側のベース層にベース層の格子整合を乱す半導体
材料が転移を発生しない範囲で化合してなることを特徴
とするヘテロ接合ＧａＡｓ系バイポーラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29054191A JPH0669220A (ja) | 1991-10-09 | 1991-10-09 | ヘテロ接合ＧａＡｓ系バイポーラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29054191A JPH0669220A (ja) | 1991-10-09 | 1991-10-09 | ヘテロ接合ＧａＡｓ系バイポーラトランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0669220A true JPH0669220A (ja) | 1994-03-11 |
Family
ID=17757363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29054191A Pending JPH0669220A (ja) | 1991-10-09 | 1991-10-09 | ヘテロ接合ＧａＡｓ系バイポーラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0669220A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06216147A (ja) * | 1992-11-25 | 1994-08-05 | American Teleph & Telegr Co <Att> | へテロ接合バイポーラトランジスタからなる素子 |
| US20130192225A1 (en) * | 2010-10-13 | 2013-08-01 | Robert Bosch Gmbh | Device and method for the recovery of waste heat of an internal combustion engine |
| WO2014148194A1 (ja) * | 2013-03-19 | 2014-09-25 | 株式会社村田製作所 | ヘテロ接合バイポーラトランジスタ |
| WO2015182592A1 (ja) * | 2014-05-26 | 2015-12-03 | 株式会社サイオクス | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ |
| JP2017195386A (ja) * | 2015-09-04 | 2017-10-26 | ウィン セミコンダクターズ コーポレーション | ヘテロ接合バイポーラトランジスタ |
-
1991
- 1991-10-09 JP JP29054191A patent/JPH0669220A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06216147A (ja) * | 1992-11-25 | 1994-08-05 | American Teleph & Telegr Co <Att> | へテロ接合バイポーラトランジスタからなる素子 |
| US20130192225A1 (en) * | 2010-10-13 | 2013-08-01 | Robert Bosch Gmbh | Device and method for the recovery of waste heat of an internal combustion engine |
| WO2014148194A1 (ja) * | 2013-03-19 | 2014-09-25 | 株式会社村田製作所 | ヘテロ接合バイポーラトランジスタ |
| CN105051873A (zh) * | 2013-03-19 | 2015-11-11 | 株式会社村田制作所 | 异质结双极晶体管 |
| US9397204B2 (en) | 2013-03-19 | 2016-07-19 | Murata Manufacturing Co., Ltd. | Heterojunction bipolar transistor with two base layers |
| JPWO2014148194A1 (ja) * | 2013-03-19 | 2017-02-16 | 株式会社村田製作所 | ヘテロ接合バイポーラトランジスタ |
| CN105051873B (zh) * | 2013-03-19 | 2017-06-13 | 株式会社村田制作所 | 异质结双极晶体管 |
| WO2015182592A1 (ja) * | 2014-05-26 | 2015-12-03 | 株式会社サイオクス | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ |
| JP2015225883A (ja) * | 2014-05-26 | 2015-12-14 | 株式会社サイオクス | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ |
| US9865715B2 (en) | 2014-05-26 | 2018-01-09 | Sumitomo Chemical Company, Limited | Epitaxial wafer for heterojunction bipolar transistor and heterojunction bipolar transistor |
| JP2017195386A (ja) * | 2015-09-04 | 2017-10-26 | ウィン セミコンダクターズ コーポレーション | ヘテロ接合バイポーラトランジスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2528253B2 (ja) | Ｎｐｎ型ヘテロ接合バイポ―ラトランジスタ | |
| JPH05243256A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| TW200411927A (en) | Semiconductor device | |
| JP5160071B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| US5019890A (en) | Heterojunction bipolar transistor | |
| JPH0669220A (ja) | ヘテロ接合ＧａＡｓ系バイポーラトランジスタ | |
| JP2007128989A (ja) | ヘテロ接合バイポーラトランジスタ | |
| US5814843A (en) | Heterojunction bipolar transistor having a graded-composition base region | |
| JPH05326546A (ja) | ヘテロ接合トランジスタ | |
| JP4158683B2 (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ | |
| CN206907772U (zh) | 一种GaAs HBT器件外延结构 | |
| JPH05226358A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH0536715A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2001044215A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2534684B2 (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JP2500867B2 (ja) | ヘテロ接合バイポ―ラトランジスタおよびその集積方法 | |
| US5523594A (en) | Heterojunction bipolar transistor | |
| US20020145153A1 (en) | Thin-film crystal wafer having pn junction and method for fabricating the wafer | |
| JP6096503B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH0519809B2 (ja) | ||
| JP2000306920A (ja) | ヘテロ接合バイポーラトランジスタ及びその作製方法 | |
| JP2001035859A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPS63236358A (ja) | 半導体装置 | |
| JPH06209008A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH09102501A (ja) | マルチエミッタ型ヘテロバイポーラトランジスタ |