JPH0669137B2 - Current switch circuit - Google Patents
Current switch circuitInfo
- Publication number
- JPH0669137B2 JPH0669137B2 JP9960185A JP9960185A JPH0669137B2 JP H0669137 B2 JPH0669137 B2 JP H0669137B2 JP 9960185 A JP9960185 A JP 9960185A JP 9960185 A JP9960185 A JP 9960185A JP H0669137 B2 JPH0669137 B2 JP H0669137B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- current
- transistor
- collector
- switch circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 この発明は、大電流を駆動可能な電流スイッチ回路に関
する。Description: TECHNICAL FIELD The present invention relates to a current switch circuit capable of driving a large current.
従来、高速の電流スイッチ回路としては差動スイッチン
グ回路が知られている。第７図にその一例を示す。Conventionally, a differential switching circuit has been known as a high-speed current switch circuit. FIG. 7 shows an example thereof.
第７図のような回路により大電流をスイッチする場合、
大電流が流れるトランジスタQ3,Q4はエミッタ面積の大
きなものを用いるか、エミッタ面積が中程度のものを並
列して接続して用いなければならない。そのため、トラ
ンジスタの接合容量，寄生容量が増え、その結果高速で
駆動する場合この容量の影響が現われ、出力波形にオー
バーシュートが生じる傾向がでる。第８図はその入出力
波形を示す。出力波形のオーバーシュートは符号間干渉
等を招き、伝送系に用いる場合、伝送品質を劣化させる
問題を生ずる。When a large current is switched by the circuit shown in FIG. 7,
Transistors Q3 and Q4 through which a large current flows must have a large emitter area, or those with a medium emitter area must be connected in parallel. Therefore, the junction capacitance and parasitic capacitance of the transistor increase, and as a result, when driven at high speed, the influence of this capacitance appears and the output waveform tends to overshoot. FIG. 8 shows the input / output waveform. The overshoot of the output waveform causes intersymbol interference and the like, and when used in a transmission system, causes a problem of degrading transmission quality.
他の公知例としてトランジスタの素子特性，特性にベー
ス・エミッタ間電圧降下特性が精密な整合性を巧みに利
用した利得セルがある。利得セルの構成を第９図に示
す。動作の詳細な説明はIEEE Journal of Solid−St
ate Circuitsのvol.SC−3,No.4のpp・353〜365に述べ
られている、すべてのトランジスタの素子特性が等し
く、トランジスタQ20とQ21に流れる電流の和が一定値IB
であり、出力トランジスタQ22とQ23に流れる電流の和が
一定値IEであるとする。またトランジスタQ20とQ21に流
れる電流の比はx:1−x,トランジスタQ22とQ23に流れる
電流の比はa:1−ａであるとする。この時ａとｘとの間
には以下の関係が成り立つことが知られている。Another known example is a gain cell that skillfully utilizes the precise matching of the base-emitter voltage drop characteristics in the transistor element characteristics and characteristics. The structure of the gain cell is shown in FIG. For a detailed description of the operation, see IEEE Journal of Solid-St
ate Circuits, vol.SC-3, No.4, pp.353-365, all transistor element characteristics are equal, and the sum of the currents flowing in transistors Q20 and Q21 is a constant value I B
And the sum of the currents flowing through the output transistors Q22 and Q23 is a constant value I E. It is also assumed that the ratio of the currents flowing through the transistors Q20 and Q21 is x: 1−x, and the ratio of the currents flowing through the transistors Q22 and Q23 is a: 1−a. At this time, it is known that the following relationship holds between a and x.
ここにβはトランジスタの電流増幅率である。 Where β is the current amplification factor of the transistor.
このように第９図に示す回路は電流増幅であるため、ト
ランジスタの接合容量あるいは寄生容量の影響を少なく
するのに効果的であり広帯域である。しかしｘの値は０
から１の間の値をとるため、（１）式から、トランジス
タQ22あるいはQ23を流れる電流の最大値は 最小値は となる。As described above, since the circuit shown in FIG. 9 is current amplification, it is effective in reducing the influence of the junction capacitance or parasitic capacitance of the transistor and has a wide band. But the value of x is 0
Since it takes a value between 1 and 1, the maximum value of the current flowing through the transistor Q22 or Q23 is calculated from the equation (1). The minimum value is Becomes
の項はトランジスタQ22,Q23のベース電流に帰因する。
ここで注目すべきことは、トランジスタQ22あるいはQ23
を流れる電流の最小値がゼロとはならず、有限な値をも
ち、しかもこの最小値は回路の供給電源電圧の変動、環
境温度の変化によって変わり、使用素子の特性のバラツ
キによっても変わるということである。レーザダイオー
ドをトランジスタQ22あるいはQ23のコレクタに直列に接
続することにより、電流直接変調により光のパルス変調
が可能であるが、駆動トランジスタが完全にオフになら
ず、かつその電流値が変動することは、出力光のlowレ
ベルの値が規定できないことを意味する。周知のように
ディジタル光伝送システムにおいては、受信系の回路の
熱雑音の他に、受光器に誘起される光電流によるショッ
ト雑音が伝送品質を規定し、この観点から、光出力のlo
wレベルはゼロに近いことが望ましい。しかるに利得セ
ルは出力トランジスタQ22,Q23が完全にはオフの状態に
はならないという問題があった。 The term is attributed to the base currents of the transistors Q22 and Q23.
What should be noted here is that the transistor Q22 or Q23
The minimum value of the current flowing through the circuit does not become zero and has a finite value, and this minimum value changes due to fluctuations in the power supply voltage of the circuit, changes in the ambient temperature, and also due to variations in the characteristics of the elements used. Is. By connecting a laser diode in series with the collector of transistor Q22 or Q23, pulse modulation of light is possible by direct current modulation, but the drive transistor is not completely turned off, and its current value does not fluctuate. , It means that the low level value of the output light cannot be specified. As is well known, in a digital optical transmission system, in addition to the thermal noise of the receiving circuit, the shot noise due to the photocurrent induced in the photodetector determines the transmission quality.
It is desirable that the w level be close to zero. However, the gain cell has a problem that the output transistors Q22 and Q23 are not completely turned off.
本発明の目的は上記のような従来技術の問題点であった
オーバシュートと出力電流が完全にはオフにならない点
を解決し、大電流を高速でスイッチさせる電流スイッチ
回路を提供することにある。An object of the present invention is to solve the above-mentioned problems of the prior art, that is, the problem that the overshoot and the output current are not completely turned off, and to provide a current switch circuit that switches a large current at high speed. .
この発明による電流スイッチ回路は既に述べた利得セル
を改良したもので、ベースを入力端とするトランジスタ
Q1,Q2と電流源I1とからなる差動増幅器と、Q1,Q2のコレ
クタにベースを接続した出力トランジスタQ3,Q4と電流
源I2とからなる差動増幅器を構成し、上記トランジスタ
Q1,Q2がそれぞれのON,OFFした場合、上記出力トランジ
スタQ3,Q4をそれぞれOFF,ONさせるべき電圧降下を生じ
る抵抗R2,R3またはダイオードD1,D2を上記Q1,Q2それぞ
れのコレクタに一端を接続、他端にエミッタが接続され
ベースに所定のバイアスを与えられたトランジスタQ5,Q
6で構成する。または抵抗R2,R3あるいはダイオードD1,D
2を用いずトランジスタQ5,Q6に上記トランジスタQ3,Q4
をON,OFFさせるベくバイアスをかける。以上のことによ
り、利得セルの特徴である電流増幅による広帯域性を損
なうことなく、かつ上記出力トランジスタQ3,Q4をON,OF
Fさせることにより完全なスイッチングの働きをもたせ
たもので、大電流で高速のスイッチング回路に適したも
のである。The current switch circuit according to the present invention is an improvement of the gain cell described above, and is a transistor having a base as an input end.
A differential amplifier composed of Q 1 and Q 2 and a current source I1, and a differential amplifier composed of output transistors Q3 and Q4 whose bases are connected to the collectors of Q1 and Q2 and a current source I2 are formed.
When Q1 and Q2 are turned on and off respectively, connect resistors R2 and R3 or diodes D1 and D2 that generate voltage drop to turn off and turn on the above output transistors Q3 and Q4 to the collectors of Q1 and Q2 respectively. , Transistors Q5 and Q with the emitter connected to the other end and a given bias applied to the base
Consists of 6. Or resistors R2, R3 or diodes D1, D
Transistors Q5 and Q6 without using 2 above transistors Q3 and Q4
Apply a bias that turns ON and OFF. As a result, the output transistors Q3 and Q4 are turned on and off without deteriorating the wide band characteristic due to the current amplification which is a characteristic of the gain cell.
It has a function of complete switching by making it F, and is suitable for high current and high speed switching circuits.
本発明によれば、レーザダイオード駆動回路などのよう
な大電流，高速スイッチングに用いることができ、これ
によりオーバーシュートがなく、実用上、完全なON・OF
F特性を有し立上がり立下がり時間の少ない出力波形が
得られる。INDUSTRIAL APPLICABILITY According to the present invention, it can be used for large current and high-speed switching such as a laser diode drive circuit, and as a result, there is no overshoot and practically complete ON / OF
An output waveform with F characteristics and short rise and fall times can be obtained.
ここで先ず第９図に示した利得セルにおいて、出力トラ
ンジスタQ22あるいはQ23に流れる電流の最小値がゼロに
ならない理由を以下に示す。今ｘ＝１の場合を考える。
この時トランジスタQ20のエミッタ電流はほぼIBとな
り、Q20のベース・エミッタ間の電位差はほぼVTln（IB
／IS）となる。ここでVT＝kT／ｇ（k:ボルツマン定数,
T:絶対温度,g:素電荷,IS:飽和電流）である。一方、ト
ランジスタQ21には小電流しか流れないため、Q21のベー
ス・エミッタ間の電位差はQ20のベース・エミッタ間電
位差より小さい。このためQ22のベース電位はQ23のベー
ス電位より低くなり、電流IEのうち多くの部分はトラン
ジスタQ23を流れ、トランジスタQ22には余り電流が流れ
ない。しかしトランジスタQ23に電流を流すためにはQ23
のベースに電流が供給されなくてはならず、Q23のベー
ス電流はQ21のエミッタから供給されなければならな
い。したがってトランジスタQ21のエミッタにはQ23のベ
ース電流に等しい電流が流れ、トランジスタQ21のベー
ス・エミッタ間に電圧降下を生ずる。この電圧降下は、
ほぼVTnl（IE／βIS）であり、したがってトランジスタ
Q22,Q23のベースの電位差は、ほぼVTln（βIS／IE），
すなわちVTln（β／Go）となる（βはトランジスタQ23
のエミッタ接地電流増幅率）β＝100,Go＝５とした時、
出力トランジスタQ22,Q23のベースの電位差は3VT程度で
あり、トランジスタQ22に流れる電流を実用上オフとみ
なすには、十分な値ではない。First, the reason why the minimum value of the current flowing through the output transistor Q22 or Q23 in the gain cell shown in FIG. 9 does not become zero will be described below. Now consider the case where x = 1.
At this time, the emitter current of the transistor Q20 becomes approximately I B , and the potential difference between the base and emitter of Q20 becomes approximately V T ln (I B
/ I S ). Where V T = k T / g (k: Boltzmann constant,
T: absolute temperature, g: elementary charge, I S : saturation current). On the other hand, since only a small current flows through the transistor Q21, the potential difference between the base and emitter of Q21 is smaller than the potential difference between the base and emitter of Q20. Therefore, the base potential of Q22 becomes lower than the base potential of Q23, a large part of the current I E flows through the transistor Q23, and the transistor Q22 receives little current. However, in order to pass a current through transistor Q23, Q23
Current must be supplied to the base of, and the base current of Q23 must be supplied from the emitter of Q21. Therefore, a current equal to the base current of Q23 flows through the emitter of the transistor Q21, causing a voltage drop between the base and emitter of the transistor Q21. This voltage drop is
Is approximately V T nl (I E / βI S ), and therefore the transistor
The potential difference between the bases of Q22 and Q23 is approximately V T ln (βI S / I E ),
That is, V T ln (β / Go) (β is the transistor Q23
Grounded emitter current amplification factor of β) When β = 100, Go = 5,
The potential difference between the bases of the output transistors Q22 and Q23 is about 3 V T , which is not a sufficient value to consider the current flowing through the transistor Q22 to be practically off.
本発明は、出力トランジスタQ22,Q23のスイッチング特
性，特にオフの特性を改善するためになされたもので、
以下実施例を参照しながら説明する。The present invention has been made in order to improve the switching characteristics of the output transistors Q22 and Q23, particularly the off characteristics.
A description will be given below with reference to examples.
第１図に一実施例を示す、出力トランジスタQ3,Q4は大
電流を流す場合には、必要に応じて、それぞれ数個のト
ランジスタが並列接続されたものであっても良い。トラ
ンジスタQ5のエミッタとQ1のコレクタ間に接続された抵
抗R2,トランジスタQ6のエミッタとQ2のコレクタ間に接
続された抵抗R3がスイッチング特性の改善に寄与する。In the case where a large amount of current is passed through the output transistors Q3 and Q4, one embodiment of which is shown in FIG. 1, several transistors may be connected in parallel if necessary. A resistor R2 connected between the emitter of the transistor Q5 and the collector of Q1 and a resistor R3 connected between the emitter of the transistor Q6 and the collector of Q2 contribute to the improvement of the switching characteristics.
今、ベースを入力端とする入力トランジスタQ1がオン,Q
2がオフの状態を考える。トランジスタQ5,Q6を流れる電
流値の違いにより、トランジスタQ3,Q4のベースには、
ほぼVTln（βI1／I2）の電位差がつく。更に、抵抗R2,R
3の存在により、I1R2−（I2／β）・R3の電位差が付加
され、結局、トランジスタQ3,Q4のベース間には、ほぼV
Tln（βI1／I2）＋I1R2−（I2／β）R3の電位差を生ず
る。すなわち、利得セルの場合に比較し、トランジスタ
Q3,Q4のベース間に加わる電位差を大きくすることが可
能であり、したがって、トランジスタQ3あるいはQ4のオ
フの特性が改善される。Now, the input transistor Q1 whose input end is the base is on, Q
Consider a state where 2 is off. Due to the difference in the current value flowing through the transistors Q5 and Q6, the bases of the transistors Q3 and Q4 are
There is a potential difference of approximately V T ln (βI 1 / I 2 ). Furthermore, the resistance R 2 , R
The presence of 3, I 1 R 2 - ( I 2 / β) · potential difference R 3 is added, eventually, between the bases of transistors Q3, Q4 is approximately V
A potential difference of T ln (βI 1 / I 2 ) + I 1 R 2 − (I 2 / β) R 3 is generated. That is, compared to the case of the gain cell, the transistor
It is possible to increase the potential difference applied between the bases of Q3 and Q4, thus improving the off characteristic of the transistor Q3 or Q4.
なお第１図には出力を出力トランジスタQ4のコレクタか
ら取った場合を示したが、出力はトランジスタQ3のコレ
クタからとっても良い。Although FIG. 1 shows the case where the output is taken from the collector of the output transistor Q4, the output may be taken from the collector of the transistor Q3.
トランジスタQ3,Q4のβを70,定電流源I2の値を20mAと
し、抵抗R2若しくは、R3の両端の電圧振巾を変化させた
場合の、トランジスタQ3若しくはQ4のコレクタを流れる
電流のOFF／ON.比をシミュレーションにより求めた結果
を表１に示す。Turn OFF / ON the current flowing through the collector of the transistor Q3 or Q4 when β of the transistors Q3 and Q4 is 70, the value of the constant current source I2 is 20 mA, and the voltage swing across the resistor R2 or R3 is changed. Table 1 shows the results obtained by simulating the ratio.
抵抗の両端を電圧振巾を大きくするほど、出力トランジ
スタQ3若しくはQ4のOFF／ON比が改善されるのは明らか
である。 Clearly, the larger the voltage swing across the resistor, the better the OFF / ON ratio of the output transistor Q3 or Q4.
しかし、抵抗の両端の電圧振巾を大きくしすぎると、出
力波形に乱れが生じる欠点があり、電圧振巾は15VT以下
にすべきである。However, if the voltage swing across the resistor is too large, the output waveform will be disturbed, and the voltage swing should be 15 V T or less.
第２図は抵抗R2,R3の両端の電圧振巾を8VTとした場合の
出力波形を示す。OFFの特性が優れ、かつ立上り、立下
り時間が短く、ほとんどオーバシュートが無い良好な波
形が得られていることがわかる。第３図は、トランジス
タQ3,Q4それぞれのコレクタをトランジスタQ6,Q5、それ
ぞれのコレクタに接続した他の実施例を示すもので、出
力電流はトランジスタQ4とトランジスタQ1に流れる電流
の和になる。なお図中には出力をトランジスタQ5のコレ
クタからとっているがトランジスタQ6のコレクタからと
っても良いことは明らかである。第４図は２端子素子と
して抵抗の代わりにダイオードD1,D2を用いた他の実施
例を示す。ダイオードD1,D2はトランジスタQ1,Q2により
スイッチされ、ダイオードの両端の電圧が変化する。
今、ダイオードD1,D2,トランジスタQ5,Q6のベース・エ
ミッタ間のＶ−Ｉ特性がすべて等しい場合を考えると、
出力トランジスタQ3,Q4のベース間には、ほぼ2VTln（β
I1／I2）の電圧振巾を生じる。すなわちダイオードD1,D
2が無い時に比して、２倍の電圧振巾でトランジスタQ3,
Q4のベースが駆されるため、出力トランジスタQ3,Q4のO
FF時の特性が改善される。ダイオードD1若しくはD2の代
わりに、それぞれ、複数個直列して接続されたダイオー
ド群D11若しくはD12を用いても同様な効果が得られるこ
とは明らかである。なお図中では出力をトランジスタQ4
のコレクタから取っているが、トランジスタQ3のコレク
タからとってもよいことは明らかである。Fig. 2 shows the output waveform when the voltage swing across the resistors R2 and R3 is 8V T. It can be seen that a good waveform with excellent OFF characteristics, short rise and fall times, and almost no overshoot is obtained. FIG. 3 shows another embodiment in which the collectors of the transistors Q3 and Q4 are connected to the transistors Q6 and Q5, respectively, and the output current is the sum of the currents flowing in the transistor Q4 and the transistor Q1. Although the output is taken from the collector of the transistor Q5 in the figure, it is obvious that it may be taken from the collector of the transistor Q6. FIG. 4 shows another embodiment in which diodes D1 and D2 are used as 2-terminal elements instead of resistors. The diodes D1 and D2 are switched by the transistors Q1 and Q2, and the voltage across the diodes changes.
Now, considering the case where the VI characteristics between the diodes D1 and D2 and the bases and emitters of the transistors Q5 and Q6 are all equal,
Between the bases of the output transistors Q3 and Q4, approximately 2V T ln (β
A voltage swing of I 1 / I 2 ) occurs. That is, the diodes D1 and D
Transistor Q3, with twice the voltage swing compared to when there is no 2.
Since the base of Q4 is driven, O of output transistors Q3 and Q4
The characteristics at FF are improved. It is obvious that the same effect can be obtained by using a plurality of diode groups D11 or D12 connected in series, respectively, instead of the diodes D1 or D2. In the figure, the output is transistor Q4.
Although it is taken from the collector of Q1, it is clear that it may be taken from the collector of transistor Q3.
第５図は抵抗R2,R3またはダイオードD1,D2を用いない場
合の実施例を示す。今までの実施例では、トランジスタ
Q5,Q6のベースに同一直流電位を印加していたが、第５
図に示される実施例ではトランジスタQ5,Q6のベースに
異なるバイアス電圧を印加している、抵抗R4,R5,R6,R7
を、トランジスタQ5のベース電位がトランジスタQ6のベ
ース電位よりもわずか上になるように設定すれば出力ト
ランジスタQ4のOFF時の特性が改良される、出力をトラ
ンジスタQ3のコレクタからとる場合には、トランジスタ
Q5,Q6のバイアスの相対電位関係を逆にすれば良い。FIG. 5 shows an embodiment in which the resistors R2, R3 or the diodes D1, D2 are not used. In the examples so far, the transistor
The same DC potential was applied to the bases of Q5 and Q6.
In the embodiment shown in the figure, different bias voltages are applied to the bases of the transistors Q5 and Q6, and the resistors R4, R5, R6 and R7
Is set so that the base potential of the transistor Q5 is slightly higher than the base potential of the transistor Q6, the characteristics when the output transistor Q4 is off are improved. When the output is taken from the collector of the transistor Q3,
The relative potential relationship of the bias of Q5 and Q6 should be reversed.
第６図に第１図において電流源I2の値I20に対し、電流
源I1の値I10をＩ20／2.5,I20／５,I20／10と変えた場合
の出力波形を示す。第６図（ｃ）では立上がり時間，立
下がり時間は短いが波形の盛り上がりが大きい、また第
６図（ａ）では無形の盛り上がりは小さいが立上がり時
間，立下がり時間は長い、このことから電流源I1と電流
源I2の電流値の比は0.1:1〜0.4:1に選択すれば良好な波
形が得られることが明らかになった。To the value I20 of the current source I2 in Figure 1 in FIG. 6 shows an output waveform when changing the value I10 the current source I 1 I 20 / 2.5, I 20/5, and I 20/10. In FIG. 6 (c), the rise time and fall time are short, but the rise of the waveform is large, and in FIG. 6 (a), the intangible rise is small but the rise time and fall time are long. It was revealed that a good waveform can be obtained by selecting the ratio of the current values of I 1 and the current source I 2 to be 0.1: 1 to 0.4: 1.
第１図は本発明の実施例を示す回路図，第２図は第１図
における入力波形と出力波形を示す図，第３図は本発明
の他の実施例を示す回路図，第４図は本発明の他の実施
例を示す回路図，第５図は本発明の他の実施例を示す回
路図，第６図は第１図において電流源I1の電流値I10と
電流源I2の電流値I20の関係を変化させて第２図に示す
回路図における入力波形と出力波形を示す図，第７図は
従来の実施例を示す回路図，第８図は第７図における入
力波形と出力波形を示す図，第９図は従来の他の実施例
を示す図である。 VCC,VEE,……電源 Vout……出力電圧 V1……バイアス値 R2,R3,R4,R5,R6,R7,R10,R11……抵抗 Q1,Q2,Q5,Q6,Q10,Q11,Q20,Q21,Q22,Q23,Q10,Q11……ト
ランジスタ Q3,Q4……出力トランジスタ I1,I2,I3……電流源 VIN,▲▼……入力電圧 D1,D2……ダイオードFIG. 1 is a circuit diagram showing an embodiment of the present invention, FIG. 2 is a diagram showing an input waveform and an output waveform in FIG. 1, and FIG. 3 is a circuit diagram showing another embodiment of the present invention, FIG. Is a circuit diagram showing another embodiment of the present invention, FIG. 5 is a circuit diagram showing another embodiment of the present invention, and FIG. 6 is the current value I 10 of the current source I 1 and the current source I in FIG. 2 is a diagram showing the input waveform and the output waveform in the circuit diagram shown in FIG. 2 by changing the relationship of the current value I 20 of FIG. 2, FIG. 7 is a circuit diagram showing a conventional embodiment, and FIG. 8 is shown in FIG. FIG. 9 is a diagram showing an input waveform and an output waveform, and FIG. 9 is a diagram showing another conventional embodiment. V CC , V EE , ...... Power supply Vout ...... Output voltage V1 ...... Bias value R2, R3, R4, R5, R6, R7, R10, R11 ...... Resistance Q1, Q2, Q5, Q6, Q10, Q11, Q20 , Q21, Q22, Q23, Q10, Q11 …… Transistor Q3, Q4 …… Output transistor I 1 ,, I 2 , I 3 …… Current source VIN, ▲ ▼ …… Input voltage D1, D2 …… Diode
Claims (8)
ジスタ及び第１の電流源とからなる第１の差動増幅器
と、前記第１、第２のトランジスタの各コレクタにベー
スが接続され、コレクタを出力端とする第３、第４のト
ランジスタ及び第２の電流源とからなる第２の差動増幅
器と、前記第１、第２のトランジスタの各コレクタに一
端が接続される第１及び第２の二端子素子と、この第１
の二端子素子の他端にエミッタが接続され、ベースに所
定のバイアスが与えられるとともにコレクタを前記第３
のトランジスタのコレクタに接続する第５のトランジス
タと、前記第２の二端子素子の他端にエミッタが接続さ
れ、ベースに所定のバイアスが与えられるとともにコレ
クタが負荷を介して前記第４のトランジスタのコレクタ
に接続する第６のトランジスタとを具備することを特徴
とする電流スイッチ回路。1. A first differential amplifier including first and second transistors having a base as an input terminal and a first current source, and a base connected to each collector of the first and second transistors. And a second differential amplifier including third and fourth transistors having a collector as an output terminal and a second current source, and one end connected to each collector of the first and second transistors. The first and second two-terminal elements, and the first
An emitter is connected to the other end of the two-terminal element, a predetermined bias is applied to the base, and the collector is connected to the third terminal.
A fifth transistor connected to the collector of the second transistor and an emitter connected to the other end of the second two-terminal element, a predetermined bias is applied to the base, and the collector is connected to the fourth transistor via a load. And a sixth transistor connected to the collector.
抵抗値を有する第１及び第２の抵抗からなることを特徴
とする特許請求の範囲第１項記載の電流スイッチ回路。2. The current switch circuit according to claim 1, wherein the first and second two-terminal elements are composed of first and second resistors having substantially the same resistance value.
び第２のダイオードからなることを特徴とする特許請求
の範囲第１項記載の電流スイッチ回路。3. The current switch circuit according to claim 1, wherein the first and second two-terminal elements are composed of first and second diodes.
に加えられる所定のバイアスは略同一の定電圧であるこ
とを特徴とする特許請求の範囲第１項記載の電流スイッ
チ回路。4. The current switch circuit according to claim 1, wherein the predetermined biases applied to the bases of the fifth and sixth transistors are substantially the same constant voltage.
クタに前記第５及び第６のトランジスタの各エミッタが
接続され、この第５及び第６のトランジスタのベースに
は異なったバイアスが与えられることを特徴とする特許
請求の範囲第１項記載の電流スイッチ回路。5. The collectors of the first and second transistors are connected to the emitters of the fifth and sixth transistors, respectively, and the bases of the fifth and sixth transistors are given different biases. The current switch circuit according to claim 1, wherein:
とを特徴とする特許請求の範囲第１項記載の電流スイッ
チ回路。6. The current switch circuit according to claim 1, wherein the second current source is composed of a resistor.
の比が1:10〜4:10であることを特徴とする特許請求の範
囲第１項記載の電流スイッチ回路。7. The current switch circuit according to claim 1, wherein a ratio of current values of the first current source and the second current source is 1:10 to 4:10.
圧振幅が2VT〜15VTであることを特徴とする特許請求の
範囲第１項記載の電流スイッチ回路。 但しVT＝kT／ｇ ｋ・・・ボルツマン定数 Ｔ・・・絶対温度 ｇ・・・素電荷8. The current switch circuit according to claim 1, wherein the voltage amplitude across the two-terminal element during the switch operation is 2V T to 15V T. However, V T = kT / g k ・ ・ ・ Boltzmann constant T ・ ・ ・ Absolute temperature g ・ ・ ・ Elemental charge
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9960185A JPH0669137B2 (en) | 1985-05-13 | 1985-05-13 | Current switch circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9960185A JPH0669137B2 (en) | 1985-05-13 | 1985-05-13 | Current switch circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61258527A JPS61258527A (en) | 1986-11-15 |
| JPH0669137B2 true JPH0669137B2 (en) | 1994-08-31 |
Family
ID=14251611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9960185A Expired - Lifetime JPH0669137B2 (en) | 1985-05-13 | 1985-05-13 | Current switch circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0669137B2 (en) |
-
1985
- 1985-05-13 JP JP9960185A patent/JPH0669137B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61258527A (en) | 1986-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6111463A (en) | Operational transconductance amplifier and multiplier | |
| JP2730767B2 (en) | Voltage-to-current converter | |
| JPH0773205B2 (en) | Level conversion circuit | |
| US5392002A (en) | Low voltage bipolar negative impedance converter | |
| JPS635923B2 (en) | ||
| US5517103A (en) | Reference current source for low supply voltage operation | |
| EP0475507B1 (en) | Amplifier arrangement | |
| JPS6155288B2 (en) | ||
| US5378938A (en) | Sample-and-hold circuit including push-pull transconductance amplifier and current mirrors for parallel feed-forward slew enhancement and error correction | |
| JP2533201B2 (en) | AM detection circuit | |
| JPH0479166B2 (en) | ||
| US4369411A (en) | Circuit for converting single-ended input signals to a pair of differential output signals | |
| JPH0669137B2 (en) | Current switch circuit | |
| US5534813A (en) | Anti-logarithmic converter with temperature compensation | |
| US5977760A (en) | Bipolar operational transconductance amplifier and output circuit used therefor | |
| GB2240442A (en) | Threshold voltage generating circuit for integrated circuit | |
| JP3169698B2 (en) | Bias conversion type filter circuit | |
| JPH0636484B2 (en) | Current-voltage conversion circuit | |
| JP3916431B2 (en) | Receiver amplifier circuit | |
| JPH09252224A (en) | Current/voltage conversion circuit | |
| JP2661358B2 (en) | Level shift circuit | |
| US4499429A (en) | Variable gain control circuit | |
| JPH0434567Y2 (en) | ||
| JP3172310B2 (en) | Buffer circuit | |
| JP3503297B2 (en) | Voltage-current conversion circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |