JPH0666797B2 - Ｃａｔｖ加入者端末伝送制御 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、２方向ケーブル伝送システムに関し、より詳
しくは、多くの加入者局がヘッドエンドに上りのデータ
信号を伝送することができる伝送システムに関する。 ［従来の技術及び発明が解決しようとする課題］ ケーブル伝送システムは典型的には、ブランチに接続さ
れるスプリッタを介してドロップ回線に接続される加入
者端末を有し、トランクから主トランクとブランチを含
むトリータイプのネットワークにおいて、種々の下りの
テレビジョン信号を伝送する。典型的なネットワーク
は、上記信号を予め決められた最小レベルの上側に配置
することを維持するために、ネットワークに沿って間隔
をおいて設けられた中継増幅器を有する同軸ケーブルか
ら構成される。 プログラムの選択及びポーリングの応答などのために、
サービスの要求に応じてヘッドエンドへの上りの伝送の
ために、信号を加入者端末から出力させることを可能に
することが目的とされてきた。しかしながら、以下に記
述する種々のプログラムはサービスの提供を成功させる
ことを妨げ、これによって、信号が加入者端末から出力
されネットワークを介してヘッドエンドへ上り方向で通
過する。従って、そのようなシステムは、例えば電話シ
ステム又は単に疑似会話型システムのような分離した伝
送ネットワークを利用し、これらのシステムにおいて
は、すべてのプログラム又は情報信号が加入者端末に入
力され、上記プログラム又は情報が、上記端末で選択さ
れる。両方の場合において加入者端末から出力される信
号は、上記システムの上り回線を通過しないようになっ
ている。 ２つの非常に重要な問題点が同一のＣＡＴＶネットワー
クを介して２方向通信を成功させることを妨げていた。
同一の周波数帯域内で上りの伝送の可能性を有する典型
的に何千の加入者端末が存在するとき、いくつかの端末
が同時に送信を行う可能性が大きい。その結果、ヘッド
エンドにおいて、１つの加入者端末から受信される信号
が、同時に送信する他の加入者端末から受信される信号
によって汚損を受ける。ヘッドエンドから種々の異なっ
た線路長（伝送距離）に位置する種々の加入者端末から
信号が送信されるシステム内における種々の時間遅延の
存在によって、この問題が一層悪化される。 第２の問題点は雑音集合の問題である。種々のブランチ
から１つのトランクに送出される多数の上り回線の雑音
が集合し、この雑音はしばしば１つの加入者端末によっ
て伝送される信号レベルよりも極めて高くなる可能性が
あることが認識されるであろう。上り方向で増幅が試み
られる際に上記システムにおける２方向増幅器の入力に
例えば雑音などのどんな信号が入力されても増幅が行な
われるために、上記２方向増幅器を用いたことによって
上記問題点が増大する。そのような増幅器は典型的に
は、最少の信号の時間において最大の利得で動作する自
動利得制御を用いるので、すべてのブランチから上記増
幅器に出力される最大の雑音が収集されて出力される。 ［課題を解決するための手段］ 本発明は、種々の加入者端末からヘッドエンドに同時に
到達する信号間の衝突の問題を実質的に減少又は除去さ
せるケーブル伝送システムである。雑音集合の問題点を
実質的に減少又は除去させるための手段がまた開示され
る。 本発明のケーブルシステムにおけるヘッドエンドは、通
常のＣＡＴＶシステムにおけるテレビジョン信号を提供
するのみならず、分離した下りのデータチャネルにおい
てデータ信号を伝送する。データチャネルにおける信号
はタイムスロットに分割されたパケットで伝送され、こ
こで、上記タイムスロットはここで状態バイトとして参
照されるデータの特別なバイトによって分離される。上
記状態バイトは、ここで“ビジービット”として参照さ
れる複数のビットで形成される。 下りのデータ信号は独立したチャネルを用いて上記テレ
ビジョン信号と周波数多重され、ネットワークを介して
加入者端末に下り方向で伝送される。加入者端末はそれ
ぞれ、ビジービットを検出し複号化した後、ネットワー
クがアイドル状態又はビジー状態であるか、もしくは衝
突が生じているか、もし所望されるならば優先レベルが
存在するかを決定する。もし各加入者端末が伝送すべき
データを有しているならば、各加入者端末はある確率係
数でヘッドエンドに上記データを送り戻す。端末が連続
的に受信するビジービットが衝突を示す（これは、もう
１つの加入者端末が伝送を行い、そのデータ信号を汚損
していることを示す。）か否かに存在して、上記確率係
数が修正される。もし衝突が検出されるならば、上記確
率係数が変化され、加入者端末は、確率係数に従属な時
間で汚損されたタイムスロットからデータを再び伝送す
る。 伝送を行う加入者端末はまた、衝突と、すなわちビジー
ビットで示された衝突の数を計数する。もし、衝突の数
が予め決められたしきい値を越えたならば、該加入者端
末は上記確率係数を再び利用し、新しい確率係数で制御
される時間で全体のデータシーケンスを再び伝送する。 もし任意の加入者端末が受信するビジービットがネット
ワークが上り方向でビジーであることを示しているなら
ば、上記任意の加入者端末は伝送することを抑制され
る。従って、衝突の効果は、ビジービットが上りのデー
タチャネルがアイドル状態であることを示す次の時間で
生じ、加入者端末が上りのチャネルが捕捉されすなわち
ビジ−であることを示すヘッドエンドからのビジービッ
トを受信する時間の前に、１つ以上の加入者端末によっ
てデータの伝送が開始される。このように、衝突の効果
は、典型的には、チャネルがアイドル状態であるとき、
１つ以上の加入者端末によって新しい伝送を開始する初
期において生じ、トラフィック量が増加するとき、上記
衝突の効果が増大する。 伝送係数の確率は、システム内の種々の加入者端末から
伝送される信号に対する異なった時間遅延の可能性と関
連させた乱数発生器を用いて変化され、もし確率係数が
各加入者端末において同一の方法で変化されるときに比
べて、１つ以上の加入者端末が同時に伝送を行う可能性
を減少させている。さらに、衝突の数は１つの加入者端
末が伝送を可能にする減少された確率を生じさせるの
で、トラフィック量が大きくなるにつれて、加入者端末
が伝送するためのより長いランダムな時間だけ待機する
ことを自動的に生じさせる可能性が大きくなる。従っ
て、上記システムは増加するトラフィック量を自動的に
補償しかつ調整している。 雑音集合の問題点は実質的には、ネットワークの各ブラ
ンチの上り方向において、各加入者端末に対して間隔が
置かれた２つの周波数で変調を行う周波数偏移変調を用
いてそのデータを伝送させ、かつ２つの周波数を通過さ
せるのにちょうど十分な２つの通過帯域を有する狭帯域
通過フィルタを用いることによって、解決される。下り
のデータ信号は影響を受けない。従って、フィルタは、
上り回線からヘッドエンドに通過する２つの狭い通過帯
域における少量の雑音を除くすべての雑音を事実上遮断
する。上記フィルタは好ましくは、信号を通過させるた
めに又は上りの信号の受信に応答してフィルタを制御可
能に切り換えるように、遠隔でアドレス割り当て可能で
ある。この構成は、雑音集合をうまく防止することがわ
かった。 従って、２方向ケーブルシステムにおける上り信号の衝
突と雑音集合の従来技術の問題が実質的に解決される。 簡潔に言えば、本発明、ヘッドエンドと、上記ヘッドエ
ンドに接続され上記ヘッドエンドから複数の加入者局に
下りの信号を伝送するためであって加入者局からヘッド
エンドに上りのデータ信号を伝送するための２方向伝送
ネットワークを備えた方向性ケーブル通信システムであ
る。上記ヘッドエンドにおける回路は、加入者局から受
信される信号間の衝突を検出して衝突信号を発生し、上
記ヘッドエンドにおける別の回路は、伝送システムの下
り回線に衝突を示すデータ信号の状態バイトを伝送し、
加入者局によるその検出に応答して、伝送を終了するこ
とを可能にすることができる。 好ましくはヘッドエンドの衝突検出器はまた信号が任意
の加入者局から受信されたか否かを検出するためであっ
てそれぞれビジー又はアイドル状態バイト信号を発生す
るための装置を含み、上記バイト伝送回路は、衝突状
態、アイドル状態、又はビジー状態を示すデータ信号の
バイトを発生する。 データの状態バイトは下りのデータ信号のタイムスロッ
トと分離して伝送すべきことがまた好ましく、ここで、
下りと上りの両方向でネットワークの最長の遅延された
エンドに対する伝送ループにおけるすべての構成要素の
遅延時間の和である最大往復伝搬遅延時間は、少なくと
も上記伝搬遅延時間と同様の長さであるべき連続する状
態バイト間の時間周期を定義している。 本発明はまた、信号の衝突、ビジー又はアイドル及び好
ましくは優先を含むネットワークの状態を示す状態バイ
トを備えた２方向伝送ネットワークからデータ信号を繰
り返し受信するための装置と、上記ネットワークを介し
てヘッドエンドに伝送すべきデータ信号を定式化し記憶
するための装置と、上記ネットワークを介してヘッドエ
ンドにデータ信号を伝送するための装置と、上記伝送す
るための装置を制御するための装置を備えた２方向ケー
ブル通信システムにおいて用いるための加入者端末であ
って、上記制御するための装置は、上記状態バイトを受
信するためであって予め決められた確率Ｐでデータ信号
の伝送を可能にするための装置と、受信された信号衝突
状態信号の数を計数するためであってこれに応答して確
率Ｐを調整するための装置を備える。 上記制御するための装置は、もし受信された信号衝突状
態信号の数がある予め決められた最大数を越えるならば
時間周期の間伝送を禁止し、これに応答して完了データ
信号の再伝送を再び初期化することが好ましい。 ［実施例］ 第１図は本発明による２方向ケーブル通信ネットワーク
を図示している。しかしながら、本発明は、星型ネット
ワーク、ローカルエリアネットワーク、又はその他の種
類のネットワークにおいて用いることができる。本実施
例において、システムは、複数の加入者端末３を有する
例えば同軸ケーブルのような広帯域通信媒体を介して通
信を行うヘッドエンド１を備える。上記端末とヘッドエ
ンド１は、例えば公知のトリー型ネットワークのような
あるネットワークを介して通信を行うが、もう１つの形
式の非ループネットワークであることが可能である。ト
リー型ネットワークは、加入者端末へのドロップ回線
（図示せず。）を介して接続された２方向増幅器４とス
プリッタ５を備える。上記ネットワークは公知の方法で
整合用インピーダンス６で終端される。 記述の簡単化のために、ただ１個の加入者端末３が示さ
れている。しかしながら、加入者端末を、公知の方法で
ネットワークに沿って分配されて設けられるスプリッタ
に接続することが可能であることは明らかである。 従来のネットワークにおいて、増幅器４は下り方向の１
方向性を有し、これによって、増幅器４は複数のテレビ
ジョンチャネルを伝送する。しかしながら、本発明は、
またデータ信号を伝送する種類のネットワークに注意が
払われている。そのような信号は、コンピュータで発生
された画像、コンピュータプログラム、デスクランブラ
のための制御信号などに再構成すべきデータ信号を伝送
するネットワークにおいて提供されてきた。そのような
データ信号は時々テレビジョンチャネルの垂直インター
バルにおいて伝送されるが、本発明においては、上記デ
ータ信号が独立した高速度データチャネルを用いて伝送
される。従って、上記増幅器４は、下り方向でデータチ
ャネルを伝送する能力を有すべきである。 特定のサービスを提供するために、加入者端末３は典型
的には、信号を発生させ、結局、上りの回線を介してヘ
ッドエンドに伝送すべきコマンド又は他のデータ信号を
発生させるキーボードを有する。幾つかの問題点は、こ
の上りの伝送によって特徴づけられ、その結果、もし任
意のそのような実際のシステムが存在するならば、ほと
んどの問題点が特徴づけられない。本発明は、多数の加
入者端末から上りのデータを確実に伝送するための手段
を提供する。しかしながら、２方向増幅器４はまた上り
方向で加入者端末から受信されたデータ信号を伝送する
能力を有すべきことを言うべきである。そのような増幅
器４が存在し、本発明は、明確にそれらに注意を払って
いない。 上りの伝送と関連する問題は、雑音集合とデータ衝突を
含む。雑音集合は、すべての雑音がシステムの主トラン
ク又はポートに出力される、例えばトリー型ネットワー
クの多数のブランチから雑音が発生することを意味す
る。この雑音は各増幅器によって増幅され、その結果、
ヘッドエンドにおいて過度の雑音レベルが生じる。 １つ以上の加入者端末が、ヘッドエンドにおいてやがて
重畳されて到達する上り方向のデータ信号を伝送すると
き、データの衝突が存在する。これによって、明らか
に、重畳するすべてのデータ信号の改変が生じる。 雑音集合を防止する問題に対する解決が、本発明の目的
ではない。本発明において、衝突の問題は、ヘッドエン
ドから下り回線を介して加入者端末に伝送されるいわゆ
る“ビジービット”の使用によって、解決される。２ビ
ットのビジービットのバイトは、ビジー又はアイドルで
あるチャネルの性質を定義している。もちろん、２ビッ
トは、４つの異なった状態、すなわち、アイドル、ビジ
ー、衝突、並びに優先指示又は他の情報として用いるこ
とが可能な第４の状態を定義することができる。しかし
ながら、もし所望されるならば、他の数のビジービット
を用いることができる。 一般に、上記ヘッドエンドは、好ましくはクーリエ(cou
rier)の振幅変調を用いてアイドルチャネルを示すビジ
ービットを規則的な基礎をおいて伝送する。もしヘッド
エンドがデータ信号を受信するならば、ヘッドエンドは
ビジー状態を定義するためにビジービットのキャラクタ
を変化させる。データの解析において、ヘッドエンドは
受信されたデータ信号間の衝突を検出し、もしそのよう
な衝突を検出するならば、ヘッドエンドは衝突状態を示
すためにビジービットを変化させる。 一方、加入者端末は、上りのデータを好ましくは（例え
ばＭＳＫなどの）周波数偏移変調の形式で伝送する。加
入者端末は、絶えず下りのビジービットをモニタし、チ
ャネルがアイドル状態であると示されるとき（伝送すべ
きいくつかのデータが存在すると仮定する。）、伝送を
行う。もし伝送中において加入者端末がビジービット間
の衝突を検出したならば、伝送を停止し、後述されるよ
うにある時間周期の間待機を行った後、信号を再び伝送
する。 トランクにおける雑音を最少化するために、フィルタ７
は分配ネットワークの種々のブランチと直列に接続さ
れ、各フィルタは、上りの周波数偏移データのための鋭
い特性を有する狭い通過帯域を有し、各フィルタは伝送
の上り方向に接続される。これによって、フィルタの帯
域幅の雑音を除いて、すべての上りの雑音を減少させ
る。上りのデータの伝送特性を改善するために、好まし
くは、フィルタがフィルタの実際の帯域幅において上り
の搬送波信号の存在を検出するまで遮断状態のままであ
るフィルタが用いられ、上記上りの搬送波信号の検出す
るのに応答して、フィルタは例えば数マイクロ秒以内の
高速で開放状態となり、上りのデータ信号を通過させる
ことを可能にする。さらに、上記フィルタは、ネットワ
ークの保守の目的のために、ヘッドエンドから開放又は
閉鎖状態にアドレス割り当てされることが可能である。
上記フィルタは下り方向でトランスペアレントであり、
すなわち、テレビジョン信号及び下りのデータ信号が下
り方向でこれらのフィルタを通過する。 ヘッドエンド内において、テレビジョン信号の信号源が
変調器８に接続され、この変調器８は、チャネルフィル
タ９を介して同軸ケーブルに接続される出力を有する。
このように、テレビジョン信号は、従来技術と同様にネ
ットワークに印加される。 受信帯域通過フィルタ１０は同軸ケーブル２に接続され
る入力と、データ復調器１１に接続される出力を有す
る。従って、加入者端末３から伝送される周波数変調さ
れたデータが復調器１１から出力される。 また、衝突検出器１２はフィルタ１０の出力に接続され
る。衝突検出器１２は、好ましくは包絡線検波の手段に
よって重畳するビットの存在を検出する。そのタイプの
衝突検出は非常に高速であるので、上記衝突検出は好ま
しくは広帯域でなされる。 衝突検出器１２内のロジックはまた、上述で参照された
４つの状態、すなわちアイドル、ビジー、衝突並びに優
先又は未定義を示すビジービットとしてここで参照され
たビットの組みを提供する。ＩＥＣ又はチャネル状態指
示子として示されたこれらのビットは、通信コントロー
ラ１３に印加される。ここで、ビジービットは変調器８
に印加される下りのデータ列にインターリーブ（多重
化）される。変調器８は結合されたデータ列を高速度デ
ータチャネルに印加し、そのチャネルの出力は、上述し
たようにテレビジョン信号源として参照されて取り扱わ
れる。 ビジービットは好ましくは、時間に対する下りのデータ
列を図示する第２図で示されるように、各タイムスロッ
トの最初において、周期的に１秒当たり４Ｍビットで下
りのチャネルを介して送信される。従って、矢印１８に
よって図示されたビジービットは、各タイムスロットの
時間周期を示している。例えばそれぞれ１２８ビット、
２５６ビット、５１２ビット、１０２４ビットを含む上
記タイムスロットを、ヘッドエンドでプログラムするこ
とができ、例えばビット周期は好ましくは０．２５マイ
クロ秒である。上記タイムスロット内で送信される下り
のデータは、参照番号１９として示される。 通信コントローラはまた、下りのデータパケットがネッ
トワークのビジー又は衝突状態中において伝送されない
ことを確実にしている。もし送信機が長い周期にわたっ
て送信しているならば、例えばもし予め決められた最大
のパケットの大きさにわたって送信しているならば、通
信コントローラはまた送信機をオフに切り換える。この
ように、送信機はロック状態になりタイムアウト状態に
なる。 ビジービットの連続する組みの伝送を区分する時間の周
期は、ネットワークの最大往復伝搬遅延時間に等しいか
又は長くすべきことが重要である。この遅延時間は、両
方向においてネットワークの最長に遅延されたエンドに
最初に到達する最大ケーブル長を有する伝送ループを構
成するすべての構成要素の遅延時間の和である。 ヘッドエンドから送信される各データパケットは好まし
くは、１個のタイムスロットの周期に等しいか又は長く
すべきである。典型的なパケットフォーマットが第３図
において図式的に示される。この典型的なパケットフォ
ーマットは例えば、次のように構成される。すなわち、
２ないし７バイトのプリアンブル、これに続いて１バイ
トのスタートフレームデリミタ、これに続いて４バイト
の目的地アドレス、これに続いて４バイトのソースアド
レス、これに続いて２バイトのフレーム長指示子、これ
に続いて伝送されるべきデータを含む制限された数のバ
イト、これに続いて（もし必要であるならば）制限され
た数のパディングバイト、これに続いて２バイトのフレ
ームチェックシーケンスの順序で構成される。 第４図は、第１図で示された加入者端末３の好ましい形
式のブロック図を図示している。ネットワークに接続さ
れる同軸ケーブル２は、（フィルタ９と同様である）下
りの帯域通過フィルタ２２と上りの帯域通過フィルタ２
３の両方に接続され、後者の上りのフィルタ２３は、加
入者端末で発生すべき周波数偏移変調された出力信号の
２つの周波数を通過させるのにちょうど十分な２つの狭
い通過帯域を形成することが可能である。 フィルタ２２の出力はスプリッタ２３Ａを介してテレビ
ジョンチューナ／アナログ回路２４に伝送される。回路
２４は、同調可能なダウンコンバータとペイテレビジョ
ンデスクランブラ又はその他の同種類のものから構成し
てもよい。回路２４の出力は、テレビジョンセット２６
に印加するために変調器２５に印加される。 フィルタ２２の出力はまたスプリッタ２３Ａを介してデ
ジタル復調器２７の入力に接続され、該復調器２７はデ
ジタルチャネルにおけるデータ列を復調する。デジタル
復調器２７は、公知の方法で対応する出力ライン上にデ
ータ及びクロック出力信号を出力する。これらの信号
は、公知の方法でパラレル信号に変換されるＣＡＤ回路
を介して印加され、さらに中央プロセッサ／メモリ回路
２９のデータ及びクロック入力に印加される。データ及
びアドレスバス３０は上記中央プロセッシング装置／メ
モリ回路２９と通信を行う。加入者端末と関連する他の
周辺デジタル回路３１はまた、例えばビデオディスプレ
イジェネレータを制御するために、またアラーム回路を
モニタするなどのために、中央プロセッシング装置／メ
モリ回路２９に接続される。 デジタル復調器におけるデータ及びクロックライン出力
はまた、ビジービット（ＩＥＣ）抽出論理回路３２の対
応する入力に接続され、またこの対応する入力はバス３
０に接続される。Ｎ分配回路３３はクロックラインに接
続され、その出力はクロック信号Ｃ１である。従って、
Ｎ分配回路はクロックラインから内部クロック信号Ｃ１
を発生し、このように下りのデータ信号からクロック信
号の発生が所望される。 ヘッドエンドに伝送するためのプロセッサ回路２９から
データ信号を受信するために、バッファ３４がバス３０
に接続される。バッファ３４から出力される出力信号を
上りのデータチャネルの通過帯域内で周波数偏移変調信
号に変調するために、バッファ３４の出力が、周波数偏
移変調器３５に接続される。変調器３５の出力は、上り
の信号の伝送間隔を制御するタイムアウト回路３６を介
して印加される。タイムアウト回路３６の出力は、上り
の帯域通過フィルタ２３に印加され、上記フィルタ２３
の出力は、ヘッドエンドに伝送するために同軸ケーブル
２に印加される。 媒体アクセス管理伝送論理回路３７（以下、ＭＡＣ回路
という。）（制御手段）はバス３０に接続され、ビジー
ビットを受信するために抽出論理回路３２に接続される
他の入力を有する。ＭＡＣ回路はまたバッファ３４の制
御入力並びにタイムアウト回路３６の制御入力／出力に
接続される。このＭＡＣ回路の目的は、ビジービットを
モニタすることによってネットワークのビジー、アイド
ル、又は衝突状態を検出することと、バッファ３４に蓄
積された信号をヘッドエンドに伝送することとこの伝送
のタイミングを制御することにある。 デジタルチャネル信号がヘッドエンドからケーブル２を
介して受信され、フィルタ２２においてろ波された後、
デジタル復調器２７に印加される。復調後に得られるデ
ータ及びクロック信号はプロセッサ２９に印加される。
他のデジタル回路３１を介して動作するキーパッド又は
他の手段は、他のデジタル回路３１に対してヘッドエン
ドに伝送するためのデータ信号を定式化させるためにプ
ロセッサ２９を通信を行う。ＣＰＵ／メモリにおいてこ
れらの信号を定式化するための機構は当業者に公知であ
る技術を用いることができるので、本発明の目的ではな
い。信号が定式化されたとき、信号は、バス３０を介し
て信号が蓄積されるバッファ３４の入力に通過されると
いえば、十分である。 ＩＥＣ抽出論理回路３２は、復調器２７の出力のデータ
及びクロックライン上のビジービットを検出する。ビジ
ービットはＭＡＣ回路３７に出力される。 ＭＡＣ回路３７は、後述される内部アルゴリズムを用い
て動作する。もしＭＡＣ回路がビジーチャネル又は衝突
示すビジービットを受信したとき、次のビジービットが
到着するまで待機し、ビジービットの状態を連続してモ
ニタする。もしビジービットがチャネルが空き状態であ
ることを示しているならば、ＭＡＣ回路は、確率Ｐで伝
送することを決定し、もしくは確率（１−Ｐ）で伝送し
ないことを決定した後、次のビジービットの組みが到着
するまで待機し、次いで、伝送調整アルゴリズムの確率
で動作するであろう。 ＭＡＣ回路が伝送を行うことを決定したとき、制御信号
をバッファ３４に印加し、これによってバッファ３４に
対してその蓄積されたパケットを出力することを開始さ
せる。同時にＭＡＣ回路はビジービットをモニタする。
上記回路が伝送中においてもし衝突を示すビジービット
が受信されるならば、これは同一の時間周期において１
局以上の他の送信機が伝送中であることを意味し、上記
ＭＡＣ回路は、その伝送を停止すべくバッファ３４をす
ぐに制御する。上記ＭＡＣ回路内の衝突カウンタはまた
インクリメントされる。 もし衝突カウンタで示される衝突数がある予め決められ
た最大数を越えているならば、全体のパケット伝送プロ
セスが停止される。上記パケットはバッファ３４に戻さ
れ、ここで、ＭＡＣ回路によって制御される再伝送の前
に、該パケットはある時間周期だけ待機状態となる。 もしすでに生じた衝突の数が最大数よりも大さければ、
パケットの伝送確率Ｐは、係数Ｋで（ここで、Ｐ＝Ｐ／
Ｋ）、最少再伝送確率値に約分される。このとき、上記
ＭＡＣ回路は、次の組みのビジービットまで待機状態と
なり、さらに、次の組みのビジービットの検査を繰り返
す。 もし次の組みのビジービットが衝突を示していないなら
ば、加入者局自身は伝送中であるので、上記次の組みの
ビジービットは必ずビジー状態を示すであろう。このこ
とは、ローカルの加入者端末が単にチャネルを捕捉して
いることを意味する。伝送が再び初期化され、パケット
の最後まで連続的に伝送が行なわれた後、チャネルが空
き状態になったことが宣言されるであろう。このとき、
衝突カウンタはゼロに初期化され、その伝送確率Ｐが１
にされる。 第４図の抽出論理回路３２とＭＡＣ回路３７が詳細後述
される。第５図に、ビジービット抽出論理回路３２のブ
ロック図が図示される。データ及びクロックラインは、
もし下りのデータ信号がスクランブルされて受信される
ならば必要に応じてデスクランブルするためのデスクラ
ンブラ回路４０に接続される。デスクランブラ４０は、
通信コントローラ１３（第１図）の一部として含まれる
ことが可能であるヘッドエンドのスクランブラのミラー
イメージ回路である。デスクランブラ４０の出力信号
は、ビットカウンタ４１のデータ及びクロック入力に印
加されるクロック及びデータ信号である。ビットカウン
タ４１のカウンタ出力は、カウンタ４１の内容からパケ
ットの始まりを決定するとともに受信されたデータパケ
ットの始まりの存在を示すパルス又はパルスの立ち上が
りエッジをＩＮＤ出力に出力するフラグ決定回路４２に
接続される。 ビットカウンタ４１のデータ及びクロック出力はゼロ抽
出回路４３に接続される。この回路４３は、すべて１か
ら構成される長いバイトの値を区別するためにヘッドエ
ンドにおける通信コントローラ１３で挿入されるゼロを
取り除くために公知の方法で用いられる。従って、ゼロ
抽出回路４３は元のデータを再構成する。この訂正され
たデータは、状態バイト抽出回路４４に印加される。 上記訂正されたデータ信号はまたカウンタ及びインター
バル制御回路４５に印加され、該回路４５はアドレスバ
スＡＤＤＲ及びデータバスＤ０−Ｄ７を介してバス３０
に接続される。 バス３０は上述されたようにプロセッサ２９に接続され
る。上記タイムスロットの間隔はＣＰＵによって決定さ
れてそのメモリにおいて記憶され、このデータはバス３
０を介して回路４５に送信され、このデータはとって代
わって抽出回路４４のＣＴＲＬライン上の制御信号とな
る。上記タイムスロットは、受信されたパケットのチェ
ックサムがマッチング状態となるまで抽出回路における
間隔を変化することによって見つけることができる。従
って、プログラマブルレジスタであることが可能な抽出
回路４４は、タイムスロット内のデータを受信し、ビジ
ー又は状態ビットの時間に関連したビットをその出力端
子に出力することができる。これらの出力端子は、ビジ
ービットを複号化するための２ビットのデコーダである
デコードＩＥＣ回路４６に接続される。従って、デコー
ドＩＥＣ回路４６の４個の出力端子は、ビジー又は状態
ビットを構成し、すなわちアイドル、ビジー、衝突状態
並びに優先又は他の第４の状態を構成する２ビットの４
個の状態を表し、上記端子は第５図に示すように対応づ
けてラベルづけされる。これらの端子に接続されるライ
ンはＭＡＣ回路３７に接続される。 第６図においては、ブロック図の点線内に媒体アクセス
回路３７が示され、またともに付加回路の詳細が示され
ている。第４図から再び図示されるデジタル復調器２７
の出力に接続されるデータ及びクロック入力を有するビ
ジービット抽出回路３２が示される。その出力線アイド
ル、ビジー、衝突及び優先は、送信機制御回路５１の入
力に接続される。ビジービット抽出回路３２へのクロッ
ク入力はまた、送信機制御回路５１の入力に接続され
る。バス３０のアドレス及び制御線は、アドレスデコー
ダ５２に接続され、デコーダ５２の複号化された出力は
送信機制御回路５１に接続される。バス３０のデータ線
Ｄ０−Ｄ７は、送信機制御回路５１と同様にビジービッ
ト抽出回路３２に接続される。送信機制御回路は、公知
の方法で中央プロセッサに接続される割り込み出力と、
リストア回路５３に接続される送信完了線（ＴＲ．Ｏ
Ｋ）と、リストア回路からの入力と、衝突カウンタ回路
５４に接続されるインクリメント衝突カウンタ出力ＩＮ
Ｃ．ＣＯＬと、衝突制御回路の出力からのＣＯＬＬ．Ｅ
ＸＣ入力と、レディＲＤＹ入力と、送信許可ＰＥＲＭＩ
ＳＳＩＯＮ ＴＸ入力と、並びに、ＩＥＣＬＩＶ（ビジ
ービット指示子）出力線と、送信オン−オフＴＲＯＮ／
ＴＲＯＦＦ（出力）と、ＶＩＤ入力と、クロックＣ１入
力と、ＩＮＳＺＥＲＯ入力と、ＴＩＭＥＯＵＴ入力とを
含む。送信機制御回路の詳細は第７Ａ図及び第７Ｂ図に
ブロック図の形式で図示される。 リストア回路５３は、マイクロプロセッサからのリセッ
ト入力ＲＳＴと、衝突カウンタ５４の入力とバックオフ
係数回路５５の入力に接続される出力とを有する。アド
レスデコーダ５２、及び衝突カウンタ５４の出力並び
に、インクリメント衝突カウンタ線ＩＮＣＣＯＬは、バ
ックオフ係数回路５５の出力に接続される。バックオフ
係数回路５５の出力はレディ線ＲＤＹを介して送信機制
御回路５１に接続されるとともに、ＳＨＩＦＴ ＣＬＯ
ＣＫ線を介して確率レジスタ５６の入力に接続される。
衝突カウンタとバックオフ係数回路に接続されるリスト
ア回路５３の出力はまた、確率レジスタ５６の入力に接
続される。 乱数発生器５７はラッチ５８に接続される出力を有し、
ラッチ５８は、送信機制御回路５１からビジービットア
イドル線を介して接続されるラッチイネーブル入力を有
する。同一の線が、コンパレータ６０の比較イネーブル
入力に接続され、コンパレータ６０は、ラッチ５８の出
力と確率レジスタ５６にそれぞれ接続される２組みの入
力を有する。コンパレータ６０の出力は、送信許可線Ｐ
ＥＲＭＩＳＳＩＯＮ ＴＸである。 （第４図から再び図示される）バッファ３４はバス３０
のアドレス及びデータ線に接続される。パラレルデータ
線３４Ａから構成されるバッファ３４の出力は、第４図
の変調器３５の一部として考えられる信号コンバータ回
路３５Ａの入力に接続される。回路３５Ａの出力はＦＳ
Ｋ変調器３５の入力に接続され、ＦＳＫ変調器３５の出
力はタイムアウト制御回路３６に接続され、タイムアウ
ト制御回路３６はフィルタ２３に接続される出力線５９
を有する。送信機制御回路５１のＴＲ ＯＮ／ＴＲ Ｏ
ＦＦ出力は信号コンバータ回路３５Ａ及びタイムアウト
制御回路３６に接続される。ゼロが挿入されたことを示
す指示子を伝送するための線ＩＮＳＺＥＲＯは回路３５
Ａから送信機制御回路５１に接続される。（第４図から
再び図示される）クロック分配器３３は、変調器３５、
回路３５Ａ及び制御回路５１の各クロックＣ１入力に接
続されるとともに、同様に、８分配回路３３Ａを介して
バッファ３４のバイトクロック入力に接続される出力を
有する。 上述された回路の動作は以下の通りである。中央プロセ
ッサは、ヘッドエンド（仮定可能フラグ、ＣＲＣ及びも
し必要であればゼロ挿入のデータを除いて）並びにＰＲ
ＢＳ変換器に送信すべきデータのパケットを形成する。
次いで、上記パケットがマイクロプロセッサからバス３
０を介してバッファ３４にロードされる。送信機制御回
路５１は、ロードされたバッファの一部を示すパケット
が伝送のために準備完了状態であることがバスを介して
通知される。 送信機制御回路は、ビジービット抽出回路３２から受信
されるビジービットをモニタする。もしビジービットが
アイドル状態を示しているならば、乱数発生器５７の出
力信号をラッチ５８に出力することを停止するために、
送信機制御回路は、ラッチ５８に接続されるビジービッ
トアイドル線上にコマンドを送信する。ラッチ５８の出
力は、受信された数を確率レジスタ５６の出力信号と比
較するコンパレータ６０によって、受信される。 もし確率レジスタの数が乱数発生器の数よりも大きいな
らば、このとき伝送を可能にするためにイネーブル信号
が送信許可線ＰＥＲＭＩＳＳＩＯＮ ＴＸに印加され
る。（ランダム発生器の出力信号を確率レジスタの出力
信号と比較することを用いることよりはむしろ、幾何学
的分配器を用いることができる。そのような分配器は、
例えばＸ個のタイムスロットの後に１を禁止することを
送信のスケジュールに組み込むことができ、ここで、Ｘ
は、幾何学的分配アルゴリズムを用いて確率レジスタの
値に従って発生される。） 送信許可イネーブル信号が受信されたとき（ＰＥＲＭＩ
ＳＳＩＯＮ ＴＸがオンとなったとき）、送信機制御回
路５１は送信イネーブル信号をＴＲＯＮ／ＴＲＯＦＦ線
に印加し、また信号コンバータ回路３５Ａを介してデー
タを送信し始めることをバスを介してバッファ３４に通
知する。 回路３５Ａはバッファ３４から出力されるパラレル入力
信号をシリアル信号に変換し、ＰＲＢＳシーケンスに変
換されたパケットに公知の方法でプリアンブル、フラ
グ、複数ビットのゼロ、フレームチェックシーケンス
（ＣＲＣ）を挿入し、データを、データが最少周波数偏
移変調される変調器３５を介して、さらにタイムアウト
制御回路３６及び線５９を介して狭いＦＳＫ信号通過帯
域フィルタ２４に送信され、該フィルタ２３からデータ
が同軸ケーブル２に印加される。（第４図）その間、送
信機制御回路は受信されたビジービットをモニタする。
もし送信機制御回路がビジー又はアイドルのいずれかを
検出したならば、連続して伝送を可能にする。しかしな
がら、もし送信機制御回路が衝突ビジービット信号を検
出したならば、ＴＲＯＮ／ＴＲＯＦＦ信号が、タイムア
ウト制御回路３６を停止させるとともにバッファに対し
て次の送信を始めから開始すべく再び初期化させる“禁
止”に変化させる。送信機制御回路はまた衝突カウンタ
５４をインクリメントするための信号を送出する。衝突
カウンタ５４の衝突の数が予め決められた衝突の最大数
（例えば１６）を越えているか否かの比較を行う。もし
衝突の数がこの最大数を越えているならば、送信機制御
回路はＴＲＣＯＬＬ線にリストア回路５３に印加される
“送信衝突”信号を送出する。これに応答してリストア
回路はバックアップ係数回路５５を初期化し、衝突カウ
ンタ５４に０をセットするとともに確率レジスタ５６に
１をセットする。またリストア回路は現在の状態を送信
機制御回路５１に書き込むための信号を送信機制御回路
５１に出力し、マイクロプロセッサに対して送信機制御
回路５１における状態を蓄積するレジスタを読み出させ
るために、マイクロプロセッサに割り込みをかける。こ
のとき、マイクロプロセッサは、送信機制御回路５１に
対して、再送信するか、待機するかなどの制御を行う。 もし衝突の数が衝突の最大数を越えていないならば、確
率レジスタ５６は、衝突カウンタ５６の制御のもとでバ
ックアップ係数回路５５から供給されここでバックオフ
係数として参照される係数Ｋでデクリメントされる。確
率レジスタはバックオフ係数（例えば１、２又は３）だ
けシフトされ、レディＲＤＹ信号が、（非常に高速で１
ナノ秒以下で）送信機制御回路５１に送り戻される。こ
のとき送信機制御回路５１は次の組みのアイドルビジー
ビットを待機しこのプロセスを繰り返す。 上記確率の変更は伝送の可能性を減少させる。従って、
ネットワークにおけるトラフィック量が増加していると
き衝突が増大し、任意の加入者局による伝送の確率が減
少され、自動的にトラフィックを制御することができ
る。衝突を生じさせるある最大数を越えてネットワーク
にアクセスを試みる加入者局が増加すると、ネットワー
クに対する各局のアクセス速度がさらに減少する。 送信機制御回路の詳細な動作について、図式的な構造を
図示する第７Ａ図及び第７Ｂ図を参照して以下に説明を
行う。マイクロプロセッサからフリップフロップ６５の
Ｄ入力に接続されるＲＱＴＲＡＭ入力線は、フレームが
バッファ３４にロードされていることを示すためにマイ
クロプロセッサによってオンにセットされ、送信の準備
完了状態となる。アイドル線がビジービット抽出回路３
２からパルスを受信するとき、該パルスは、アンドゲー
ト６６の第２の入力に接続されるＲＤＹ線がオンである
という条件のもとでアンドゲート６６をイネーブルす
る。ＲＤＹ線は、衝突カウンタのインクリメントの時間
中を除いてバックオフ係数回路５５によってオンに保持
され、衝突の検出に続いて、確率のバックオフのプロセ
スが行なわれる。 その結果アンドゲート６６から出力される出力パルス
が、（コンパレータ５８から出力される送信許可線から
の入力ＰＥＲＭＴＸがオフであると仮定しているとき）
オアゲート６７を通過し、フリップフロップ６５を動作
状態にさせる。フリップフロップ６５のＱ出力はフリッ
プフロップ６８のＤ入力に接続され、フリップフロップ
６８がまた動作状態とされる。その結果、ビジービット
アイドル線をオンにセットする。このビジービットアイ
ドル線がラッチ５８及びコンパレータ６０の各イネーブ
ル入力に接続されているので、乱数発生器５７の出力が
ラッチされ、レジスタ５６から出力される確率値と比較
される。もし乱数発生器の出力が確率レジスタにおける
伝送値の確率よりも小さいか又は等しいならば、許可送
信線ＰＥＲＭＴＸがオンにセットされる。 もし許可送信線ＰＥＲＭＴＸがオンであるならば、これ
によって信号がオアゲート６７を通過することを妨げ、
アイドル線上の任意の別の動作の信号がアンドゲート６
６を通過することを妨げる。しかしながら、許可送信線
ＰＥＲＭＴＸがオンとなるとき、ＴＲＯＮ／ＴＲＯＦＦ
線とフリップフロップ７０のデータ入力に接続されるＱ
入力を有するフリップフロップ６９を動作状態とさせ
る。従って、フリップフロップ６９のＱ出力は、送信を
開始させるための、ＴＲＯＮ／ＴＲＯＦＦ線上の送信オ
ン又は送信オフ信号を確立させる。 フリップフロップ６８の出力はアンドゲート７１を介
してフリップフロップ６５をリセットするために用いら
れる。 もし乱数発生器の出力信号が確率レジスタの値の数より
も大きいならば、このとき送信許可線ＰＥＲＭＴＸ信号
がオフのままとなり、アイドル線上の次のビジービット
アイドル信号がアンドゲート６６を通過することを可能
にさせる。 もし上述のプロセスの結果ＴＲＯＮ線上の信号がオンと
なるならば（フリップフロップ６９のＱ出力がオンとな
るならば）、このときＴＲＯＮ信号が信号コンバータ回
路３５Ａ及びタイムアウト制御回路３６に印加されると
ともに同様にバッファ３４に印加されているので、送信
可能状態となる。その間、もしビジービット抽出回路３
２からの衝突線ＣＯＬＬ上の信号が衝突が生じていない
ことを示しているならば、バッファにおける最後のバイ
トが送信されるまで伝送が続けられる。これに続いて、
バッファ３４から入力されるＶＩＤ線上の信号がオンと
なり、この信号は最後のビットがタイムアウト回路３６
からネットワークに立ち去ることを可能とするための計
数プロセスを開始させる。ＶＩＤ線は、オアゲート７３
を介してカウンタ７２の入力に接続されるため、フリッ
プフロップ７０の線を介してモジュロ３２カウンタ７
２をイネーブルする。上記計数動作に続いて、カウンタ
７２はフリップフロップ７３Ａを動作状態とさせ、該フ
リップフロップ７３ＡはＴＲＯＫ線上の信号をハイにセ
ットさせ、このハイ信号がフリップフロップ７４のクロ
ック入力に印加され、従ってその状態が保持される。Ｔ
ＲＯＫ線はまたノアゲート７５の１つの入力に接続さ
れ、ノアゲート７５の出力はフリップフロップ６９のリ
セット入力に接続される。従って、フリップフロップ６
９がリセットされたとき、ＴＲＯＦＦ線を、信号コンバ
ータ回路３５Ａ、タイムアウト制御回路３６及びバッフ
ァ回路をリセットする状態に、変化させる。もし衝突が
生じたとき、ビジービット抽出回路３２から接続される
ＣＯＬＬ線はハイとなる。このＣＯＬＬ線はノアゲート
７５の他の入力に接続されるので、ＣＯＬＬ線がハイと
なるとき、フリップフロップ６９の状態が変化し、該フ
リップフロップ６９のＱ出力がオフとなる。これによっ
て、ＴＲＯＮ／ＴＲＯＦＦ線がオフとなり、このオフ信
号は再び信号コンバータ回路３５Ａ、タイムアウト制御
回路３６及びバッファ３４をリセットする。さらに、イ
ンクリメント衝突信号が、アンドゲート７６の１つの入
力に印加されるＣＯＬＬ信号によってＩＮＣＣＯＬＬ線
上に発生され、（もし送信中であるならば、フリップフ
ロップ６９のＱ出力はハイとなる。）ここで、フリップ
フロップ６９のＱ出力がアンドゲート７６の他の入力に
接続される。ＩＮＣＣＯＬＬ線は第６図において参照さ
れる衝突カウンタ５４に接続される。従って、衝突カウ
ンタはインクリメントされる。ＩＮＣＣＯＬＬ線はＲＤ
Ｙ線上のＲＤＹ信号をオフにさせる。このＲＤＹ線はア
ンドゲート６６の第２の入力に接続される。その結果、
生じた衝突の数のチェックが行なわれるまで、ビジービ
ットアイドル線上の任意の信号レベルが抑制され、もし
衝突の数が上記最大数を越えていないならば、確率レジ
スタのシフトによって確率係数がバックオフされる。こ
のプロセスが完了したとき、ＲＤＹ信号がオンにセット
され、ＩＤＬＥ線上のアイドルビジービットの到着に応
答してビジービットアイドル線が能動状態になることが
可能になる。もし衝突の数が上記最大数を越えていない
ならば、この状態は、後述されるように送信機制御レジ
スタＲ５において保持される。 衝突カウンタ５４（第７Ｂ図）から出力されるＣＯＬＬ
ＥＸＣ線はフリップフロップ７７のクロック入力に接続
される。フリップフロップ７４及び７７のＱ出力はとも
にオアゲート７８の入力に接続され、該オアゲート７８
の出力は割り込み線ＩＮＴＲである。従って、もしＴＲ
ＯＫ線上において衝突状態とならず伝送が完了するなら
ば、もしくは衝突の数がＣＯＬＬＥＸ線上において越え
るならば、割り込み信号がゲート７８を介してＩＮＴＲ
線に現れる。マイクロプロセッサにおけるこの割り込み
線はＣＰＵに対して送信機制御回路の状態をチェックさ
せる。ＩＮＴＲＯＫ線によって示されているフリップフ
ロップ７４のＱ出力と、ＩＮＴＲＥＸＣ線によって示さ
れているフリップフロップ７７のＱ出力を、マイクロプ
ロセッサによるチェックを行うためのレジスタに接続す
ることが可能である。ＩＮＴＲＥＸＣ線上のオン信号は
衝突数が予め決められた値を越えたことを示しており、
ＩＮＴＲＯＫ線上の信号は伝送が衝突なしに完了したこ
とを示している。ノアゲート８１は、カウンタ７２とフ
リップフロップ７０のリセット入力に接続される出力を
有するとともに、ＣＯＬＬ線に接続される１つの入力
と、インバータ８０に接続されるもう１つの入力を有
し、ここで、インバータ８０がＲＳＴＯ線とアンドゲー
ト７１の１つの入力に接続される入力を有する。このこ
とは、フリップフロップ７０とカウンタ７２が、ＣＯＬ
Ｌ信号がハイ又はＲＳＴＯ上のリセット信号がハイとな
ったときにリセットされないことを確立している。 上記回路への他の入力線は、オア回路７３に接続される
クロックＣ１、オアゲート７３に接続されるＩＮＳＺＥ
ＲＯ線、並びに（マイクロプロセッサから接続される）
ＲＳＴ線からオアゲート７９を介してフリップフロップ
７４及び７７のリセット入力に接続されるリセット線、
及びバスから接続されるＬＲＣＴＲＬ線である。リセッ
トクロック及び挿入ゼロ入力は、上述の記述を理解する
当業者によって理解され、さらに説明を行う必要はな
い。 従って、上記回路は明らかに、ヘッドエンドからすべて
の加入者端末に出力されるビジービットを受信するのに
応答して、ヘッドエンドへの出力信号の伝送における加
入者端末の動作を制御する。この制御はまた明らかに、
伝送の前に、ネットワークによって伝送されるトラフィ
ック密度を制御する待機時間を確立する。トラフィック
密度が制御され、ネットワークを捕捉して受信機からデ
ータ信号を信頼して受信することが確実になったとき、
信頼できる上りの伝送を行うことができることがわかっ
た。 上述の記述を理解する当業者はここで記述された原理を
用いて設計における変形例を考えるかもしれない。すべ
ては、上述した特許請求の範囲において定義される発明
の範囲内であると考えられる。 ［発明の効果］ 以上詳述したように、本発明によれば、２方向伝送ネッ
トワークを備えた２方向ケーブル通信システムにおい
て、各加入者局から送信される信号間で衝突が生じたと
しても、当該衝突をヘッドエンドで検出して、衝突を示
す衝突信号を上記各加入者局に送信することができ、こ
れによって、上記各加入者局は送信を停止し再送信のタ
イミングを調整することができる。

【図面の簡単な説明】 第１図は本発明による２方向ケーブル通信ネットワーク
のブロック図であり、 第２図は時間に対する下りのデータ列を図示し、 第３図は時間に対するデータパケットを図示し、 第４図は本発明による加入者端末のブロック図であり、 第５図は第４図で図示された抽出論理回路のブロック図
であり、 第６図は第４図で図示された媒体アクセス回路のブロッ
ク図であり、 第７Ａ図及び第７Ｂ図は加入者端末における送信機制御
回路のブロック図である。 １…ヘッドエンド、 ２…同軸ケーブル、 ３…加入者端末、 ４…中継増幅器、 ５…スプリッタ、 ６…終端器、 ７，９，１０…フィルタ、 ８…変調器、 １１…復調器、 １２…衝突検出器、 １３…通信コントローラ、 ２２，２３…フィルタ、 ２４…テレビジョンチューナ／アナログ回路、 ２５…変調器、 ２６…テレビジョンセット、 ２７…デジタル復調器、 ２９…プロセッサ、 ３０…バス、 ３１…他のデジタル回路、 ３２…ＩＥＣ抽出論理回路、 ３３…Ｎ分配器、 ３４…バッファ、 ３５…変調器、 ３５Ａ…信号コンバータ回路、 ３６…タイムアウト回路、 ３７…媒体アクセス回路、 ４０…デスクランブラ、 ４１…ビットカウンタ、 ４２…決定フラグ回路、 ４３…ゼロ抽出回路、 ４４…ＩＥＣ抽出回路、 ４５…カウンタ及びインターバル制御抽出回路、 ４６…デコードＩＥＣ回路、 ５１…送信機制御回路、 ５２…アドレスデコーダ、 ５３…リストア回路、 ５４…衝突カウンタ、 ５５…バックオフ係数回路、 ５６…確率レジスタ、 ５７…乱数発生器、 ５８…ラッチ、 ６０…コンパレータ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 デイブ・グレゴリー カナダ国 ブリテッシュ・コロンビア ピ ー２ジェイ ５エイチ１、カルガリー、レ イク・プラシッド・ドライブ 1104番 (72)発明者 ジーン―ポール・シャンペン カナダ国 ケベック ジェイ４ゼット ２ ケイ５、ブロサード、ルー・バーシアー 6180番 (72)発明者 アレイン・テッシャー カナダ国 ケベック ジェイ０アール １ アール０、パイドモント、チェイミン・デ ス・ピンズ 316番 (72)発明者 ピエール・スコット カナダ国 ケベック エイチ１ビー １ピ ー９、モントリオール、ルー・ディモンチ グニー 12209番 (72)発明者 フランコイス・メソット カナダ国 ケベック エイチ１ワイ ２ケ イ８、モントリオール、アベニュー・ロウ ズモント ９イー 6535番

Claims (1)

1. 【特許請求の範囲】 【請求項１】ヘッドエンドと、 複数の加入者局と、 上記ヘッドエンド及び上記複数の加入者局との間に接続
   され、上記ヘッドエンドから上記複数の加入者局に下り
   のデータ信号を伝送しかつ上記複数の加入者局から上記
   ヘッドエンドに上りのデータ信号を伝送するための２方
   向伝送ネットワークとを備えた２方向ケーブル通信シス
   テムにおいて、 上記ヘッドエンドは、 上記複数の加入者局から受信される信号を受信し、上記
   受信した複数の信号間の衝突を検出し、上記衝突を検出
   したとき衝突信号を発生して出力する衝突検出手段と、 上記衝突検出手段から出力される衝突信号に基づいて、
   上記衝突を示すデータ信号の状態ビットを、上記下りの
   データ信号を用いて、上記２方向伝送ネットワークを介
   して上記複数の加入者局に送信する送信手段とを備え、 上記複数の加入者局の各々は、 上記ヘッドエンドから送信された上記下りのデータ信号
   に含まれる、上記衝突を示すデータ信号の状態ビットに
   基づいて、上記ヘッドエンドへのデータ信号の送信を停
   止する停止手段とを備えたことを特徴とする２方向ケー
   ブル通信システム。 【請求項２】上記衝突検出手段は、任意の加入者局から
   信号が受信されたか否かを検出しかつそれぞれビジー又
   はアイドル状態信号を発生する手段を含み、上記送信手
   段は、上記衝突、上記アイドル、又は上記ビジー状態を
   示すデータ信号の状態ビットを発生して送信する手段を
   含むことを特徴とする請求項第１項記載のシステム。 【請求項３】上記送信手段は、上記データの状態ビット
   が下りのデータ信号の分割されたタイムスロットで繰り
   返し送信することを特徴とする請求項第２項記載のシス
   テム。 【請求項４】最大往復伝搬遅延時間が、下りと上りの両
   方向でネットワークの最長に遅延されたエンドに対する
   伝送ループにおけるすべての構成要素の遅延時間の和に
   よって定義され、状態ビットの連続するグループ間の時
   間周期が少なくとも上記伝搬遅延時間と同一の長さであ
   ることを特徴とする請求項第３項記載のシステム。 【請求項５】上記各加入者局からの上りデータ信号が同
   一の周波数帯域内にあることを特徴とする請求項第２
   項、第３項、又は第４項記載のシステム。 【請求項６】上記各加入者局からの上りのデータ信号が
   同一の周波数で周波数偏移変調されることを特徴とする
   請求項第２項、第３項又は第４項記載のシステム。 【請求項７】上記各加入者局からの上りのデータ信号が
   同一の周波数帯域内にあり、さらに上りのデータの周波
   数帯域の通過帯域と同様の通過帯域を有し下りの信号を
   通過させることを可能にしつつ上記２方向伝送ネットワ
   ークの各ブランチにおける上りの伝送方向で接続される
   狭帯域フィルタを備えることを特徴とする請求項第２
   項、第３項又は第４項記載のシステム。 【請求項８】上記各加入者局からの上りのデータ信号が
   同一の周波数で周波数偏移変調され、さらに上記周波数
   偏移の周波数を含む通過帯域を有し下りの信号を通過さ
   せることを可能にしつつ上記２方向伝送ネットワークの
   各ブランチにおける上りの伝送方向で接続される複数の
   狭帯域フィルタを備えることを特徴とする請求項第２
   項、第３項又は第４項記載のシステム。 【請求項９】上記各加入者局から受信される信号が同様
   の周波数で周波数偏移変調され、上記周波数を含む狭い
   帯域通過周波数を有し上記２方向伝送ネットワークのブ
   ランチに接続される上りのフィルタをさらに含むことを
   特徴とする請求項第１項、第２項又は第４項記載のシス
   テム。 【請求項１０】ヘッドエンドと、 複数の加入者局と、 上記ヘッドエンド及び上記複数の加入者局との間に接続
   され、上記ヘッドエンドから上記複数の加入者局に下り
   のデータ信号を伝送しかつ上記複数の加入者局から上記
   ヘッドエンドに上りのデータ信号を伝送するための２方
   向伝送ネットワークとを備えた２方向ケーブル通信シス
   テムにおいて、上記複数の加入者局にそれぞれ設けられ
   る加入者端末であって、 上記ヘッドエンドは、 上記複数の加入者局から受信される信号を受信し、上記
   受信した複数の信号間の衝突を検出し、上記衝突を検出
   したとき衝突信号を発生して出力する衝突検出手段と、 上記衝突検出手段から出力される衝突信号に基づいて、
   上記衝突を示すデータ信号の状態ビットを、上記下りの
   データ信号を用いて、上記２方向伝送ネットワークを介
   して上記複数の加入者局に送信する送信手段とを備え、 上記衝突検出手段は、任意の加入者局から信号が受信さ
   れたか否かを検出しかつそれぞれビジー又はアイドル状
   態信号を発生する手段を含み、上記送信手段は、上記衝
   突、上記アイドル、又は上記ビジー状態を示すデータ信
   号の状態ビットを発生して送信する手段を含み、 上記加入者端末は、 上記ヘッドエンドから上記２方向伝送ネットワークを介
   して、信号の衝突、ビジー又はアイドルを含む上記２方
   向伝送ネットワークの状態を示す状態ビットを含むデー
   タ信号を繰り返し受信する受信手段と、 上記受信手段によって受信されたデータ信号に含まれ
   る、上記衝突を示すデータ信号の状態ビットに基づい
   て、上記ヘッドエンドへのデータ信号の送信を停止する
   停止手段と、 上記２方向伝送ネットワークを介して上記ヘッドエンド
   に送信すべきデータ信号を所定のフォーマットで定式化
   しかつ蓄積する蓄積手段と、 上記蓄積手段によって蓄積されたデータ信号を、上記２
   方向伝送ネットワークを介して上記ヘッドエンドにデー
   タ信号を送信する加入者送信手段と、 上記加入者送信手段の動作を制御する制御手段とを備
   え、 上記制御手段は、上記受信手段によって受信されたデー
   タ信号に含まれる状態ビットを受信し、上記ヘッドエン
   ドに送信すべきデータ信号を予め決められた確率Ｐで送
   信するように上記加入者送信手段を制御し、上記受信し
   た信号衝突の状態ビットの信号の数を計数し、上記計数
   した信号衝突の状態ビットの信号の数に基づいて上記確
   率Ｐを調整する手段を含むことを特徴とする加入者端
   末。 【請求項１１】上記確率Ｐが係数Ｋの約分によって調整
   され、ここでＰ＝Ｐ／Ｋであることを特徴とする請求項
   第１０項記載の端末。 【請求項１２】上記制御手段は、もし受信された信号衝
   突状態信号の数が予め決められた最大数を越えるならば
   ある時間周期の間、上記ヘッドエンドへの送信を抑制
   し、これに応答して全体のデータ信号の再送信を再初期
   化する手段を含むことを特徴とする請求項第１１項記載
   の端末。 【請求項１３】上記完了信号の送信に続いて確率Ｐを１
   にリセットすることを特徴とする請求項第１２項記載の
   端末。 【請求項１４】上記制御手段は、連続するタイムスロッ
   トにおいてデータ信号からビットの連続する状態グルー
   プを繰り返し抽出し、状態グループのビットを複号化
   し、上記加入者送信手段の動作のために対応するライン
   に復号化の結果として生じる衝突、ビジー及びアイドル
   信号を出力する手段を含むことを特徴とする請求項第１
   ０項記載の端末。 【請求項１５】２方向ＣＡＴＶ通信システムにおいて用
   いるためのヘッドエンドであって、 (a)下りのデータ信号を受信しかつ上記下りのデータ信
   号を含むマスタデータ信号を発生する通信コントローラ
   と、 (b)種々のテレビジョン信号及び上記マスタデータ信号
   を受信しかつそれらの信号を同軸ケーブルに接続される
   上りのエンドに対して予め決められたチャネルで印加す
   る変調器と、 (c)上記同軸ケーブルに接続される上りのエンドからの
   もう１つの予め決められたチャネルで上りのデータ信号
   を受信しかつ別の処理のために復調されたデータ信号を
   出力する復調器とを備えたヘッドエンドにおいて、 (d)上記同軸ケーブルに接続された上りのエンドからの
   上記もう１つの予め決められたチャネルで上記データ信
   号を受信し、上記データ信号における監視信号を検出
   し、上記同軸ケーブルに接続される下りの複数の信号源
   から受信される信号間の衝突を検出し、信号間の衝突を
   検出したとき上記通信コントローラに対して上記衝突を
   示す信号を出力しかつ監視信号を発生して上記監視信号
   を上記通信コントローラに出力する衝突検出器とを備
   え、 (e)上記通信コントローラは、上記衝突検出器から出力
   された監視信号に基づいて、上記マスタデータ信号の一
   部として衝突を示す監視信号を発生する手段を含み、こ
   れによって、上記衝突を示す監視信号を上記同軸ケーブ
   ルを介して上記下りの信号源に対して送信することを特
   徴とするヘッドエンド。 【請求項１６】上記同軸ケーブルに接続される上りのエ
   ンドに印加される監視信号が、少なくともビジー、アイ
   ドル及び衝突の状態を示し、上りのデータ信号を送信す
   るための上記もう１つの予め決められたチャネルがビジ
   ー、アイドルであること、もしくは複数の信号が同時に
   受信されて汚損されることを示すための状態データビッ
   トから構成され、上記状態ビットが、上記同軸ケーブル
   の上りのエンドから上記監視信号を検出することに応答
   して上記衝突検出器によって発生されることを特徴とす
   る請求項第１５項記載のヘッドエンド。 【請求項１７】上記衝突検出器が上記衝突を広帯域で検
   出する手段を含むことを特徴とする請求項第１６項記載
   のヘッドエンド。 【請求項１８】上記通信コントローラが、状態ビットの
   バイトと下りのデータ信号とを、高速度のタイムスロッ
   トに分割されたデータチャネルに出力し、上記状態ビッ
   トのバイトが各タイムスロットの最初に出力されるよう
   に出力する手段を備え、上記状態ビットのバイト間の時
   間間隔が少なくともＣＡＴＶ通信システム内の最大往復
   伝搬遅延時間と同じ長さであることを特徴とする請求項
   第１６項記載のヘッドエンド。 【請求項１９】同軸ケーブルネットワークが、上りのエ
   ンドを有し上記ヘッドエンドと複数の加入者端末に接続
   され、上記各加入者端末は、 (i)上記上りデータチャネルのビジー、アイドル又は衝
   突を示す上記状態ビットのバイトを含む上記マスタデー
   タ信号を受信する受信手段と、 (ii)上記ネットワークを介して上記ヘッドエンドに送信
   すべきデータ信号を定式化しかつ蓄積する蓄積手段と、 (iii)上記ネットワークを介して上記ヘッドエンドにデ
   ータ信号を送信する送信手段と、 (iv)上記送信手段を制御する制御手段とを備え、 (v)上記制御手段は、状態ビットを受信しかつ予め決め
   られた確率Ｐで上記データ信号の送信を行うように上記
   送信手段を制御する送信制御手段と、受信された信号衝
   突状態信号の数を計数しかつ上記計数した数に基づいて
   上記確率Ｐを調整する手段を備えたことを特徴とする請
   求項第１６項、第１７項、又は第１８項記載のヘッドエ
   ンドとの組合せ装置。 【請求項２０】上記確率Ｐが係数Ｋの約分によって調整
   され、ここでＰ＝Ｐ／Ｋであることを特徴とする請求項
   第１９項記載の端末。 【請求項２１】上記制御手段は、もし受信された信号衝
   突状態信号の数が予め決められた最大数を越えるならば
   ある時間周期の間送信を抑制しこれに応答して全体のデ
   ータ信号の再送信を再び初期化する手段を含むことを特
   徴とする請求項第２０項記載の端末。 【請求項２２】上記全体の完了データ信号の送信に続い
   て、上記確率Ｐが１にリセットされることを特徴とする
   請求項第２１項記載の端末。 【請求項２３】上記制御手段は、連続するタイムスロッ
   トにおけるデータ信号から連続するビットの状態グルー
   プを繰り返し抽出し、上記ビットの状態グループを復号
   化し、復号化の結果生じる上記送信制御手段の動作のた
   めに対応するライン上に復号化の結果生じる衝突、ビジ
   ー、及びアイドル信号を出力する手段を含むことを特徴
   とする請求項第１９項記載の端末。 【請求項２４】(i)データバスと、 (ii)上記データ信号のパケットを定式化するための手段
   がプロセッサとその制御入力を備え、上記蓄積するため
   の手段がバッファメモリを備え、上記プロセッサとバッ
   ファメモリがともにデータバスを介して接続され、これ
   によって上記プロセッサがバッファメモリに送信すべき
   データのパケットを通過させ、 (iii)上記バッファメモリの出力に接続される入力を有
   し上記定式化されたデータ信号を受信する変調器と、 (iv)上記変調器から上記変調された信号を受信するため
   にデータ信号の送信間隔を制御し、上記制御手段からの
   制御入力を有し、上記ネットワーク上に上りのデータ信
   号を送信するタイムアウト回路を備え、 (v)上記バッファメモリがまた上記制御手段からの制御
   入力を含み、 これによって、状態ビットと上記確率Ｐを受信する結果
   として、データ信号のパケットの受信と上記ネットワー
   ク上の上記信号の送信が上記コントローラによって制御
   されることを特徴とする請求項第１０項記載の端末。 【請求項２５】上記ネットワークによって伝送される他
   の信号から上記データ信号を分離するフィルタ手段と、
   上記データ信号を復調するデジタル復調器と、上記デー
   タ信号から状態ビットを抽出しかつ上記状態ビットを上
   記制御手段に印加する状態ビット抽出回路を含むことを
   特徴とする請求項第２４項記載の端末。 【請求項２６】上記制御手段は、上記伝送ネットワーク
   から衝突状態ビットを受信するとき、データ信号の送信
   中又は前に送信を抑制する手段を備えたことを特徴とす
   る請求項第１０項、第２４項、又は第２５項記載の端
   末。 【請求項２７項】上記制御手段は、上記伝送ネットワー
   クから衝突状態ビットを受信するときデータ信号の送信
   中又は前に送信を抑制し、衝突カウンタをインクリメン
   トし、上記衝突カウンタによって蓄積された計数値が予
   め決められた最大数以下であるとき上記確率Ｐをより小
   さい値に調整し、上記衝突計数値が上記予め決められた
   最大数を越えたとき上記確率Ｐを予め決められた小さな
   値又は小さな値のランダムな数のいずれかである値にリ
   セットする手段を備えたことを特徴とする請求項第１０
   項、第２４項、又は第２５項記載の端末。 【請求項２８】上記制御手段は、上記伝送ネットワーク
   から衝突状態ビットを受信するときデータ信号の送信中
   又は前に送信を抑制し、衝突カウンタをインクリメント
   し、上記衝突カウンタによって蓄積された計数値が予め
   決められた最大数以下であるとき上記確率Ｐをより小さ
   い値に調整し、上記衝突計数値が上記予め決められた最
   大数を越えたとき上記確率Ｐを予め決められた小さな値
   又は小さな値の乱数のいずれかである値にリセットし、
   データ信号のパケットの送信に続いて衝突カウンタを０
   にかつ上記送信確率Ｐを１に初期化する手段を備えたこ
   とを特徴とする請求項第１０項、第２４項、又は第２５
   項記載の端末。 【請求項２９】上記制御手段は、上記状態ビットを受信
   する手段と、乱数発生器と、上記乱数発生器の出力をラ
   ッチするラッチと、送信機制御回路に接続され状態ビッ
   トによって示される衝突の数を計数する衝突カウンタ
   と、上記衝突カウンタに接続される入力を有する計数計
   算回路と、上記確率レジスタの出力を受信する確率レジ
   スタを備え、増加された衝突計数値を用いて上記係数計
   算回路によってインクリメントされるとき上記確率レジ
   スタに格納された確率信号の値が減少され、上記制御手
   段はまた、上記状態ビットがアイドルチャネルを示すと
   き上記ラッチにおける値をそのまま凍結させるための手
   段と、上記ラッチにおける信号のデータ値を上記確率レ
   ジスタにおけるデータ値と比較するコンパレータを含
   み、上記確率レジスタにおける値が上記ラッチにおける
   値よりも大きいとき上記データ信号をネットワークに送
   信することを可能にすることを特徴とする請求項第１０
   項、第２４項、又は第２５項記載の端末。 【請求項３０】上記制御手段は、上記状態ビットを受信
   する手段と、乱数発生器と、上記乱数発生器の出力をラ
   ッチするラッチと、送信制御回路に接続され状態ビット
   によって示される衝突の数を計数する衝突カウンタと、
   上記衝突カウンタに接続される入力を有する計数計算回
   路と、上記確率レジスタの出力を受信する確率レジスタ
   を備え、これによって増加された衝突計数値を用いて上
   記係数計算回路によってインクリメントされるとき上記
   確率レジスタに格納された確率信号の値が減少され、上
   記制御手段はまた、上記状態ビットがアイドルチャネル
   を示すとき上記ラッチにおける値をそのまま凍結させる
   ための手段と、上記ラッチにおける信号のデータ値を上
   記確率レジスタにおけるデータ値と比較するコンパレー
   タを含み、上記確率レジスタにおける値が上記ラッチに
   おける値よりも大きいとき上記データ信号をネットワー
   クに送信することを可能にし、続いて衝突状態ビットを
   受信したとき送信を抑制し、全体のデータ信号の最初か
   ら全体のデータ信号の送信を可能にし、上記衝突カウン
   タをインクリメントし、上記確率レジスタをデクリメン
   トさせるとともに、上記コンパレータにおいてその値の
   比較を行わせ、もし上記確率レジスタにおける値が上記
   ラッチにおける値を越えるならばアイドル状態ビットの
   受信に続いて上記送信を可能にし、もし衝突の数が予め
   決められた最大数を越えるならば、衝突カウンタを０に
   セットし、上記係数計算回路を初期化するとともに、確
   率レジスタを１に初期化し、次いで、初期の小さな送信
   確率で再送信するまで送信が抑制されることを特徴とす
   る請求項第１０項、第２４項、又は第２５項記載の端
   末。