JPH0664450B2 - Display controller - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は画像表示装置に関し、特に大きな仮想画面から
小さな画面を切り出して表示信号を生成する表示制御装
置に関する。The present invention relates to an image display device, and more particularly to a display control device that cuts out a small screen from a large virtual screen and generates a display signal.

〔従来の技術〕[Conventional technology]

ラスタ走査型陰極線ブラウン管（以下、CRTという）を
表示機器として使用し、メモリ（例えばダイナミックメ
モリを用いたリフレッシュメモリ）に格納された文章
（テキスト）、図形、画像等の情報を表示する機能は、
画像処理装置の重要な機能の１つである。Using a raster scanning cathode ray tube (hereinafter referred to as CRT) as a display device, the function of displaying information such as sentences (text), figures, images stored in a memory (for example, a refresh memory using a dynamic memory) is
This is one of the important functions of the image processing apparatus.

従来、この種の表示制御装置では、テキスト、図形、画
像などの画面上に表示すべき情報をリフレッシュメモリ
に格納しておき、それをCRTの走査タイミングに同期し
て順次読み出して映像信号に変換しCRTに供給すること
により表示する方法が採られており、この方法ではCRT
画面上を多数の小区画に規則的に分割し各々の小区画に
文字または図形素片を対応させ、その位置とリフレッシ
ュメモリのアドレスとを対応付け、連続したアドレスの
表示情報を読み出して文字や図形素片の連なりによって
テキストまたは静止画面を表現している。Conventionally, in this type of display control device, information to be displayed on the screen such as texts, figures and images is stored in a refresh memory, which is sequentially read out in synchronization with the scanning timing of the CRT and converted into a video signal. The method of displaying by supplying to a CRT is adopted.
The screen is regularly divided into a number of small blocks, and each small block is made to correspond to a character or graphic segment, and its position is associated with an address in the refresh memory. A text or a still screen is expressed by a series of graphic elements.

最近ではCRTの分解能で表現できる画面より大きい仮想
画面から小さい画面を切り出してCRT上に表示する機能
がワードプロセッサやワークステーションなどビジネス
用機器の分野で望まれている。Recently, in the field of business equipment such as word processors and workstations, a function to cut out a small screen from a virtual screen larger than the screen that can be expressed by the resolution of the CRT and display it on the CRT is desired.

第４図に従来の表示システムの構成図を示して、仮想画
面の表示制御について説明する。第４図の装置は、シウ
テム全体の動作を中央処理装置41で制御し、主記憶42に
中央処理装置41が実行するプログラムや処理データを記
憶させ、周辺制御装置43を経由してキーボード44や外部
記憶のディスク45にインタフェースし、表示制御装置47
を介して表示メモリ48の表示データを操作して所望のCR
T表示し、各種の処理機能を実現している。表示制御装
置47は、自身の内部で発生する表示タイミングに同期し
て表示メモリ48をアドレス指定し、読み出した表示デー
タを映像信号発生回路49で並列一直列変換して直列映像
信号を発生してCRT50に供給している。ここで、中央処
理装置41は、CRT表示を変化させる時に、表示制御装置4
7に描画や編集のコマンドを与え表示メモリ48の記憶デ
ータを書き終え、または表示動作の指定パラメータを変
えるコマンドを与える。FIG. 4 shows a configuration diagram of a conventional display system, and the display control of the virtual screen will be described. The apparatus of FIG. 4 controls the operation of the entire system by the central processing unit 41, stores the programs and processing data executed by the central processing unit 41 in the main memory 42, and the keyboard 44 and the keyboard 44 via the peripheral control unit 43. Interface to external storage disk 45, display controller 47
Display data in display memory 48 is operated via
It displays T and realizes various processing functions. The display control device 47 addresses the display memory 48 in synchronization with the display timing generated inside itself, and converts the read display data into parallel-to-serial conversion by the video signal generation circuit 49 to generate a serial video signal. Supplying to CRT50. Here, the central processing unit 41 uses the display control unit 4 when changing the CRT display.
A drawing or editing command is given to 7 to finish writing the stored data in the display memory 48, or give a command for changing the designated parameter of the display operation.

従来の装置で仮想画面の表示をする時には、第５図に示
すアドレス割り付けで表示メモリ48に表示データを格納
する。表示メモリ48には中央処理装置41が取り扱う仮想
画面とCRT50に表示される実画面の２画面分の表示デー
タの格納領域があり、その画面の大きさに応じたアドレ
スピッチで表示情報が格納される。つまり、表示メモリ
の１アドレスは表示の１小区画に対応し、仮想画面の水
平方向の表示区画数ｎに対応して仮想画面の記憶開始ア
ドレス（VDA）から連続したｎ個のアドレスに第１水平
ライン分の表示データを格納し、続くアドレス（VAD＋
ｎ）からｎ個のアドレス単位で以降の水平ラインのデー
タを格納し、同様に、実画面の記憶開始アドレス（RD
A）からその水平方向の表示区画数（第５図の例では５
個）のアドレス単位で各水平ラインの表示データを格納
する。When the virtual screen is displayed by the conventional device, the display data is stored in the display memory 48 by the address allocation shown in FIG. The display memory 48 has a storage area for display data for two screens, a virtual screen handled by the central processing unit 41 and an actual screen displayed on the CRT 50, and display information is stored at an address pitch according to the size of the screen. It That is, one address of the display memory corresponds to one small section of the display, and the first of the n consecutive addresses from the storage start address (VDA) of the virtual screen corresponds to the number n of horizontal display sections of the virtual screen. Stores display data for horizontal lines, and continues to the next address (VAD +
Data of subsequent horizontal lines are stored in units of n addresses from (n), and similarly, the storage start address (RD
A) to the number of horizontal display sections (5 in the example of FIG. 5)
The display data of each horizontal line is stored in address units.

表示制御装置47は、垂直同期など画面の表示開始タイミ
ングで表示メモリの指定アドレスを実画面の表示開始ア
ドレス（RDA）に設定し、有効表示タイミングのときに
表示メモリの指定アドレスを順次更新しながら表示デー
タを読み出す。第５図の例では第１水平走査を終えた水
平帰線タイミングで指定アドレスは（RDA＋５）とな
り、次の水平走査ではそのアドレスを左端の表示区画と
して表示データが読み出される。このようにCRTの表示
単位で区切られたメモリから読み出される為、大きな仮
想画面の一部を切り出して表示したい時には、中央処理
装置41のプログラムで表示制御装置47に表示メモリ48の
仮想画面領域でのアドレスを指定して実画面領域に表示
データを複写させるコマンドを発行していた。The display controller 47 sets the specified address of the display memory to the display start address (RDA) of the actual screen at the display start timing of the screen such as vertical synchronization, and sequentially updates the specified address of the display memory at the effective display timing. Read the display data. In the example of FIG. 5, the designated address becomes (RDA + 5) at the horizontal retrace timing after the first horizontal scan, and the display data is read out with the address as the leftmost display section in the next horizontal scan. Since it is read from the memory divided by the display unit of the CRT in this way, when it is desired to cut out and display a part of a large virtual screen, the program of the central processing unit 41 causes the display controller 47 to display the virtual screen area of the display memory 48. The command to copy the display data to the real screen area was issued by specifying the address.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

前述の仮想画面の表示では、例えばスクロールなどCRT
の画面を移動させるとき表示制御装置47に表示データ転
送のコマンドを発行し、仮想画面の表示内容を変化させ
たときにも実画面の表示を一致させるために表示データ
を転送させるコマンドを発行するといった、煩わしい処
理装置41に実行させる必要があった。また、表示メモリ
に仮想画面と実画面の２個の記憶領域を設けているため
大容量のメモリが必要とされ、余分なメモリを使用しな
い表示方法が望まれていた。さらに、画面の移動は表示
メモリ48内のデータ転送で行なわれており、メモリのデ
ータ転送に時間がかかりCRT表示が変化する応答時間が
遅くなり、徐徐に表示位置を移動させるスムーズスクロ
ールではデータ転送が頻発して実用的でなかった。In the above virtual screen display, for example, scroll
Issue a command to transfer display data to the display controller 47 when moving the screen, and a command to transfer the display data to match the display on the real screen even when the display content on the virtual screen is changed. Therefore, it is necessary to cause the troublesome processing device 41 to execute the processing. Further, since the display memory is provided with two storage areas, a virtual screen and an actual screen, a large-capacity memory is required, and a display method that does not use an extra memory has been desired. In addition, screen movement is performed by data transfer in the display memory 48, which takes time to transfer data in the memory, delays the response time when the CRT display changes, and transfers data smoothly in smooth scrolling. Was frequent and not practical.

このような、仮想画面の操作性と経済性を改善し、表示
性能を向上させることを本発明は目的にしており、リア
ルタイムで大きな仮想画面の１部を切り出してCRT表示
に出力する手段を提供するものである。It is an object of the present invention to improve the operability and economy of such a virtual screen and improve the display performance, and provides a means for cutting out a part of a large virtual screen in real time and outputting it to a CRT display. To do.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は、表示制御装置が表示タイミング（特に水平走
査）に同期して表示メモリの指定アドレスを仮想画面の
ピッチで変えることによって、先に述べた仮想画面の表
示メモリの格納形式から直接表示データを読み出しCRT
への表示信号を生成出来ることに鑑がみなされたもの
で、表示制御装置内部の制御プロセッサに命令語のアド
レスを指定する複数のプログラムカウンタと命令の実行
結果の状態を記憶する複数の状態レジスタと前記プログ
ラムカウンタと状態レジスタから１組を選択する手段を
持ち、表示タイミング制御部が発生する水平走査タイミ
ングに同期してプログラムカウンタとステータスレジス
タの選択を切り換え、切り換えられたプログラムカウン
タにより読み出されたプログラムの実行により、表示メ
モリのアドレスを指定する表示アドレス指定部の表示ア
ドレス指定情報に仮想表示領域に対応する情報を演算処
理して表示メモリアドレスを更新することを特徴とす
る。According to the present invention, the display control device changes the designated address of the display memory at the pitch of the virtual screen in synchronization with the display timing (in particular, horizontal scanning), thereby directly displaying the display data from the storage format of the display memory of the virtual screen. Read out CRT
It has been recognized that a display signal can be generated to a display processor, a plurality of program counters that specify the address of an instruction word to the control processor inside the display control device, and a plurality of status registers that store the state of the execution result of the instruction. And means for selecting one set from the program counter and the status register, switching between the selection of the program counter and the status register in synchronization with the horizontal scanning timing generated by the display timing control unit, and reading by the switched program counter. By executing the program, the display memory address is updated by performing arithmetic processing on the display address specifying information of the display address specifying unit for specifying the address of the display memory, the information corresponding to the virtual display area.

〔実施例〕〔Example〕

第１図は本発明の一実施例の表示制御装置のブロック構
成図である。図中点線で示される表示制御装置１に従来
と同様な表示メモリ２、映像信号発生回路３とCRT4が接
続されて表示システムが構成されている。FIG. 1 is a block diagram of a display controller according to an embodiment of the present invention. A display system is configured by connecting a display memory 2, a video signal generating circuit 3 and a CRT 4 similar to those in the conventional art to a display control device 1 shown by a dotted line in the figure.

表示制御装置１には、表示タイミングを発生する表示タ
イミング制御部と、表示メモリのアドレス、データを制
御する表示メモリ制御部と、システムの中央処理装置か
らのコマンドを受けて表示メモリの表示情報を処理した
り表示タイミングやメモリの制御部を操作する制御プロ
セッサ部がある。なお、システムの中央処理装置との間
でコマンドやデータを受け渡す部分も有るが従来と同様
であるので省略している。The display control device 1 displays a display timing of a display memory, a display timing control unit that generates a display timing, a display memory control unit that controls an address and data of the display memory, and a display information of the display memory in response to a command from the central processing unit of the system. There is a control processor section that processes and controls display timing and memory controls. It should be noted that although there is a portion for transferring commands and data to and from the central processing unit of the system, it is omitted because it is the same as the conventional one.

制御プロセッサ部は、実行するプログラムの番地を指定
する２個のプログラムカウンタ11,12と、プログラムの
動作状態を保持する２個の状態レジスタ13,14と、処理
データの一時記憶やメモリのアドレス指定に用いられる
汎用レジスタ15と、算術論理演算を行なう演算回路16
と、実行すべき命令語を取り込んで解読して制御信号を
発生する命令デコーダ17と、プログラムを記憶するプロ
グラムメモリ18と、表示制御のパラメータなどの変数を
記憶するデータメモリ19と、プログラムの切り換えを制
御する制御フラッグ20を有する。The control processor unit has two program counters 11 and 12 for specifying the address of the program to be executed, two status registers 13 and 14 for holding the operating state of the program, and temporary storage of processing data and addressing of the memory. General-purpose register 15 used for the operation and arithmetic circuit 16 that performs arithmetic logic operation
An instruction decoder 17 that takes in and decodes an instruction word to be executed to generate a control signal, a program memory 18 that stores a program, a data memory 19 that stores variables such as display control parameters, and program switching. Has a control flag 20 for controlling

中央処理装置からのコマンド処理などメインプログラ
ム、すなわち表示メモリ２やデータメモリ19に対するデ
ータの更新等の処理では、制御フラッグ20はリセットさ
れており、その出力が反転回路を通して第１のプログラ
ムカウンタ11と第１の状態レジスタ13を選択し、第１の
プログラムカウンタ11でプログラムメモリ18をアドレス
指定して読み出した命令語を内部バス21を経由して命令
デコーダ17に送り、命令デコーダ17で発生する制御信号
を基に、汎用レジスタ15やデータメモリ19と演算算回路
16の間で処理データを転送し、演算・判断の処理をす
る。ここで、第１の状態レジスタ13が選ばれており、演
算回路16で発生するキャリーなどのステータスを記憶す
る。In the main program such as command processing from the central processing unit, that is, in processing such as data updating to the display memory 2 and the data memory 19, the control flag 20 is reset, and its output is passed through the inverting circuit to the first program counter 11 and Control that selects the first status register 13 and sends the instruction word read by addressing the program memory 18 with the first program counter 11 to the instruction decoder 17 via the internal bus 21 and generating it in the instruction decoder 17. General-purpose register 15 and data memory 19 and arithmetic operation circuit based on signals
Transfers processing data between 16 and performs processing of calculation and judgment. Here, the first status register 13 is selected and stores a status such as a carry generated in the arithmetic circuit 16.

表示メモリ制御部には、表示すべき情報の表示メモリア
ドレスを発生する表示アドレスカウンタ22と、表示区画
のラスタ数をカウントするラスタカウンタ23と、内部回
路の信号を選択して表示メモリ２へのアドレスとデータ
信号を伝達するインターフェース回路24があり、コマン
ド処理における表示データの操作では内部バス21のデー
タを選択して表示メモリ２へのアドレスとデータ信号と
し、CRTへの表示情報の読み出しでは表示アドレスカウ
ンタ22,ラスタカウンタ23を選択して出力信号とする。In the display memory control unit, a display address counter 22 that generates a display memory address of information to be displayed, a raster counter 23 that counts the number of rasters in a display section, and a signal of an internal circuit are selected and displayed in the display memory 2. There is an interface circuit 24 for transmitting address and data signals. When operating display data in command processing, data on the internal bus 21 is selected as an address and data signal to the display memory 2, and when reading display information to the CRT, display is performed. The address counter 22 and the raster counter 23 are selected and used as output signals.

表示タイミング制御部には、CRTの水平と垂直の同期，
消去，有効表示，帰線などの時間パラメータに加え表示
区画の水平方向ドット数と表示区画数をカウントする表
示タイミングカウンタ25があり、表示区画のタイミング
信号26と水平タイミング信号27を発生する。The display timing controller has a horizontal and vertical synchronization of the CRT,
In addition to time parameters such as erasure, effective display, and blanking, there is a display timing counter 25 that counts the number of horizontal dots in the display section and the number of display sections, and generates a timing signal 26 and a horizontal timing signal 27 for the display section.

ここで、CRTの表示パラメータに関するものは従来と同
じであるので説明を省き、表示メモリのアドレス制御に
関するものを説明する。表示区画信号26は、表示メモリ
の１表示区画のドット時間毎に発生され、表示アドレス
カウンタ22でのインクリメントと映像信号発生回路３で
の並列一直列変換を行なわせ、表示アドレスカウンタ22
は１表示区画時間を経過する毎に次にCRT4に出力する情
報のアドレス値に更新されることになる。水平タイミン
グ信号27は、CRTの水平表示時間が終わる毎に発生さ
れ、制御フラッグ20をセットし、そのフラッグ出力で第
２のプログラムカウンタ12と状態レジスタ14を選択させ
る。実施例の装置では、選ばれた第２のプログラムカウ
ンタ12と状態レジスタ14を使用して仮想画面から小さい
画面を切り出させる第２のプログラム処理を行なわせて
いる。Here, the display parameters of the CRT are the same as the conventional ones, and therefore the description thereof will be omitted, and the display memory address control will be described. The display partition signal 26 is generated for each dot time of one display partition of the display memory, causes the display address counter 22 to increment and the video signal generating circuit 3 to perform parallel-to-serial conversion, and the display address counter 22
Will be updated to the address value of the information to be output next to the CRT4 every time one display section time elapses. The horizontal timing signal 27 is generated each time the horizontal display time of the CRT is over, sets the control flag 20, and causes the flag output to select the second program counter 12 and the status register 14. In the apparatus of the embodiment, the selected second program counter 12 and the status register 14 are used to perform the second program processing for cutting out a small screen from the virtual screen.

以下、第２図に表示メモリの画面イメージと制御変数
を、第３図に第２のプログラム処理のフローチャートを
示し、仮想画面から実画面を切り出す処理について説明
する。The screen image of the display memory and the control variables are shown in FIG. 2 and the flowchart of the second program process is shown in FIG. 3, and the process of cutting out the real screen from the virtual screen will be described.

第２図に示す様に、仮想画面にはその表示情報が格納さ
れる開始アドレスVDAと表示区画数で表現した画面の横
幅VWと高さVHの制御情報があり、実画面にもその表示開
始アドレスRDAと幅RWと高さRHがあり、さらに垂直方向
の１表示区画のラスタ数を示すラスタ数RNと現在表示中
の垂直方向行数を示す垂直カウントHCがあり、第１図装
置のデータメモリ19にプログラムで処理する変数として
格納されている。第２図中の表示イメージで示す様に、
本発明の１実施例では仮想画面の情報と実画面の情報を
表示メモリ２の同じ領域に格納でき、前述の制御情報を
用いて表示アドレスカウンタ22やラスタカウンタ23を操
作することによって、実画面の格納領域だけをアクセス
してCRTに出力する情報を読み出している。As shown in Fig. 2, the virtual screen has the start address VDA where the display information is stored and the control information of the width VW and height VH of the screen expressed by the number of display partitions, and the display start on the actual screen as well. There is an address RDA, a width RW, a height RH, a raster number RN indicating the number of rasters in one vertical display section, and a vertical count HC indicating the number of vertical lines currently being displayed. It is stored in the memory 19 as a variable to be processed by the program. As shown in the display image in Fig. 2,
In one embodiment of the present invention, the information of the virtual screen and the information of the real screen can be stored in the same area of the display memory 2, and by operating the display address counter 22 and the raster counter 23 using the above-mentioned control information, the real screen information can be stored. Only the storage area of is accessed and the information to be output to the CRT is read.

表示タイミングカウンタ25から水平タイミング信号27が
発生される時、制御フラッグ20がセットされ第２のプロ
グラムカウンタ12と状態レジスタ14が選択され第３図の
フローチャートの処理が開始される。なお、第１のプロ
グラムカウンタ11と状態レジスタ13は非選択となるた
め、レジスタ切り換えが起きる直前のメインプログラム
の実行状態値を保持している。When the horizontal timing signal 27 is generated from the display timing counter 25, the control flag 20 is set, the second program counter 12 and the status register 14 are selected, and the processing of the flowchart of FIG. 3 is started. Since the first program counter 11 and the status register 13 are not selected, they hold the execution status value of the main program immediately before the register switching.

水平タイミング信号27で起動されたプログラムでは、ま
ず表示アドレスカウンタ22の内容から実画面幅RWを減算
して水平方向の左端に対応するアドレス値を算出し、次
にラスタカウンタ23とラスタ数RNと比較して垂直方向の
表示行を変えるか判断する。In the program started by the horizontal timing signal 27, the actual screen width RW is first subtracted from the contents of the display address counter 22 to calculate the address value corresponding to the left end in the horizontal direction, and then the raster counter 23 and the raster number RN Compare to determine whether to change the vertical display line.

ラスタカウンタ23とラスタ数RNが不一致の時は、垂直方
向が同じ表示行内であり、ラスタカウンタ23をインクリ
メントして処理を終える。これによって、次の水平表示
時間では前のラスタと同じアドレスから表示情報が読み
出され、ラスタカウンタ23値がキャラクタジェネレータ
のラスタアドレス修飾などに利用されてCRT信号が生成
される。When the raster counter 23 and the number of rasters RN do not match, they are within the same display line in the vertical direction, and the raster counter 23 is incremented and the process is ended. As a result, in the next horizontal display time, the display information is read from the same address as the previous raster, and the value of the raster counter 23 is used for modifying the raster address of the character generator to generate the CRT signal.

ラスタカウンタ23とラスタ数RNが一致の時は、垂直方向
が次の表示行に入る時であり、ラスタカウンタ23に０を
格納して初期化し、垂直カウントHCと実画面高さRHを比
較して垂直方向の表示が終了したか判断する。垂直カウ
ントHCと実画面高さRHが一致する時は、表示が終了した
時で、次の表示が実画面の最上行の左端になるよう、垂
直カウントHCに０を格納して初期化し、表示アドレスカ
ウンタ22に実画面の開始アドレスRDAを格納する。垂直
カウントHCと実画面高さRHが不一致の時は、垂直方向の
表示が途中であり、表示が次の表示行の実画面左端にな
るよう、垂直カウントHCをインクリメントし、表示アド
レスカウンタ22の内容に仮想画面幅VWを加算して次の実
画面左端に対応するアドレス値を算出して格納する。When the raster counter 23 and the number of rasters RN match, it is when the vertical direction enters the next display line, 0 is stored in the raster counter 23 for initialization, and the vertical count HC and the actual screen height RH are compared. To determine whether the vertical display has finished. When the vertical count HC and the actual screen height RH match, when the display ends, the vertical count HC is initialized to 0 by storing 0 so that the next display will be the left end of the top line of the actual screen. The start address RDA of the actual screen is stored in the address counter 22. When the vertical count HC and the actual screen height RH do not match, the vertical display is in the middle, and the vertical count HC is incremented so that the display is at the left end of the actual screen on the next display line, and the display address counter 22 The virtual screen width VW is added to the contents to calculate and store the address value corresponding to the left end of the next real screen.

一連の処理を終えた時、以前の処理に復帰させる命令を
実行し、制御フラッグ20をリセットし、保持されていた
第１のプログラムカウンタ11と状態レジスタ14の内容を
基に中断されたプログラム処理を再開する。When a series of processing is completed, an instruction for returning to the previous processing is executed, the control flag 20 is reset, and the interrupted program processing based on the held contents of the first program counter 11 and the status register 14. To resume.

このように、表示アドレスカウンタ22に画面の制御情報
を演算することにより、第２図の例では表示メモリ２の
アドレスRDAからアドレス（RDA＋RW）まで表示情報を読
み出した後、アドレス（RDA＋VW）から表示情報が読み
出されることになり、アドレス（RDA＋RW＋１）からア
ドレス（RDA＋VW−１）のように仮想画面として情報を
格納しておく必要があるがCRTに出力する必要の無いア
ドレスを飛ばして表示メモリ２をアクセスできる。言い
換えれば、本発明によれば仮想画面の記憶領域に実画面
の記憶領域を重ることができる。In this way, by calculating the screen control information in the display address counter 22, the display information is read from the address RDA to the address (RDA + RW) of the display memory 2 in the example of FIG. 2 and then displayed from the address (RDA + VW). Information is to be read, and it is necessary to store information as a virtual screen from address (RDA + RW + 1) to address (RDA + VW-1), but skip the address that does not need to be output to the CRT and display memory 2 is skipped. Can access. In other words, according to the present invention, the storage area of the virtual screen can be overlapped with the storage area of the real screen.

ハードウェア的には、第２のプログラムカウンタ12と第
２の状態レジスタ14と制御フラッグ20を設けるだけで、
制御プロセッサ部の演算回路16やデータメモリ19などを
共用して、演算や判断が出来るため、比較回路やカウン
タのような特別な回路も設ける必要がない。ここで、仮
想画面処理のために一時的にメインプログラムの処理を
中断するが単純な比較や転送であり処理時間は短く、さ
らに、制御フラッグ20をセット／リセットするだけでプ
ログラムが切り換えられるため、一般に知られる割込の
ようにプログラムカウンタや状態レジスタをスタックに
退避や復帰させるものより高速で、メインプログラムの
処理能力への影響は非常に少ない。In terms of hardware, simply providing a second program counter 12, a second status register 14 and a control flag 20,
Since the arithmetic circuit 16 and the data memory 19 of the control processor unit can be shared for arithmetic operation and judgment, it is not necessary to provide a special circuit such as a comparison circuit or a counter. Here, the processing of the main program is temporarily interrupted for virtual screen processing, but it is a simple comparison and transfer and the processing time is short, and the program can be switched by simply setting / resetting the control flag 20, It is faster than a generally known interrupt that saves and restores the program counter and status register to the stack, and has very little effect on the processing capacity of the main program.

〔発明の効果〕〔The invention's effect〕

以上説明したように本発明は、大きい仮想画面の一部を
切り出してCRTに表示する制御において、仮想画面と実
画面の表示情報を同一の表示メモリに格納でき、表示メ
モリの容量を最小限にできる効果がある。As described above, in the present invention, in the control of cutting out a part of a large virtual screen and displaying it on the CRT, the display information of the virtual screen and the real screen can be stored in the same display memory, and the capacity of the display memory can be minimized. There is an effect that can be done.

また、本発明によれば、CRT上の表示を移動させる時に
も、実画面の表示開始アドレスの制御変数を変更するだ
けでよく、表示メモリ内で表示データの複写させる必要
もなく、使い勝手が良く表示の応答が速い表示システム
を構成できる。Further, according to the present invention, even when the display on the CRT is moved, it is only necessary to change the control variable of the display start address of the actual screen, and it is not necessary to copy the display data in the display memory, which is convenient. A display system with a fast display response can be configured.

さらに、水平走査タイミングに同期してプログラム処理
を切り変るハードウェーアを付加するだけで、制御プロ
セッサのハードウェーアを用いて仮想画面制御の判断や
演算などの複雑な処理を行なえるため、ハードウェーア
を共用化し最小限のハードウェーアで安価な表示制御装
置を提供することができる。In addition, the hardware of the control processor can be used to perform complex processing such as judgment and calculation of virtual screen control simply by adding the hardware that switches the program processing in synchronization with the horizontal scanning timing. An inexpensive display controller can be provided with a minimum of hardware by sharing the wafer.

【図面の簡単な説明】[Brief description of drawings]

第１図は本発明の一実施例の表示制御装置のブロック構
成図、第２図（ａ）（ｂ）は表示メモリの画面イメージ
と制御変数を示す図、第３図は仮想画面処理のフローチ
ャート、第４図は従来の表示システムの構成図、第５図
は従来装置の仮想画面表示における表示メモリのアドレ
ス割り付けを示す図である。 1,47……表示制御装置、2,48……表示メモリ、3,49……
映像信号発生回路、4,50……CRT、11,12……プログラム
カウンタ、13,14……状態レジスタ、15……汎用レジス
タ、16……演算回路、17……命令デコーダ、18……プロ
グラムメモリ、19……データメモリ、20……制御フラッ
グ、21……内部バス、22……表示アドレスカウンタ、23
……ラスタカウンタ、24……インターフェース回路、25
……表示タイミングカウンタ、26……表示区画タイミン
グ信号、27……水平タイミング信号、41……中央処理装
置、42……主記憶、43……周辺制御装置、44……キーボ
ード、45……ディスク、VDA……仮想画面開始アドレ
ス、VW……仮想画面横幅、VH……仮想画面高さ、RDA…
…実画面開始アドレス、RW……実画面幅、RH……実画面
高さ、RN……ラスタ数、HC……垂直カウント。FIG. 1 is a block configuration diagram of a display control device according to an embodiment of the present invention, FIGS. 2 (a) and 2 (b) are diagrams showing screen images and control variables of a display memory, and FIG. 3 is a flowchart of virtual screen processing. FIG. 4 is a configuration diagram of a conventional display system, and FIG. 5 is a diagram showing address allocation of a display memory in virtual screen display of a conventional device. 1,47 …… Display control device, 2,48 …… Display memory, 3,49 ……
Video signal generation circuit, 4,50 ... CRT, 11,12 ... Program counter, 13,14 ... Status register, 15 ... General purpose register, 16 ... Operation circuit, 17 ... Instruction decoder, 18 ... Program Memory, 19 ... Data memory, 20 ... Control flag, 21 ... Internal bus, 22 ... Display address counter, 23
...... Raster counter, 24 …… Interface circuit, 25
...... Display timing counter, 26 …… Display partition timing signal, 27 …… Horizontal timing signal, 41 …… Central processing unit, 42 …… Main memory, 43 …… Peripheral control unit, 44 …… Keyboard, 45 …… Disk , VDA …… Virtual screen start address, VW …… Virtual screen width, VH …… Virtual screen height, RDA…
… Real screen start address, RW …… Real screen width, RH …… Real screen height, RN …… Raster number, HC …… Vertical count.

Claims (1)

【特許請求の範囲】[Claims] 【請求項１】表示情報を記憶する表示データ記憶部と、
表示タイミング信号および水平タイミング信号を発生す
る表示タイミング制御部と、前記表示データ記憶部のア
ドレスを指定し前記表示タイミング信号に応じてアドレ
スを更新する表示アドレス指定部と、前記表示情報を処
理する制御プロセッサとを有し、大きな仮想表示領域か
ら小さな実表示領域を切り出して表示する画像表示装置
であって、命令語を指定する複数のプログラムカウンタ
と、命令の実行結果の状態を記憶する複数の状態レジス
タと、前記水平タイミング信号に応答して前記複数のプ
ログラムカウンタと複数の状態レジスタの中から一組を
選択する手段とを備えることを特徴とする表示制御装
置。1. A display data storage unit for storing display information,
A display timing control unit for generating a display timing signal and a horizontal timing signal, a display address designating unit for designating an address of the display data storage unit and updating the address according to the display timing signal, and a control for processing the display information. An image display device having a processor, which cuts out and displays a small real display area from a large virtual display area, and a plurality of program counters for designating instruction words, and a plurality of states for storing the state of execution results of instructions. A display control device comprising: a register; and means for selecting one set from the plurality of program counters and the plurality of status registers in response to the horizontal timing signal.