JPH0662471A - Process control system - Google Patents
Process control systemInfo
- Publication number
- JPH0662471A JPH0662471A JP23652692A JP23652692A JPH0662471A JP H0662471 A JPH0662471 A JP H0662471A JP 23652692 A JP23652692 A JP 23652692A JP 23652692 A JP23652692 A JP 23652692A JP H0662471 A JPH0662471 A JP H0662471A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- input
- data
- parent
- child
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004886 process control Methods 0.000 title claims description 28
- 230000005540 biological transmission Effects 0.000 claims abstract description 53
- 238000000034 method Methods 0.000 claims abstract description 38
- 230000008569 process Effects 0.000 claims abstract description 35
- 238000012546 transfer Methods 0.000 claims description 21
- 238000013500 data storage Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
- Safety Devices In Control Systems (AREA)
- Selective Calling Equipment (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ファクトリーオートメ
ーション（ＦＡ）システム内の最下位部分を構成するプ
ロセス制御システムに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a process control system which constitutes the lowest part of a factory automation (FA) system.
【０００２】[0002]
【従来の技術】ＦＡシステム内の最下位部分を構成する
プロセス制御システムは、プロセッサの下に、伝送路を
介して複数の入出力装置が接続され、各入出力装置の下
にプロセスを制御するアクチュエータやプロセスの状態
を検出するセンサなどの各種の要素が接続された構成と
なっている。このようなプロセッサや入出力装置は、そ
れぞれプログラマブル・コントローラ（ＰＣ）やリモー
トＩ／Ｏなどとも称される。また、プロセッサと各入出
力装置間を接続する伝送路はＰＣリンクなどとも称され
る。プロセッサは、各入出力装置と伝送路とを介して入
力される制御対象のプロセスの状態データを含む各種の
データと内蔵のプロセス制御用プログラムとに基づきこ
のプロセスに設定すべき制御データを作成し、伝送路と
各入出力装置とを介してプロセスに出力する。2. Description of the Related Art A process control system, which constitutes a lowermost part of an FA system, has a plurality of input / output devices connected under a processor via transmission lines and controls a process under each input / output device. Various elements such as an actuator and a sensor for detecting the state of the process are connected. Such a processor and an input / output device are also referred to as a programmable controller (PC) or remote I / O. The transmission line connecting the processor and each input / output device is also called a PC link. The processor creates control data to be set for this process based on various data including the state data of the process to be controlled, which is input via each input / output device and the transmission path, and the built-in process control program. , To the process via the transmission line and each input / output device.
【０００３】上記プロセス制御システムでは、プロセッ
サのダウンサイジング化を促進するうえで、機能分散や
負荷分散、あるいはこれらを混在させた形態のマルチプ
ロセッサ・システムが採用される。このようなマルチプ
ロセッサ・システムでは、伝送制御機能などに関して主
体的な動作を行う親プロセッサと、従属的な動作を行う
１又は複数の子プロセッサとから構成されるマスター／
スレーブ方式が採用されると共に、各プロセッサ間のデ
ータ伝送としてはフレーム同期式の時分割多重伝送が採
用される場合が多い。In the above process control system, in order to promote downsizing of the processor, a multiprocessor system of function distribution, load distribution, or a mixture thereof is adopted. In such a multiprocessor system, a master / processor which is composed of a parent processor that performs a main operation regarding a transmission control function and one or a plurality of child processors that perform a subordinate operation.
In many cases, the slave system is adopted, and as the data transmission between the processors, frame synchronous time division multiplex transmission is adopted.
【０００４】従来、上記マルチプロセッサ形式のプロセ
ス制御システムでは、各入出力装置への制御データの出
力と各入出力装置からの状態データの入力とは親プロセ
ッサの専管事項となっている。すなわち、各子プロセッ
サと各入出力装置間のデータの入出力は全て親プロセッ
サを介在させて行われる。Conventionally, in the above multiprocessor type process control system, the output of control data to each input / output device and the input of status data from each input / output device are under the exclusive control of the parent processor. That is, all input / output of data between each child processor and each input / output device is performed through the parent processor.
【０００５】これは、特定のスイッチのオン／オフなど
に関する各子プロセッサからの制御データが互いに矛盾
する事態が発生したり、矛盾しないまでも特定のスイッ
チをある子プロセッサの制御データに従ってオンしたの
ち直ちに他の子プロセッサの制御データに従ってオフし
たりすることによりプロセスの安定性が損なわれる場合
があり、このような事態を回避するために、親プロセッ
サが適宜な排他制御則に基づき自装置の制御データと各
子プロセッサから受信した制御データとを合成して入出
力装置に実際に出力する実制御データを作成し、出力す
る必要があるからである。This is because the control data from each child processor relating to on / off of a particular switch may conflict with each other, or even if the particular switch does not conflict, the particular switch is turned on according to the control data of a certain child processor. The process stability may be impaired by immediately turning it off according to the control data of another child processor.To avoid such a situation, the parent processor controls its own device based on an appropriate exclusive control rule. This is because it is necessary to combine the data and the control data received from each child processor to create and output the actual control data that is actually output to the input / output device.
【０００６】[0006]
【発明が解決しようとする課題】上記従来のマルチプロ
セッサ形式のプロセス制御システムでは、データの入出
力に関しては親プロセッサと子プロセッサの機能が固定
化されている。このため、待機予備の概念を導入してシ
ステムの信頼性の向上を図ろうとすると、親プロセッサ
用の予備と子プロセッサ用の予備とが必要になり、シス
テムが大型・高価になるという問題がある。In the conventional multiprocessor type process control system described above, the functions of the parent processor and the child processor are fixed with respect to data input / output. Therefore, if the concept of standby backup is introduced to improve the reliability of the system, a backup for the parent processor and a backup for the child processor are required, and the system becomes large and expensive. .
【０００７】また、上記従来のマルチプロセッサ形式の
プロセス制御システムでは、各子プロセッサは自プロセ
ッサが出力した制御データ通りに作成されたとは限らな
い実制御データを親プロセッサに問い合わせたり、自プ
ロセッサが出力した制御データ通りに変化しているとは
限らない状態データを確認したりすることが必要にな
る。このような実制御データや状態データの確認は全て
親プロセッサを通して行われるため、親プロセッサの負
担が大きくなり、システム全体としてのオバーヘッドの
増大とスループットの低下を招くという問題がある。Further, in the above conventional multiprocessor type process control system, each child processor inquires of the parent processor about the actual control data that is not always created according to the control data output by the own processor, and outputs the own control processor. It is necessary to confirm the status data that is not necessarily changed according to the control data. Since all such confirmation of actual control data and status data is performed through the parent processor, there is a problem that the burden on the parent processor is increased and the overhead and the throughput of the entire system are increased.
【０００８】[0008]
【課題を解決するための手段】本発明のプロセス制御シ
ステムは、単一の親プロセッサと単一又は複数の子プロ
セッサとに加えて、少なくとも１台の予備プロセッサを
備えている。親プロセッサは、子プロセッサのそれぞれ
が作成した制御データを受信し、この受信した各子プロ
セッサの制御データと自プロセッサが作成した制御デー
タとを合成したものを実制御データとして各入出力装置
に送信し、これら入出力装置のそれぞれからプロセスの
状態データを受信する手段を備えている。The process control system of the present invention comprises a single parent processor and a single or multiple child processors, as well as at least one spare processor. The parent processor receives the control data created by each of the child processors, and sends a composite of the received control data of each child processor and the control data created by the own processor to each input / output device as actual control data. However, a means for receiving process state data from each of these input / output devices is provided.
【０００９】上記単一又は複数の予備プロセッサは、子
プロセッサのそれぞれが親プロセッサに送信したプロセ
ス制御データ、親プロセッサが各入出力装置に送信した
実制御データ及び各入出力装置が親プロセッサに送信し
たプロセスの状態データを受信して保存する手段と、親
プロセッサ又は何れかの子プロセッサの障害の発生時
に、この障害発生プロセッサの機能を代替する手段とを
備えている。The single or a plurality of spare processors are the process control data transmitted by each child processor to the parent processor, the actual control data transmitted by the parent processor to each input / output device, and each input / output device transmitted to the parent processor. And a means for receiving and saving the state data of the process, and a means for substituting the function of the faulty processor when a fault occurs in the parent processor or any of the child processors.
【００１０】さらに、本発明の一実施例によれば、各子
プロセッサは、それぞれが作成した制御データを親プロ
セッサに送信する手段に加えて、この親プロセッサが各
入出力装置に送信する実制御データと各入出力装置が親
プロセッサに送信するプロセスの状態データとを受信し
て保存する手段を備えている。Further, according to one embodiment of the present invention, each child processor, in addition to the means for sending the control data created by the child processor, to the parent processor, the actual control sent by the parent processor to each input / output device. Means are provided for receiving and storing data and process state data that each I / O device sends to the parent processor.
【００１１】[0011]
【作用】親プロセッサは、各子プロセッサからそれぞれ
が作成した制御データを収集し、これらの制御データと
自プロセッサが作成した制御データとを適宜な排他制御
則などに基づいて合成することにより実際にプロセス出
力すべき実制御データを作成し、共通の伝送路を介して
接続されている各入出力装置に送信する。The parent processor actually collects the control data created by each child processor, and synthesizes these control data with the control data created by its own processor based on an appropriate exclusive control rule, etc. Actual control data to be output as a process is created and sent to each input / output device connected via a common transmission line.
【００１２】単一又は複数の予備プロセッサは、親プロ
セッサが保存しているデータと同一のデータ、すなわち
親プロセッサが子プロセッサや入出力装置とから受信し
たデータと、親プロセッサが入出力装置に送信した実制
御データを常時受信して保存しているため、親プロセッ
サに障害が発生した場合でも、何れかの子プロセッサに
障害が発生した場合でも、制御に必要なデータを収集し
直すことなく直ちに障害発生プロセッサの機能を代替で
きる。すなわち、上記予備プロセッサは、親プロセッサ
と子プロセッサの共通予備として機能することができ、
予備プロセッサの台数の低減が図られる。The single or plural spare processors are the same as the data stored in the parent processor, that is, the data received by the parent processor from the child processor and the I / O device, and the parent processor transmits to the I / O device. Since the actual control data is always received and stored, even if the parent processor fails or one of the child processors fails, the failure immediately occurs without re-collecting the data required for control. The function of the processor can be replaced. That is, the spare processor can function as a common spare for the parent processor and the child processor,
The number of spare processors can be reduced.
【００１３】さらに、本発明の一実施例によれば、各子
プロセッサは、それぞれが作成した制御データをこの親
プロセッサに送信する動作に加えて、この親プロセッサ
が各入出力装置に送信する実制御データと各入出力装置
が親プロセッサに送信するプロセスの状態データとを受
信し、保存する動作を行う。Further, according to one embodiment of the present invention, in addition to the operation in which each child processor sends the control data created by the child processor to the parent processor, the child processor sends the control data to each input / output device. The control data and the process state data transmitted from each input / output device to the parent processor are received and stored.
【００１４】このように、子プロセッサが親プロセッサ
から入出力装置に送信された実制御データと入出力装置
から親プロセッサに送信されたプロセスの状態データを
共通の伝送路を介して傍受して保存しておくことによ
り、子プロセッサから親プロセッサへの実制御データの
問い合わせや、親プロセッサを介在させた入出力装置か
らのプロセス状態データの読取りが不要になり、システ
ム全体のオーバーヘッドの大幅な低減と処理能力の大幅
な向上が実現される。As described above, the child processor intercepts and saves the actual control data transmitted from the parent processor to the input / output device and the process state data transmitted from the input / output device to the parent processor via the common transmission path. This makes it unnecessary for the child processor to inquire the actual control data from the parent processor and to read the process state data from the input / output device via the parent processor, which significantly reduces the overhead of the entire system. A significant improvement in processing capacity is realized.
【００１５】[0015]
【実施例】図２は、本発明の一実施例のプロセス制御シ
ステムの構成を制御対象のプロセスと共に示すブロック
図であり、１０は親プロセッサ、１１，１２，１３は子
プロセッサ、２１，２２，２３，２４は入出力装置（Ｉ
／Ｏ）、３０は共通の伝送路、３１は図示しない上位の
プロセッサに連なる伝送路である。FIG. 2 is a block diagram showing the configuration of a process control system according to an embodiment of the present invention together with the process to be controlled, 10 being a parent processor, 11, 12, 13 child processors 21, 22, 22. 23 and 24 are input / output devices (I
/ O), 30 is a common transmission line, and 31 is a transmission line connected to an upper processor (not shown).
【００１６】伝送路３０は、２芯の光ファイバーケーブ
ルを用いた現用と予備から成る２重の伝送路３０ａ，３
０ｂから構成されており、プロセッサ１０〜１３と入出
力装置２１〜２４とは、伝送路３０から２系統の入力ポ
ートの一方に受けた光信号を一旦電気信号に復元し、再
度光信号に変調して２系統の出力ポートの一方から伝送
路３０に出力するというデータの中継転送を行う。２重
の伝送路と各装置内の２系統の入出力ポートとの組合せ
により、図中に矢印で示すように、ループ状の時計廻り
の現用伝送路３０ａと反時計廻りの予備伝送路３０ｂと
が、各プロセッサや入出力装置や伝送路の障害の発生状
況に応じて形成される。The transmission line 30 is a dual transmission line 30a, 3 using an optical fiber cable of two cores and is composed of a working line and a spare line.
0b, the processors 10 to 13 and the input / output devices 21 to 24 temporarily restore an optical signal received from the transmission line 30 to one of the two input ports into an electrical signal and modulate it again into an optical signal. Then, the data is relayed and transferred from one of the two output ports to the transmission line 30. Due to the combination of the double transmission line and the two input / output ports in each device, as shown by the arrow in the figure, a loop clockwise working transmission line 30a and a counterclockwise standby transmission line 30b are provided. Are formed in accordance with the occurrence status of failure of each processor, input / output device, and transmission path.
【００１７】子プロセッサ１１と１２のそれぞれは、子
プロセッサ１１で代表して図３に示すように、自プロセ
ッサの送信データと他プロセッサが送信したデータとを
データの送信元や宛先ごとに区分して保存しておく領域
を備えている。自プロセッサの送信データは、親プロセ
ッサ１０と他の子プロセッサに転送するプロセッサ間転
送データと、親プロセッサ１０に送信するプロセス制御
データとから構成されている。前者のプロセッサ間転送
データは、自他プロセッサ間の連携動作のために必要な
各種のデータ例えば、自プロセッサが検出した制御対象
物の現在位置などのトラッキングデータや、自プロセッ
サの状態を示すステータス信号などであり、入出力装置
２１〜２４に出力しようとする制御データとは区別され
ている。Each of the child processors 11 and 12, as a representative of the child processor 11, divides the data transmitted by the own processor and the data transmitted by another processor into data transmission sources and data transmission destinations. It has an area to store it. The transmission data of its own processor is composed of inter-processor transfer data to be transferred to the parent processor 10 and other child processors, and process control data to be transmitted to the parent processor 10. The former transfer data between processors is various data necessary for cooperative operation between itself and other processors, for example, tracking data such as the current position of the control target detected by the own processor, and a status signal indicating the state of the own processor. And the like, and is distinguished from the control data to be output to the input / output devices 21 to 24.
【００１８】子プロセッサ１１と１２のそれぞれにおい
ては、他の子プロセッサが送信したデータのうちプロセ
ッサ間転送データのみが保存される。これに対して、親
プロセッサ１０と予備プロセッサ１３においては、図４
に示すように、子プロセッサ１１と１２が送信したデー
タに含まれるプロセッサ間転送データと制御データの両
者が保存される。In each of the child processors 11 and 12, only the inter-processor transfer data among the data transmitted by the other child processors is stored. On the other hand, in the parent processor 10 and the spare processor 13, FIG.
As shown in, both the inter-processor transfer data and the control data included in the data transmitted by the child processors 11 and 12 are stored.
【００１９】子プロセッサ１１，１２のそれぞれは、上
記自プロセッサの送信データと他のプロセッサが送信し
たプロセッサ間転送データとを保存しておく領域に加え
て、親プロセッサ１０が入出力装置２１〜２４のそれぞ
れに送信した実制御データと、入出力装置２１〜２４の
それぞれが親プロセッサ１０に送信したプロセスの状態
データを傍受して送信元や宛先の入出力装置ごとに区分
して保存しておく領域を備えている。親プロセッサ１０
と予備プロセッサ１３も、同様に、親プロセッサ１０が
各入出力装置に送信するあるいは送信した実制御データ
と、各入出力装置が親プロセッサ１０に送信したプロセ
スの状態データを保存しておく領域を備えている。Each of the child processors 11 and 12 has an area for storing the transmission data of its own processor and the inter-processor transfer data transmitted by another processor. The actual control data transmitted to each of the I / O devices and the process status data transmitted to each of the input / output devices 21 to 24 to the parent processor 10 and stored separately for each input / output device of the transmission source or the destination. It has an area. Parent processor 10
Similarly, the spare processor 13 also has an area for storing the actual control data transmitted or transmitted by the parent processor 10 to each input / output device and the process state data transmitted by each input / output device to the parent processor 10. I have it.
【００２０】このプロセス制御システム内のデータ伝送
は、図１の通信シーケンス図に示すように、親プロセッ
サ１０から２台の子プロセッサ１１，１２と、４台の入
出力装置２１〜２４へのポーリングを含むフレーム同期
の形式で行われる。図１において、上下の配置は下方に
向かうほど時間が経過することを示し、□印を付した装
置はデータの送信元、小さな●印を付した装置はデータ
の受信先、大きな○印を付した装置はポーリング先であ
ることを示している。As shown in the communication sequence diagram of FIG. 1, data transmission in this process control system is performed by polling from the parent processor 10 to the two child processors 11 and 12 and the four input / output devices 21 to 24. Is performed in the form of frame synchronization including. In Fig. 1, the upper and lower arrangements indicate that the time elapses toward the bottom, and the devices marked with □ are the senders of data, the devices marked with a small ● are receivers of data, and the ones with a large ○ are marked. Indicates that the device is a polling destination.
【００２１】まず、親プロセッサ１０から子プロセッサ
１１，１２のそれぞれに対するポーリングを兼ねたプロ
セッサ間転送データの送受信が６個のフレームを使用し
て行われる。すなわち、最初のフレーム１ａにおいて、
親プロセッサ１０から子プロセッサ１１と１２に対し子
プロセッサ１１へのポーリングを兼ねたプロセッサ間転
送データの転送が行われる。このプロセッサ間転送デー
タは、子プロセッサ１１を狭義の宛先として転送される
ものであるが、この狭義の宛先に該当しない他の子プロ
セッサ１２と予備プロセッサ１３も、このプロセッサ間
転送データを同時に受信ないしは傍受して保存する。し
かしながら、他の子プロセッサ１２と予備プロセッサ１
３は、この傍受したデータを自プロセッサへの転送デー
タとは区別して保存する。First, transmission / reception of inter-processor transfer data, which also functions as polling, from the parent processor 10 to each of the child processors 11 and 12 is performed using 6 frames. That is, in the first frame 1a,
The inter-processor transfer data that also serves as polling for the child processor 11 is transferred from the parent processor 10 to the child processors 11 and 12. This inter-processor transfer data is transferred with the child processor 11 as a narrowly defined destination, but other child processors 12 and spare processors 13 that do not correspond to this narrowly defined destination also receive or receive this inter-processor transferred data at the same time. Intercept and save. However, other child processors 12 and spare processors 1
3 stores the intercepted data separately from the data transferred to its own processor.
【００２２】子プロセッサ１１は、親プロセッサ１０が
送信したプロセッサ間転送データを送信元である親プロ
セッサ１０に対応して設けられている自プロセッサ内の
領域に保存すると共に、この受信データの末尾などの所
定箇所に含まれているポーリングのコードを解読するこ
とにより、自プロセッサがポーリングを受けたことを認
識する。同様に、子プロセッサ１２と予備プロセッサ１
３は、親プロセッサ１０から受信したプロセッサ間転送
データを送信元の親プロセッサ１０に対応して設けられ
ている自プロセッサ内のデータ保存領域に保存すると共
に、この受信データに含まれるポーリングのコードを解
読することにより、自プロセッサはポーリングを受けて
いないことを認識する。The child processor 11 saves the inter-processor transfer data transmitted by the parent processor 10 in an area within its own processor provided corresponding to the parent processor 10 which is the transmission source, and at the end of this received data, etc. By deciphering the polling code included in the predetermined portion of, the own processor recognizes that the polling has been received. Similarly, the child processor 12 and the spare processor 1
3 stores the inter-processor transfer data received from the parent processor 10 in the data storage area in the own processor provided corresponding to the transmission source parent processor 10, and also sets the polling code included in the received data. By decoding, its own processor recognizes that it is not polled.
【００２３】最初のフレーム１ａによって親プロセッサ
１０からポーリングを受けた子プロセッサ１１は、次の
フレーム１ｂを利用して自プロセッサの送信データのう
ちプロセッサ間転送データのみを親プロセッサ１０を狭
義の宛先として送信し、これを受信した親プロセッサ１
０と、これを傍受した他の子プロセッサ１２と予備プロ
セッサ１３は、このプロセッサ間転送データを送信元の
子プロセッサ１１に対応して設けられているデータ保存
領域に保存する。The child processor 11, which is polled by the parent processor 10 in the first frame 1a, uses only the inter-processor transfer data among the transmission data of its own processor as the destination of the parent processor 10 in a narrow sense by using the next frame 1b. Parent processor 1 that sent and received this
0, and the other child processor 12 and the spare processor 13 that have intercepted this save the inter-processor transfer data in the data saving area provided corresponding to the child processor 11 of the transmission source.
【００２４】子プロセッサ１１は、次のフレーム１ｃを
使用して、送信データに含まれる制御データを親プロセ
ッサ１０に送信し、これを受信した親プロセッサ１０
は、この送信元の子プロセッサ１１に対応して設けられ
ているデータ保存領域に保存する。この子プロセッサ１
１から送信されるプロセッサ間転送データは、予備プロ
セッサ１３においても受信され、送信元の子プロセッサ
１１に対応して設けられているデータ保存領域内に保存
される。The child processor 11 transmits the control data included in the transmission data to the parent processor 10 using the next frame 1c, and receives the parent processor 10 and receives the control data.
Is stored in the data storage area provided corresponding to the child processor 11 of the transmission source. This child processor 1
The inter-processor transfer data transmitted from 1 is also received by the spare processor 13 and is stored in the data storage area provided corresponding to the child processor 11 of the transmission source.
【００２５】以下同様にして、後続の３フレーム２ａ〜
２ｃを利用して、子プロセッサ１２へのポーリングを兼
ねたプロセッサ間転送データの転送と、子プロセッサ１
２から親プロセッサ１０と予備プロセッサ１３へのプロ
セッサ間転送データと制御データの転送が行われる。Similarly, the subsequent three frames 2a ...
2c is used to transfer inter-processor transfer data that also serves as polling to the child processor 12, and the child processor 1
The inter-processor transfer data and the control data are transferred from 2 to the parent processor 10 and the spare processor 13.
【００２６】上記プロセッサ間のデータ転送が終了する
と、親プロセッサ１０において、子プロセッサ１１と１
２のそれぞれが作成して送信してきた制御データと、親
プロセッサ１０自身が作成した制御データとについて、
適宜な排他制御に基づく合成が行われ、入出力装置２１
〜２４に出力すべき実制御データが作成される。親プロ
セッサ１０は、上記実制御データの作成が終了すると、
入出力装置２１〜２４のそれぞれに対するポーリングを
兼ねた実制御データの出力と状態データの入力を開始す
る。When the data transfer between the processors is completed, the parent processor 10 and the child processors 11 and 1
Regarding the control data created and transmitted by each of the two and the control data created by the parent processor 10 itself,
Combining is performed based on appropriate exclusive control, and the input / output device 21
The actual control data to be output to 24 are created. When the parent processor 10 finishes creating the actual control data,
The output of the actual control data and the input of the status data, which also serve as polling for each of the input / output devices 21 to 24, are started.
【００２７】すなわち、フレーム１Ａにおいて、親プロ
セッサ１０から入出力装置２１に対するポーリングを兼
ねた実制御データの送信が行われる。この実制御データ
は、入出力装置２１を宛先として転送されるものである
が、子プロセッサ１１，１２と予備プロセッサ１３もこ
の実制御データを傍受し、宛先の入出力装置２１に対応
して設けられている保存領域に保存する。That is, in frame 1A, the parent processor 10 transmits the actual control data to the input / output device 21, which also serves as polling. This actual control data is transferred to the input / output device 21 as a destination, but the child processors 11 and 12 and the spare processor 13 also intercept this actual control data and provide it corresponding to the destination input / output device 21. Save to the specified save area.
【００２８】入出力装置２１は、親プロセッサ１０が送
信した実制御データを受信すると共に、この受信データ
の末尾などの所定箇所に含まれているポーリングのコー
ドを解読することにより、自装置がポーリングを受けた
ことを認識し、次のフレーム１Ｂを使用して、親プロセ
ッサ１０宛てのプロセスの状態データを送信する。この
プロセスの状態データは、親プロセッサ１０を宛先とし
て転送されるものであるが、子プロセッサ１１，１２と
予備プロセッサ１３もこのプロセスの状態データを傍受
し、送信元の入出力装置２１に対応して設けられている
データ保存領域に保存する。The input / output device 21 receives the actual control data transmitted by the parent processor 10 and, at the same time, decodes the polling code included in a predetermined portion such as the end of the received data so that its own device polls. Receiving the received data, the next frame 1B is used to transmit the state data of the process addressed to the parent processor 10. The state data of this process is transferred to the parent processor 10 as a destination, but the child processors 11 and 12 and the spare processor 13 also intercept the state data of this process and correspond to the input / output device 21 of the transmission source. The data is saved in the data save area provided in the.
【００２９】以下同様にして、後続の２フレーム２Ａ，
２Ｂを利用して、入出力装置２２に対するポーリングを
兼ねた実制御データの送信と、この入出力装置２２から
親プロセッサ１０に宛てた状態データの送信が行われ
る。この後、更に後続の２フレーム３Ａ，３Ｂを利用し
て、入出力装置２３に対するポーリングを兼ねた実制御
データの送信と、この入出力装置２３から親プロセッサ
１０に宛てた状態データの送信が行われる。更に、最後
の２フレーム４Ａ，４Ｂを利用して、入出力装置２４に
対するポーリングを兼ねた実制御データの送信と、この
入出力装置２４から親プロセッサ１０に宛てた状態デー
タの送信が行われる。In the same manner, the following two frames 2A,
2B is used to transmit actual control data that also serves as polling for the input / output device 22, and to transmit status data addressed to the parent processor 10 from the input / output device 22. After that, the subsequent two frames 3A and 3B are used to transmit the actual control data that also serves as the polling for the input / output device 23, and to transmit the status data addressed from the input / output device 23 to the parent processor 10. Be seen. Further, the last two frames 4A and 4B are used to transmit the actual control data that also serves as polling to the input / output device 24 and the state data addressed from the input / output device 24 to the parent processor 10.
【００３０】子プロセッサ１１，１２と予備プロセッサ
１３のそれぞれは、上述のような通信シーケンスに従っ
て親プロセッサ１０から入出力装置２２〜２４宛てに送
信される実制御データと、入出力装置２２〜２４から親
プロセッサ１０宛てに送信されるプロセスの状態データ
とを傍受し、各入出力装置に対応して区分されているデ
ータ保存領域に保存する。Each of the child processors 11 and 12 and the spare processor 13 has actual control data transmitted from the parent processor 10 to the input / output devices 22 to 24 and the input / output devices 22 to 24 according to the above-described communication sequence. The state data of the process transmitted to the parent processor 10 is intercepted and stored in the data storage area divided corresponding to each input / output device.
【００３１】このように、子プロセッサ１１，１２のそ
れぞれは、親プロセッサ１０が入出力装置２１〜２４の
それぞれに送信した実制御データと、入出力装置２１〜
２４のそれぞれが親プロセッサ１０に送信したプロセス
の状態データとを常時傍受して保存しているため、自プ
ロセッサが送信した制御データとは異なり得る実制御デ
ータの内容を親プロセッサ１０に問い合わせたり、親プ
ロセッサ１０を介して入出力装置２１〜２４からプロセ
スの状態データを読取ったりする処理が一切不要とな
る。As described above, each of the child processors 11 and 12 receives the actual control data transmitted from the parent processor 10 to each of the input / output devices 21 to 24 and the input / output devices 21 to 21.
Since each of the 24 constantly intercepts and saves the process state data transmitted to the parent processor 10, the contents of actual control data that may be different from the control data transmitted by the own processor are queried to the parent processor 10, There is no need to perform any process of reading process state data from the input / output devices 21 to 24 via the parent processor 10.
【００３２】同様に、予備プロセッサ１３は、子プロセ
ッサ１１，１２が親プロセッサ１０に送信した制御デー
タと、プロセッサ間転送データと、親プロセッサ１０が
入出力装置２１〜２４のそれぞれに送信した実制御デー
タと、入出力装置２１〜２４のそれぞれが親プロセッサ
１０に送信したプロセスの状態データとを常時傍受して
保存している。Similarly, the spare processor 13 controls the child processors 11 and 12 to send the control data to the parent processor 10, the inter-processor transfer data, and the actual control that the parent processor 10 sends to each of the input / output devices 21 to 24. The data and the process state data transmitted to the parent processor 10 by each of the input / output devices 21 to 24 are always intercepted and stored.
【００３３】このため、予備プロセッサ１３は、親プロ
セッサ１０や、子プロセッサ１１，１２のいずれかに障
害が発生した時に、障害発生プロセッサの機能を代替す
るうえで必要な障害発生直前のプロセッサ間転送デー
タ、制御データ、実制御データ及びプロセスの状態デー
タを取得し直すことなく、直ちに障害発生プロセッサの
機能を代替することが可能になる。Therefore, the spare processor 13 transfers between processors immediately before the occurrence of a failure, which is necessary to substitute the function of the failed processor when a failure occurs in either the parent processor 10 or the child processors 11 and 12. It is possible to immediately replace the function of the faulty processor without reacquiring data, control data, actual control data, and process state data.
【００３４】すなわち、予備プロセッサ１３は、親プロ
セッサ１０からのデータ転送が所定期間にわたって途絶
えたり、親プロセッサ１０から受信したステータス信号
がその異常を示していることなどから親プロセッサに障
害が発生したことを検出すると、直ちに子プロセッサ１
１，１２へのポーリングを含む親プロセッサ１０の機能
の代替を開始する。That is, in the spare processor 13, a failure occurs in the parent processor because the data transfer from the parent processor 10 is interrupted for a predetermined period, or the status signal received from the parent processor 10 indicates the abnormality. Immediately, the child processor 1
Initiate replacement of the parent processor 10 functions, including polling 1,12.
【００３５】この際、親プロセッサ１０の通信制御機能
に障害が発生したためここでループ伝送路が切断された
場合には、親プロセッサ１０の機能の代替を開始した予
備プロセッサ１３は、現用の伝送路３０ａと予備の伝送
路３０ｂの双方に同一のデータを送信することによりル
ープ形式の伝送路をバス形式の伝送路に変更する。At this time, if the loop transmission line is disconnected at this point due to a failure in the communication control function of the parent processor 10, the spare processor 13 which has started the substitution of the function of the parent processor 10 is The loop-type transmission path is changed to the bus-type transmission path by transmitting the same data to both 30a and the spare transmission path 30b.
【００３６】同様に、予備プロセッサ１３は、子プロセ
ッサ１１や１２に障害が発生したことを検出すると、直
ちに親プロセッサ１０への応答を含む子プロセッサの機
能の代替を開始する。この際、子プロセッサの通信制御
機能の障害によってここでループ伝送路が切断された場
合にも、バス形式の伝送路への変更が行われる。Similarly, when the spare processor 13 detects that the child processor 11 or 12 has failed, it immediately starts replacing the functions of the child processor, including the response to the parent processor 10. At this time, even if the loop transmission line is disconnected here due to a failure in the communication control function of the child processor, the change to the bus type transmission line is performed.
【００３７】以上、２重ループ形式の伝送路を使用し途
中で切断が生じた場合にはバス形式に変更する構成を例
示したが、最初からバス形式の伝送路を使用する構成と
することもできる。Although the double loop type transmission line is used and the configuration is changed to the bus type when a disconnection occurs on the way, the bus type transmission line may be used from the beginning. it can.
【００３８】また、伝送路として光ケーブルを使用した
ため各プロセスと入出力装置間で中継伝送を行う構成を
例示したが、電気信号の伝送路から分岐回路を介して信
号を送受信する非中継伝送方式を採用する構成とするこ
ともできる。Further, although the configuration of performing the relay transmission between each process and the input / output device by using the optical cable as the transmission path has been exemplified, the non-relay transmission method of transmitting and receiving the signal from the transmission path of the electric signal through the branch circuit is adopted. It can also be adopted.
【００３９】[0039]
【発明の効果】以上詳細に説明したように、本発明のプ
ロセス制御システムは、子プロセッサのそれぞれが親プ
ロセッサから入出力装置に送信された実制御データと、
入出力装置から親プロセッサに送信されたプロセスの状
態データを共通の伝送路を介して傍受して保存しておく
構成であるから、子プロセッサから親プロセッサへの実
制御データの問い合わせや、親プロセッサを介在させた
入出力装置からの状態データの読取りが不要になり、シ
ステム全体のオーバーヘッドの大幅な低減と処理能力の
大幅な向上が実現される。As described in detail above, in the process control system of the present invention, each of the child processors has actual control data transmitted from the parent processor to the input / output device,
Since the process state data sent from the I / O device to the parent processor is intercepted and stored via the common transmission path, the child processor inquires of the parent processor about the actual control data and the parent processor It is not necessary to read the status data from the input / output device via the CPU, and the overall overhead of the system is greatly reduced and the processing capability is significantly improved.
【００４０】また、本発明のプロセス制御システムは、
上記親プロセッサが保存するデータと同一のデータを傍
受して保存する予備プロセッサを備える構成であるか
ら、この予備プロセッサを親プロセッサと子プロセッサ
の共通予備として利用することができ、簡易・安価な構
成のもとにシステムの信頼性を高めることができるとい
う効果が奏される。Further, the process control system of the present invention is
Since the configuration is provided with a spare processor that intercepts and stores the same data as the data stored by the parent processor, this spare processor can be used as a common spare for the parent processor and the child processor, and a simple and inexpensive configuration Based on this, the effect that the reliability of the system can be enhanced is exhibited.
【図１】本発明の一実施例のプロセス制御システムにお
いて、親プロセッサ、子プロセッサ及び入出力装置間で
行われるデータ伝送の様子を説明するためのシーケンス
図である。FIG. 1 is a sequence diagram for explaining how data is transmitted among a parent processor, a child processor, and an input / output device in a process control system according to an embodiment of the present invention.
【図２】本発明の一実施例のプロセス制御装置の構成を
示すブロック図である。FIG. 2 is a block diagram showing a configuration of a process control device according to an embodiment of the present invention.
【図３】上記実施例の子プロセッサ１１のデータ保存領
域の構成の一例を説明するための概念図である。FIG. 3 is a conceptual diagram for explaining an example of a configuration of a data storage area of a child processor 11 of the above embodiment.
【図４】上記実施例の親プロセッサ１０と予備プロセッ
サ１３のデータ保存領域の構成の一例を説明するための
概念図である。FIG. 4 is a conceptual diagram for explaining an example of a configuration of a data storage area of a parent processor 10 and a spare processor 13 of the above embodiment.
【符号の説明】 １０ 親プロセッサ １１，１２ 子プロセッサ １３ 予備プロセッサ ２１〜２４ 入出力装置 ３０ 共通の伝送路 ３１ 上位装置に連なる伝送路[Explanation of Codes] 10 Parent Processor 11, 12 Child Processor 13 Spare Processor 21-24 Input / Output Device 30 Common Transmission Line 31 Transmission Line Connected to Upper Device
Claims (4)
置を介して入力される制御対象のプロセスの状態データ
を含む各種のデータ及び内蔵のプロセス制御用プログラ
ムに基づき前記各入出力装置を介して前記制御対象のプ
ロセスに出力すべきプロセス制御データを作成する複数
のプロセッサとが共通の伝送路を介して接続されたプロ
セス制御システムにおいて、 前記複数のプロセッサは、単一の親プロセッサ、単一又
は複数の子プロセッサ及び単一又は複数の予備プロセッ
サから成り、 前記親プロセッサは、前記各子プロセッサからそれぞれ
が作成したプロセス制御データを受信し、各子プロセッ
サから受信したプロセス制御データと自プロセッサが作
成したプロセス制御データとを合成したものを実制御デ
ータとして前記各入出力装置に送信し、これら各入出力
装置からプロセスの状態データを受信する手段を備え、 前記子プロセッサは、自プロセッサが作成したプロセス
制御データを前記親プロセッサに送信する手段を備え、 前記予備プロセッサは、前記子プロセッサが前記親プロ
セッサに送信したプロセス制御データ、前記親プロセッ
サが前記各入出力装置に送信した実制御データ及び前記
各入出力装置が親プロセッサに送信したプロセスの状態
データを受信して保存する手段と、前記親プロセッサ又
は何れかの子プロセッサの障害の発生時にこの障害発生
プロセッサの機能を代替する手段とを備えたことを特徴
とするプロセス制御システム。1. A plurality of input / output devices, and various input / output devices based on various data including status data of a process to be controlled which are input via these input / output devices and a built-in process control program. In a process control system in which a plurality of processors that create process control data to be output to the process to be controlled are connected via a common transmission path, the plurality of processors are a single parent processor and a single processor. One or a plurality of child processors and a single or a plurality of spare processors, the parent processor receives the process control data respectively created from each child processor, and the process control data received from each child processor and its own processor. To the input / output devices as actual control data that is a combination of the process control data created by And means for receiving process state data from each of these input / output devices, the child processor comprises means for transmitting process control data created by the own processor to the parent processor, and the spare processor is the Process control data sent from the child processor to the parent processor, actual control data sent from the parent processor to the input / output devices, and process state data sent from the input / output devices to the parent processor are received and stored. A process control system comprising means and means for substituting the function of the faulty processor when a fault occurs in the parent processor or any of the child processors.
セス制御データを前記親プロセッサに送信する手段に加
えて、前記親プロセッサが前記各入出力装置に送信した
実制御データと前記各入出力装置が前記親プロセッサに
送信したプロセスの状態データとを受信して保存する手
段を備えたことを特徴とするプロセス制御システム。2. The real control according to claim 1, wherein the child processor, in addition to the means for sending the process control data created by the own processor to the parent processor, the actual control sent by the parent processor to each of the input / output devices. A process control system comprising means for receiving and storing data and process state data transmitted to the parent processor by each input / output device.
の受信は、親プロセッサから子プロセッサへのプロセッ
サ間転送データの送信を兼ねたポーリングを経て行われ
ることを特徴とするプロセス制御システム。3. The method according to claim 1, wherein the parent processor receives the control data from the child processor through polling which also serves as transmission of inter-processor transfer data from the parent processor to the child processor. And process control system.
態データの受信は、親プロセッサから入出力装置への実
制御データの送信を兼ねたポーリングを経て行われるこ
とを特徴とするプロセス制御システム。4. The method according to claim 1, wherein the parent processor receives the process state data from the input / output device through polling which also serves as transmission of actual control data from the parent processor to the input / output device. A process control system characterized by the above.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23652692A JPH0662471A (en) | 1992-08-12 | 1992-08-12 | Process control system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23652692A JPH0662471A (en) | 1992-08-12 | 1992-08-12 | Process control system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0662471A true JPH0662471A (en) | 1994-03-04 |
Family
ID=17001999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23652692A Withdrawn JPH0662471A (en) | 1992-08-12 | 1992-08-12 | Process control system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0662471A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000242337A (en) * | 1999-02-18 | 2000-09-08 | Mitsubishi Electric Corp | Dam control system |
| JP2000322108A (en) * | 1999-05-11 | 2000-11-24 | Sony Corp | Electronic parts packaging device |
| JP2011113415A (en) * | 2009-11-27 | 2011-06-09 | Hitachi Ltd | Control system and cpu unit |
| JP2015069336A (en) * | 2013-09-27 | 2015-04-13 | 株式会社東芝 | Data loss prevention device and plant monitoring system |
-
1992
- 1992-08-12 JP JP23652692A patent/JPH0662471A/en not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000242337A (en) * | 1999-02-18 | 2000-09-08 | Mitsubishi Electric Corp | Dam control system |
| JP2000322108A (en) * | 1999-05-11 | 2000-11-24 | Sony Corp | Electronic parts packaging device |
| JP2011113415A (en) * | 2009-11-27 | 2011-06-09 | Hitachi Ltd | Control system and cpu unit |
| JP2015069336A (en) * | 2013-09-27 | 2015-04-13 | 株式会社東芝 | Data loss prevention device and plant monitoring system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5148433A (en) | Transfer network interface | |
| KR100689323B1 (en) | Fieldbus network multiplexing system | |
| US20080123522A1 (en) | Redundancy coupler for industrial communications networks | |
| KR100202706B1 (en) | Plc remote control system | |
| US7023795B1 (en) | Method and apparatus for an active standby control system on a network | |
| CN110967969A (en) | High availability industrial automation system and method for transmitting information through the same | |
| KR101815202B1 (en) | Control system and relay apparatus | |
| WO2020090032A1 (en) | Communication system, communication apparatus, communication method, and program | |
| JPH0662471A (en) | Process control system | |
| JP3111523B2 (en) | Duplex remote monitoring control device | |
| JPH01145701A (en) | Data link system for programmable controller | |
| JP2004007930A (en) | System and program for controlling power system monitoring | |
| JPH0662470A (en) | Process control system | |
| JP2023004453A (en) | Redundancy module | |
| JPH07230301A (en) | Decentralized controller | |
| CN112073162B (en) | Method for operating a redundant automation system | |
| JP7306983B2 (en) | Controller and facility monitoring system | |
| JP2003140704A (en) | Process controller | |
| JP7431034B2 (en) | Controller and facility monitoring system | |
| KR100240969B1 (en) | Dual communication unit and communication control method by communicaiton module | |
| JP3294256B2 (en) | Data communication method and device | |
| JP6772739B2 (en) | Communications system | |
| JP2000251187A (en) | Communication system | |
| JPH0923254A (en) | Inter-system data link system | |
| JPH06187276A (en) | Communication system in multiplexing server system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991102 |