JPH0660295U - 低電力で高効率のスイッチング電源 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 ４〜２０ｍＡ電流ループにおいて特に有用な
低電力で高効率のスイッチング電源を開発する。 【構成】 ２つの離間された接続点を持つ１次巻線と１
つの２次巻線とを有する低損失のスイッチング変成器
と、１次電圧を１次巻線に印加するための正および負の
入力線と、入力線を横切って接続される定電流源と、１
次巻線に与えられる１次電圧を断続するために、ＦＥＴ
の制御ゲートに接続される出力を有する低損失の発振器
と、２次巻線からの交流電圧を直流電圧に整流するため
に、２次巻線を横切って接続される全波整流器とを備
え、ＦＥＴは低電力ゲートドライブ特性および高速スイ
ッチング特性を有しており、変成器は低磁束密度で動作
するよう設計されており、全波整流器はショットキーダ
イオードから構成されており且つ発振器は約１０ｋＨｚ
以下の周波数を有しており、それにより、スイッチング
損失やコア損失が大幅に低下したことを特徴とする。

Description

【考案の詳細な説明】

【０００１】

【従来技術、本考案が解決しようとする課題】

本考案は一般的には精密電源に関し、特に４〜２０ｍＡの電流ループを付勢す るのに特に有用な新規且つ有効な低電力で高効率のスイッチング電源に関する。

【０００２】 一般に、分割電圧源（正電圧）を用いる５０ｍＷよりも小さい低電源は、（高 い）浮動共通電位を設定することによりまたは低効率のスイッチング電源により 実現される。しかし、４〜２０ｍＡの電流ループから動作する電源は、回路機能 をできるだけ大きくするために高効率であることが絶対必要である。

【０００３】 ２線式のアナログ伝送系は周知である。この種の系は、電流ループを形成する ２つの線によって電源に接続されるトランスミッタを備える。このトランスミッ タは、少くともその特徴の一つとして圧力または温度などの状態を検出するトラ ンスジューサを備えている。この状態はプロセス変数（ＰＶ、Process Variable ) として知られる。

【０００４】 電源が、電流ループを閉じるよう２本の線に接続される。この電流ループに抵 抗を設けることも一般に行われている。トランスミッタはそのトランスジューサ からの信号を増幅しこの増幅された信号は、プロセス変数に比例するかまたはこ れと関係したある一定の電流を電源から引き出すのに使用される。最低の４ｍＡ から最大の２０ｍＡまで引き出すことは普通である。４ｍＡないし２０ｍＡの電 流は抵抗を通り、この抵抗を横切ってある電圧降下が発生する。この電圧降下は 測定されてプロセス変数に関するある値を与える。

【０００５】 トランスミッタの回路を付勢するのに最低４ｍＡの電流が必要とされることに 注意されたい。この４ｍＡのレベルよりも大きいいずれの過度の電流もプロセス 変数を決めるのに用いられる値となる。 この種の４ｍＡないし２０ｍＡの２線式の系は正確さがたかだか０．１％近傍 に限られてしまう。この種の系はトランスミッタを含めて実質的に一方向性であ り、トランスミッタは実質的に制御されずまた絶えず送信している。

【０００６】

【考案の構成】

本考案は、４〜２０ｍＡの電流ループのためのマイクロプロセッサベースの「 スマート」なトランスミッタに利用することのできる電源に向けられるものであ る。

【０００７】 本考案によれば、電源は、４〜２０ｍＡの電流ループのための従来の電源より も向上した効率を有する。

【０００８】 本考案の目的はこのようにして、 少くとも２つの離間された接続点を持つ１次巻線と少くとも１つの２次巻線と を有する低損失のスイッチング変成器と、 １次電圧を１次巻線に印加するための正および負の入力線と、 入力線を横切って接続される定電流源と、 入力線を横切ってこの定電流源と直列に接続され、一定の電圧源を提供するツ エナーダイオードと、 １次巻線の前記少くとも２つの接続点の一方はこのツエナーダイオードの一側 に接続されており、 １次巻線の前記接続点の他方と前記入力線の一方との間に接続されるドレイン およびソースを備えるＦＥＴと、 １次巻線に与えられる１次電圧を断続するために、前記ＦＥＴの制御ゲートに 接続される出力を有する低損失の発振器と、 ２次巻線からの交流電圧を直流電圧に整流するために、２次巻線を横切って接 続される全波整流器とを備え、 前記ＦＥＴは低電力ゲートドライブ特性および高速スイッチング特性を有して おり、前記変成器は低磁束密度で動作するよう設計されており、前記全波整流器 はショットキーダイオードから構成されており且つ前記発振器は約１０ｋＨｚ以 下の周波数を有しており、それにより、スイッチング損失やコア損失が大幅に低 下したことを特徴とする低電力で高効率のスイッチング電源を提供することであ る。

【０００９】 本考案のさらに他の目的は、整流器が、２次巻線を横切って接続される一対の 枝と２次巻線からの電圧をさらにろ波するためのろ波回路に接続される別の一対 の枝とを有する全波整流器であるこの種の電源を提供することである。

【００１０】 本考案のさらに他の目的は、一方の２次巻線は、グラウンドに接続された中間 の端子を有し、他方の２次巻線は、共通浮動基準電位として動作するために正の 入力線および負の入力線の別の一つに接続された中間の端子を有する２つの２次 巻線と１次巻線の対向端部に接続された２つのＦＥＴとを提供することである。

【００１１】 本考案のさらに他の目的は、構成が簡易で構造が堅牢で製造費用の廉価な低電 力で高効率のスイッチング電源を提供することである。

【００１２】

【好ましい実施例の説明】

図面を参照すると、本考案は、８７％〜９２％の効率を有することが見出され た低電力で高効率のスイッチング電源用の回路から構成されるものとして具体化 されている。これは、４〜２０ｍＡの電流ループ系と一緒に使用されるマイクロ プロセッサベースのスマートな（トランスミッタはラインにある間は、マイクロ プロセッサによって監視される）トランスミッタのために、追加の機能と増大し た動作速度（応答時間）をもたらす。

【００１３】 図の回路は、直流の１２Ｖ〜４２Ｖの１次電圧を受容する入力回路アッセンブ リ１０を備える。入力回路アッセンブリ１０は、周知の４〜２０ｍＡプロセス制 御系の電流ループに接続することができる。入力回路アッセンブリ１０の機能は 、アイソレート回路アッセンブリ１２に一定の電流および電圧を与えることであ る。

【００１４】 アイソレート回路アッセンブリ１２は、一定の電圧および電流信号を入力回路 アッセンブリ１０から受容し、この信号を電磁的に出力回路アッセンブリ１４に 結合する。これは、入力回路アッセンブリ１０と出力回路アッセンブリ１４との 間に電気的なアイソレーション（隔離）を与える。 出力回路アッセンブリ１４は、入力回路アッセンブリ１０からアイソレートさ れまたろ波される出力信号を設定するために、±５Ｖの直流電力の出力をろ波す る２つの周知のＲＣろ波回路に接続される２つの±５Ｖ直流電源から構成されて いる。

【００１５】 入力回路１０は、比例４〜２０ｍＡプロセス制御ループから線１６、１８に１ ２〜４２Ｖの直流信号を受容する。抵抗２０が線１６およびフィードバック線２ ２に並列に接続される。トランジスタ２６のエミッタ２４がフィードバック線２ ２に並列にまた抵抗２０に直列に接続される。トランジスタ２６のコレクタ２８ が線１８および同じトランジスタ２６のベース３０に並列に接続される。ベース ３０はマイクロプロセッサ（図示せず）などのドライブ回路に接続される。定電 流源３２が抵抗２０およびエミッタ２４に並列にまた線３４を通じてツエナーダ イオード３６に直列に接続される。ツエナーダイオード３６は次に入力線１８に 並列に接続される。

【００１６】 アイソレート回路１２は、線３４から低損失スイッチング変成器４２の１次巻 線４１の中点タップ４０に接続される線３８を通って入力回路１０に接続される 。１次巻線４１の各対向端部は一対のＭＯＳＦＥＴ４８、５０のソース４４、４ ６に各々接続される。ＭＯＳＦＥＴ４８、５０の各ドレイン５２、５４は、入力 線１８へと接続される。ＭＯＳＦＥＴ４８、５０の各ゲート５６、５８は低電力 発振器６０に接続される。

【００１７】 一対の２次巻線６２、６４が変成器４２のコア６６を通って設けられる。一対 の中点タップ６８、７０は使用者が選択する基準電位点７２に接続される。２次 巻線６２、６４の各端部は一対の周知のショットキーダイオード整流回路７４、 ７６に各々接続される。周知の一対の各ＲＣ回路網１０６、１０８が、線７８、 ８０および線８２、８４によって整流回路７４、７６に各々接続される。一対の 抵抗８６、８８が、各々キャパシタ９０、９２および９４、９６と一緒に周知の 抵抗−キャパシタろ波回路網１０６、１０８を各々形成する。出力回路１４は、 そのろ波回路網１０６、１０８に並列に接続される２対の出力線９８、１００お よび出力線１０２、１０４を各々与える。

【００１８】 動作を説明すると、入力回路１０の入力線１６、１８は、プロセス変数に比例 する４〜２０ｍＡの信号を与えるプロセス制御ループに接続される。入力の４〜 ２０ｍＡの電流は、抵抗２０を横切ってある電圧を生成する。この電流はプロセ ス変数に比例しているので、抵抗２０に生成された電圧もプロセス変数に比例し 、プロセス変数の読みを得るのに使用することができる。マイクロプロセッサな どの周知のドライブ回路（図示せず）が、トランジスタ２６のベース３０をドラ イブする信号を発生する。これは、トランジスタ２６のエミッタ２４を通ってコ レクタ２８へ電流が流れるようにさせる。このドライブ信号もプロセス変数に比 例する。トランジスタ２６のベース３０はドライブ回路によってドライブされる ので、これもまたプロセス変数に比例する信号が、フィードバック線２２を通っ て後方へ流れる。

【００１９】 周知の方法で負荷にかかわらず一定の大きさの電流を与えるトランジスタおよ び抵抗の群である周知の定電流源３２が、線３４および線３８に沿って変化しな い電流をアイソレート回路１２に与える。ツエナーダイオード３６は、アイソレ ート回路１２を横切る電圧を調整し、いずれの交流電力もアイソレート回路から 線３８および線３４を通って線１８へそれゆえ４〜２０ｍＡの電流ループへ戻さ れることを阻止する。 アイソレート回路１２は、入力回路１０の定電流源３２から線３４および線３ ８を通じて一定の電流をスイッチング変成器４２の中点タップ４０で受容する。 スイッチング変成器４２は、巻線分布を改善することにより１次側から２次側へ の漏れ損失を減ずるために、好ましくは環状コイルであるコア６６を有する。ス イッチング変成器４２は低い磁束密度（１００〜５００ガウス）で動作するよう またコア損失を減ずるよう特別に構成されている。

【００２０】 低電力発振器６０は、信号をＭＯＳＦＥＴ４８、５０の各ゲート５６、５８に 交互に投入する。信号はゲート５６、５８を交互にターンオンし、電流が中点タ ップ４０から１次コイル４１およびソース４４、４６を通って各ＭＯＳＦＥＴ４ ８、５０の各ドレイン５２、５４へ交互に流れるようにする。従来設計されたこ の種の電源の大抵のものにおいて、低電力発振器６０はＭＯＳＦＥＴ４８、５０ の代わりに一対の普通のトランジスタを交互にドライブするのが普通であった。 普通のトランジスタの代りに、低電力ゲートドライブ特性および迅速なスイッチ ング特性を持つＭＯＳＦＥＴを利用することにより、スイッチング損失は大いに 減ぜられる。発振器は、ＭＯＳＦＥＴや変成器などにおける全体のスイッチング 損失をさらに減ずるために、１０ＫＨｚ以下の周波数をもつものとすべきである 。

【００２１】 １次コイル４１を通って流れるこの交互の電流は、変成器４２の２つの２次巻 線６２、６４へと降圧される。各２次巻線６２、６４は中点タップ６８、７０を 各々有する。これらの中点タップは、出力回路１４の２つの＋５Ｖ電源出力のた めの共通電位点である。

【００２２】 両方の２次巻線６２、６４のどちらの端部も、周知のブリッジ整流回路７４、 ７６の入力側に各々与えられる。ショットキーダイオードが、スイッチング損失 をできるだけ最小にするために、ブリッジ７４、７６で使用される。これらの周 知のブリッジ整流回路７４、７６は、２次巻線６２、６４からの交流電圧（ＡＣ Ｖ）を周知の方法で直流電圧（ＤＣＶ）に変える。これらのブリッジ整流回路７ ４、７６の出力は、ろ波されない直流電圧を出力回路１４に与える。

【００２３】 出力回路１４は、アイソレート回路１２からの粗雑な直流電圧（ＤＣＶ）を一 定の＋５Ｖの直流電源へとろ波する周知の２つのＲＣろ波回路網１０６、１０８ を有する。出力線９８、１０２は、選択される各基準電位点７２、７３よりも低 い５Ｖの直流信号を各々与え、線１００、１０４は、選択される各基準電位点７ ２、７３よりも高い５Ｖの直流信号を各々与える。

【００２４】 かくして、本考案の電源は、線９８、１００および線１０２、１０４を通じて 出力電源信号を与え、８７〜９２％の効率をもつ低電力且つ高効率電源であるこ とが理解されよう。これは、４〜２０ｍＡの電流ループで使用されるトランスミ ッタのために、改善された応答時間をもたらす。

【図面の簡単な説明】

本考案による電源用の回路を示す模式図である。

【符号の説明】

１０ ：入力回路（アッセンブリ） １２ ：アイソレート回路（アッセンブリ） １４ ：出力回路（アッセンブリ） 16、18 ：入力線 ２０ ：抵抗 ２２ ：フィードバック線 ２４ ：エミッタ ２６ ：トランジスタ ２８ ：コレクタ ３０ ：ベース ３２ ：定電流源 ３６ ：ツエナーダイオード ４０ ：中点タップ ４１ ：１次巻線 ４２ ：変成器 44、46 ：ソース 48、50 ：ＭＯＳＦＥＴ 52、54 ：ドレイン 56、58 ：ゲート ６０ ：発振器 62、64 ：２次巻線 ６６ ：コア 68、70 ：中点タップ 72、73 ：基準電位点 74、76 ：整流回路 86、88 ：抵抗 90、92 ：キャパシタ 94、96 ：キャパシタ 98、100 ：出力線 102、104 ：出力線 106、108 ：ＲＣ回路網（抵抗−キャパシタろ波回路網）

Claims (7)

【実用新案登録請求の範囲】
1. 【請求項１】４〜２０ｍＡ電流ループを付勢するのに有
   用でありそして直流電圧を直流電圧に変換する低電力で
   高効率のスイッチング電源において、当該スイッチング
   電源は、 少くとも２つの離間された接続点を持つ１次巻線と少く
   とも１つの２次巻線とを有する低損失のスイッチング変
   成器と、 １次電圧を１次巻線に印加するための正および負の入力
   線と、 入力線を横切って接続される定電流源と、 入力線を横切ってこの定電流源と直列に接続され、一定
   の電圧源を提供するツエナーダイオードと、 １次巻線の前記少くとも２つの接続点の一方はこのツエ
   ナーダイオードの一側に接続されており、 １次巻線の前記接続点の他方と前記入力線の一方との間
   に接続されるドレインおよびソースを備えるＦＥＴと、 １次巻線に与えられる１次電圧を断続するために、前記
   ＦＥＴの制御ゲートに接続される出力を有する低損失の
   発振器と、 ２次巻線からの交流電圧を直流電圧に整流するために、
   ２次巻線を横切って接続される全波整流器とを備え、 前記ＦＥＴは低電力ゲートドライブ特性および高速スイ
   ッチング特性を有しており、前記変成器は低磁束密度で
   動作するよう設計されており、前記全波整流器はショッ
   トキーダイオードから構成されており且つ前記発振器は
   約１０ｋＨｚ以下の周波数を有しており、それにより、
   スイッチング損失やコア損失が大幅に低下したことを特
   徴とする低電力で高効率のスイッチング電源。
2. 【請求項２】１次巻線の前記一方の接続点は、定電流源
   に接続されたツエナーダイオードの一側に接続される請
   求項１の低電力で高効率のスイッチング電源。
3. 【請求項３】全波整流器は２次巻線を横切って接続され
   る第１の一対の枝と第２の一対の枝とこの第２の一対の
   枝を横切って接続される容量性のろ波回路とを備える請
   求項２の低電力で高効率のスイッチング電源。
4. 【請求項４】前記１次巻線は、 前記一方の接続点の側に前記他方の接続点と向かい合う
   さらに別の接続点と、 この別の接続点と前記入力線の一方との間に接続される
   ドレインおよびソースを有する別のＦＥＴとを備え、 前記発振器はこの別のＦＥＴのゲートに接続されてお
   り、 前記変成器は、 前記一方の接続点と別の接続点との間の前記１次巻線の
   部分に関連付けられた別の２次巻線と、 前記別の２次巻線を横切って接続される別の全波整流器
   とを有し、 最初に述べた前記２次巻線は、前記一方の接続点と他方
   の接続点との間の前記１次巻線の部分に関連付けられて
   いる請求項３の低電力で高効率のスイッチング電源。
5. 【請求項５】前記別の全波整流器は、前記別の２次巻線
   を横切って接続される第一の一対の枝と第二の一対の枝
   とこの別の全波整流器の第二の一対の枝を横切って接続
   される容量性のろ波回路とを有する請求項４の低電力で
   高効率のスイッチング電源。
6. 【請求項６】前記２次巻線はグランドに接続される中点
   タップを有し、最初に述べた前記容量性のろ波回路は、
   最初に述べた全波整流器の第２の一対の枝の一方に接続
   される一端部と前記グランドに接続される対向端部とを
   有する一対の各キャパシタとを有する請求項５の低電力
   で高効率のスイッチング電源。
7. 【請求項７】前記別の２次巻線は前記入力線の他方に接
   続される中点タップを有し、前記別の容量性のろ波回路
   は、前記別の全波整流器の第二の一対の枝の一方に接続
   される一端部と前記入力線の他方に接続される対向端部
   とを有する一対のキャパシタとを有する請求項６の低電
   力で高効率のスイッチング電源。