JPH0659981A - Information processor - Google Patents

Abstract

PURPOSE:To prevent a system from being turned to a hang-up state due to the frequent generation of swapping when tasks more than a fixed number corresponding to the size of a main memory are driven in an information processor adopting a multitask operating system(OS) and virtual storage type memory management. CONSTITUTION:A CPU time monitoring timer 18 is connected to a CPU core 12 by means of a time-out informing signal 19. The timer 18 measures the CPU occupation rate of a swapping module, and when the rate exceeds a fixed value, informs the result to the core 12. If a page fault is generated in the status, the tasks are waited for a fixed time in accordance with task priority, so that the whole system can be prevented from being hung up due to the frequent generation of swapping.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、マルチタスクＯＳ（オ
ペレーティングシステム）と仮想記憶方式のメモリ管理
を採用した情報処理装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an information processing apparatus which employs a multitasking OS (operating system) and a virtual memory type memory management.

【０００２】[0002]

【従来の技術】近年、情報処理装置においては、広大な
メモリ空間を提供する目的で仮想記憶方式のメモリ管理
が必須となってきている。また、複数の業務を同時に処
理するために、マルチタスクＯＳ（オペレーティングシ
ステム）の採用が必須とされている。2. Description of the Related Art In recent years, in information processing apparatuses, virtual memory type memory management has become essential for the purpose of providing a vast memory space. Further, in order to process a plurality of jobs at the same time, it is essential to adopt a multitasking OS (operating system).

【０００３】以下に従来の仮想記憶方式のメモリ管理を
採用した情報処理装置について図を参照しながら説明す
る。An information processing apparatus adopting a conventional virtual memory type memory management will be described below with reference to the drawings.

【０００４】図２は従来の仮想記憶方式のメモリ管理を
採用した情報処理装置を示すものである。図２におい
て、２はＣＰＵコア、３はアドレス変換ユニット、１は
ＣＰＵコア２とアドレス変換ユニット３を内蔵したＣＰ
Ｕユニット、４はページフォルト信号、５はメインメモ
リ、６はハードディスクなどのランダムアクセスが可能
な二次記憶装置、７は二次記憶装置上のスワップ域（ま
たはスワップファイル）、８はシステムバスである。FIG. 2 shows an information processing apparatus adopting a conventional virtual memory type memory management. In FIG. 2, 2 is a CPU core, 3 is an address translation unit, 1 is a CPU core having a CPU core 2 and an address translation unit 3 built-in.
U unit, 4 is a page fault signal, 5 is main memory, 6 is a randomly accessible secondary storage device such as a hard disk, 7 is a swap area (or swap file) on the secondary storage device, and 8 is a system bus. is there.

【０００５】以上のように構成された仮想記憶方式のメ
モリ管理を採用した情報処理装置について、以下その動
作について説明する。メインメモリ５はスワップサイズ
として４Ｋバイトまたは１Ｋバイト等のページ単位に分
割して管理する。二次記憶装置６上のスワップ域７も同
じページサイズでメインメモリの退避域として使用す
る。ここでの動作は、まず、ＣＰＵコア２から送出され
た論理アドレス（物理アドレスに変換される前の論理的
なアドレス）はアドレス変換ユニット３で物理アドレス
（メインメモリ上の物理的なアドレス）に変換される。
この変換の結果、該当のページがメインメモリ５に存在
する場合はＣＰＵコア２はメインメモリ５の該当の物理
アドレスにアクセスする。また、該当のページがメイン
メモリ５に存在せずにスワップ域７に退避されている場
合はアドレス変換ユニット３はページフォルト信号４を
用いてページ不在をＣＰＵコア２に割り込みとして通知
する。ＣＰＵコア２ではスワッピングモジュール（スワ
ッピング処理を行うソフトウェアルーチン）に制御を移
行し、ここでメインメモリ５の空きページを捜すか、ま
たは空きページがない場合は、ＬＲＵ（Ｌｅａｓｔ Ｒ
ｅｃｅｎｔｌｙ Ｕｓｅｄ）アルゴリズム等によりメイ
ンメモリ５からスワップ域７に退避可能なページを決定
し、該当のページをスワップ域７に退避（スワップアウ
ト）し、代わりにスワップ域７に退避されているアクセ
スしたいページをメインメモリ５の退避したページ域に
復元（スワップイン）し、割り込み発生前の処理を継続
する。ここで、マルチタスクＯＳ下で動作している場
合、上記ページフォルトが発生したタスクはスワッピン
グ処理（スワップアウト及びスワップイン）が完了する
までウェイト状態とし、他のタスクに切り替える（タス
クディスパッチ）する。The operation of the information processing apparatus employing the virtual memory type memory management configured as described above will be described below. The main memory 5 is managed by dividing it into page units such as 4 Kbytes or 1 Kbyte as a swap size. The swap area 7 on the secondary storage device 6 is also used as the save area of the main memory with the same page size. In the operation here, first, the logical address (logical address before being converted into a physical address) sent from the CPU core 2 is converted into a physical address (physical address in the main memory) by the address conversion unit 3. To be converted.
As a result of this conversion, when the corresponding page exists in the main memory 5, the CPU core 2 accesses the corresponding physical address of the main memory 5. When the corresponding page does not exist in the main memory 5 and is saved in the swap area 7, the address translation unit 3 uses the page fault signal 4 to notify the CPU core 2 of the page absence as an interrupt. The CPU core 2 transfers control to a swapping module (software routine for performing swapping processing), and searches for an empty page in the main memory 5 here, or if there is no empty page, LRU (Least R).
A page that can be saved from the main memory 5 to the swap area 7 is determined by the "Ecently Used" algorithm, etc., the corresponding page is saved to the swap area 7 (swap out), and the page to be saved that is saved to the swap area 7 instead is accessed. Is restored (swapped in) into the saved page area of the main memory 5, and the process before the interrupt is generated is continued. When operating under a multi-task OS, the task in which the page fault has occurred is placed in a wait state until swapping processing (swap-out and swap-in) is completed, and is switched to another task (task dispatch).

【０００６】[0006]

【発明が解決しようとする課題】しかしながら上記従来
の構成では、ページフォルトの発生に伴いスワッピング
処理とそれに伴うタスクディスパッチが無条件に行われ
る。そのため、メインメモリの大きさに対して一定以上
のタスクが動作すると、タスクの切り替え毎にスワッピ
ングが発生し、同時にスワッピングの完了待のためにタ
スク切り替えが発生する状態となりスワッピングの多発
によるアプリケーションプログラムの動作時間が著しく
低下し、システム全体がハングアップ状態になるという
問題点を有していた。However, in the above-mentioned conventional configuration, the swapping process and the task dispatch accompanying it are performed unconditionally when a page fault occurs. Therefore, if more than a certain number of tasks operate in the size of the main memory, swapping occurs at each task switching, and at the same time task switching occurs due to waiting for the completion of swapping. There is a problem that the operating time is significantly reduced and the entire system is hung up.

【０００７】本発明は上記従来の問題点を解決するもの
で、ページフォルトによるスワッピング処理とそれに伴
うタスクのディスパッチを制限する機能を備えた情報処
理装置を提供することを目的とする。The present invention solves the above-mentioned conventional problems, and an object of the present invention is to provide an information processing apparatus having a function of limiting swapping processing due to a page fault and task dispatch accompanying it.

【０００８】[0008]

【課題を解決するための手段】この目的を達成するため
に本発明の情報処理装置は、スワッピングモジュールの
実行時間監視タイマとこのタイマからの割り込みによる
タスクのスケジューリングの機能を有した構成を有して
いる。To achieve this object, the information processing apparatus of the present invention has a configuration having a swapping module execution time monitoring timer and a task scheduling function by an interrupt from this timer. ing.

【０００９】[0009]

【作用】この構成によって、スワッピングモジュールの
ＣＰＵ実行時間に占める比率の測定が可能となり、その
比率が一定以上になった場合（システムがハングアップ
状態となる以前の比率）、タスクの優先度に応じて一定
時間該当タスクをウェイト状態としスワッピング負荷を
軽減することでシステム全体のハングアップを回避する
ことができる。With this configuration, the ratio of the swapping module to the CPU execution time can be measured, and when the ratio exceeds a certain level (the ratio before the system hangs up), the task priority is changed. By setting the corresponding task in the wait state for a certain period of time and reducing the swapping load, it is possible to avoid hangup of the entire system.

【００１０】[0010]

【実施例】以下本発明の一実施例について図面を参照し
ながら説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.

【００１１】図１は本発明の一実施例の情報処理装置を
示すものである。図１において、１２はＣＰＵコア、１
３はアドレス変換ユニット、１４はページフォルト信
号、１１はＣＰＵコア１２とアドレス変換ユニット１３
を内蔵したＣＰＵユニット、１５はメインメモリ、１６
は二次記憶装置、１７は二次記憶装置上のスワップ域
（またはスワップファイル）、１８はスワッピングモジ
ュールのＣＰＵ時間監視タイマ、１９はＣＰＵ時間監視
タイマ１８のタイムアウト通知信号、２０はシステムバ
スである。FIG. 1 shows an information processing apparatus according to an embodiment of the present invention. In FIG. 1, 12 is a CPU core, 1
3 is an address translation unit, 14 is a page fault signal, 11 is a CPU core 12 and an address translation unit 13
CPU unit with built-in, 15 is main memory, 16
Is a secondary storage device, 17 is a swap area (or swap file) on the secondary storage device, 18 is a CPU time monitoring timer of the swapping module, 19 is a time-out notification signal of the CPU time monitoring timer 18, and 20 is a system bus. .

【００１２】以上のように構成された情報処理装置につ
いて、その動作を説明する。まず、ＣＰＵ時間監視タイ
マ１８はＣＰＵからの命令でカウント動作（減算）の開
始（再開始を含む）と停止を行い、かつ一定時間（１
秒）毎に自動的に初期化を行うタイマであり、初期化の
前に一定の値（０）になるとタイムアウト通知信号１９
を用いてＣＰＵコア１２にタイムアウトの通知を行うタ
イマである。スワッピングモジュールの入口でＣＰＵ時
間監視タイマ１８の開始（または再開始）を行い、出口
で停止を行う。ここで、ＣＰＵ時間監視タイマ１８から
の割り込みを受け付けたＣＰＵコア１２ではＣＰＵ時間
監視タイマからの通知があったことをメインメモリ１５
上のＯＳ内部の制御情報域に状態として保持する。The operation of the information processing apparatus configured as described above will be described. First, the CPU time monitoring timer 18 starts (including restarts) and stops the counting operation (subtraction) in response to an instruction from the CPU, and performs a fixed time (1
It is a timer that automatically initializes every 2 seconds), and if a constant value (0) is reached before initialization, a timeout notification signal 19
Is a timer for notifying the CPU core 12 of the time-out. The CPU time monitoring timer 18 is started (or restarted) at the entrance of the swapping module and stopped at the exit. Here, in the CPU core 12 that has received the interrupt from the CPU time monitoring timer 18, the main memory 15 is notified that the CPU core 12 has received the notification.
It is held as a state in the control information area inside the above OS.

【００１３】ＣＰＵコア１２から送出された論理アドレ
ス（物理アドレスに変換される前の論理的なアドレス）
はアドレス変換ユニット１３で物理アドレス（メインメ
モリ上の物理的なアドレス）に変換される。この変換の
結果、該当のページがメインメモリ１５に存在する場合
はＣＰＵコア１２はメインメモリ１５の該当の物理アド
レスにアクセスする。また、該当のページがメインメモ
リ１５に存在せずにスワップ域１７に退避されている場
合はアドレス変換ユニット１３はページフォルト信号１
４を用いてページ不在をＣＰＵコア１２に割り込みとし
て通知する。Logical address sent from the CPU core 12 (logical address before being converted to a physical address)
Is converted into a physical address (physical address on the main memory) by the address conversion unit 13. As a result of this conversion, when the corresponding page exists in the main memory 15, the CPU core 12 accesses the corresponding physical address of the main memory 15. If the corresponding page does not exist in the main memory 15 and is saved in the swap area 17, the address translation unit 13 outputs the page fault signal 1
4 is used to notify the CPU core 12 of the absence of a page as an interrupt.

【００１４】この時点でＣＰＵ時間監視タイマ１８から
タイムアウトの通知がない場合は従来の技術と同様の処
理を行う。すなわち、ＣＰＵコア１２ではスワッピング
モジュールに制御を移行し、ここでメインメモリ１５の
空きページを捜すか、または空きページがない場合は、
ＬＲＵ（Ｌｅａｓｔ Ｒｅｃｅｎｔｌｙ Ｕｓｅｄ）ア
ルゴリズム等によりメインメモリ１５からスワップ域１
７に退避可能なページを決定し、該当のページをスワッ
プ域１７に退避（スワップアウト）し、代わりにスワッ
プ域１７に退避されているアクセスしたいページをメイ
ンメモリ１５の退避したページ域に復元（スワップイ
ン）し、割り込み発生前の処理を継続する。ここで、マ
ルチタスクＯＳ下で動作している場合、上記ページフォ
ルトが発生したタスクはスワッピング処理（ページの退
避・復元）が完了するまでウェイト状態とし、他のタス
クに切り替える（タスクディスパッチ）。At this time, if the CPU time monitoring timer 18 does not notify the time-out, the same process as the conventional technique is performed. That is, the CPU core 12 transfers control to the swapping module, and searches for an empty page in the main memory 15 here, or when there is no empty page,
Swap area 1 from main memory 15 by LRU (Least Recently Used) algorithm or the like
7 determines a page that can be saved in the swap area 17, saves the corresponding page in the swap area 17 (swap out), and restores the page to be accessed saved in the swap area 17 to the saved page area in the main memory 15 instead ( Swap in) and continue the process before the interrupt occurred. Here, when operating under a multi-task OS, the task in which the page fault has occurred is placed in a wait state until the swapping processing (page saving / restoring) is completed, and is switched to another task (task dispatch).

【００１５】また、ページフォルト発生時、ＣＰＵ時間
監視タイマ１８からタイムアウトの通知がされている場
合は、現在実行中タスクの優先度が相対的に低い場合、
または、システム生成時に指定（ページフォルト）多発
時、ウェイト対象とするかどうかのタスクの優先度）し
た優先度より低い場合、または、タスク起動時の指定
（ページフォルト多発によるウェイト対象かどうか）に
応じて、一定時間、該当のタスクをウェイトとし、スケ
ジューリングの対象から外す。When a page fault occurs, if the CPU time monitoring timer 18 reports a timeout, if the currently executing task has a relatively low priority,
Or, if it is lower than the priority specified when the system is created (page faults) frequently, the priority of the task as to whether to wait or not, or when the task is started (whether to wait due to frequent page faults) Accordingly, the corresponding task is weighted for a certain period of time and excluded from the scheduling target.

【００１６】以上のように本実施例によれば、ページフ
ォルト発生時に無条件にスワッピング処理を行わずに、
スワッピングモジュールのＣＰＵ時間監視タイマを設け
ることにより、スワッピングモジュールのＣＰＵ実行時
間に占める比率が測定でき、その比率に応じて動作タス
クを制限することで、スワッピングの多発によるシステ
ムのハングアップを回避することができる。As described above, according to this embodiment, the swapping process is not unconditionally performed when a page fault occurs,
By providing the CPU time monitoring timer of the swapping module, the ratio of the CPU execution time of the swapping module can be measured, and by limiting the operating tasks according to the ratio, it is possible to avoid system hang-up due to frequent swapping. You can

【００１７】また、該当のタスクが一定時間、スケジュ
ーリングの対象から外された場合、システムコンソール
とＴＳＳ（タイムスライスシステム）のように端末接続
されている場合、各端末にウェイト状態となりスケジュ
ーリング対象外となったことを通知する。Further, when the corresponding task is excluded from the scheduling target for a certain period of time, and when the system console is connected to a terminal such as TSS (time slice system), each terminal is in the wait state and is not the scheduling target. Notify that it has become.

【００１８】なお、上記の実施例においてＣＰＵ時間監
視タイマ１８はスワッピングモジュール内で起動（再起
動）と停止を行うタイマで、初期化の間隔は１秒、ＣＰ
Ｕへ通知する値を０としたが、スワッピングモジュール
のＣＰＵ占有率を計測できる装置であれば起動・停止方
法及びその時間は問わない。また、ＣＰＵ時間監視タイ
マはシステムバス２０上でなく、ＣＰＵユニット１１に
内蔵される構成でもよい。In the above embodiment, the CPU time monitoring timer 18 is a timer for starting (restarting) and stopping in the swapping module, and the initialization interval is 1 second, CP
Although the value notified to U is set to 0, the starting / stopping method and its time are not limited as long as the device can measure the CPU occupancy of the swapping module. The CPU time monitoring timer may be built in the CPU unit 11 instead of the system bus 20.

【００１９】[0019]

【発明の効果】以上のように本発明は、スワッピングモ
ジュールのＣＰＵ占有率を計り、その値が一定以上にな
ると該当のタスクを一定期間停止する機構を設けること
により、スワッピングモジュールの動作時間のＣＰＵ占
有時間に占める比率を常にシステムの動作に影響を及ぼ
さない範囲に制限することができる優れた情報処理装置
を実現できるものである。As described above, according to the present invention, the CPU occupancy rate of the swapping module is measured, and when the value becomes a certain value or more, the task is stopped for a certain period of time. It is possible to realize an excellent information processing apparatus that can limit the ratio of occupied time to a range that does not always affect the operation of the system.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の一実施例における情報処理装置の構成
図FIG. 1 is a configuration diagram of an information processing device according to an embodiment of the present invention.

【図２】従来の情報処理装置の構成図FIG. 2 is a block diagram of a conventional information processing apparatus

【符号の説明】[Explanation of symbols]

１１ ＣＰＵユニット １２ ＣＰＵコア １３ アドレス変換ユニット １５ メインメモリ １６ 二次記憶装置 １７ スワップ域（スワップファイル） １８ ＣＰＵ時間監視タイマ 11 CPU Unit 12 CPU Core 13 Address Conversion Unit 15 Main Memory 16 Secondary Storage Device 17 Swap Area (Swap File) 18 CPU Time Monitoring Timer

Claims (2)

【特許請求の範囲】[Claims] 【請求項１】ＣＰＵと、スワップ領域を有する二次記憶
装置と、スワッピングモジュールのＣＰＵ占有率の計測
手段を備え、前記ＣＰＵの占有率が一定の割合を超えた
場合、該当のタスクを一定期間停止させることを特徴と
する情報処理装置。1. A CPU, a secondary storage device having a swap area, and a CPU occupancy ratio measuring unit of a swapping module. When the CPU occupancy ratio exceeds a certain ratio, the corresponding task is executed for a certain period of time. An information processing device characterized by stopping. 【請求項２】ＣＰＵ占有率の計測手段はスワッピングモ
ジュールのＣＰＵ時間監視タイマによって行うことを特
徴とする請求項１記載の情報処理装置。2. The information processing apparatus according to claim 1, wherein the CPU occupancy rate measuring means is performed by a CPU time monitoring timer of a swapping module.