JPH0658915B2 - Heterostructure bipolar transistor and manufacturing method thereof - Google Patents
Heterostructure bipolar transistor and manufacturing method thereofInfo
- Publication number
- JPH0658915B2 JPH0658915B2 JP62218814A JP21881487A JPH0658915B2 JP H0658915 B2 JPH0658915 B2 JP H0658915B2 JP 62218814 A JP62218814 A JP 62218814A JP 21881487 A JP21881487 A JP 21881487A JP H0658915 B2 JPH0658915 B2 JP H0658915B2
- Authority
- JP
- Japan
- Prior art keywords
- germanium
- type
- gallium arsenide
- bipolar transistor
- heterostructure bipolar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はベース層を構成する半導体のエネルギー・ギャ
プよりも広いエネルギー・ギャプを持った半導体でエミ
ッタ層、コレクタ層を構成したヘテロ構造バイポーラト
ランジスタに関する。The present invention relates to a heterostructure bipolar transistor in which an emitter layer and a collector layer are made of a semiconductor having an energy gap wider than that of a semiconductor constituting a base layer. Regarding
プロシィーディング・オブ・ザ・アイイーイーイ（Proc
eeding of the IEEE）誌７０第１号１３頁から２５頁に
述べられているように、砒化ガリウム／ゲルマニウム／
砒化ガリウムnpnヘテロ構造バイポーラトランジスタは
ベース層に比べ広いバンドギャップを持つエミッタ層、
コレクタ層を持つ。従って、 (1) エミッタ接合において、正孔に対するポテンシャ
ル障壁が充分高く正孔の注入電流が存在しないので、エ
ミッタのキャリア濃度を低くしベースのキャリア濃度を
高くしてもエミッタ注入効率は低下しない。従ってベー
ス抵抗を下げることができ高速動作が期待できること、
および (2) 飽和動作条件下でのスイッチング時におけるベー
スからコレクタへの正孔注入を制御できる、といった特
徴を持ち、さらに構成層となる半導体の性質から、 (3) ベース層に砒化ガリウム（1.42ｅＶ）を用いた場
合に比べ、ゲルマニウム（０．６６ｅＶ）のバンドギャ
プは小さいので、低電圧動作が可能になり消費電力が小
さくなる。Proceeding of the Eye (Proc
gallium arsenide / germanium /, as described in eeding of the IEEE) 70, No. 1, pp. 13-25.
Gallium arsenide npn heterostructure bipolar transistor has an emitter layer with a wider bandgap than the base layer,
It has a collector layer. Therefore, (1) In the emitter junction, the potential barrier against holes is sufficiently high and there is no hole injection current, so that the emitter injection efficiency does not decrease even if the emitter carrier concentration is lowered and the base carrier concentration is increased. Therefore, the base resistance can be lowered and high-speed operation can be expected,
And (2) It has the feature that hole injection from the base to the collector during switching under saturated operating conditions can be controlled. Furthermore, due to the nature of the semiconductor that constitutes the constituent layer, (3) gallium arsenide (1.42 Since the band gap of germanium (0.66 eV) is smaller than that when eV) is used, low voltage operation is possible and power consumption is small.
(4) ゲルマニウムは砒化ガリウムやシリコンに比べ、
ホールの移動度が４−５倍大きい。(4) Compared to gallium arsenide and silicon, germanium is
The hole mobility is 4-5 times greater.
(5) ゲルマニウムに間接遷移型半導体であるので、直
接遷移型半導体の砒化ガリウムに比べベース層に注入さ
れた電子が再結合するまでの時間が長く、注入効率の低
下、電流利得の低下を防ぐことができる、 といった特徴を持ち、高速、低消費電力特性をもつトラ
ンジスタとして、デジタルアナログ集積回路への応用が
考えられる。(5) Since germanium is an indirect transition type semiconductor, it takes longer time for the electrons injected into the base layer to recombine than gallium arsenide, which is a direct transition type semiconductor, and prevents the injection efficiency and current gain from decreasing. It can be applied to digital-analog integrated circuits as a transistor with high speed and low power consumption characteristics.
高速トランジスタとして必要な極薄膜のベース層を持つ
砒化ガリウム／ゲルマニウム／砒化ガリウムのヘテロ接
合のエピタキャル成長を実現するには、通常、分子線エ
ピタキャル成長法、あるいは有機金属気相成長法が採用
される。分子線エピタキャル成長法や有機金属気相成長
法では、界面での組成変化を急岐にでき、ヘテロ界面で
伝導帯価電子帯の急激な不連続が生ずる。このようなエ
ミッタ接合の砒化ガリウム／ゲルマニウム界面でのバン
ド不連続は注入効率向上に役立つが、コレクタ接合のゲ
ルマニウム／砒化ガリウム界面では伝導帯の急激な不連
続のためポテンシャル・バリアが形成される。In order to realize epitaxy growth of gallium arsenide / germanium / gallium arsenide heterojunction having an ultrathin base layer required for high-speed transistors, molecular beam epitaxy growth or metal organic chemical vapor deposition is usually adopted. . In the molecular beam epitaxy method and the metalorganic vapor phase epitaxy method, the composition change at the interface can be sharply changed, and the discontinuity of the conduction band valence band occurs at the hetero interface. Such band discontinuity at the gallium arsenide / germanium interface of the emitter junction helps improve the injection efficiency, but at the germanium / gallium arsenide interface of the collector junction, a potential barrier is formed due to the rapid discontinuity of the conduction band.
第５図は上記従来技術により作製されたヘテロ構造バイ
ポーラトランジスタのベース・コレクタ接合のエネルギ
ーバンドダイアグラムを示す図で、コレクタ接合のゲル
マニウム／砒化ガリウム界面にポテンシャル・バリアが
形成されることを示したものである。このようにポテン
シャル・バリアが形成されると、ベース層を拡散してき
た電子が前記ヘテロ界面で阻止されベース走行時間が長
くなるかあるいは電子のベース層の滞在時間が長くな
り、ベース層に注入された電子の再結合が増し、電流利
得が減少するという問題が生ずる。FIG. 5 is an energy band diagram of the base-collector junction of the heterostructure bipolar transistor manufactured by the above conventional technique, showing that a potential barrier is formed at the germanium / gallium arsenide interface of the collector junction. Is. When the potential barrier is formed in this way, the electrons that have diffused in the base layer are blocked at the hetero interface and the base transit time becomes long, or the electron stays in the base layer for a long time and is injected into the base layer. There is a problem that the recombination of electrons is increased and the current gain is decreased.
分子線エピタキャル成長法での砒化ガリウム／ゲルマニ
ウムの成長において高温成長を行うと、砒化ガリウムの
砒素がゲルマニウムに、ゲルマニウムが砒化ガリウムに
それぞれ拡散し、第５図の点線のようにヘテロ界面の組
成が徐々に変化すること、およびヘテロ界面の砒化ガリ
ウム側が濃くドープされたｎ型となり、前記のバリア幅
が短くなり電子がトンネル効果によりバリアを突き抜け
ることができる等の理由で、急激な伝導帯不連続から生
ずる前記のバリアを消滅させ、電子阻止効果をなくすこ
とができる。しかしながら、ゲルマニウムは砒素の拡散
のためｎ型となり、ベース層として必要なｐ型にするこ
とができない。一方、低温成長を行うと、ヘテロ界面で
の相互拡散がなくなり、ゲルマニウムはｐ型にできる
が、界面は急峻になる。つまり、従来の方法では、ｐ型
ゲルマニウムのベース層をつくり、かつ、ゲルマニウム
／砒化ガリウムのヘテロ界面で伝導帯の急激な不連続か
ら生ずるポテンシャルバリアを消すことは不可能であっ
た。When high-temperature growth is performed in the growth of gallium arsenide / germanium by the molecular beam epitaxy method, arsenic of gallium arsenide diffuses into germanium and germanium diffuses into gallium arsenide, and the composition of the hetero interface as shown by the dotted line in FIG. A rapid conduction band discontinuity is caused by the gradual change and the fact that the gallium arsenide side of the hetero interface becomes heavily doped n-type, the barrier width becomes short, and electrons can penetrate through the barrier due to the tunnel effect. It is possible to extinguish the above-mentioned barrier caused by the above and eliminate the electron blocking effect. However, germanium becomes n-type due to the diffusion of arsenic, and cannot be made p-type necessary for the base layer. On the other hand, when low temperature growth is performed, mutual diffusion at the hetero interface disappears and germanium can be made to be p-type, but the interface becomes steep. That is, it has been impossible with the conventional method to form a p-type germanium base layer and eliminate the potential barrier caused by the abrupt discontinuity of the conduction band at the germanium / gallium arsenide hetero interface.
以上のように、砒化ガリウム／ゲルマニウム／砒化ガリ
ウム系のヘテロ構造バイポーラトランジスタは、コレク
タ接合のゲルマニウム／砒化ガリウム界面で伝導帯の急
激な不連続から生ずるポテンシャルバリアが形成され、
電子のベース層走行時間が長くなること、電子の再結合
が増加し、電流利得が減少すること等の問題を生ずる。
本発明の目的は、これら従来のヘテロ構造バイポーラト
ランジスタの持つ欠点を除去し、新規なヘテロ構造バイ
ポーラトランジスタおよびその製造方法を提供すること
にある。As described above, in the gallium arsenide / germanium / gallium arsenide-based heterostructure bipolar transistor, the potential barrier generated from the rapid discontinuity of the conduction band is formed at the germanium / gallium arsenide interface of the collector junction.
There are problems that the transit time of electrons in the base layer becomes long, the recombination of electrons increases, and the current gain decreases.
An object of the present invention is to eliminate the drawbacks of these conventional heterostructure bipolar transistors and to provide a novel heterostructure bipolar transistor and a manufacturing method thereof.
本発明は、砒化ガリウムとゲルマニウムのヘテロ接合を
用いたヘテロ構造バイポーラトランジスタにおいて、ｎ
型砒化ガリウム薄膜上にはｎ型ゲルマニウム薄膜、前記
ｎ型ゲルマニウム薄膜上にはｐ型ゲルマニウム薄膜を各
々備え、前記ｎ型砒化ガリウム薄膜にはコレクタ電極、
前記ｐ型ゲルマニウム薄膜にはベース電極が設けられ、
前記ｎ型ゲルマニウム薄膜は走行する電子が飽和速度に
達しない程度の厚さであることを特徴とするヘテロ構造
バイポーラトランジスタである。The present invention provides a heterostructure bipolar transistor using a heterojunction of gallium arsenide and germanium, in which n
An n-type germanium thin film is provided on the n-type gallium arsenide thin film, a p-type germanium thin film is provided on the n-type germanium thin film, and a collector electrode is provided on the n-type gallium arsenide thin film.
A base electrode is provided on the p-type germanium thin film,
The n-type germanium thin film is a heterostructure bipolar transistor characterized in that it has a thickness such that traveling electrons do not reach a saturation velocity.
本発明の製造方法は、ｎ型砒化ガリウム上にゲルマニウ
ムを砒化ガリウム中の砒素とゲルマニウムの相互拡散が
起こるような高い基板温度でしかも走行する電子が飽和
速度に達しない程度の厚さに成長し、続けて前記基板温
度より低い基板温度でｐ型にドープしたゲルマニウムを
成長することを特徴とするヘテロ構造バイポーラトラン
ジスタの製造方法である。According to the manufacturing method of the present invention, germanium is grown on n-type gallium arsenide at a high substrate temperature at which interdiffusion of arsenic and germanium in gallium arsenide occurs, and to a thickness such that the traveling electrons do not reach the saturation speed. Then, a method of manufacturing a heterostructure bipolar transistor is characterized in that p-type doped germanium is continuously grown at a substrate temperature lower than the substrate temperature.
また、本発明の他の製造方法は、ｎ型砒化ガリウム上に
ゲルマニウムと砒化ガリウム中の砒素の相互拡散が起こ
らないような低い基板温度でしかも走行する電子が飽和
速度に達しない程度の厚さにゲルマニウムを成長し、続
けて前記基板温度より高い温度で熱処理することによ
り、砒化ガリウム中の砒素とゲルマニウムを相互に拡散
させ、さらに上記の低い基板温度でｐ型にドープしたゲ
ルマニウムを成長することを特徴とするヘテロ構造バイ
ポーラトランジスタの製造方法である。Further, another manufacturing method of the present invention is such that an electron traveling at such a low substrate temperature as to prevent mutual diffusion of germanium and arsenic in gallium arsenide on n-type gallium arsenide does not reach a saturation velocity. Growing germanium on the substrate, followed by heat treatment at a temperature higher than the substrate temperature to mutually diffuse arsenic and germanium in gallium arsenide, and to grow p-type doped germanium at the lower substrate temperature. And a method of manufacturing a heterostructure bipolar transistor.
一般に砒化ガリウム基板にゲルマニウムを成長させる
と、砒素とゲルマニウムの相互拡散が起こる。ダブリュ
・モンク（Ｗ．Monch）らによる文献ジャーナル・オブ
・バキュム・サイエンス・アンド・テクノロジィ（Jour
nal of Vacuum Science and Technology）誌1980年第１
７巻１０９４頁、ピ・チェン（Ｐ．Ｃｈｅｎ）らによる
文献ジャーナル・オブ・フィジクス・シィ ソリド・ス
テイト・フィジクス（Journal of Physics C:Solid Sta
te Physics）誌1982年第１５巻6101頁により、ゲルマニ
ウムの高温成長ではゲルマニウムと砒素の相互拡散が生
じるが、ゲルマニウムの低温成長では、ゲルマニウムと
砒素の相互拡散は生じないと報告されている。また、ジ
・エム・バリンガル（Ｊ．Ｍ．Ballingall）らによる文
献ジャーナル・オブ・バキュム・サイエンス・アンド・
テクノロジィ（Journal of Vacuum Science and Techno
logy）誌1983年第Ｂ１巻６７５頁によると、ゲルマニウ
ムの低温成長を行った砒化ガリウム／ゲルマニウム界面
にアニールを施すと、ゲルマニウムと砒素の相互拡散が
生じ、伝導帯のポテンシャルバリアが減少する。Generally, when germanium is grown on a gallium arsenide substrate, interdiffusion of arsenic and germanium occurs. Literature by W. Monch et al. Journal of Vacuum Science and Technology (Jour
nal of Vacuum Science and Technology) 1980 1st
7: 1094, P. Chen et al. Literature Journal of Physics C: Solid Sta
te Physics, 1982, Vol. 15, page 6101, reports that although high-temperature growth of germanium causes mutual diffusion of germanium and arsenic, low-temperature growth of germanium does not cause mutual diffusion of germanium and arsenic. In addition, the journal Journal of Vacuum Science and by JM Ballingall et al.
Technology (Journal of Vacuum Science and Techno
1983, B1, Vol. 675, annealing the gallium arsenide / germanium interface where germanium was grown at low temperature causes interdiffusion of germanium and arsenic, reducing the potential barrier of the conduction band.
これらの事実より、ｎ型砒化ガリウム上にｐ型ゲルマニ
ウムエピタキャル層を成長させる場合、まずゲルマニウ
ムの高温成長を行い、意図的にゲルマニウムと砒素の相
互拡散を生じさせ、ヘテロ界面の組成を徐々に変化させ
る。次にゲルマニウムの低温成長を行い、砒素の拡散を
抑えてｐ型ドーピングを可能とさせる。また、ゲルマニ
ウムの低温成長を行い、その後アニールを施すことによ
りヘテロ界面の組成を徐々に変化させる方法も考えられ
る。From these facts, when growing a p-type germanium epitacar layer on n-type gallium arsenide, first, high temperature growth of germanium is carried out to intentionally cause interdiffusion of germanium and arsenic to gradually increase the composition of the hetero interface. Change. Next, low-temperature growth of germanium is performed to suppress the diffusion of arsenic and enable p-type doping. Another possible method is to grow germanium at a low temperature and then anneal it to gradually change the composition of the hetero interface.
以上のような成長を行うと、コレクタ接合のポテンシャ
ルバリアを消失させ、かつ高濃度のｐ型ゲルマニウムベ
ース層を形成することが可能となる。また、ゲルマニウ
ムからなるベース層内でｐ型から徐々にｎ型に変わるこ
とで内部電界が生じ、ベース層を走行する電子が加速さ
れるという効果も持つ。以下図面を参照して本発明を詳
細に説明する。By performing the growth as described above, it becomes possible to eliminate the potential barrier of the collector junction and form a high-concentration p-type germanium base layer. Further, in the base layer made of germanium, an internal electric field is generated by gradually changing from p-type to n-type, which also has the effect of accelerating the electrons traveling in the base layer. Hereinafter, the present invention will be described in detail with reference to the drawings.
第１図は本発明の一実施例を示すヘテロ構造バイポーラ
トランジスタの断面図である。本実施例によれば、半絶
縁性砒化ガリウム基板１の上にコレクタ領域の高濃度ｎ
型砒化ガリウム層２、ベース領域の高濃度ｐ型ゲルマニ
ウム層４、エミッタ領域のｎ型砒化ガリウム層５および
高濃度ｎ型砒化ガリウム６層が連続してエピタキャル成
長させる。ただし、高濃度ｐ型ゲルマニウム成長時にお
いて高濃度ｎ型砒化ガリウム２から砒素が高濃度ｐ型ゲ
ルマニウム層４内に拡散するので、この境界面にｎ型ゲ
ルマニウム層３が形成される。すなわち、この２つのゲ
ルマニウム層３，４から成るベース層はｎ型からｐ型に
徐々に極性が変化している。ここで、７はコレクタ電
極、８はベース電極、９はエミッタ電極をそれぞれ示
す。FIG. 1 is a sectional view of a heterostructure bipolar transistor showing an embodiment of the present invention. According to this embodiment, the high concentration n of the collector region is formed on the semi-insulating gallium arsenide substrate 1.
-Type gallium arsenide layer 2, high-concentration p-type germanium layer 4 in the base region, n-type gallium arsenide layer 5 in the emitter region, and high-concentration n-type gallium arsenide 6 layer are continuously epitaxially grown. However, since arsenic diffuses from the high-concentration n-type gallium arsenide 2 into the high-concentration p-type germanium layer 4 during the growth of the high-concentration p-type germanium, the n-type germanium layer 3 is formed at this interface. That is, the polarity of the base layer composed of the two germanium layers 3 and 4 gradually changes from n-type to p-type. Here, 7 is a collector electrode, 8 is a base electrode, and 9 is an emitter electrode.
第２図は上記実施例のｐ型からｎ型に極性が変化するベ
ース層をもつヘテロ構造バイポーラトランジスタのエネ
ルギーバンドダイアグラム図である。すなわち、コレク
タ接合のポテンシャルバリアは消失し、また、ベース層
に形成される内部電界により電子走行時間が短縮される
ので高速動作を行ない得る。なお、本実施例ではエミッ
タとしてｎ型の砒化ガリウムを用いているが、ｎ型のゲ
ルマニウム、ｎ型のシリコン・ゲルマニウム混晶をエミ
ッタに用いてもよい。FIG. 2 is an energy band diagram of a heterostructure bipolar transistor having a base layer whose polarity changes from p-type to n-type in the above embodiment. That is, the potential barrier of the collector junction disappears and the electron transit time is shortened by the internal electric field formed in the base layer, so that high speed operation can be performed. Although n-type gallium arsenide is used as the emitter in this embodiment, n-type germanium or n-type silicon-germanium mixed crystal may be used for the emitter.
第３図(a)〜(f)は本発明ヘテロ構造バイポーラトランジ
スタの製造方法の一実施例を示す工程順序図である。工
程順は以下のようになる。3 (a) to 3 (f) are process sequence diagrams showing an embodiment of a method for manufacturing a heterostructure bipolar transistor of the present invention. The process order is as follows.
(1) 第３図(a)のように、半絶縁性砒化ガリウム基板１
の上に高濃度ｎ型砒化ガリウム２を分子線エピタキャル
成長法で成長させる。不純物はシリコンを用いる。(1) As shown in FIG. 3 (a), a semi-insulating gallium arsenide substrate 1
A high-concentration n-type gallium arsenide 2 is grown thereon by the molecular beam epitaxy method. Silicon is used as the impurity.
(2) 第３図(b)のように、基板温度を３９０度以上の高
温にしてｐ型ゲルマニウムを約１００Å成長させる。ｐ
型の不純物にはガリウムを用いる。ゲルマニウム中の砒
素が拡散するので、砒化ガリウム／ゲルマニウム界面よ
りゲルマニウム側に向かって不純物の極性がｎ型からｐ
型に徐々に変化する不純物ブロファイルが得られる。(2) As shown in FIG. 3 (b), the substrate temperature is set to a high temperature of 390 ° C. or higher to grow about 100 Å of p-type germanium. p
Gallium is used as the type impurity. Since arsenic in germanium diffuses, the polarity of the impurity changes from n-type to p-type from the gallium arsenide / germanium interface toward the germanium side.
An impurity profile that gradually changes to the mold is obtained.
(3) 第３図(c)のように、基板温度を３００度以下の低
温にし、成長速度を遅くして高濃度ｐ型ゲルマニウム４
を成長させる。この場合砒素とゲルマニウムの相互拡散
は起こらず、ベース層は高濃度ｐ型にできる。(3) As shown in FIG. 3 (c), the substrate temperature is set to a low temperature of 300 ° C. or lower, and the growth rate is slowed down to increase the concentration of p-type germanium
Grow. In this case, mutual diffusion of arsenic and germanium does not occur, and the base layer can be made to have a high concentration p-type.
(4) 第３図(d)のように、ｎ型砒化ガリウムのエミッタ
層５、高濃度ｎ型砒化ガリウムのコンタクト層６を形成
し、エミッタ電極９を形成する。(4) As shown in FIG. 3D, an n-type gallium arsenide emitter layer 5 and a high-concentration n-type gallium arsenide contact layer 6 are formed, and an emitter electrode 9 is formed.
(5) 最後に第３図(e),(f)のように、前記砒化ガリウム
層６，５をエッチングしてベース電極８、ゲルマニウム
層４，３をエッチングしてコレクタ電極７を形成し、熱
処理を施すことにより、第１図のヘテロ構造バイポーラ
トランジスタが作製される。(5) Finally, as shown in FIGS. 3 (e) and 3 (f), the gallium arsenide layers 6 and 5 are etched to form the base electrode 8 and the germanium layers 4 and 3 to form the collector electrode 7, By performing heat treatment, the heterostructure bipolar transistor of FIG. 1 is manufactured.
第４図(a)〜(g)は本発明のヘテロ構造バイポーラトラン
ジスタの製造方法の他の実施例を示す工程順序図であ
る。工程順は以下のようになる。4 (a) to 4 (g) are process sequence diagrams showing another embodiment of the method for manufacturing a heterostructure bipolar transistor of the present invention. The process order is as follows.
(1) 第４図(a)のように、半絶縁性砒化ガリウム基板１
の上に高濃度ｎ型砒化ガリウム２を分子線エピタキャル
成長法で成長させる。不純物はシリコンを用いる。(1) As shown in FIG. 4 (a), a semi-insulating gallium arsenide substrate 1
A high-concentration n-type gallium arsenide 2 is grown thereon by the molecular beam epitaxy method. Silicon is used as the impurity.
(2) 第４図(b)のように、基板温度を３００度以下の低
温にし、成長速度を遅くしてｐ型ゲルマニウム４′を１
００Å成長させる。ｐ型の不純物にはガリウムを用い
る。この時点では、砒素とゲルマニウムの相互拡散は起
こっていない。(2) As shown in FIG. 4 (b), the substrate temperature was set to a low temperature of 300 ° C. or lower, and the growth rate was slowed down so that the p-type germanium 4'was removed.
00Å Grow. Gallium is used as the p-type impurity. At this point, no interdiffusion of arsenic and germanium has occurred.
(3) 第４図(c)のように、基板温度を６００度以上の高
温にしてアニールを施す。すると、砒化ガリウム中の砒
素がゲルマニウム中に拡散するので、砒化ガリウム／ゲ
ルマニウムの界面よりゲルマニウム側に向かって不純物
の極性がｎ型からｐ型に徐々に変化する不純物プロファ
イルが得られる。(3) As shown in FIG. 4 (c), annealing is performed with the substrate temperature set to a high temperature of 600 ° C. or higher. Then, since arsenic in gallium arsenide diffuses into germanium, an impurity profile in which the polarity of impurities gradually changes from n-type to p-type from the gallium arsenide / germanium interface toward the germanium side is obtained.
(4) 第４図(d)のように、基板温度を３００度以下の低
温で、成長速度を遅くして高濃度ｐ型ゲルマニウム４を
成長させる。この場合砒素とゲルマニウムの相互拡散は
起こらず、ベース層は高濃度ｐ型にできる。(4) As shown in FIG. 4 (d), the growth temperature is slowed and the high-concentration p-type germanium 4 is grown at a substrate temperature of 300 ° C. or lower. In this case, mutual diffusion of arsenic and germanium does not occur, and the base layer can be made to have a high concentration p-type.
(5) 第４図(e)のように、ｎ型砒化ガリウムのエミッタ
層５、高濃度ｎ型砒化ガリウムのコンタクト層６を形成
し、エミッタ電極９を形成する。(5) As shown in FIG. 4 (e), an n-type gallium arsenide emitter layer 5 and a high-concentration n-type gallium arsenide contact layer 6 are formed, and an emitter electrode 9 is formed.
(6) 最後に第４図(f),(g)のように、前記砒化ガリウム
層６，５をエッチングしてコレクタ電極７を形成し、熱
処理を施すことにより、第１図のヘテロ構造バイポーラ
トランジスタが作製できる。(6) Finally, as shown in FIGS. 4 (f) and 4 (g), the gallium arsenide layers 6 and 5 are etched to form the collector electrode 7, and heat treatment is applied to the heterostructure bipolar transistor shown in FIG. A transistor can be manufactured.
本発明の製造をもつヘテロ構造バイポーラトランジスタ
は、以下のことが期待できる。A heterostructure bipolar transistor having the fabrication of the present invention can be expected to:
(1) ｎ型ゲルマニウム層の長さは１００Å程度である
ので、その領域では電子はまだ飽和速度に達せず、ｎ型
砒化ガリウム中で電子が飽和速度に達する事が予想され
る。従って、飽和速度で走行する領域は砒化ガリウム中
となり、高速走行可能である。(1) Since the length of the n-type germanium layer is about 100Å, it is expected that the electrons will not reach the saturation velocity in that region yet, and the electrons will reach the saturation velocity in the n-type gallium arsenide. Therefore, the region that travels at the saturated speed is in gallium arsenide, and high-speed travel is possible.
(2) ベース・コレクタ間接合容量としては、ゲルマニ
ウム中の空乏層容量と砒化ガリウム中の空乏層容量が直
列に入るので、比誘電率の大きなゲルマニウム（ε〜１
６）の接合容量に与える影響は小さく、前記接合容量は
比誘電率の小さな砒化ガリウム（ε〜１３）によってほ
ぼ決定される。(2) As the base-collector junction capacitance, the depletion layer capacitance in germanium and the depletion layer capacitance in gallium arsenide are in series, so germanium (ε ~ 1
The effect of 6) on the junction capacitance is small, and the junction capacitance is almost determined by gallium arsenide (ε to 13) having a small relative dielectric constant.
(3) ゲルマニウム中では電子エネルギーはまだ小さ
く、なだれ降状を起こすほどにはならない。砒化カリウ
ム中では空乏層中の電界で電子エネルギーは大きくな
り、なだれ降状を起こす可能性はあるが、バンドギャブ
の大きな砒化ガリウム中であるので耐圧特性がよい。(3) In germanium, the electron energy is still small and not enough to cause an avalanche. In potassium arsenide, the electron energy increases due to the electric field in the depletion layer, which may cause an avalanche, but since it is in gallium arsenide with a large bandgab, it has good withstand voltage characteristics.
以上のごとく、pn接合面がゲルマニウム内に生じてもコ
レクタ層に砒化ガリウムを用いることの利点は失なわれ
ない。さらに、 (4) コレクタ接合のゲルマニウム／砒化ガリウム界面
での伝導帯のポテンシャルを消滅させることができ、電
子のベース層走行時間を短くし、電子の再結合を減少さ
せ、電流利得が増加することが期待できる。As described above, even if the pn junction surface is formed in germanium, the advantage of using gallium arsenide for the collector layer is not lost. Furthermore, (4) the potential of the conduction band at the germanium / gallium arsenide interface of the collector junction can be eliminated, the transit time of electrons in the base layer can be shortened, the recombination of electrons can be reduced, and the current gain can be increased. Can be expected.
(5) ゲルマニウムからなるベース層内でｐ型からｎ型
に徐々に極性が変化するので内部電界が生じ、ベース層
を走行する電子が加速され、より高速動作特性が期待で
きる。。(5) Since the polarity gradually changes from p-type to n-type in the germanium base layer, an internal electric field is generated, electrons traveling in the base layer are accelerated, and higher-speed operation characteristics can be expected. .
また、第３図に示した本発明の製造方法によれば、ゲル
マニウムの高温成長、低温成長の２段階成長により、第
１図の構造をもつヘテロ構造バイポーラトランジスタが
実現でき、第４図に示した他の製造方法によれば、ゲル
マニウムの低温成長、熱処理、低温成長により、第１図
の構造をもつヘテロ構造バイポーラトランジスタが実現
できる。Further, according to the manufacturing method of the present invention shown in FIG. 3, the heterostructure bipolar transistor having the structure of FIG. 1 can be realized by the two-stage growth of germanium at high temperature and low temperature, and as shown in FIG. According to another manufacturing method, a heterostructure bipolar transistor having the structure shown in FIG. 1 can be realized by low temperature growth, heat treatment and low temperature growth of germanium.
第１図は本発明の一実施例を示すヘテロ構造バイポーラ
トランジスタの断面図、第２図は上記実施例のｐ型から
ｎ型に極性が変化するベース層をもつヘテロ構造バイポ
ーラトランジスタのエネルギーバンドダイアグラム図、
第３図(a)〜(f)は本発明ヘテロ構造バイポーラトランジ
スタの製造方法の一実施例を示す工程順序図、第４図
(a)〜(g)は本発明ヘテロ構造バイポーラトランジスタの
製造方法の他の実施例を示す工程順序図、第５図は従来
技術により作製されたヘテロ構造バイポーラトランジス
タのベース・コレクタ接合のエネルギーバンドダイアグ
ラムを示す図である。 １……半絶縁性砒化ガリウム基板、２……高濃度ｎ型砒
化ガリウム層、３……ｐ型ゲルマニウム層、４……高濃
度ｐ型ゲルマニウム層、５……ｎ型砒化ガリウム層、６
……高濃度ｎ型砒化ガリウム層、７……コレクタ電極、
８……ベース電極、９……エミッタ電極。FIG. 1 is a sectional view of a heterostructure bipolar transistor showing an embodiment of the present invention, and FIG. 2 is an energy band diagram of a heterostructure bipolar transistor having a base layer whose polarity changes from p-type to n-type in the above-mentioned embodiment. Figure,
3 (a) to 3 (f) are process flow charts showing an embodiment of a method for manufacturing a heterostructure bipolar transistor of the present invention, and FIG.
(a) to (g) are process sequence diagrams showing another embodiment of the method for manufacturing a heterostructure bipolar transistor of the present invention, and FIG. 5 is an energy band of the base-collector junction of a heterostructure bipolar transistor manufactured by a conventional technique. It is a figure which shows a diagram. 1 ... Semi-insulating gallium arsenide substrate, 2 ... High-concentration n-type gallium arsenide layer, 3 ... P-type germanium layer, 4 ... High-concentration p-type germanium layer, 5 ... N-type gallium arsenide layer, 6
...... High-concentration n-type gallium arsenide layer, 7 …… Collector electrode,
8 ... Base electrode, 9 ... Emitter electrode.
Claims (3)
を用いたヘテロ構造バイポーラトランジスタにおいて、
ｎ型砒化ガリウム薄膜上にはｎ型ゲルマニウム薄膜、前
記ｎ型ゲルマニウム薄膜上にはｐ型ゲルマニウム薄膜を
各々備え、前記ｎ型砒化ガリウム薄膜にはコレクタ電
極、前記ｐ型ゲルマニウム薄膜にはベース電極が設けら
れ、前記ｎ型ゲルマニウム薄膜は走行する電子が飽和速
度に達しない程度の厚さであることを特徴とするヘテロ
構造バイポーラトランジスタ。1. A heterostructure bipolar transistor using a heterojunction of gallium arsenide and germanium, comprising:
An n-type germanium thin film is provided on the n-type gallium arsenide thin film, and a p-type germanium thin film is provided on the n-type germanium thin film. The n-type gallium arsenide thin film has a collector electrode and the p-type germanium thin film has a base electrode. A heterostructure bipolar transistor, wherein the n-type germanium thin film is provided and has a thickness such that traveling electrons do not reach a saturation speed.
を有するヘテロ構造バイポーラトランジスタの製造方法
において、ｎ型砒化ガリウム上にゲルマニウムを砒化ガ
リウム中の砒素とゲルマニウムの相互拡散が起こるよう
な高い基板温度でしかも走行する電子が飽和速度に達し
ない程度の厚さに成長し、続けて前記基板温度より低い
基板温度でｐ型にドープしたゲルマニウムを成長するこ
とを特徴とするヘテロ構造バイポーラトランジスタの製
造方法。2. A method of manufacturing a heterostructure bipolar transistor having a heterojunction of gallium arsenide and germanium, wherein the germanium is deposited on the n-type gallium arsenide at such a high substrate temperature that interdiffusion of arsenic and germanium in the gallium arsenide occurs. A method for manufacturing a heterostructure bipolar transistor, which comprises growing p-type doped germanium at a substrate temperature lower than the substrate temperature, in which traveling electrons grow to a thickness not reaching a saturation speed.
を有するヘテロ構造バイポーラトランジスタの製造方法
において、ｎ型砒化ガリウム上にゲルマニウムと砒化ガ
リウム中の砒素の相互拡散が起こらないような低い基板
温度でしかも走行する電子が飽和速度に達しない程度の
厚さにゲルマニウムを成長し、続けて前記基板温度より
高い温度で熱処理することにより、砒化ガリウム中の砒
素とゲルマニウムを相互拡散させ、さらに上記の低い基
板温度でｐ型にドープしたゲルマニウムを成長すること
を特徴とするヘテロ構造バイポーラトランジスタの製造
方法。3. A method for manufacturing a heterostructure bipolar transistor having a heterojunction of gallium arsenide and germanium, which is run at a low substrate temperature such that interdiffusion of germanium and arsenic in gallium arsenide does not occur on n-type gallium arsenide. The germanium is grown to a thickness such that the electrons do not reach the saturation rate, and then heat-treated at a temperature higher than the substrate temperature to cause interdiffusion of arsenic and germanium in gallium arsenide, and further lower the substrate temperature. 1. A method of manufacturing a heterostructure bipolar transistor, which comprises growing germanium doped to p-type by means of.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62218814A JPH0658915B2 (en) | 1987-08-31 | 1987-08-31 | Heterostructure bipolar transistor and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62218814A JPH0658915B2 (en) | 1987-08-31 | 1987-08-31 | Heterostructure bipolar transistor and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6459956A JPS6459956A (en) | 1989-03-07 |
| JPH0658915B2 true JPH0658915B2 (en) | 1994-08-03 |
Family
ID=16725761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62218814A Expired - Lifetime JPH0658915B2 (en) | 1987-08-31 | 1987-08-31 | Heterostructure bipolar transistor and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0658915B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003023011A (en) * | 2001-07-05 | 2003-01-24 | Matsushita Electric Ind Co Ltd | Bipolar transistor device and manufacturing method therefor |
| JP2007294782A (en) * | 2006-04-27 | 2007-11-08 | Sony Corp | Semiconductor device |
-
1987
- 1987-08-31 JP JP62218814A patent/JPH0658915B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6459956A (en) | 1989-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0541971B1 (en) | A graded bandgap single-crystal emitter heterojunction bipolar transistor | |
| JP2582519B2 (en) | Bipolar transistor and method of manufacturing the same | |
| JP2801624B2 (en) | Heterojunction bipolar transistor | |
| US4958208A (en) | Bipolar transistor with abrupt potential discontinuity in collector region | |
| US4825265A (en) | Transistor | |
| EP0292568B1 (en) | Hetero-junction bipolar transistor | |
| JPH05347313A (en) | Manufacture of extremely thin active region of high-speed semiconductor device | |
| JPH0665216B2 (en) | Semiconductor device | |
| JP2689057B2 (en) | Static induction semiconductor device | |
| JP2576828B2 (en) | High gain MIS transistor | |
| US4823174A (en) | Bipolar transistor and process of fabrication thereof | |
| JPS6152990B2 (en) | ||
| JP2505805B2 (en) | Hot carrier transistor | |
| JP2537168B2 (en) | Heterojunction bipolar transistor | |
| JPH0658915B2 (en) | Heterostructure bipolar transistor and manufacturing method thereof | |
| JP2002076012A (en) | Hetero junction bipolar transistor | |
| JPH0458706B2 (en) | ||
| JPH02150032A (en) | Hetero junction bipolar transistor | |
| JP2522358B2 (en) | Heterostructure bipolar transistor using germanium | |
| JP3183882B2 (en) | Heterojunction bipolar transistor | |
| JP3093464B2 (en) | Hot electron transistor | |
| JPH01194469A (en) | Compound semiconductor device | |
| JPH01149465A (en) | Heterojunction bipolar transistor | |
| JPS63156358A (en) | Manufacture of bipolar compound semiconductor device | |
| JPH0571172B2 (en) |