JPH065822A - Wafer scale semiconductor nonvolatile memory device and its writing method - Google Patents
Wafer scale semiconductor nonvolatile memory device and its writing methodInfo
- Publication number
- JPH065822A JPH065822A JP4180602A JP18060292A JPH065822A JP H065822 A JPH065822 A JP H065822A JP 4180602 A JP4180602 A JP 4180602A JP 18060292 A JP18060292 A JP 18060292A JP H065822 A JPH065822 A JP H065822A
- Authority
- JP
- Japan
- Prior art keywords
- memory device
- nonvolatile memory
- semiconductor
- block
- volatile memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、複数の半導体不揮発性
記憶装置からなるウェハスケール半導体不揮発性記憶装
置とその書き込み方法とに関し、とくにウェハスケール
半導体不揮発性記憶装置の書き込み時間および記憶保持
性の改善に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wafer-scale semiconductor non-volatile memory device including a plurality of semiconductor non-volatile memory devices and a writing method thereof, and particularly to a writing time and a memory retention property of the wafer-scale semiconductor non-volatile memory device. It is about improvement.
【０００２】[0002]
【従来の技術】従来の半導体不揮発性記憶装置は、ウェ
ハ上に複数の半導体不揮発性記憶装置を形成し、これを
切断分離することにより製造されている。2. Description of the Related Art A conventional semiconductor nonvolatile memory device is manufactured by forming a plurality of semiconductor nonvolatile memory devices on a wafer and then cutting and separating the semiconductor nonvolatile memory devices.
【０００３】近年、半導体不揮発性記憶装置において、
大容量化するために、ウェハ上に形成した複数の半導体
不揮発性記憶装置を切断分離することなく、ウェハの状
態のまま使用することが行なわれている。このような半
導体不揮発性記憶装置をウェハスケール半導体不揮発性
記憶装置と称する。In recent years, in semiconductor nonvolatile memory devices,
In order to increase the capacity, a plurality of semiconductor nonvolatile memory devices formed on a wafer are used as they are without being cut and separated. Such a semiconductor nonvolatile memory device is called a wafer scale semiconductor nonvolatile memory device.
【０００４】従来技術におけるウェハスケール半導体不
揮発性記憶装置を図３に示す。FIG. 3 shows a wafer-scale semiconductor nonvolatile memory device according to the prior art.
【０００５】図３に示すように、従来のウェハスケール
半導体不揮発性記憶装置は、シリコンウェハ３１に同一
の半導体不揮発性記憶装置３２を複数個形成してなる。
したがって、ウェハスケール半導体不揮発性記憶装置の
書き込み速度および記憶保持性は、半導体不揮発性記憶
装置３２と同じである。As shown in FIG. 3, the conventional wafer-scale semiconductor nonvolatile memory device is formed by forming a plurality of identical semiconductor nonvolatile memory devices 32 on a silicon wafer 31.
Therefore, the writing speed and the memory retention of the wafer scale semiconductor nonvolatile memory device are the same as those of the semiconductor nonvolatile memory device 32.
【０００６】なお、記憶保持性とは、半導体不揮発性記
憶装置の記憶データの保持能力であり、記憶保持性が劣
るとデータの記憶寿命が短くなる。The memory retention is the data retention capability of the semiconductor nonvolatile memory device, and if the memory retention is poor, the data storage life becomes short.
【０００７】また、従来のウェハスケール半導体不揮発
性記憶装置のアドレス線とデータ線（いずれも図示せ
ず）は、端子数を少なくするため、すべての半導体不揮
発性記憶装置３２に接続されている。そこで、ウェハス
ケール半導体不揮発性記憶装置では、図３に示すよう
に、半導体不揮発性記憶装置３２を選択するために、半
導体不揮発性記憶装置３２のチップ選択パッド３３に接
続したチップ選択端子３４が、半導体不揮発性記憶装置
３２の数だけ必要となる。The address lines and data lines (both not shown) of the conventional wafer-scale semiconductor nonvolatile memory device are connected to all the semiconductor nonvolatile memory devices 32 in order to reduce the number of terminals. Therefore, in the wafer scale semiconductor non-volatile memory device, as shown in FIG. 3, in order to select the semiconductor non-volatile memory device 32, the chip selection terminal 34 connected to the chip selection pad 33 of the semiconductor non-volatile memory device 32 is The number of semiconductor nonvolatile memory devices 32 is required.
【０００８】[0008]
【発明が解決しようとする課題】従来のウェハスケール
半導体不揮発性記憶装置は書き込み速度が遅い。これは
ウェハスケール半導体不揮発性記憶装置を構成する半導
体不揮発性記憶装置の書き込み速度が遅いためである。
半導体不揮発性記憶装置は、内蔵する不揮発性記憶素子
が充分な記憶保持性を有するものは書き込み速度が遅い
ために、書き込み速度が遅くなる。A conventional wafer scale semiconductor nonvolatile memory device has a slow writing speed. This is because the writing speed of the semiconductor nonvolatile memory device that constitutes the wafer scale semiconductor nonvolatile memory device is slow.
In the semiconductor nonvolatile memory device, the writing speed becomes slow because the built-in nonvolatile memory element having a sufficient memory retention property has a low writing speed.
【０００９】電気的に書き換え可能な不揮発性記憶素子
としては、ＭＮＯＳ（Ｍｅｔａｌ−Ｎｉｔｒｉｄｅ−Ｏ
ｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型や、たとえ
ば、特開平２−１０３９６６号公報に記載されている、
ＭＯＮＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ
−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型の不揮
発性記憶素子が知られている。As an electrically rewritable nonvolatile memory element, MNOS (Metal-Nitride-O) is used.
xide-Semiconductor) type, for example, as described in Japanese Patent Laid-Open No. 2-103966.
MONOS (Metal-Oxide-Nitride)
A -Oxide-Semiconductor type nonvolatile memory element is known.
【００１０】このＭＯＮＯＳ型の不揮発性記憶素子は、
ＭＮＯＳ型の不揮発性記憶素子の第２層のゲート絶縁膜
であるシリコン窒化膜の表面を熱酸化して、酸化シリコ
ン膜を形成し、ゲート電極側からのキャリアの注入を防
ぐのに充分なバリア高さを持つ第３層のゲート絶縁膜を
有する。This MONOS type non-volatile memory element is
A barrier sufficient to prevent carrier injection from the gate electrode side by thermally oxidizing the surface of the silicon nitride film that is the second layer gate insulating film of the MNOS type nonvolatile memory element to form a silicon oxide film. It has a third-layer gate insulating film having a height.
【００１１】ＭＮＯＳ型の不揮発性記憶素子や、ＭＯＮ
ＯＳ型の不揮発性記憶素子の書き込みは、シリコン基板
に形成する第１層のゲート絶縁膜であるシリコン酸化膜
におけるキャリアのトンネリングにより行なうため、こ
のシリコン酸化膜の膜厚を薄くすると書き込み速度は速
くなる。しかし、シリコン酸化膜の膜厚が薄い場合、記
憶保持性は悪くなる。An MNOS type non-volatile memory element and a MON
Writing to the OS type nonvolatile memory element is performed by tunneling of carriers in the silicon oxide film which is the first layer gate insulating film formed on the silicon substrate. Therefore, if the thickness of this silicon oxide film is thin, the writing speed is high. Become. However, when the thickness of the silicon oxide film is thin, the memory retention property becomes poor.
【００１２】したがって、書き込み速度が速い半導体不
揮発性記憶装置は、記憶保持性が劣る。すなわち、高速
書き込みと、長期間の記憶保持とを、ともに達成するこ
とは困難である。Therefore, the semiconductor non-volatile memory device having a high writing speed is inferior in memory retention. That is, it is difficult to achieve both high-speed writing and long-term memory retention.
【００１３】本発明の目的は、かかる課題を除去し、書
き込み時間が短く、さらに記憶保持寿命が長いウェハス
ケール半導体不揮発性記憶装置、およびその書き込み方
法を提供するものである。An object of the present invention is to provide a wafer scale semiconductor nonvolatile memory device which eliminates the above problems, has a short writing time, and has a long storage retention life, and a writing method thereof.
【００１４】[0014]
【課題を解決するための手段】本発明では、上記の目的
を達成するために次のようなウェハスケール半導体不揮
発性記憶装置、およびその書き換え方法を採用する。In order to achieve the above object, the present invention adopts the following wafer scale semiconductor nonvolatile memory device and its rewriting method.
【００１５】本発明のウェハスケール半導体不揮発性記
憶装置は、第１の半導体不揮発性記憶装置からなる第１
のブロックと、この第１の半導体不揮発性記憶装置より
書き込み速度が速く記憶保持性が劣る第２の半導体不揮
発性記憶装置からなる第２のブロックとを有する。A wafer-scale semiconductor non-volatile memory device according to the present invention comprises a first semiconductor non-volatile memory device.
And a second block composed of a second semiconductor nonvolatile memory device having a writing speed higher than that of the first semiconductor nonvolatile memory device and inferior in memory retention.
【００１６】本発明のウェハスケール半導体不揮発性記
憶装置の書き込み方法は、第１の半導体不揮発性記憶装
置からなる第１のブロックと、この第１の半導体不揮発
性記憶装置より書き込み速度が速く記憶保持性が劣る第
２の半導体不揮発性記憶装置からなる第２のブロック
と、ブロック選択端子とを有し、このブロック選択端子
への信号で第１のブロックと第２のブロックとを選択す
ることにより行なう。According to the method of writing a wafer scale semiconductor nonvolatile memory device of the present invention, the first block composed of the first semiconductor nonvolatile memory device and the memory holding speed higher than that of the first semiconductor nonvolatile memory device are retained. By having a second block composed of a second semiconductor non-volatile memory device having poor performance and a block selection terminal, and selecting the first block and the second block by a signal to the block selection terminal. To do.
【００１７】[0017]
【作用】本発明におけるウェハスケール半導体不揮発性
記憶装置は、ウェハ内に書き込み速度と記憶保持性とが
異なる２種類の半導体不揮発性記憶装置を有することに
より、高速書き込みの場合は、書き込み速度の速い半導
体不揮発性記憶装置を用い、長期間記憶保持が必要な場
合は、記憶保持性が優れた半導体不揮発性記憶装置を選
択することにより、高速書き換えと長期間記憶保持と
を、ともに達成できるようにしている。The wafer-scale semiconductor non-volatile memory device of the present invention has two types of semiconductor non-volatile memory devices having different writing speed and memory retention in the wafer, so that the writing speed is high in the case of high-speed writing. When a semiconductor non-volatile memory device is used and long-term memory retention is required, it is possible to achieve both high-speed rewriting and long-term memory retention by selecting a semiconductor non-volatile memory device with excellent memory retention. ing.
【００１８】[0018]
【実施例】以下図面を用いて本発明の実施例を説明す
る。図１は、本発明におけるウェハスケール半導体不揮
発性記憶装置の一実施例を示す図面である。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a diagram showing an embodiment of a wafer scale semiconductor nonvolatile memory device according to the present invention.
【００１９】図１に示すように、本発明のウェハスケー
ル半導体不揮発性記憶装置は、シリコンウェハ１１内
に、第１の半導体不揮発性記憶装置１２からなる第１の
ブロック１４と、第２の半導体不揮発性記憶装置１３か
らなる第２のブロック１５とを有する。As shown in FIG. 1, a wafer-scale semiconductor nonvolatile memory device according to the present invention includes a silicon wafer 11 having a first block 14 composed of a first semiconductor nonvolatile memory device 12 and a second semiconductor device. The second block 15 including the nonvolatile memory device 13.
【００２０】第２の半導体不揮発性記憶装置１３を構成
する不揮発性記憶素子は、第１の半導体不揮発性記憶装
置１２を構成する不揮発性記憶素子より、書き込み速度
が速く記憶保持性が劣る特性を有する。したがって、第
２の半導体不揮発性記憶装置１３は、第１の半導体不揮
発性記憶装置１２より書き込み速度が速く記憶保持性が
劣る。The non-volatile memory element forming the second semiconductor non-volatile memory device 13 has a characteristic that the writing speed is faster and the memory retention property is inferior to the non-volatile memory element forming the first semiconductor non-volatile memory device 12. Have. Therefore, the second semiconductor non-volatile memory device 13 has a faster writing speed than the first semiconductor non-volatile memory device 12 and is inferior in memory retention.
【００２１】ＭＯＮＯＳ型あるいはＭＮＯＳ型の不揮発
性記憶素子の場合、書き込み速度および記憶保持性の異
なる素子を同一のシリコンウェハ１１内に実現すること
は容易なことである。In the case of a MONOS type or MNOS type non-volatile memory element, it is easy to realize elements having different write speeds and memory retention in the same silicon wafer 11.
【００２２】すなわち、すでに述べたように、第２の半
導体不揮発性記憶装置１３を構成するＭＯＮＯＳ型ある
いはＭＮＯＳ型の不揮発性記憶素子の第１層のゲート絶
縁膜であるシリコン酸化膜の膜厚を薄くすれば良い。こ
のように、キャリアのトンネリングを行なうシリコン酸
化膜の膜厚を調整することにより、書き込み速度および
記憶保持性の異なる不揮発性記憶素子を同一のシリコン
ウェハ１１内に実現できる。That is, as described above, the thickness of the silicon oxide film which is the first gate insulating film of the MONOS type or MNOS type non-volatile memory element constituting the second semiconductor non-volatile memory device 13 is set to It should be thin. In this way, by adjusting the film thickness of the silicon oxide film for tunneling carriers, it is possible to realize non-volatile memory elements having different write speeds and memory retention in the same silicon wafer 11.
【００２３】図４の断面図に、同一のシリコンウェハ内
に書き込み速度および記憶保持性の異なる不揮発性記憶
素子を作製する方法の一例を示す。図４は、不揮発性記
憶素子としてＭＯＮＯＳ型の製造方法を示す。The cross-sectional view of FIG. 4 shows an example of a method of manufacturing non-volatile memory elements having different writing speeds and memory retention in the same silicon wafer. FIG. 4 shows a manufacturing method of a MONOS type as a nonvolatile memory element.
【００２４】図４（ａ）から（ｄ）は、第１のシリコン
酸化膜４３を有する第１の不揮発性記憶素子４１と、第
１のシリコン酸化膜４３より膜厚が薄い第２のシリコン
酸化膜４５を有する第２の不揮発性記憶素子４２とを、
同一のシリコンウェハ４９に形成する方法である。FIGS. 4A to 4D show a first nonvolatile memory element 41 having a first silicon oxide film 43 and a second silicon oxide film thinner than the first silicon oxide film 43. A second nonvolatile memory element 42 having a film 45,
This is a method of forming the same silicon wafer 49.
【００２５】まず、図４（ａ）に示すように、シリコン
ウェハ４９を酸化処理して、第１層のゲート絶縁膜であ
る第１のシリコン酸化膜４３を形成する。First, as shown in FIG. 4A, the silicon wafer 49 is oxidized to form a first silicon oxide film 43 which is a first-layer gate insulating film.
【００２６】次に図４（ｂ）に示すように、レジスト４
４をマスクとして第１のシリコン酸化膜４３をエッチン
グして、第２のシリコン酸化膜４５を形成する。Next, as shown in FIG. 4B, the resist 4
The first silicon oxide film 43 is etched by using 4 as a mask to form a second silicon oxide film 45.
【００２７】次に図４（ｃ）に示すように、レジスト４
４を除去し、第２層のゲート絶縁膜であるシリコン窒化
膜４６と、第３層のゲート絶縁膜である酸化シリコン膜
４７と、ゲート電極となるポリシリコン４８とを形成す
る。Next, as shown in FIG. 4C, the resist 4
4 is removed, and a silicon nitride film 46 as a second layer gate insulating film, a silicon oxide film 47 as a third layer gate insulating film, and a polysilicon 48 as a gate electrode are formed.
【００２８】次に図４（ｄ）に示すように、ポリシリコ
ン４８、およびそれぞれのゲート絶縁膜を所定のパター
ン形状にエッチングする。その結果、膜厚の異なる第１
のシリコン酸化膜４３と第２のシリコン酸化膜４５とを
備える、第１の不揮発性記憶素子４１と第２の不揮発性
記憶素子４２とを形成する。Next, as shown in FIG. 4D, the polysilicon 48 and each gate insulating film are etched into a predetermined pattern. As a result, the first
The first non-volatile memory element 41 and the second non-volatile memory element 42 having the silicon oxide film 43 and the second silicon oxide film 45 are formed.
【００２９】以上図４においては、不揮発性記憶素子と
してＭＯＮＯＳ型の製造方法を示したが、ＭＮＯＳ型に
おいては、第３層のゲート絶縁膜である酸化シリコン膜
４７の形成を省略すれば良い。Although FIG. 4 shows the manufacturing method of the MONOS type as the nonvolatile memory element, the formation of the silicon oxide film 47 as the third layer gate insulating film may be omitted in the MNOS type.
【００３０】従来、ウェハスケール半導体不揮発性記憶
装置は、充分な記憶保持性が必要であるとされていた。
しかし、用途によっては、記憶寿命が短くてもよいが、
高速書き込みが必要な場合がある。本発明のウェハスケ
ール半導体不揮発性記憶装置は、高速書き込み領域と長
記憶寿命領域とを有するため、用途によって高速書き込
みと長記憶寿命とを選択することができる。Conventionally, the wafer scale semiconductor non-volatile memory device has been required to have sufficient memory retention.
However, depending on the application, the memory life may be short,
High speed writing may be required. Since the wafer scale semiconductor nonvolatile memory device of the present invention has the high-speed writing area and the long memory life area, it is possible to select the high-speed writing and the long memory life depending on the application.
【００３１】すなわち、本発明により、ウェハスケール
半導体不揮発性記憶装置の書き込み速度を速くするこ
と、および記憶保持寿命を長くすることが、ともに達成
することができる。That is, according to the present invention, it is possible to achieve both a high writing speed and a long memory retention life of the wafer scale semiconductor nonvolatile memory device.
【００３２】つぎに本発明のウェハスケール半導体不揮
発性記憶装置の書き込み方法を、図２を用いて説明す
る。図２は本発明のウェハスケール半導体不揮発性記憶
装置の配線図の一例である。なおアドレス線とデータ線
とは、従来の半導体不揮発性記憶装置と同じ構成なの
で、図示は省略してある。Next, a writing method of the wafer scale semiconductor nonvolatile memory device of the present invention will be described with reference to FIG. FIG. 2 is an example of a wiring diagram of the wafer scale semiconductor nonvolatile memory device of the present invention. Since the address line and the data line have the same structure as the conventional semiconductor nonvolatile memory device, they are not shown.
【００３３】図２に示すように、ウェハスケール半導体
不揮発性記憶装置は、シリコンウェハ２１に形成した、
ブロック選択パッド２４とチップ選択パッド２５とを有
する第１の半導体不揮発性記憶装置２２と第２の半導体
不揮発性記憶装置２３と、ブロック選択パッド２４に接
続するブロック選択端子２６と、１個の第１の半導体不
揮発性記憶装置２２と１個の第２の半導体不揮発性記憶
装置２３とのチップ選択パッド２５を共通接続するチッ
プ選択端子２７とからなる。As shown in FIG. 2, the wafer scale semiconductor nonvolatile memory device is formed on a silicon wafer 21.
A first semiconductor non-volatile memory device 22 having a block selection pad 24 and a chip selection pad 25, a second semiconductor non-volatile memory device 23, a block selection terminal 26 connected to the block selection pad 24, and one The semiconductor non-volatile memory device 22 and the second semiconductor non-volatile memory device 23 are connected to the chip selection pad 25 in common.
【００３４】第１の半導体不揮発性記憶装置２２と第２
の半導体不揮発性記憶装置２３との書き込みは、ブロッ
ク選択端子２６への信号で、第１の半導体不揮発性記憶
装置２２と第２の半導体不揮発性記憶装置２３とのいず
れかを選択し、かつチップ選択端子２７への信号によ
り、第１の半導体不揮発性記憶装置２２と第２の半導体
不揮発性記憶装置２３とのうち１個を選択した後、所定
のアドレスと、書き込みデータと、書き込み信号とを入
力することにより行なう。The first semiconductor nonvolatile memory device 22 and the second semiconductor nonvolatile memory device 22
Writing to the semiconductor non-volatile memory device 23 is performed by selecting either the first semiconductor non-volatile memory device 22 or the second semiconductor non-volatile memory device 23 with a signal to the block selection terminal 26, and After selecting one of the first semiconductor non-volatile memory device 22 and the second semiconductor non-volatile memory device 23 by the signal to the selection terminal 27, a predetermined address, write data, and a write signal are set. It is done by inputting.
【００３５】したがって、本発明のウェハスケール半導
体不揮発性記憶装置の書き込み方法を用いれば、ブロッ
ク選択端子２６への信号だけでブロックの選択が可能と
なるため、希望するブロックへの書き込みが簡単にな
る。Therefore, if the writing method of the wafer scale semiconductor nonvolatile memory device of the present invention is used, the block can be selected only by the signal to the block selection terminal 26, so that the writing to the desired block becomes easy. .
【００３６】さらに、図２と図３とから明かなように、
従来より、チップ選択端子数を少なくすることができる
ため、製造が容易となり、かつ製品の信頼性を高める効
果がある。Further, as apparent from FIGS. 2 and 3,
Since the number of chip selection terminals can be reduced as compared with the related art, there is an effect that manufacturing is easy and product reliability is improved.
【００３７】[0037]
【発明の効果】以上、本発明により従来に比較して、ウ
ェハスケール半導体不揮発性記憶装置における書き込み
速度を速くすることと、記憶保持寿命を長くすることと
が可能となる。さらに、本発明の書き込み方法により、
ウェハスケール半導体不揮発性記憶装置の書き込みが簡
単になり、かつ端子数を少なくすることが可能となる。
すなわち、高信頼性で、高速書き込みかつ長記憶寿命の
ウェハスケール半導体不揮発性記憶装置が実現できる。As described above, according to the present invention, it is possible to increase the writing speed in the wafer-scale semiconductor non-volatile memory device and to extend the memory holding life as compared with the prior art. Furthermore, according to the writing method of the present invention,
Writing to the wafer-scale semiconductor nonvolatile memory device is simplified and the number of terminals can be reduced.
That is, it is possible to realize a highly reliable wafer-scale semiconductor nonvolatile memory device capable of high-speed writing and a long storage life.
【図１】本発明の一実施例におけるウェハスケール半導
体不揮発性記憶装置を示す平面図である。FIG. 1 is a plan view showing a wafer scale semiconductor nonvolatile memory device according to an embodiment of the present invention.
【図２】本発明の一実施例におけるウェハスケール半導
体不揮発性記憶装置を示す回路図である。FIG. 2 is a circuit diagram showing a wafer scale semiconductor nonvolatile memory device according to an embodiment of the present invention.
【図３】従来例におけるウェハスケール半導体不揮発性
記憶装置を示す回路図である。FIG. 3 is a circuit diagram showing a wafer scale semiconductor nonvolatile memory device in a conventional example.
【図４】本発明のウェハスケール半導体不揮発性記憶装
置に書き込み速度と記憶保持性とが異なる不揮発性記憶
素子を作製する一実施例を示す断面図である。FIG. 4 is a cross-sectional view showing an example of manufacturing a nonvolatile memory element having different writing speed and memory retention in the wafer scale semiconductor nonvolatile memory device of the present invention.
１２ 第１の半導体不揮発性記憶装置 １３ 第２の半導体不揮発性記憶装置 １４ 第１のブロック １５ 第２のブロック ２６ ブロック選択端子 ２７ チップ選択端子 12 1st semiconductor nonvolatile memory device 13 2nd semiconductor nonvolatile memory device 14 1st block 15 2nd block 26 Block selection terminal 27 Chip selection terminal
Claims (3)
ウェハスケール半導体不揮発性記憶装置において、第１
の半導体不揮発性記憶装置からなる第１のブロックと、
第１の半導体不揮発性記憶装置より書き込み速度が速く
記憶保持性が劣る第２の半導体不揮発性記憶装置からな
る第２のブロックとを有することを特徴とするウェハス
ケール半導体不揮発性記憶装置。1. A wafer scale semiconductor non-volatile memory device comprising a plurality of semiconductor non-volatile memory devices, comprising:
A first block comprising the semiconductor nonvolatile memory device of
A wafer scale semiconductor non-volatile memory device comprising: a second block having a second semiconductor non-volatile memory device having a writing speed higher than that of the first semiconductor non-volatile memory device and a memory retention property being inferior.
第１のブロックと、第１の半導体不揮発性記憶装置より
書き込み速度が速く記憶保持性が劣る第２の半導体不揮
発性記憶装置からなる第２のブロックと、第１のブロッ
クと第２のブロックとを選択するブロック選択端子とを
有することを特徴とするウェハスケール半導体不揮発性
記憶装置。2. A first block comprising a first semiconductor non-volatile memory device and a second semiconductor non-volatile memory device having a writing speed higher than that of the first semiconductor non-volatile memory device and a memory retention property being inferior. A wafer scale semiconductor non-volatile memory device having two blocks and a block selection terminal for selecting the first block and the second block.
第１のブロックと、第１の半導体不揮発性記憶装置より
書き込み速度が速く記憶保持性が劣る第２の半導体不揮
発性記憶装置からなる第２のブロックと、第１のブロッ
クと第２のブロックとを選択するブロック選択端子とを
有し、第１のブロックと第２のブロックの書き込みは、
ブロック選択端子への信号で第１のブロックと第２のブ
ロックとを選択することにより行なうことを特徴とする
ウェハスケール半導体不揮発性記憶装置の書き込み方
法。3. A first block comprising a first semiconductor non-volatile memory device and a second semiconductor non-volatile memory device having a writing speed higher than that of the first semiconductor non-volatile memory device and having poor memory retention. 2 blocks and a block selection terminal for selecting the first block and the second block, and writing to the first block and the second block
A writing method for a wafer scale semiconductor nonvolatile memory device, which is performed by selecting a first block and a second block by a signal to a block selection terminal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4180602A JPH065822A (en) | 1992-06-16 | 1992-06-16 | Wafer scale semiconductor nonvolatile memory device and its writing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4180602A JPH065822A (en) | 1992-06-16 | 1992-06-16 | Wafer scale semiconductor nonvolatile memory device and its writing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH065822A true JPH065822A (en) | 1994-01-14 |
Family
ID=16086128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4180602A Pending JPH065822A (en) | 1992-06-16 | 1992-06-16 | Wafer scale semiconductor nonvolatile memory device and its writing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065822A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06216706A (en) * | 1993-01-18 | 1994-08-05 | Nec Corp | Transversal filter |
| US7276760B2 (en) * | 2005-02-25 | 2007-10-02 | Micron Technology, Inc. | Low power memory subsystem with progressive non-volatility |
-
1992
- 1992-06-16 JP JP4180602A patent/JPH065822A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06216706A (en) * | 1993-01-18 | 1994-08-05 | Nec Corp | Transversal filter |
| US7276760B2 (en) * | 2005-02-25 | 2007-10-02 | Micron Technology, Inc. | Low power memory subsystem with progressive non-volatility |
| US7385245B2 (en) | 2005-02-25 | 2008-06-10 | Micron Technology, Inc. | Low power memory subsystem with progressive non-volatility |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11398493B2 (en) | Arrays of memory cells including pairs of memory cells having respective charge storage nodes between respective access lines | |
| US5521417A (en) | Semiconductor device comprising a non-volatile memory formed on a data processor | |
| TWI381457B (en) | Bitline implant utilizing dual poly | |
| CN100580934C (en) | Nonvolatile semiconductor storage device and manufacturing method of the same | |
| JPH07120719B2 (en) | Semiconductor memory device | |
| JP2008526029A (en) | EEPROM array using self-aligned shallow trench isolation | |
| JPH10223850A (en) | Method for incorporating non-volatile memory and logic component element into single manufacturing process of 0.3mum or below to obtain non-volatile memory of integral structure | |
| KR100987505B1 (en) | Memory wordline hard mask extension | |
| US6046482A (en) | Cell structure for mask ROM | |
| JPH0360182B2 (en) | ||
| JPH0536991A (en) | Semiconductor storage device | |
| JP2008219027A (en) | Flash memory cell | |
| US5646059A (en) | Process for fabricating non-volatile memory cells having improved voltage coupling ratio by utilizing liquid phase | |
| JP3429941B2 (en) | Semiconductor memory device and manufacturing method thereof | |
| JPH08204159A (en) | Semiconductor nonvolatile storage device | |
| EP0432792B1 (en) | Nonvolatile semiconductor memory device and method of manufacturing the same | |
| JPH065822A (en) | Wafer scale semiconductor nonvolatile memory device and its writing method | |
| US6720133B1 (en) | Memory manufacturing process using disposable ARC for wordline formation | |
| US20010008786A1 (en) | Structure and manufacturing method of non-volatile flash memory | |
| US5985716A (en) | Method for manufacturing a semiconductor device | |
| JP2000269470A (en) | Nonvolatile semiconductor memory | |
| KR100996007B1 (en) | Method of manufacturing a NAND Flash device and method for reading the same | |
| CA1070437A (en) | Semiconductor integrated circuit device composed of insulated gate field-effect transistors | |
| JPH11297866A (en) | Non-volatile semiconductor device and its manufacture | |
| JP2002110816A (en) | Semiconductor device and its manufacturing method |