JPH0652713B2 - Semiconductor thin film forming method - Google Patents

Description

【発明の詳細な説明】 ［技術分野］ 本発明は、半導体装置の製造に用いる薄膜形成方法に関
し、特に間隔の狭い段差の間や微細なスルーホールの内
部にも、切れ目のない良好な被覆形状の薄膜を形成する
ことができる方法に関するものである。Description: TECHNICAL FIELD The present invention relates to a thin film forming method used for manufacturing a semiconductor device, and in particular, a good coating shape without breaks between steps having narrow intervals and inside fine through holes. The present invention relates to a method capable of forming a thin film of

［従来技術］ 半導体装置の製造に用いられている薄膜形成法の主なも
のとしては、スパッタ法、蒸着法およびCVD 法がある。
CVD 法は、半導体装置表面等の薄膜を成長させる面（以
下、成長面と記す）付近に導入されたガス状の原料を成
長面上で加熱して反応または分解させて薄膜を形成する
方法である。これに対して、スパッタ法および蒸着法で
は、薄膜の原料を、半導体装置の表面に付着する粒子
（以下、付着粒子と記す）として、供給源から成長面に
直接に入射させ、その成長面上に付着粒子を付着させて
薄膜を形成する方法であり、成長面の温度がCVD 法に比
べて低くても良好な膜を形成できることから、半導体装
置用の薄膜形成方法として広く用いられている。[Prior Art] Sputtering methods, vapor deposition methods, and CVD methods are major methods for forming thin films used in the manufacture of semiconductor devices.
The CVD method is a method of forming a thin film by heating or reacting or decomposing a gaseous raw material introduced near the surface on which a thin film is to be grown (hereinafter referred to as a growth surface) such as a semiconductor device on the growth surface. is there. On the other hand, in the sputtering method and the vapor deposition method, the raw material of the thin film is directly made incident on the growth surface from the supply source as particles adhered to the surface of the semiconductor device (hereinafter referred to as adhered particles). It is a method for forming a thin film by adhering adherent particles to a thin film. It is widely used as a thin film forming method for semiconductor devices because it can form a good film even if the temperature of the growth surface is lower than that of the CVD method.

半導体装置表面にこれら薄膜を形成するのは、電極配線
や絶縁膜層を形成するためである。ところで、半導体装
置表面上にはトランジスタ等の素子、分離領域、配線並
びにスルーホールが形成されているので、表面には凹凸
がある。このような凹凸のある表面上に配線を形成する
場合、配線の断線やショートを防ぐためには、半導体装
置表面の凹凸は絶縁膜で滑らかに覆われている必要があ
る。また、配線を形成するための薄膜自身も半導体装置
表面の凹凸による段差を滑らかに覆う必要がある。The reason why these thin films are formed on the surface of the semiconductor device is to form electrode wiring and an insulating film layer. By the way, since elements such as transistors, isolation regions, wirings and through holes are formed on the surface of the semiconductor device, the surface has irregularities. When a wiring is formed on such an uneven surface, the unevenness on the surface of the semiconductor device needs to be smoothly covered with an insulating film in order to prevent disconnection or short circuit of the wiring. Also, the thin film itself for forming the wiring needs to smoothly cover the step due to the unevenness on the surface of the semiconductor device.

スパッタ法や蒸着法では、付着粒子は供給源から成長面
へ直接入射するので、成長面に対して主に高い角度から
付着粒子が入射すると、段差の側壁には付着粒子の到達
数が少なく側壁で成長する膜厚が薄くなる。このため、
従来の装置においては、第２図に示すように、薄膜成長
用基板、例えば半導体装置基板１に対する付着粒子２の
入射角度を低くして、段差の側壁にも充分な膜厚の膜が
形成できるようにして、以て滑らかな被覆形状を実現し
て、凹凸による配線の断線やショートによる歩留り低下
を防いでいる。In the sputtering method and the vapor deposition method, since the adhered particles are directly incident on the growth surface from the supply source, when the adhered particles are incident mainly at a high angle with respect to the growth surface, the number of the adhered particles reaching the sidewall of the step is small and The film thickness that grows at becomes thin. For this reason,
In the conventional device, as shown in FIG. 2, the incident angle of the adhering particles 2 to the thin film growth substrate, for example, the semiconductor device substrate 1 can be lowered to form a film having a sufficient film thickness on the side wall of the step. In this way, a smooth covering shape is realized, and a decrease in yield due to disconnection of wiring due to unevenness or short circuit is prevented.

つまり、一般に従来用いられている半導体装置表面の凹
凸による段差の高さは０．５μｍから１．０μｍ程度で
あり、これに対して段差の間隔やスルーホールの大きさ
は２μｍから３μｍ以上である。従って、段差と段差と
の間やスルーホールの底部へ向けて入射してくる付着粒
子のうち付着点周囲の段差またはスルーホールの側壁に
遮蔽されて付着点まで到達しない粒子の割合は非常に少
ない。That is, the height of the step due to the unevenness of the surface of the semiconductor device which has been conventionally used is about 0.5 μm to 1.0 μm, while the gap between the step and the size of the through hole is 2 μm to 3 μm or more. . Therefore, the ratio of particles that do not reach the attachment point because of being blocked by the step around the attachment point or the sidewall of the through hole among the attachment particles entering between the steps and toward the bottom of the through hole is very small. .

第２図に示したような従来の装置を用いて、第３図に示
すような溝３およびスルーホール４のような比較的間隔
の広い段差を有する半導体装置１の表面に薄膜を形成し
た場合の段差の被覆形状の断面を第４図に示す。本例で
は、付着粒子の入射角度が45゜、半導体装置１の表面と
付着粒子の供給源との距離は８cmとした。溝３は深さが
０．５μｍ、幅が１μｍ、スルーホール４は深さが０．
５μｍ、幅が１μｍ、奥行き１μｍとした。本例の場合
は、段差上部５の膜厚とほぼ同程度の膜厚の薄膜で溝３
の底部およびスルーホール４の底部ともに被覆されてい
る。When a thin film is formed on the surface of the semiconductor device 1 having relatively wide gaps such as the groove 3 and the through hole 4 as shown in FIG. 3 by using the conventional device as shown in FIG. FIG. 4 shows a cross section of the coating shape of the step. In this example, the incident angle of the adhered particles was 45 °, and the distance between the surface of the semiconductor device 1 and the supply source of the adhered particles was 8 cm. The groove 3 has a depth of 0.5 μm and a width of 1 μm, and the through hole 4 has a depth of 0.
The width was 5 μm, the width was 1 μm, and the depth was 1 μm. In the case of this example, a thin film having a film thickness approximately the same as the film thickness of the step upper portion 5 is used.
And the bottom of the through hole 4 are covered.

しかし、LSIに代表される半導体装置の高密度化および
微細化が進むにつれて、配線の間隔、すなわち、段差の
間隔やスルーホールの寸法が小さくなってきている。こ
れに対して、配線の厚さやスルーホールの深さは配線抵
抗の抑制、耐圧の低下の抑制、寄生抵抗の抑制の観点か
らほとんど小さくすることはできない。このため、付着
粒子が主に斜めの方向（例えば45゜位）から入射する場
合、配線の間隔やスルーホールの寸法が減少するにつれ
て、溝やスルーホール内部に飛来する付着粒子の内、そ
の側壁に遮蔽されるものの割合が多くなり、微細なスル
ーホールや溝の内部、特に、底には付着しにくくなる。
この現象は、段差の間隔と深さと比がほぼ１より小さく
なると顕著になり、LSIの歩留り低下の原因の一つとな
っている。However, as the densification and miniaturization of semiconductor devices typified by LSI have progressed, the spacing between wirings, that is, the spacing between steps and the size of through holes have become smaller. On the other hand, the thickness of the wiring and the depth of the through hole cannot be made almost small from the viewpoint of suppressing the wiring resistance, suppressing the breakdown voltage, and suppressing the parasitic resistance. Therefore, when the adhering particles mainly enter from an oblique direction (for example, about 45 °), the side walls of the adhering particles flying inside the groove or the through hole are reduced as the distance between the wirings and the size of the through hole decrease. The ratio of those that are shielded by a large number increases, and it becomes difficult to adhere to the inside of minute through holes and grooves, especially the bottom.
This phenomenon becomes noticeable when the ratio of the step interval to the depth is smaller than about 1, which is one of the causes of the decrease in the yield of LSI.

例えば、第５図に示すような従来のスパッタ薄膜形成装
置を用いて、第６図に示すように、微細な溝およびスル
ーホールのある半導体表面を薄膜で被覆する場合につい
ての薄膜形成の様子を説明する。For example, as shown in FIG. 6, using a conventional sputtered thin film forming apparatus as shown in FIG. 5, a thin film is formed when a semiconductor surface having fine grooves and through holes is covered with a thin film. explain.

第５図において、７はターゲット、８はターゲット７を
スパッタすることにより、ターゲット７の表面に形成さ
れる侵蝕（エロージョン）領域を示し、このエロージョ
ン領域８からの付着粒子９は矢印方向で薄膜を形成する
半導体装置１の表面に入射する。ここで、基板１の表面
とターゲット７との距離は８cmとし、付着粒子の半導体
装置１の表面への入射角度が45゜となるようにエロージ
ョン領域８の位置を設定しておいた。半導体装置１の表
面には、第６図に示すように、深さ０．５μｍ、幅０．
５μｍの溝10、深さ０．５μｍ、幅０．５μｍ、奥行き
０．５μｍのスルーホール11が形成されているものとす
る。In FIG. 5, reference numeral 7 denotes a target, 8 denotes an erosion region formed on the surface of the target 7 by sputtering the target 7, and the adhered particles 9 from the erosion region 8 form a thin film in the arrow direction. It is incident on the surface of the semiconductor device 1 to be formed. Here, the distance between the surface of the substrate 1 and the target 7 was 8 cm, and the position of the erosion region 8 was set so that the incident angle of the adhered particles on the surface of the semiconductor device 1 was 45 °. As shown in FIG. 6, the surface of the semiconductor device 1 has a depth of 0.5 μm and a width of 0.
It is assumed that a 5 μm groove 10 and a through hole 11 having a depth of 0.5 μm, a width of 0.5 μm and a depth of 0.5 μm are formed.

この場合、半導体装置１の表面における薄膜の被覆形状
を断面で示すと第７図に示すようになり、段差上部12に
は膜は付着しているものの、溝10およびスルーホール11
の底部には膜はほとんど付着していない。第４図と第７
図とを比較するとわかるように、従来の薄膜形成装置を
用いたのでは、第６図示のようなサブミクロン オーダ
ーの溝やスルーホールを切れ目なく被覆することは困難
である。In this case, the cross-sectional shape of the thin film coating on the surface of the semiconductor device 1 is as shown in FIG. 7. Although the film is attached to the step upper portion 12, the groove 10 and the through hole 11 are formed.
There is almost no film attached to the bottom of the. Figures 4 and 7
As can be seen from a comparison with the drawing, it is difficult to seamlessly cover the submicron order grooves and through holes as shown in FIG. 6 by using the conventional thin film forming apparatus.

また、最近、バイアススパッタ法により半導体素子やLS
I 表面の凹凸を平坦化する技術が多く用いられるように
なってきている。この方法により凹凸段差上での配線の
断線を防止することができ、LSI 歩留り向上に有効であ
る。バイアススパッタ法は、スパッタ法で、薄膜を形成
すると同時に、薄膜を形成する成長面側にもバイアスを
かけてArイオンを垂直に入射させて、エッチングも行う
方法である。バイアススパッタ法で、前述のように平坦
化が可能なのは成長面に対して平行な被エッチング膜の
面（以下、平行面と記す）に比べて、傾斜している被エ
ッチング面（以下、傾斜面と記す）でのArイオンによる
スパッタエッチング速度が大きいためである。例えば、
平行面での膜形成の速度とスパッタエッチング速度が同
じになるようにバイアス条件を設定すると、傾斜面では
エッチング速度は形成速度より速くなり、その結果、傾
斜面は後退し、段差は平坦化される。In addition, recently, semiconductor devices and LS have been manufactured by bias sputtering.
I A lot of techniques are used to flatten the surface irregularities. By this method, it is possible to prevent disconnection of the wiring on the uneven step, and it is effective in improving the LSI yield. The bias sputtering method is a method in which a thin film is formed by the sputtering method, and at the same time, a growth surface side on which the thin film is formed is biased so that Ar ions are vertically incident and etching is also performed. In the bias sputtering method, flattening as described above is possible because the surface to be etched that is parallel to the growth surface (hereinafter referred to as the parallel surface) is more inclined than the surface to be etched (hereinafter, the inclined surface). This is because the sputter etching rate by Ar ions in (1) is high. For example,
If the bias conditions are set so that the film formation rate on the parallel surface and the sputter etching rate are the same, the etching rate on the inclined surface becomes faster than the formation rate, and as a result, the inclined surface recedes and the steps are flattened. It

しかし、前述したように、段差の間隔が狭くなると、底
部には膜は成長しにくくなる。一方、成長面に対してバ
イアススパッタのためにバイアスがかかっていると、Ar
イオンは垂直に入射してくる。したがって、狭い段差の
底部は平行面であってもエッチングの方が大きくなり、
前述のような機構では平坦化はできない。これと同様の
ことはスルーホールについてもいえる。However, as described above, when the gap between the steps is narrowed, it becomes difficult for the film to grow on the bottom. On the other hand, if the growth surface is biased due to bias sputtering, Ar
Ions are incident vertically. Therefore, even if the bottom of the narrow step is parallel, the etching becomes larger,
Flattening is not possible with the mechanism described above. The same applies to through holes.

以上に述べたように、段差の被覆性を考慮して付着粒子
が斜めから飛んでくるように設計された従来のスパッタ
装置や蒸着装置を用いたのでは、間隔の狭い段差や寸法
の小さいスルーホールに対しては、良好な被覆を施すこ
とができないことになる。これは、LSI の微細化および
高密度化が進むにつれて非常に大きい問題となりつつあ
る。As described above, if a conventional sputter device or vapor deposition device that is designed to allow the adhered particles to fly obliquely in consideration of the step coverage is used, it is possible to use a step with a narrow gap or a through with a small size. A good coating cannot be applied to the holes. This is becoming a very serious problem as the miniaturization and density of LSI progress.

［発明の目的］ そこで、本発明の目的は、前述のような微細なスルーホ
ールの底部や配線等の段差により形成される溝底部にも
薄膜を形成すると共に、段差の側壁にも均一な薄膜を被
覆することのできる薄膜形成方法を提供することにあ
る。[Object of the Invention] Therefore, an object of the present invention is to form a thin film on the bottom of a minute through hole or on the bottom of a groove formed by a step such as a wiring as described above, and even a thin film on the side wall of the step. Another object of the present invention is to provide a method for forming a thin film capable of coating a film.

本発明の他の目的は、半導体装置表面に付着する粒子の
半導体装置表面に対する入射角度分布を最適化した薄膜
形成方法を提供することにある。Another object of the present invention is to provide a thin film forming method in which the incident angle distribution of particles adhering to the surface of a semiconductor device to the surface of the semiconductor device is optimized.

［問題解決の手段］ かかる目的を達成するために、本発明は、薄膜形成原料
の粒子を発生する粒子供給源を有し、粒子を、薄膜を成
長させる表面に導いて付着させて、表面に薄膜を形成す
る薄膜形成装置において、供給源からの粒子の大部分を
表面に対して少なくとも第１および第２の入射角度で入
射させるように導くようになし、第１の入射角度を第２
の入射角度よりも表面の側に定め、第２の入射角度を第
１の入射角度よりも表面に対する垂直方向の側に定めた
ことを特徴とする。[Means for Solving the Problem] In order to achieve such an object, the present invention has a particle supply source for generating particles of a thin film forming raw material, and the particles are guided to and adhered to the surface on which the thin film is grown, In a thin film forming apparatus for forming a thin film, most of particles from a supply source are guided so as to be incident on a surface at at least first and second incident angles, and the first incident angle is set to a second incident angle.
The angle of incidence is set closer to the surface than the angle of incidence, and the second angle of incidence is set closer to the side in the direction perpendicular to the surface than the first angle of incidence.

［実施例］ 以下に図面を参照して本発明を詳細に説明する。EXAMPLES The present invention will be described in detail below with reference to the drawings.

第１図は本発明の基本的構成の一例を示す。この実施例
では、ターゲット21に、付着粒子24の入射方向の分布を
与える外側のエロージョン領域22を設け、これに加え
て、半導体装置１の表面に対して垂直な方向に近い方向
で付着粒子25を入射させる内側のエロージョン領域23を
外側のエロージョン領域22とほぼ同心円状にリング状に
設ける。具体的には、第１図に示したように、半導体基
板上において、薄膜を形成する溝や段差のある領域より
広いターゲットに対し、複数のエロージョン領域を形成
する。ターゲットの内側に形成された第１のエロージョ
ン領域を薄膜を形成する溝や段差のある領域の直上付近
に形成し、外側に形成された第２のエロージョン領域を
薄膜を形成する溝や段差のある領域の直上からずれた領
域に形成することにより、第１のエロージョン領域から
は基板に対して高角度で入射する粒子、第２のエロージ
ョン領域からは基板に対して低角度で入射する粒子を生
成することができる。本例において、膜の形成中に、タ
ーゲット21と成長面１とを互いに平行に保ったまま、相
互の位置を矢印26および27に示すように変動させること
により、成長面１上での付着粒子の入射角度分布のバラ
ツキを低減させることができる。FIG. 1 shows an example of the basic configuration of the present invention. In this embodiment, the target 21 is provided with an outer erosion region 22 which gives the distribution of the adhering particles 24 in the incident direction, and in addition to this, the adhering particles 25 are provided in a direction close to the direction perpendicular to the surface of the semiconductor device 1. The inner erosion region (23) on which the light is incident is provided in a ring shape substantially concentrically with the outer erosion region (22). Specifically, as shown in FIG. 1, a plurality of erosion regions are formed on a semiconductor substrate with respect to a target wider than a region having a groove for forming a thin film or a step. The first erosion region formed inside the target is formed immediately above the groove or stepped region for forming the thin film, and the second erosion region formed outside is provided with the groove or step for forming the thin film. By forming in a region deviated from just above the region, particles that enter the substrate at a high angle from the first erosion region and particles that enter the substrate at a low angle from the second erosion region are generated. can do. In the present example, while the target 21 and the growth surface 1 are kept parallel to each other during the formation of the film, the mutual positions are changed as indicated by arrows 26 and 27, whereby the adhered particles on the growth surface 1 are changed. Can be reduced.

ここで、第６図示の半導体装置の表面へ、第１図示の装
置によって被覆を行った場合の被覆形状の断面を第８図
に示す。この場合には、薄膜を形成する半導体装置１の
表面とターゲット21との距離は第５図と同じく８cmとし
た。外側のエロージョン領域22を、付着粒子24の入射角
度が45゜になるように定め、内側のエロージョン領域23
を、付着粒子25の入射角度が75゜となるように定めた。
第８図に示すように、溝10の底部では段差上部12の70％
以上の膜厚、スルーホール11の底部では同じく60％以上
の膜厚が得られており、均一な薄膜の形成が第７図の従
来例より著しく改善された。Here, FIG. 8 shows a cross section of the coating shape when the surface of the semiconductor device shown in FIG. 6 is coated with the device shown in FIG. In this case, the distance between the surface of the semiconductor device 1 on which the thin film is formed and the target 21 is 8 cm, as in FIG. The outer erosion region 22 is defined so that the incident angle of the adhered particles 24 is 45 °, and the inner erosion region 23 is
Was set so that the incident angle of the adhered particles 25 was 75 °.
As shown in FIG. 8, at the bottom of the groove 10, 70% of the top 12 of the step
The above-mentioned film thickness, and the film thickness of 60% or more was similarly obtained at the bottom of the through hole 11, and the formation of a uniform thin film was remarkably improved as compared with the conventional example of FIG.

第９図に、第１図の実施例の装置を用いて、深さが０．
５μｍ、幅が１μｍの溝と、深さが０．５μｍ、開孔部
が１μｍｘ１μｍのスルーホールとに、基板への入射角
度が45゜となるように位置決めした外側のエロージョン
領域からの粒子と、入射角度が45゜から90゜となるよう
に位置を変化させた内側のエロージョン領域からの粒子
を、深さが０．５μｍ、幅が１μｍの溝と、深さが０．
５μｍ、開孔部が１μｍｘ１μｍのスルーホールとに入
射した場合の、溝或はスルーホールの底部の膜厚と段差
上部の膜厚との比を示した。In FIG. 9, the depth of 0.
Particles from the outer erosion region positioned in a groove having a width of 5 μm and a width of 1 μm and a through hole having a depth of 0.5 μm and an opening of 1 μm × 1 μm so that the incident angle to the substrate is 45 °, Particles from the inner erosion region, the position of which was changed so that the incident angle was 45 ° to 90 °, had a groove with a depth of 0.5 μm and a width of 1 μm and a depth of 0.
The ratio between the film thickness at the bottom of the groove or the through hole and the film thickness at the upper part of the step is shown when the light enters the through hole of 5 μm and the opening of 1 μm × 1 μm.

第９図によると、以下のことが解る。則ち、内側のエロ
ージョン領域23からの付着粒子25の入射角度が高くなる
ほど溝10およびスルーホール11の底部での膜厚は厚くで
きる。例えば、この入射角度が45゜付近では粒子はスル
ーホール11の底部にはほとんど付着せず、また溝10の底
部においても30％程度である。入射角度が60゜になる
と、溝10の底部では40％、スルーホール11の底部では10
％ほど粒子が付着する。更に入射角度を高くして行き、
75゜にすると、溝10の底部で70％、スルーホール11の底
部で60％以上粒子が付着するようになる。According to FIG. 9, the following can be understood. That is, the higher the incident angle of the adhered particles 25 from the inner erosion region 23, the thicker the film thickness at the bottom of the groove 10 and the through hole 11 can be made. For example, when the incident angle is around 45 °, particles hardly adhere to the bottom of the through hole 11 and about 30% at the bottom of the groove 10. When the incident angle is 60 °, it is 40% at the bottom of the groove 10 and 10% at the bottom of the through hole 11.
%, The particles adhere. Further increase the incident angle,
At 75 °, 70% of particles adhere to the bottom of the groove 10 and 60% or more of particles adhere to the bottom of the through hole 11.

なお、内側のエロージョン領域23の真下から離れた位置
ほど高い入射角度から入射してくる付着粒子の割合は減
少してくる。従って、内側のエロージョン領域23の位置
は、薄膜を形成する半導体装置等の薄膜を成長させる基
板１の大きさと許容される溝10の底部またはスルーホー
ル１１の底部との間の膜厚のバラツキから決定すればよ
い。It should be noted that the ratio of the adhered particles that are incident from a higher incident angle decreases as the position is farther from directly below the inner erosion region 23. Therefore, the position of the inner erosion region 23 is determined by the variation in the film thickness between the size of the substrate 1 for growing a thin film such as a semiconductor device for forming a thin film and the allowable bottom of the groove 10 or the bottom of the through hole 11. Just decide.

以上に述べた実施例では、エロージョン領域22および23
を同心円状に分布させて二重リングの形態としている
が、更にリングの数を増やしてもよいし、あるいはま
た、エロージョン領域をリング状でなく、例えばマトリ
クス状などの形態で点状に分布させてもよい。In the embodiment described above, erosion regions 22 and 23
Are distributed concentrically in the form of a double ring, but the number of rings may be further increased, or the erosion region may be distributed in a dot form in a form of a matrix instead of the ring form. May be.

以上の実施例の場合、斜めからの入射粒子成分24と高い
角度からの入射粒子成分25がほぼ1:1 となるようにすれ
ば、エロージョン領域分布は入射角度から適当に定める
ことができる。なお、ここで、1:1 という割合は必ずし
も必要ではなく、この割合は、種々の条件に応じて変え
ることができる。前述の実施例のように、高い入射角度
と低い入射角度から同時にほぼ同量の付着粒子を入射さ
せる代わりに、それぞれの方向から交互に付着粒子を入
射させてもほぼ同様の結果が得られる。その場合、両方
からの単位時間当たりの付着粒子の入射量をそれぞれ異
ならせてもよい。その場合には、各方向からの付着粒子
の量は各方向からの入射時間で調整することができる。
このように、前述の角度関係と入射量との関係さえ満足
されれば、上述のような入射方向および入射量の制御は
種々の形態で行うことができる。In the case of the above embodiment, if the incident particle component 24 from an oblique angle and the incident particle component 25 from a high angle are approximately 1: 1, the erosion region distribution can be appropriately determined from the incident angle. Here, the ratio of 1: 1 is not always necessary, and this ratio can be changed according to various conditions. Instead of simultaneously injecting almost the same amount of adhered particles from the high incident angle and the low incident angle as in the above-mentioned embodiment, almost the same result can be obtained by alternately injecting the adhered particles from each direction. In that case, the incident amounts of the adhered particles from both units may be different from each other. In that case, the amount of adhered particles from each direction can be adjusted by the incident time from each direction.
As described above, the above-described control of the incident direction and the incident amount can be performed in various forms as long as the above-described relation between the angle relationship and the incident amount is satisfied.

以上の実施例では、エロージョン領域の分布を適切に定
めることにより入射粒子の入射角度を制御するようにし
たが、次に薄膜の成長面の前面、例えば、成長前面に適
当な遮蔽機構を設けて、入射角度を制御するようにした
本発明の実施例を第10図および第11図に示す。なお、本
実施例は、付着粒子の供給方法には依存しないので、ス
パッタデポジションだけでなく、蒸着法にも適用するこ
とができる。In the above examples, the incident angle of the incident particles was controlled by appropriately determining the distribution of the erosion region.Next, a suitable shielding mechanism is provided on the front surface of the growth surface of the thin film, for example, the growth front surface. An embodiment of the present invention in which the incident angle is controlled is shown in FIGS. 10 and 11. Since this embodiment does not depend on the method of supplying the adhered particles, it can be applied not only to the sputtering deposition but also to the vapor deposition method.

第10図は低い角度からの入射成分が多い原料供給源に対
して好適なこの種実施例を示す。ここでは、薄膜成長基
板１の表面から適当な距離ｄだけ離れてターゲット側に
厚さt2の遮蔽板31を配設する。この遮蔽板31には、間隔
t3で、直径t1の貫通孔32をあけておく。なお、これら貫
通孔32はマトリクス状あるいは同心円状に散在させたも
のとすることができる。あるいはまた、貫通孔32は円形
の他に、方形としてもよいし、さらには、同心円状のリ
ング形状の開口、またはスリットやストライプ並置によ
る形態の細長い開口としてもよい。FIG. 10 shows an embodiment of this kind which is suitable for a raw material source having many incident components from a low angle. Here, a shield plate 31 having a thickness t2 is arranged on the target side at an appropriate distance d from the surface of the thin film growth substrate 1. This shield plate 31 has a space
At t3, a through hole 32 having a diameter t1 is opened. The through holes 32 may be scattered in a matrix or concentric circles. Alternatively, the through hole 32 may have a square shape instead of a circular shape, and may have a concentric ring-shaped opening, or an elongated opening formed by arranging slits or stripes.

第10図の実施例において、基板１の表面に対して垂直な
方向から入射して来る付着粒子33は基板１の成長面に到
達するが、入射角度が低い付着粒子34および35は、遮蔽
板31の厚さt2が、貫通孔32の大きさt1に比べて大きくな
ればなるほど、成長面に到達する割合が少なくなり、従
って、相対的に高い角度からの入射成分を増やすことが
でき、それにより、第１図示の実施例と同様の効果が得
られる。In the embodiment shown in FIG. 10, the adhering particles 33 coming from the direction perpendicular to the surface of the substrate 1 reach the growth surface of the substrate 1, but the adhering particles 34 and 35 having a small incident angle are blocked by the shield plate. As the thickness t2 of 31 becomes larger than the size t1 of the through hole 32, the proportion of reaching the growth surface decreases, and therefore, the incident component from a relatively high angle can be increased. As a result, the same effect as that of the first illustrated embodiment can be obtained.

第11図は高い角度からの入射成分が多い原料供給源に対
して有効な実施例を示す。本例では、基板１の表面から
適当な距離d1だけ離れてターゲット側に第１の遮蔽板41
を配設し、さらにこの第１遮蔽板41から距離d2だけ離れ
てターゲット側に第２の遮蔽板42を配設する。遮蔽板41
および42には、それぞれ、間隔t4およびt5で、直径t6お
よびt7の貫通孔43および44を互い違いになるようにあけ
ておく。ここで両貫通孔43と44との重なりの大きさはt8
（０または０のいずれでもよい）である。基板１の
表面に対して垂直方向から入来してくる付着粒子45は２
枚の遮蔽板41および42によって基板１の表面に到達する
のを阻止されるが、斜めから入射してくる付着粒子46や
47は基板１の表面に入射できる。遮蔽板41と42との距離
d2が小さいほど、また両貫通孔43と44との間の重なりt8
が大きいほど、斜めからの入射成分46や47を相対的に増
大させることができ、以て、第１図の実施例と同様の効
果が得られる。FIG. 11 shows an embodiment effective for a raw material supply source having many incident components from a high angle. In this example, the first shield plate 41 is provided on the target side at an appropriate distance d1 from the surface of the substrate 1.
And the second shield plate 42 is disposed on the target side at a distance d2 from the first shield plate 41. Shield plate 41
Through holes 43 and 44 having diameters t6 and t7 are alternately formed in and at intervals t4 and t5, respectively. Here, the size of the overlap between both through holes 43 and 44 is t8.
(It may be either 0 or 0). The number of adhering particles 45 coming from the direction perpendicular to the surface of the substrate 1 is 2
Although the shield plates 41 and 42 prevent the particles from reaching the surface of the substrate 1, the adhered particles 46 and the obliquely incident particles 46 and
47 can be incident on the surface of the substrate 1. Distance between shields 41 and 42
The smaller d2 is, and the overlap between both through holes 43 and 44 is t8.
Is larger, the obliquely incident components 46 and 47 can be relatively increased, and the same effect as the embodiment of FIG. 1 can be obtained.

第10図および第11図の実施例においては、成長面、ター
ゲット等の原料供給源および遮蔽板の相対的位置関係は
固定してもよいが、膜の形成中に、基板１、遮蔽板31ま
たは41と42およびターゲットなどの原料供給源の相対的
位置関係を矢印26および27のように変動させることもで
きる。このように薄膜形成中に相対位置関係を変動させ
ることにより、原料粒子が基板１の成長面上の各位置に
入射する角度の分布を平均化し、成長面上のいずれの位
置においても第８図に示したような被覆形状を得ること
ができる。In the embodiment shown in FIG. 10 and FIG. 11, the relative positional relationship between the growth surface, the raw material supply source such as the target, and the shield plate may be fixed, but the substrate 1 and the shield plate 31 are formed during film formation. Alternatively, the relative positional relationship between the raw material supply sources such as 41 and 42 and the target can be changed as indicated by arrows 26 and 27. By varying the relative positional relationship during thin film formation in this way, the distribution of the angles at which the raw material particles are incident on each position on the growth surface of the substrate 1 is averaged, and at any position on the growth surface, FIG. It is possible to obtain a coating shape as shown in FIG.

［発明の効果］ 以上説明したように、本発明によれば、微細なスルーホ
ールの内部や微細な溝の間も良好に被覆できるスパッタ
装置、蒸着装置などの薄膜形成装置を提供することがで
きる。特に、本発明は、スルーホールおよび溝の幅がそ
の深さより小さくなる領域、具体的にはサブミクロン領
域で薄膜を切れ目なく形成することができるというより
大きい効果を発揮する。従って、サブミクロンLSI の薄
膜形成工程に本発明を導入することによって、配線の歩
留り向上が従来装置を使用する場合に比べてより多く期
待できる。[Effects of the Invention] As described above, according to the present invention, it is possible to provide a thin film forming apparatus such as a sputtering apparatus or a vapor deposition apparatus that can satisfactorily cover the inside of a fine through hole and the space between fine grooves. . In particular, the present invention exerts a greater effect that a thin film can be formed seamlessly in a region where the width of the through hole and the groove is smaller than the depth thereof, specifically, a submicron region. Therefore, by introducing the present invention into the process of forming a thin film of submicron LSI, improvement in the yield of wiring can be expected more than in the case of using the conventional device.

【図面の簡単な説明】[Brief description of drawings]

第１図は本発明薄膜形成装置の一実施例を示す線図、 第２図は従来の薄膜形成装置において、半導体装置表面
等の薄膜を成長させる面への付着粒子が斜めから入射し
ている様子を模式的に示す図、 第３図は半導体表面の溝およびスルーホールを斜め上か
ら眺めて示す斜視図、 第４図は第２図示の装置により第３図に示したような段
差上に薄膜を付着したときの薄膜の被覆形状を第３図の
AB線で切って示す断面図、 第５図は従来から用いられているスパッタ装置のターゲ
ットと薄膜成長用基板との関係を模式的に示す線図、 第６図は半導体表面のサブミクロン オーダーの溝およ
びスルーホールを斜め上から眺めて示す斜視図、 第７図は第５図示の従来装置を用いて第６図の溝および
スルーホール上に薄膜を形成した場合の被覆形状を第６
図のAB線で切って示す断面図、 第８図は第１図示の実施例を用いて第６図示の半導体装
置表面に薄膜を形成した場合の段差の被覆形状を第６図
のAB線で切って示す断面図、 第９図は斜めからの入射角度を45゜とした場合の高い角
度からの入射角度に対する溝またはスルーホールの（底
部における膜厚）／（段差上部における膜厚）比の依存
性を示す特性曲線図、 第10図は斜めからの付着粒子が多い原料供給源を有する
薄膜形成装置に用いた本発明の他の実施例を示す断面
図、 第11図は垂直方向からの付着粒子が多い原料供給源を有
する薄膜形成装置に用いた本発明の実施例を示す断面図
である。 １……薄膜成長用基板、例えば半導体装置、 ２……付着粒子、 ３……溝、 ４……スルーホール、 ５……段差の上部、 ７……ターゲット、 ８……エロージョン領域、 ９……付着粒子、 10……溝、 11……スルーホール、 12……段差の上部、 21……ターゲット、 22……外側エロージョン領域、 23……内側エロージョン領域、 24,25 ……付着粒子、 26,27 ……ターゲット、成長面、遮蔽板の変動を模式的
に示す矢印、 31,41,42……遮蔽板、 32,43,44……貫通孔、 33,34,35,45,46，47……付着粒子。FIG. 1 is a diagram showing an embodiment of a thin film forming apparatus of the present invention, and FIG. 2 is a conventional thin film forming apparatus in which particles adhering to a surface of a semiconductor device on which a thin film is to be grown are obliquely incident. FIG. 3 is a schematic view showing the state, FIG. 3 is a perspective view showing a groove and a through hole on the semiconductor surface when viewed obliquely from above, and FIG. 4 is a plan view on a step as shown in FIG. 3 by the apparatus shown in FIG. Fig. 3 shows the coating shape of the thin film when it is attached.
A cross-sectional view taken along the line AB, Fig. 5 is a diagram schematically showing the relationship between a target of a conventional sputtering apparatus and a substrate for thin film growth, and Fig. 6 is a submicron order semiconductor surface. FIG. 7 is a perspective view showing the groove and the through hole when viewed obliquely from above. FIG. 7 shows a coating shape when a thin film is formed on the groove and the through hole in FIG. 6 by using the conventional apparatus shown in FIG.
FIG. 8 is a cross-sectional view taken along line AB in FIG. 6, and FIG. 8 is a cross-sectional view taken along line AB in FIG. 6 when a thin film is formed on the surface of the semiconductor device shown in FIG. 6 using the embodiment shown in FIG. A cross-sectional view cut and shown in Fig. 9 shows the ratio of (thickness at the bottom) / (thickness at the top of the step) of the groove or through hole with respect to the incident angle from a high angle when the oblique incident angle is 45 °. Fig. 10 is a characteristic curve diagram showing the dependency, Fig. 10 is a cross-sectional view showing another embodiment of the present invention used in a thin film forming apparatus having a raw material supply source with many obliquely adhered particles, and Fig. 11 is a vertical direction. It is sectional drawing which shows the Example of this invention used for the thin film forming apparatus which has a raw material supply source with many adhered particles. 1 ... Substrate for thin film growth, for example, semiconductor device, 2 ... Adhering particles, 3 ... Groove, 4 ... Through hole, 5 ... Top of step, 7 ... Target, 8 ... Erosion region, 9 ... Adhesive particles, 10 ... Grooves, 11 ... Through holes, 12 ... Top of step, 21 ... Target, 22 ... Outer erosion area, 23 ... Inner erosion area, 24, 25 ... Adhesion particles, 26, 27 …… Arrows that schematically show changes in target, growth surface, and shield plate, 31,41,42 …… Shield plate, 32,43,44 …… Through hole, 33,34,35,45,46,47 ...... Adhesive particles.

Claims (1)

【特許請求の範囲】[Claims] 【請求項１】半導体薄膜形成原料により形成したターゲ
ットをスパッタリングして、 半導体基板上の溝や段差に薄膜を形成する半導体薄膜形
成方法において、 前記半導体基板上の薄膜を形成する溝や段差のある領域
より広いターゲットに、前記薄膜を形成する溝や段差の
ある領域の直上付近に第１のエロージョン領域と、 前記薄膜を形成する溝や段差のある領域の直上からずれ
た領域に第２のエロージョン領域を形成することによ
り、第１のエロージョン領域からは基板に対して高角度
で付着粒子を入射させ、第２のエロージョン領域からは
基板に対して低角度で付着粒子を入射させることを特徴
とする半導体薄膜形成方法。1. A method for forming a semiconductor thin film in which a target formed of a semiconductor thin film forming raw material is sputtered to form a thin film in a groove or a step on a semiconductor substrate. In a target wider than the area, a first erosion area is provided immediately above the groove or stepped area where the thin film is to be formed, and a second erosion area is located immediately above the groove or stepped area where the thin film is to be formed. By forming the region, the adhered particles are incident on the substrate at a high angle from the first erosion region, and the adhered particles are incident on the substrate at a low angle from the second erosion region. Method for forming semiconductor thin film.