JPH0652555A - Optical disk device - Google Patents
Optical disk deviceInfo
- Publication number
- JPH0652555A JPH0652555A JP20559292A JP20559292A JPH0652555A JP H0652555 A JPH0652555 A JP H0652555A JP 20559292 A JP20559292 A JP 20559292A JP 20559292 A JP20559292 A JP 20559292A JP H0652555 A JPH0652555 A JP H0652555A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- processing
- servo
- interrupt
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Moving Of The Head To Find And Align With The Track (AREA)
- Moving Of The Head For Recording And Reproducing By Optical Means (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、例えば、光磁気ディス
クドライブに適用して好適な光ディスク装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an optical disk device suitable for application to, for example, a magneto-optical disk drive.
【０００２】[0002]
【従来の技術】従来から、光ディスク装置では、いわゆ
るソフトウェアサーボ処理を実行するためにデジタルシ
グナルプロセッサ（以下、必要に応じて単にＤＳＰとい
う）を採用している。2. Description of the Related Art Conventionally, an optical disk device has adopted a digital signal processor (hereinafter, simply referred to as DSP) for executing so-called software servo processing.
【０００３】図５は、ＤＳＰ８が採用された従来の技術
による光ディスク装置の構成を示している。図５におい
て、１は光ディスクであり、この光ディスク１は、スピ
ンドルモータ２によって回転される。回転する光ディス
ク１に対面して光ピックアップ３が配置されている。FIG. 5 shows the structure of an optical disk device according to the prior art in which the DSP 8 is adopted. In FIG. 5, reference numeral 1 is an optical disk, and this optical disk 1 is rotated by a spindle motor 2. An optical pickup 3 is arranged to face the rotating optical disc 1.
【０００４】光ピックアップ３は、図示しない対物レン
ズを通じて情報の記録または読みとりを光ディスク１に
対して行う。また、光ピックアップ３は、その対物レン
ズの位置を制御するための図示しないフォーカスアクチ
ュエータ、トラッキングアクチュエータおよびスライド
モータ並びにこれらのアクチュエータの動作を制御する
などのための位置検出手段としての４分割ダイオード
（光検出器）などを備えている。これらフォーカスアク
チュエータなどは、ドライバ４によって駆動される。The optical pickup 3 records or reads information on the optical disc 1 through an objective lens (not shown). The optical pickup 3 includes a focus actuator (not shown) for controlling the position of the objective lens, a tracking actuator, a slide motor, and a 4-division diode (optical device) as position detecting means for controlling the operations of these actuators. Detector) etc. These focus actuators and the like are driven by the driver 4.
【０００５】光ピックアップ３を構成する上記４分割ダ
イオードの出力信号Ｓ1 は、サーボエラー信号形成回路
５に供給される。サーボエラー信号形成回路５は、出力
信号Ｓ1 から周知のフォーカスエラー信号およびトラッ
キングエラー信号を形成してＡ／Ｄ変換回路６に供給す
る。The output signal S 1 of the four-divided diode forming the optical pickup 3 is supplied to the servo error signal forming circuit 5. The servo error signal forming circuit 5 forms a known focus error signal and tracking error signal from the output signal S 1 and supplies them to the A / D conversion circuit 6.
【０００６】Ａ／Ｄ変換回路６から出力されるデジタル
信号のフォーカスエラー信号およびトラッキングエラー
信号は、バス線７を通じてＤＳＰ８に取り込まれる。Ｄ
ＳＰ８は、位相補償などの信号処理を行ない信号処理後
の信号をバス線７を通じてＤ／Ａ変換回路９に供給す
る。Ｄ／Ａ変換回路９の出力信号がドライバ４を通じて
光ピックアップ３を構成する上記図示していないフォー
カスアクチュエータ、トラッキングアクチュエータに供
給されることで、いわゆるソフトウェアサーボが行われ
る。The focus error signal and the tracking error signal, which are digital signals output from the A / D conversion circuit 6, are taken into the DSP 8 through the bus line 7. D
The SP 8 performs signal processing such as phase compensation and supplies the signal after the signal processing to the D / A conversion circuit 9 through the bus line 7. The so-called software servo is performed by supplying the output signal of the D / A conversion circuit 9 to the focus actuator and tracking actuator (not shown) that constitute the optical pickup 3 through the driver 4.
【０００７】なお、ＤＳＰ８における信号処理は、タイ
マ１０からの割り込み信号ＳI をトリガとして行われ
る。なお、サーボ信号処理の順序は、ＲＡＭ１２に書き
込まれているプログラムに基づいて定められているがこ
れについては後に説明する。。The signal processing in the DSP 8 is triggered by the interrupt signal S I from the timer 10. The order of the servo signal processing is determined based on the program written in the RAM 12, which will be described later. .
【０００８】ＤＳＰ８には、また、他のバス線１３を通
じて、通常のトラック追従状態またはシーク状態などに
サーボ状態を切り換えるコマンドが供給される。このコ
マンドは、例えば、ホストコンピュータ１５から、ＳＣ
ＳＩバス１６、ＳＣＳＩインタフェースのコントローラ
１７、インタフェース（Ｉ／Ｆ）１８およびバス線１３
を通じてＤＳＰ８に供給される。The DSP 8 is also supplied through another bus line 13 with a command for switching the servo state to a normal track following state or seek state. This command is sent from the host computer 15 to the SC
SI bus 16, SCSI interface controller 17, interface (I / F) 18, and bus line 13
Is supplied to the DSP 8.
【０００９】ＤＳＰ８は、上記したサーボ状態に応じて
条件分岐を行い信号処理の方法を変更する。The DSP 8 changes the signal processing method by performing conditional branching according to the above-mentioned servo state.
【００１０】[0010]
【発明が解決しようとする課題】ところで、上記従来の
技術による光ディスク装置におけるＲＡＭ１２に書き込
まれているプログラムに対応するサーボ信号処理の順序
は、まず、ＤＳＰ８が、フォーカスサーボ信号について
のＡ／Ｄ変換回路６からのＡ／Ｄ変換処理結果データの
取り込み、そのデータに基づくサーボ信号処理、サーボ
信号処理後のデータのＤ／Ａ変換回路９への出力動作を
行う。次に、ＤＳＰ８が、トラッキングエラー信号につ
いてのＡ／Ｄ変換回路６からのＡ／Ｄ変換処理結果デー
タの取り込み、そのデータに基づくサーボ信号処理（こ
の場合、トラッキングサーボ処理とスライドサーボ処
理）を行なってサーボ信号処理後のデータをＤ／Ａ変換
回路８への出力するようになっている。そして、さら
に、ＤＳＰ８が通常のトラック追従状態、スチルジャン
プ状態またはシーク状態などのサーボ状態に応じて条件
分岐を行い、上記サーボ信号処理を変更するようにして
いる。By the way, the order of servo signal processing corresponding to the program written in the RAM 12 in the optical disk device according to the above-mentioned conventional technique is as follows. First, the DSP 8 performs A / D conversion for the focus servo signal. The A / D conversion processing result data is fetched from the circuit 6, the servo signal processing based on the data is performed, and the data after the servo signal processing is output to the D / A conversion circuit 9. Next, the DSP 8 fetches the A / D conversion processing result data from the A / D conversion circuit 6 for the tracking error signal and performs servo signal processing (tracking servo processing and slide servo processing in this case) based on the data. Then, the data after the servo signal processing is output to the D / A conversion circuit 8. Further, the DSP 8 performs conditional branching according to a servo state such as a normal track following state, a still jump state, or a seek state to change the servo signal processing.
【００１１】しかしながら、このような信号処理手順で
は、Ａ／Ｄ変換に係わる処理時間とサーボ状態に係わる
信号処理時間に相当の時間がかかり、結局、ＤＳＰ８
を、上記サーボ信号処理およびサーボ状態に応じた条件
分岐処理に専念して使用しなければならなくなり、光デ
ィスク装置全体のシステムコントロールや上位のコント
ローラとのインタフェースのために、図５に示すよう
に、バス線１３とこのバス線１３に接続されるマイクロ
コンピュータ２０とＲＯＭ２１とが必要になり、装置構
成が複雑になるという問題があった。However, in such a signal processing procedure, a considerable time is required for the processing time related to A / D conversion and the signal processing time related to the servo state, and as a result, the DSP 8
Must be used exclusively for the above-mentioned servo signal processing and conditional branch processing according to the servo state. As shown in FIG. 5, for system control of the entire optical disk device and interface with a host controller, The bus line 13 and the microcomputer 20 and the ROM 21 connected to the bus line 13 are required, which causes a problem that the device configuration becomes complicated.
【００１２】本発明はこのような課題に鑑みてなされた
ものであり、マイクロコンピュータを必要とせずにＤＳ
Ｐだけでサーボ処理信号処理およびその他の処理を効率
的に行うことのできる光ディスク装置を提供することを
目的とする。The present invention has been made in view of the above problems, and a DS is provided without the need for a microcomputer.
An object of the present invention is to provide an optical disk device capable of efficiently performing servo processing signal processing and other processing only with P.
【００１３】[0013]
【課題を解決するための手段】本発明は、例えば、図１
に示すように、光ディスク１にアクセスする光ピックア
ップ３と、この光ピックアップ３によって検出される検
出信号Ｓ1 に基づきサーボエラー信号ＳF ，ＳT を形成
するサーボエラー信号形成回路３０と、サーボエラー信
号ＳF ，ＳT を選択的に出力する選択回路３１と、この
選択回路３１の出力信号をデジタル信号に変換するＡ／
Ｄ変換回路６と、このＡ／Ｄ変換回路６の出力データＤ
F ，ＤT を記憶する入力側レジスタ３６，３７と、この
入力側レジスタ３６，３７にバス線７を通じて接続され
るデジタルシグナルプロセッサ３８と、このデジタルシ
グナルプロセッサ３８にバス線７を通じて接続される出
力側レジスタ４０〜４２と、選択回路３１、入力側レジ
スタ３６，３７、デジタルシグナルプロセッサ３８およ
び出力側レジスタ４０〜４２にタイミング信号を供給す
るタイミング信号発生回路５０とを備え、デジタルシグ
ナルプロセッサ３８は、入力側レジスタ３６，３７に記
憶されたデータに基づきサーボ信号処理処理を行い処理
後のデータを出力側レジスタ４０〜４２に転送し、その
出力側レジスタ４０〜４２に記憶されたデータに基づい
て光ピックアップ３を駆動するようにしたものである。The present invention is described in, for example, FIG.
As shown in FIG. 2, an optical pickup 3 for accessing the optical disc 1, a servo error signal forming circuit 30 for forming servo error signals S F and S T based on a detection signal S 1 detected by the optical pickup 3, and a servo error A selection circuit 31 that selectively outputs the signals S F and S T, and an A / A that converts the output signal of the selection circuit 31 into a digital signal.
D conversion circuit 6 and output data D of this A / D conversion circuit 6
Input side registers 36 and 37 for storing F and D T , a digital signal processor 38 connected to the input side registers 36 and 37 through the bus line 7, and an output connected to the digital signal processor 38 through the bus line 7. The digital signal processor 38 includes side registers 40 to 42, a selection circuit 31, input side registers 36 and 37, a digital signal processor 38, and a timing signal generation circuit 50 that supplies timing signals to the output side registers 40 to 42. Servo signal processing is performed based on the data stored in the input side registers 36 and 37, the processed data is transferred to the output side registers 40 to 42, and optical signals are output based on the data stored in the output side registers 40 to 42. The pickup 3 is driven.
【００１４】また、本発明は、図１および図２に示すよ
うに、出力側レジスタ４０〜４２を直列に接続される２
つのレジスタ（４０ａ，４０ｂ）（４１ａ，４１ｂ）
（４２ａ，４２ｂ）で構成したものである。Further, according to the present invention, as shown in FIGS. 1 and 2, output side registers 40 to 42 are connected in series.
One register (40a, 40b) (41a, 41b)
(42a, 42b).
【００１５】さらに、本発明は、タイミング信号発生回
路５０からデジタルシグナルプロセッサ３８に供給され
るタイミング信号が、割り込み信号ＳI であり、デジタ
ルシグナルプロセッサ３８は、この割り込み信号ＳI が
供給されたときに、サーボ信号処理を行い、この割り込
み処理が終了後には、サーボ信号処理以外の処理を行う
ようにしたものである。Further, according to the present invention, the timing signal supplied from the timing signal generating circuit 50 to the digital signal processor 38 is the interrupt signal S I , and the digital signal processor 38 receives the interrupt signal S I when the interrupt signal S I is supplied. In addition, the servo signal processing is performed, and after the interrupt processing is completed, processing other than the servo signal processing is performed.
【００１６】さらにまた、本発明によれば、タイミング
信号発生回路５０からデジタルシグナルプロセッサ３８
に供給されるタイミング信号は、割り込み信号ＳI であ
り、デジタルシグナルプロセッサ３８は、この割り込み
信号ＳI が供給されたとき、予め、サーボ状態に応じて
書き換えられている割り込みベクターに基づき処理を開
始するようにしたものである。Still further in accordance with the present invention, the timing signal generation circuit 50 to the digital signal processor 38
Is supplied to the interrupt signal S I , and when the interrupt signal S I is supplied, the digital signal processor 38 starts processing based on the interrupt vector rewritten in advance according to the servo state. It is something that is done.
【００１７】[0017]
【作用】本発明によれば、デジタルシグナルプロセッサ
３８とＡ／Ｄ変換回路６との間に入力側レジスタ３６，
３７を設け、さらに、デジタルシグナルプロセッサ３８
の出力側にレジスタ４０〜４２を設け、さらに、これら
入力側レジスタ３６，３７と出力側レジスタ４０〜４２
とデジタルシグナルプロセッサ３８とを制御するタイミ
ング信号発生回路５０とを設けている。According to the present invention, between the digital signal processor 38 and the A / D conversion circuit 6, the input side register 36,
37 is provided, and a digital signal processor 38 is further provided.
Registers 40 to 42 are provided on the output side of each of the input side registers 36, 37 and the output side registers 40 to 42.
And a timing signal generating circuit 50 for controlling the digital signal processor 38.
【００１８】このため、例えば、Ａ／Ｄ変換期間中に
は、デジタルシグナルプロセッサ３８がサーボ処理以外
の処理を行うことが可能になって、デジタルシグナルプ
ロセッサ３８のサーボ処理に対する拘束時間を減少させ
ることができる。したがって、空いた時間にサーボ処理
以外のその他の処理を行うことができる。Therefore, for example, during the A / D conversion period, the digital signal processor 38 can perform processing other than the servo processing, and the constraint time for the servo processing of the digital signal processor 38 can be reduced. You can Therefore, processing other than the servo processing can be performed in the spare time.
【００１９】また本発明によれば、出力側レジスタ４０
〜４２を直列に接続される２つのレジスタで構成するよ
うにしている。このため、フォーカスアクチュエータと
トラッキングアクチュエータとを所望のタイミングで駆
動することが可能になり、装置の仕様に応じた安定なサ
ーボ処理が可能である。Further, according to the present invention, the output side register 40
.About.42 are composed of two registers connected in series. Therefore, the focus actuator and the tracking actuator can be driven at desired timings, and stable servo processing according to the specifications of the device can be performed.
【００２０】さらに本発明によれば、タイミング信号発
生回路５０からデジタルシグナルプロセッサ３８に供給
されるタイミング信号は、割り込み信号ＳI であり、デ
ジタルシグナルプロセッサ３８は、この割り込み信号Ｓ
I が供給されたときに、サーボ信号処理を行い、この割
り込み処理が終了後には、サーボ信号処理以外の処理を
行うようにしている。すなわち、サーボ信号処理を一つ
の割り込みルーチン内で完了させることができるため、
他のシステムコントロール処理やインタフェース処理
は、割り込みルーチンの合間に実行することができる。Further, according to the present invention, the timing signal supplied from the timing signal generation circuit 50 to the digital signal processor 38 is the interrupt signal S I , and the digital signal processor 38 receives the interrupt signal S I.
Servo signal processing is performed when I is supplied, and processing other than servo signal processing is performed after completion of this interrupt processing. That is, since the servo signal processing can be completed within one interrupt routine,
Other system control processing and interface processing can be executed between interrupt routines.
【００２１】さらにまた、本発明によれば、タイミング
信号発生回路５０からデジタルシグナルプロセッサ３８
に供給されるタイミング信号は、割り込み信号ＳI であ
り、デジタルシグナルプロセッサ３８は、この割り込み
信号ＳI が供給されたとき、予め、サーボ状態に応じて
書き換えられている割り込みベクターに基づき処理を開
始するようにしている。このため、サーボ状態に応じて
従来必要であった条件分岐にかかる時間が削減される。Still further in accordance with the present invention, the timing signal generation circuit 50 to the digital signal processor 38
Is supplied to the interrupt signal S I , and when the interrupt signal S I is supplied, the digital signal processor 38 starts processing based on the interrupt vector rewritten in advance according to the servo state. I am trying to do it. Therefore, the time required for conditional branching, which is conventionally required depending on the servo state, is reduced.
【００２２】[0022]
【実施例】以下、本発明光ディスク装置の一実施例につ
いて図面を参照して説明する。なお、以下に参照する図
面において、上記の図５に示したものに対応するものに
は同一の符号を付けその詳細な説明の一部を省略する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the optical disk device of the present invention will be described below with reference to the drawings. In the drawings referred to below, parts corresponding to those shown in FIG. 5 are designated by the same reference numerals, and a part of detailed description thereof will be omitted.
【００２３】図１は、本実施例による光ディスク装置の
構成を示している。図１において、１は光ディスクであ
り、この光ディスク１は、スピンドルモータ２によって
回転される。FIG. 1 shows the configuration of an optical disk device according to this embodiment. In FIG. 1, reference numeral 1 is an optical disk, and the optical disk 1 is rotated by a spindle motor 2.
【００２４】回転する光ディスク１に対面して、光ピッ
クアップ３が配置されている。光ピックアップ３は、図
示しない対物レンズを通じて情報の記録または読みとり
を光ディスク１に対して行う。また、光ピックアップ３
は、その対物レンズの位置を制御するための図示しない
フォーカスアクチュエータ、トラッキングアクチュエー
タおよびスライドモータ並びにこれらのアクチュエータ
の動作を制御するなどのための位置検出手段としての４
分割ダイオード（光検出器）などを備えている。これら
フォーカスアクチュエータなどは、ドライバ４６〜４８
によって駆動される。An optical pickup 3 is arranged to face the rotating optical disc 1. The optical pickup 3 records or reads information on the optical disc 1 through an objective lens (not shown). Also, the optical pickup 3
Is a focus actuator, a tracking actuator, and a slide motor (not shown) for controlling the position of the objective lens, and 4 as position detecting means for controlling the operations of these actuators.
It is equipped with a split diode (photodetector). These focus actuators and the like are drivers 46 to 48.
Driven by.
【００２５】光ピックアップ３を構成する４分割ダイオ
ードの検出信号Ｓ1 は、サーボエラー信号回路としても
動作する信号形成回路３０に供給される。信号形成回路
３０は、検出信号Ｓ1 から周知のフォーカスエラー信号
ＳF およびトラッキングエラー信号ＳT からなっている
サーボエラー信号並びに総和信号ＳA を形成して出力す
る。なお、フォーカスエラー信号ＳF とトラッキングエ
ラー信号ＳT とをあわせて、以下、サーボエラー信号Ｓ
E という。The detection signal S 1 of the four-divided diode forming the optical pickup 3 is supplied to the signal forming circuit 30 which also operates as a servo error signal circuit. The signal forming circuit 30 forms and outputs a servo error signal composed of a known focus error signal S F and a tracking error signal S T and a sum signal S A from the detection signal S 1 . In addition, the focus error signal S F and the tracking error signal S T are collectively referred to as the servo error signal S
Called E.
【００２６】これらフォーカスエラー信号ＳF ，トラッ
キングエラー信号ＳT および総和信号ＳA から、１回路
３接点構成のアナログスイッチ３１により一つ信号が選
択されて自動利得調整回路（以下、ＡＧＣ回路という）
３２に供給される。ＡＧＣ回路３２の出力信号は、Ａ／
Ｄ変換回路６に供給される。From these focus error signal S F , tracking error signal S T and total signal S A , one signal is selected by an analog switch 31 having one circuit and three contacts, and an automatic gain adjustment circuit (hereinafter referred to as AGC circuit).
32. The output signal of the AGC circuit 32 is A /
It is supplied to the D conversion circuit 6.
【００２７】Ａ／Ｄ変換回路６の出力データは、３つの
入力側レジスタ３５〜３７に保持される。レジスタ３５
には、総和信号ＳA のデジタルデータＤA が保持され、
残りのレジスタ３６，３７には、それぞれ、フォーカス
エラー信号ＳF のデジタルデータＤF およびトラッキン
グエラー信号ＳT のデジタルデータＤT が保持される。The output data of the A / D conversion circuit 6 is held in the three input side registers 35 to 37. Register 35
Holds digital data D A of the summation signal S A ,
The remaining registers 36 and 37, respectively, the digital data D T of the digital data D F and the tracking error signal S T of the focus error signal S F is held.
【００２８】レジスタ３５に保持された総和信号ＳA の
デジタルデータＤA は、ＡＧＣ回路３２に供給される。
このデジタルデータＤA に基づきＡＧＣ回路３２の利得
が調整される。すなわち、デジタルデータＤA の値が比
較的に大きいときには、利得が小さくされ、光ディスク
１に対するデータの書き込み時と読みだし時におけるト
ラッキングエラー信号ＳT とフォーカスエラー信号ＳF
との信号レベルの差を小さくするように動作されて、Ａ
ＧＣ回路３２の出力信号の振幅がＡ／Ｄ変換回路６のフ
ルスケールに対応した振幅になるように制御される。The digital data D A of the sum signal S A held in the register 35 is supplied to the AGC circuit 32.
The gain of the AGC circuit 32 is adjusted based on this digital data D A. That is, when the value of the digital data D A is relatively large, the gain is reduced, and the tracking error signal S T and the focus error signal S F at the time of writing and reading the data on the optical disc 1 are obtained.
A is operated to reduce the difference in signal level between
The amplitude of the output signal of the GC circuit 32 is controlled to be the amplitude corresponding to the full scale of the A / D conversion circuit 6.
【００２９】レジスタ３５〜３７の出力データは、バス
線７を通じて必要に応じてＤＳＰ３８に取り込まれる。
バス線７には、ＲＡＭ１１が接続され、このＲＡＭ１１
には、ＤＳＰ３８の動作用のプログラムが格納されてい
る。この動作用のプログラムは、装置の電源投入時にコ
ントローラ１４に内装されるＲＯＭ（図示していない）
から転送されるようになっている。The output data of the registers 35 to 37 is fetched by the DSP 38 through the bus line 7 as required.
A RAM 11 is connected to the bus line 7, and this RAM 11
A program for operating the DSP 38 is stored in. The program for this operation is stored in the ROM (not shown) incorporated in the controller 14 when the power of the apparatus is turned on.
It is supposed to be transferred from.
【００３０】ＤＳＰ３８によってサーボ信号処理された
データは、バス線７を通じて出力側の３つのレジスタ４
０〜４２に供給され保持される。レジスタ４０〜４２に
は、それぞれ、フォーカスアクチュエータ駆動用のデー
タ、トラッキングアクチュエータ駆動用のデータおよび
スライドモータ駆動用のデータが保持される。なお、ス
ライドモータ駆動用のデータは、レジスタ３７に格納さ
れているトラッキングエラー信号ＳT のデジタルデータ
ＤT に応じて形成されるデータである。The data subjected to the servo signal processing by the DSP 38 is output through the bus line 7 to the three registers 4 on the output side.
0 to 42 are supplied and held. The registers 40 to 42 hold the data for driving the focus actuator, the data for driving the tracking actuator, and the data for driving the slide motor, respectively. The data for driving the slide motor is data formed according to the digital data D T of the tracking error signal S T stored in the register 37.
【００３１】レジスタ４０〜４２の出力データは、Ｄ／
Ａ変換回路４３〜４５によってアナログ信号に変換され
た後、ドライバ４６〜４８を通じて光ピックアップ３を
構成するフォーカスアクチュエータ、トラッキングアク
チュエータおよびスライドモータに供給される。なお、
Ｄ／Ａ変換回路４３〜４５に代替してそれぞれパルス幅
変調回路を採用してもよい。The output data of the registers 40 to 42 is D /
After being converted into analog signals by the A conversion circuits 43 to 45, they are supplied to the focus actuator, the tracking actuator, and the slide motor that constitute the optical pickup 3 through the drivers 46 to 48. In addition,
A pulse width modulation circuit may be adopted instead of the D / A conversion circuits 43 to 45.
【００３２】ＤＳＰ３８は、インタフェース１７を通じ
てコントローラ１４に接続され、このコントローラ１４
は、ＳＣＳＩインタフェース１６を通じてホストコンピ
ュータ１５に接続されている。なお、ＤＳＰ３８からホ
ストコンピュータ１５へは、光ディスク１から読みださ
れた図示しないＲＦ信号に対応して形成される読みだし
データなどが供給されるようになっている。ホストコン
ピュータ１５からは、ＳＣＳＩインタフェース１６、コ
ントローラ１４およびインタフェース１７を通じてコマ
ンドなどがＤＳＰ３８に供給される。The DSP 38 is connected to the controller 14 through the interface 17, and the controller 14
Are connected to the host computer 15 through the SCSI interface 16. The DSP 38 supplies the host computer 15 with read data and the like formed corresponding to an RF signal (not shown) read from the optical disc 1. Commands and the like are supplied from the host computer 15 to the DSP 38 through the SCSI interface 16, controller 14 and interface 17.
【００３３】タイマ５１は、システムクロックを計数す
ることによって形成したサンプリングパルスＳP とシス
テムクロックを適当に分周したクロックパルスＣK をタ
イミング信号発生回路５０に供給する。なお、サンプリ
ングパルスＳP のサンプリング周期ＴS は、ＤＳＰ３８
によって決定され、例えば、２０μＳ〜３０μＳのうち
適当な周期に決定することができるようになっている。The timer 51 supplies to the timing signal generating circuit 50 a sampling pulse S P formed by counting the system clock and a clock pulse C K obtained by appropriately dividing the system clock. The sampling period T S of the sampling pulse S P is
It is possible to determine an appropriate period from 20 μS to 30 μS.
【００３４】タイミング信号発生回路５０は、サンプリ
ングパルスＳP とクロックパルスＣ K とに基づいてアナ
ログスイッチ３１を切り換えるタイミング信号Ｓ11を発
生して、アナログスイッチ３１の制御端子に供給する。The timing signal generating circuit 50 is a sampling signal.
Ng pulse SPAnd clock pulse C KAnd based on ana
Timing signal S for switching the log switch 3111From
And supplies it to the control terminal of the analog switch 31.
【００３５】また、タイミング信号発生回路５０は、同
様に、レジスタ３５〜３７がＡ／Ｄ変換結果データを取
り込むタイミング信号Ｓ12〜Ｓ14をそれらレジスタ３５
〜３７のクロック入力端子に供給する。タイミング信号
Ｓ11によるアナログスイッチ３１の切り換えタイミング
とレジスタ３５〜３７にデータを取り込むタイミング信
号Ｓ12〜Ｓ14の発生タイミングを同期させておくことに
より、レジスタ３５〜３７にそれぞれ、デジタルデータ
ＤA,ＤF,ＤT を保持することができる。Similarly, in the timing signal generation circuit 50, the registers 35 to 37 output the timing signals S 12 to S 14 for fetching the A / D conversion result data.
To 37 clock input terminals. By synchronizing the switching timing of the analog switch 31 by the timing signal S 11 and the generation timing of the timing signals S 12 to S 14 that fetch data into the registers 35 to 37, the digital data D A, It is possible to hold D F and D T.
【００３６】さらに、タイミング信号発生回路５０は、
同様に、レジスタ４０〜４２がＤ／Ａ変換回路４３〜４
５にデータを出力するためのタイミング信号Ｓ16を発生
してレジスタ４０〜４２に供給する。Further, the timing signal generating circuit 50 is
Similarly, the registers 40-42 are D / A conversion circuits 43-4.
5, a timing signal S 16 for outputting data is generated and supplied to the registers 40 to 42.
【００３７】図２は、レジスタ４０〜４２の詳細な構成
を示している。図２から分かるように、レジスタ４０〜
４２は、それぞれ、２つの直列接続された、言い換えれ
ば、２段接続構成にされたレジスタ４０ａ，４０ｂ、レ
ジスタ４１ａ，４１ｂおよびレジスタ４２ａ，４２ｂか
ら構成されている。それぞれ、後ろ側のレジスタ４０
ｂ，４１ｂ，４２ｂのクロック入力端子に上記タイミン
グ信号Ｓ1 ６が供給されるようになっている。レジスタ
４０ａなどは、例えば、型式７４３７４（ＤタイプＦ／
Ｆ８個内蔵）のデジタルＩＣを使用すればよい。FIG. 2 shows a detailed structure of the registers 40 to 42. As can be seen from FIG.
Each 42 is composed of two serially connected registers 40a, 40b, in other words, registers 41a, 41b and registers 42a, 42b connected in two stages. Register 40 on the back side
b, 41b, the timing signal S 1 6 is adapted to be supplied to the clock input terminal of 42b. The register 40a and the like are, for example, model 74374 (D type F /
A digital IC with 8 built-in F) may be used.
【００３８】図３は、上記実施例の動作説明に供される
タイミングチャートである。以下、このタイミングチャ
ートに基づき上記実施例の動作を説明する。図３Ａは、
タイマ５１からタイミング信号発生回路５０に供給され
るサンプリングパルスＳP を示しており、そのサンプリ
ング周期ＴS の最初の時点ｔ１では、アナログスイッチ
３１は、タイミング信号Ｓ11により総和信号ＳA をＡＧ
Ｃ回路３２に供給するように切り換えられている（図３
Ｂ参照）。このとき、総和信号ＳA は、ＡＧＣ回路３２
を通過してＡ／Ｄ変換回路６によってＡ／Ｄ変換され
（図３Ｃ参照）、変換結果のデジタルデータＤA は、タ
イミング信号Ｓ12（図３Ｄ参照）の発生時点ｔ２でレジ
スタ３５に保持される。FIG. 3 is a timing chart provided for explaining the operation of the above embodiment. The operation of the above embodiment will be described below based on this timing chart. Figure 3A
The sampling pulse S P supplied from the timer 51 to the timing signal generation circuit 50 is shown, and at the first time point t1 of the sampling period T S , the analog switch 31 uses the timing signal S 11 to generate the sum signal S A AG.
It is switched to supply to the C circuit 32 (FIG. 3).
(See B). At this time, the sum signal S A is the AGC circuit 32.
Through the A / D conversion circuit 6 and A / D converted (see FIG. 3C), and the digital data D A of the conversion result is held in the register 35 at the time point t2 when the timing signal S 12 (see FIG. 3D) is generated. It
【００３９】これらの動作が終了すると、時点ｔ２にお
いて、タイミング信号発生回路５０から発生されるタイ
ミング信号Ｓ11によりアナログスイッチ３１が切り換え
られてフォーカスサーボ信号ＳF がＡＧＣ回路３２を通
じてＡ／Ｄ変換回路６に供給される（図３Ｂ参照）。フ
ォーカスサーボ信号ＳF は、Ａ／Ｄ変換回路６によって
Ａ／Ｄ変換（図３Ｃ参照）され、変換結果のデジタルデ
ータＤF は、タイミング信号Ｓ13（図３Ｅ参照）の発生
時点ｔ３でレジスタ３６に保持される。When these operations are completed, at time t2, the analog switch 31 is switched by the timing signal S 11 generated from the timing signal generation circuit 50, and the focus servo signal S F is transmitted through the AGC circuit 32 to the A / D conversion circuit. 6 (see FIG. 3B). The focus servo signal S F is A / D converted (see FIG. 3C) by the A / D conversion circuit 6, and the digital data D F of the conversion result is registered in the register 36 at the time point t3 when the timing signal S 13 (see FIG. 3E) is generated. Held in.
【００４０】同様に、その時点ｔ３において、トラッキ
ングエラー信号ＳT が選択されてＡ／Ｄ変換され、時点
ｔ４で発生されるタイミング信号Ｓ14によりレジスタ３
７に変換結果のデジタルデータＤT が保持される（図２
Ｂ，Ｃ，Ｆ参照）。なお、ＡＧＣ回路３２がＡＧＣ動作
を行う期間は、時点ｔ２からｔ４までのフォーカスエラ
ー信号ＳF とトラッキングエラー信号ＳT の取り込み期
間である。その際のＡＧＣ動作の利得は時点ｔ２の総和
信号ＳA のデジタルデータＤA に対応してＡＧＣ回路３
２によって決定される。Similarly, at the time point t3, the tracking error signal S T is selected and A / D converted, and the register 3 is generated by the timing signal S 14 generated at the time point t4.
Digital data D T of the conversion result is held in 7 (see FIG. 2).
See B, C, F). The period during which the AGC circuit 32 performs the AGC operation is the period during which the focus error signal S F and the tracking error signal S T are taken in from time t2 to time t4. The gain of the AGC operation at that time corresponds to the digital data D A of the sum signal S A at the time point t2 and the AGC circuit 3
Determined by 2.
【００４１】時点ｔ４において、アナログスイッチ３１
により再び総和信号ＳA が選択されることになる。At time t4, the analog switch 31
Thus, the sum signal S A is selected again.
【００４２】時点ｔ４、すなわち、総和信号ＳA とフォ
ーカスエラー信号ＳF とトラッキングエラー信号ＳT の
Ａ／Ｄ変換回路６によるＡ／Ｄ変換が１サイクル終了し
た時点でタイミング信号発生回路５０からＡ／Ｄ変換終
了割り込みである割り込み信号ＳI がＤＳＰ３８に供給
される。At time t4, that is, when the A / D conversion of the sum signal S A , the focus error signal S F, and the tracking error signal S T by the A / D conversion circuit 6 is completed by one cycle, the timing signal generation circuit 50 outputs A An interrupt signal S I which is a / D conversion end interrupt is supplied to the DSP 38.
【００４３】ＤＳＰ３８は、この割り込み信号ＳI が供
給されたとき、図３Ｈに示すように、割り込みルーチン
であるサーボ信号処理プログラム６１が実行されて、サ
ーボ信号処理を実行する。すなわち、ＲＡＭ１１に記憶
されているプログラムに基づきレジスタ３５〜３７から
データを取り込み、位相補償などのデータ処理（サーボ
信号処理）を行い、処理結果データをレジスタ４０〜４
２に書き込む。なお、サーボ信号処理プログラム６１の
実行期間の前の期間では、ＤＳＰ３８はその他の処理プ
ログラム６２を実行して、サーボ信号処理以外の処理を
行うようになっている。このサーボ信号処理以外の処理
としては、例えば、ＲＦ信号（図示していない）の読み
だし処理、装置全体のシステムコントロール処理および
ホストコンピュータ１５とのデータの送受処理などがあ
る。When this interrupt signal S I is supplied, the DSP 38 executes the servo signal processing program 61, which is an interrupt routine, as shown in FIG. 3H, and executes the servo signal processing. That is, data is fetched from the registers 35 to 37 based on the program stored in the RAM 11, data processing (servo signal processing) such as phase compensation is performed, and the processing result data is stored in the registers 40 to 4
Write to 2. In the period before the execution period of the servo signal processing program 61, the DSP 38 executes the other processing program 62 to perform processing other than the servo signal processing. Processing other than the servo signal processing includes, for example, RF signal (not shown) reading processing, system control processing of the entire apparatus, and data transmission / reception processing with the host computer 15.
【００４４】レジスタ４０〜４２に書き込まれたデータ
は、タイミング信号Ｓ16に同期してＤ／Ａ変換回路４３
〜４５に送出される。送出されたデータは、Ｄ／Ａ変換
回路４３〜４５によって即時にＤ／Ａ変換された後、ド
ライバ４６〜４８を通じて光ピックアップ３に供給され
る。The data written in the registers 40 to 42 are synchronized with the timing signal S 16 in the D / A conversion circuit 43.
~ 45. The transmitted data is immediately D / A converted by the D / A conversion circuits 43 to 45 and then supplied to the optical pickup 3 through the drivers 46 to 48.
【００４５】この場合、ＤＳＰ３８からレジスタ４０〜
４２のうちレジスタ４０ａ，４１ａ，４２ａに書き込ま
れるデータの書き込みタイミングは、プログラムによっ
ては、必ずしも一定にはならないが、レジスタ４０〜４
２をそれぞれ直列２段接続構成としているために、Ｄ／
Ａ変換回路４３〜４５へ出力されるデータは、タイミン
グ信号発生回路５０から供給されるタイミング信号Ｓ16
（図３Ｉ参照）によってレジスタ４０ｂ，４１ｂ，４２
ｂから同時に出力されるようになる。このため（図２参
照）、Ｄ／Ａ変換のタイミングは一定になり安定なサー
ボをかけることができる。In this case, the DSP 38 registers 40-
The write timing of the data written in the registers 40a, 41a, 42a of the 42 is not necessarily constant depending on the program, but the registers 40-4
Since the two are connected in series in two stages, D /
The data output to the A conversion circuits 43 to 45 is the timing signal S 16 supplied from the timing signal generation circuit 50.
The registers 40b, 41b, 42 (see FIG. 3I)
b will be output at the same time. For this reason (see FIG. 2), the timing of D / A conversion becomes constant, and stable servo can be applied.
【００４６】なお、Ｄ／Ａ変換回路４３〜４５の変換タ
イミングを、光ピックアップ３の特性・仕様に対応し
て、例えば、トラッキングサーボとフォーカスサーボな
どによって異なるタイミングにしたい場合には、タイミ
ング信号Ｓ16を複数のタイミング信号に分割してそれぞ
れ所望のタイミングを有するタイミング信号にしてレジ
スタ４０ｂ，４１ｂ，４２ｂに供給するように構成を変
更すればよい。このようにした場合には、光ピックアッ
プ３の特性・仕様に応じた安定なサーボをかけることが
できる。When it is desired to change the conversion timing of the D / A conversion circuits 43 to 45 according to the characteristics / specifications of the optical pickup 3, for example, different timings depending on the tracking servo and the focus servo, the timing signal S is used. The configuration may be changed so that 16 is divided into a plurality of timing signals and the timing signals having desired timing are supplied to the registers 40b, 41b, 42b. In this case, stable servo can be applied according to the characteristics and specifications of the optical pickup 3.
【００４７】図３中、時点ｔ５で、割り込み信号Ｓ
I は、ローレベルになって割り込みルーチンが解除され
てサーボ信号処理プログラム６１によるサーボ処理は終
了する（図３Ｈ参照）。したがって、ＤＳＰ３８は、時
点ｔ５以降においては、再びサーボ信号処理以外のその
他の処理、すなわち、通常のルーチンによる処理を行う
ことができる（図３Ｈのその他の処理プログラム６２の
実行期間参照）。なお、時点ｔ６は、時点ｔ２と同一の
信号処理を行うタイミングを示しており、以下、同様の
処理が繰り返されることになる。In FIG. 3, at time t5, the interrupt signal S
I becomes low level, the interrupt routine is released, and the servo processing by the servo signal processing program 61 ends (see FIG. 3H). Therefore, after the time t5, the DSP 38 can again perform other processing other than the servo signal processing, that is, the processing by the normal routine (see the execution period of the other processing program 62 in FIG. 3H). It should be noted that the time point t6 indicates the timing of performing the same signal processing as at the time point t2, and thereafter, the same processing is repeated.
【００４８】ところで、通常の読み書き動作にかかるト
ラック追従動作時とシーク動作時あるいはスチル動作で
は、サーボの状態を切り換えることが必要になってく
る。例えば、シーク動作時においては、光ディスク１の
ディスク面に接触しないようにするためにフォーカスサ
ーボ処理は必要であるがトラッキングサーボ処理は不要
である。したがって、サーボ状態に応じて、ＤＳＰ３８
によって実行されるルーチンの内容は異なってくる。By the way, it is necessary to switch the servo state between the track following operation and the seek operation or the still operation which are related to the normal read / write operation. For example, during seek operation, focus servo processing is necessary to prevent contact with the disk surface of the optical disk 1, but tracking servo processing is unnecessary. Therefore, depending on the servo status, the DSP 38
The contents of the routine executed by are different.
【００４９】本願発明者等は、このサーボ状態に応じた
ルーチンの切り換えが、Ａ／Ｄ変換終了割り込み（図３
中、点線の矢線参照）の割り込みベクターを書き換える
ことによって短時間に可能になることを見いだした。The inventors of the present invention can switch the routine according to the servo state by the A / D conversion end interrupt (see FIG. 3).
I found that it is possible in a short time by rewriting the interrupt vector (see middle and dotted arrows).
【００５０】すなわち、例えば、ホストコンピュータ１
５からシーク動作コマンドが発行された場合には、ＤＳ
Ｐ３８によってそのコマンドの解析が行われ、割り込み
ベクターの書換、言い換えれば、ＤＳＰ３８内のプログ
ラムカウンタ（図示していない）に設定されるプログラ
ムの、いわゆる飛び先を書き換える処理を行えばよい。
なお、この書換処理は、Ａ／Ｄ変換回路６によるトラッ
キングエラー信号ＳTの変換処理が終わる前の時点、す
なわち、割り込み信号ＳI の発生時点ｔ４までにその他
の処理プログラム６２の実行期間に行えばよい。That is, for example, the host computer 1
When a seek operation command is issued from 5, DS
The command is analyzed by P38, and the process of rewriting the interrupt vector, in other words, rewriting the so-called jump destination of the program set in the program counter (not shown) in the DSP 38 may be performed.
It should be noted that this rewriting process is performed before the conversion process of the tracking error signal S T by the A / D conversion circuit 6, that is, during the execution period of the other processing program 62 by the time t4 when the interrupt signal S I is generated. I'll do it.
【００５１】また、スチル状態におけるトラックジャン
プ動作の場合でも、同様の処理で対応することが可能に
なる。Further, even in the case of the track jump operation in the still state, it is possible to deal with the same processing.
【００５２】図４は、ＤＳＰ３８によって実行されるコ
マンド受信などのその他の処理の一例のフローチャート
を示している。FIG. 4 is a flowchart showing an example of other processing such as command reception executed by the DSP 38.
【００５３】まず、ＤＳＰ３８は、コマンドが受信され
たかどうかを判断する（ステップＳ０１）。First, the DSP 38 determines whether a command has been received (step S01).
【００５４】コマンドが受信されなかった場合には、ス
チルジャンプ動作を行うかどうかを判定する（ステップ
Ｓ０２）。If the command is not received, it is determined whether or not the still jump operation is performed (step S02).
【００５５】スチルジャンプ動作を行う場合には、Ａ／
Ｄ変換終了割り込みベクターを書き換える（ステップＳ
０３）。When performing the still jump operation, A /
Rewrite the D conversion end interrupt vector (step S
03).
【００５６】スチルジャンプ動作を行わない場合（ステ
ップＳ０２の判定が成立しなかった場合）およびステッ
プＳ０３によるＡ／Ｄ変換終了割り込みベクターの書換
が終わった場合には、他の処理を行う（ステップＳ０
４）。この他の処理は、例えば、光ピックアップ３内に
配置されているレーザーパワーをモニタする処理、ドラ
イバ４６〜４８の出力電流をモニタする処理、すなわ
ち、いわゆるサーボドライブ電流をモニタする処理およ
び装置内部の温度をモニタする処理などである。When the still jump operation is not performed (when the determination in step S02 is not established) and when the rewriting of the A / D conversion end interrupt vector in step S03 is completed, another process is performed (step S0).
4). Other processes are, for example, a process of monitoring the laser power arranged in the optical pickup 3, a process of monitoring the output currents of the drivers 46 to 48, that is, a process of monitoring a so-called servo drive current and an internal device. For example, the process of monitoring the temperature.
【００５７】ステップＳ０４終了後には、再びステップ
Ｓ０１の判断処理を行う。After the end of step S04, the determination process of step S01 is performed again.
【００５８】上記ステップＳ０１の判断処理において、
コマンドが受信された場合には、そのコマンドがシーク
コマンドであるかどうかが判定される（ステップＳ０
５）。In the judgment processing of step S01,
When the command is received, it is determined whether the command is a seek command (step S0).
5).
【００５９】シークコマンドでなかった場合には、その
コマンドの内容に基づく処理の実行を行う（ステップＳ
０６）。このコマンドによる処理は、例えば、光ディス
ク１に対するリード／ライト処理である。If the command is not a seek command, the process based on the content of the command is executed (step S
06). The process by this command is, for example, a read / write process for the optical disc 1.
【００６０】ステップＳ０６の実行後には、再びスチル
ジャンプ動作を行うかどうかが判断される（ステップＳ
０２）。After the execution of step S06, it is judged again whether or not the still jump operation is performed (step S).
02).
【００６１】一方、上記ステップＳ０５において、シー
クコマンドであると判断された場合には、シーク移動距
離の計算がされる（ステップＳ０７）。On the other hand, if it is determined in step S05 that the command is a seek command, the seek movement distance is calculated (step S07).
【００６２】シーク移動距離の計算の終了後にＡ／Ｄ変
換割り込みベクターの書換処理を行う（ステップＳ０
８）。書換処理終了後には、ステップＳ０４の処理を行
う。After the calculation of the seek movement distance is completed, the A / D conversion interrupt vector is rewritten (step S0).
8). After the rewriting process is completed, the process of step S04 is performed.
【００６３】このように上記した実施例によれば、サン
プリング周期ＴS 毎に、総和信号Ｓ A 、フォーカスエラ
ー信号ＳF およびトラッキングエラー信号ＳT のＡ／Ｄ
変換動作が終了した時点ｔ４で割り込み信号ＳI を発生
させ、その割り込みルーチン内でサーボ信号処理６１を
行い、また、Ａ／Ｄ変換終了割り込みベクターをサーボ
の状態によって書き換えるようにしている。As described above, according to the embodiment described above,
Pulling cycle TSSum signal S for each A, Focus gills
-Signal SFAnd tracking error signal STA / D
At the time t4 when the conversion operation is completed, the interrupt signal SIOccurs
Then, the servo signal processing 61 is executed in the interrupt routine.
Servo the A / D conversion end interrupt vector
I am trying to rewrite according to the state of.
【００６４】すなわち、サーボ処理を割り込みルーチン
内（図３Ｈに示す割り込み信号ＳIがハイレベルになっ
ている期間）で完了させているために、他のシステムコ
ントロール処理やインタフェース処理は、割り込みルー
チンの合間にＤＳＰ３８により実行することが可能にな
り、従来必要であったマイクロコンピュータが不要にな
る。一般にＤＳＰの処理速度は、マイクロコンピュータ
の１０倍程度速いので、たとえ、サーボ信号処理にサン
プリング周期ＴS の９０％の時間を費やしたとしても残
りの時間でマイクロコンピュータと同程度の処理を行う
ことができる。この場合、タイミング信号発生回路５０
に比較してコストの高いマイクロコンピュータを省略す
ることができるので、装置全体としてのコストを低減す
ることができる。That is, since the servo processing is completed within the interrupt routine (the period in which the interrupt signal S I shown in FIG. 3H is at a high level), other system control processing and interface processing are performed by the interrupt routine. In the meantime, it can be executed by the DSP 38, and the microcomputer, which was necessary in the past, can be eliminated. Generally, the processing speed of the DSP is about 10 times faster than that of the microcomputer. Therefore, even if 90% of the sampling cycle T S is spent for the servo signal processing, the same processing as that of the microcomputer should be performed in the remaining time. You can In this case, the timing signal generation circuit 50
Since the microcomputer, which has a higher cost as compared with the above, can be omitted, the cost of the entire apparatus can be reduced.
【００６５】言い換えれば、上記した実施例では、正確
な時間管理と高速処理が要求されるサーボ信号処理と、
その他の比較的低速な処理を分離しているので、従来
は、サーボ信号処理を実行するＤＳＰ以外にその他の処
理を実行するマイクロコンピュータが必要であったが、
ＤＳＰのみですべての信号処理を実行することができる
ようになりマイクロコンピュータが不要になった。In other words, in the above-mentioned embodiment, the servo signal processing which requires accurate time management and high speed processing,
Since the other relatively low-speed processing is separated, conventionally, a microcomputer for executing other processing was required in addition to the DSP for executing servo signal processing.
All signal processing can be executed only by the DSP, and the microcomputer is no longer required.
【００６６】また、サーボ信号処理の割り込みルーチン
を最優先の割り込みレベルとしておくことにより、その
他の処理については、サーボ信号処理を意識することな
くプログラミングすることが可能である。Further, by setting the interrupt routine of the servo signal processing to the highest priority interrupt level, the other processing can be programmed without being aware of the servo signal processing.
【００６７】さらに、Ａ／Ｄ変換終了の割り込みベクタ
ーをサーボの状態によって書き換えるようにしているの
で、従来の技術で必要であった条件分岐が不要となって
サーボ信号処理に関連する時間が短縮される。Further, since the interrupt vector at the end of A / D conversion is rewritten according to the state of the servo, the conditional branching required in the prior art is not necessary and the time related to the servo signal processing is shortened. It
【００６８】さらにまた、Ｄ／Ａ変換回路４３〜４５に
サーボ処理後のデータを供給するレジスタ４０〜４２の
データ出力タイミングを一定にしているので、いわゆる
サンプリングの揺らぎがなくなり、サーボを安定にかけ
ることができる。Furthermore, since the data output timing of the registers 40 to 42 for supplying the data after the servo processing to the D / A conversion circuits 43 to 45 is constant, so-called sampling fluctuation is eliminated and the servo is stably applied. be able to.
【００６９】なお、図３のタイミングチャートにおいて
は、割り込み信号ＳI の発生時点をすべてのＡ／Ｄ変換
処理の終了する時点ｔ４に合わせているが、これに限ら
ず、Ａ／Ｄ変換処理が一部終了した時点、例えば、時点
ｔ３で発生するように変更してもよい。このように変更
した場合には、サンプリング周期Ｔｓを短くすることが
可能となり、より高速処理が可能になる。In the timing chart of FIG. 3, the generation time point of the interrupt signal S I is set to the time point t4 at which all A / D conversion processing ends, but the present invention is not limited to this and the A / D conversion processing may be performed. You may change so that it may generate | occur | produce at the time of a partial end, for example, time t3. When changed in this way, the sampling period Ts can be shortened and higher speed processing can be performed.
【００７０】また、本発明は上記の実施例に限らず本発
明の要旨を逸脱することなく種々の構成を採り得ること
はもちろんである。Further, the present invention is not limited to the above-mentioned embodiments, and it goes without saying that various configurations can be adopted without departing from the gist of the present invention.
【００７１】[0071]
【発明の効果】以上説明したように、本発明によれば、
デジタルシグナルプロセッサとＡ／Ｄ変換回路との間に
入力側レジスタを設け、さらにデジタルシグナルプロセ
ッサとＤ／Ａ変換回路との間に出力側レジスタを設け、
さらにこれら入力側レジスタと出力側レジスタとデジタ
ルシグナルプロセッサとを制御するタイミング発生器と
を設けている。As described above, according to the present invention,
An input side register is provided between the digital signal processor and the A / D conversion circuit, and an output side register is further provided between the digital signal processor and the D / A conversion circuit.
Further, a timing generator for controlling the input side register, the output side register and the digital signal processor is provided.
【００７２】このため、例えば、Ａ／Ｄ変換期間中に
は、デジタルシグナルプロセッサがサーボ処理以外の処
理を行うことが可能になって、デジタルシグナルプロセ
ッサのサーボ処理に対する拘束時間を減少させることが
できる。したがって、空いた時間にサーボ処理以外のそ
の他の処理を行うことができるようになる。結果とし
て、従来必要であったマイクロコンピュータを省略する
ことができる。Therefore, for example, during the A / D conversion period, the digital signal processor can perform processing other than the servo processing, and the constraint time for the servo processing of the digital signal processor can be reduced. . Therefore, it becomes possible to perform other processing than the servo processing in the idle time. As a result, it is possible to omit the conventionally required microcomputer.
【００７３】また本発明によれば、上記出力側レジスタ
を直列に接続される２つのレジスタで構成するようにし
ている。このため、フォーカスアクチュエータとトラッ
キングアクチュエータとを所望のタイミングで駆動する
ことが可能になり、結果として光ピックアップの多様な
仕様に対応し得る安定なサーボ処理が可能になる。Further, according to the present invention, the output side register is constituted by two registers connected in series. For this reason, the focus actuator and the tracking actuator can be driven at desired timings, and as a result, stable servo processing that can meet various specifications of the optical pickup becomes possible.
【００７４】さらに本発明によれば、上記タイミング信
号発生回路から上記デジタルシグナルプロセッサに供給
されるタイミング信号が割り込み信号であり、上記デジ
タルシグナルプロセッサは、この割り込み信号が供給さ
れたときに、上記サーボ信号処理を行い、この割り込み
処理が終了後には、サーボ信号処理以外の処理を行うよ
うにしている。すなわち、サーボ信号処理を一つの割り
込みルーチン内で完了させることができるため、他のシ
ステムコントロール処理やインタフェース処理は、割り
込みルーチンの合間で実行することができる。Further, according to the present invention, the timing signal supplied from the timing signal generation circuit to the digital signal processor is an interrupt signal, and the digital signal processor is configured to operate the servo signal when the interrupt signal is supplied. Signal processing is performed, and after this interrupt processing is completed, processing other than servo signal processing is performed. That is, since the servo signal processing can be completed within one interrupt routine, other system control processing and interface processing can be executed between the interrupt routines.
【００７５】さらにまた、本発明によれば、上記タイミ
ング信号発生回路から上記デジタルシグナルプロセッサ
に供給されるタイミング信号が割り込み信号であり、上
記デジタルシグナルプロセッサは、この割り込み信号が
供給されたとき、予め、サーボ状態に応じて書き換えら
れている割り込みベクターに基づき処理を開始するよう
にしている。このため、サーボ状態に応じて従来必要で
あった条件分岐にかかる時間が削減される。Furthermore, according to the present invention, the timing signal supplied from the timing signal generating circuit to the digital signal processor is an interrupt signal, and the digital signal processor, in advance when the interrupt signal is supplied, The processing is started based on the interrupt vector rewritten according to the servo status. Therefore, the time required for conditional branching, which is conventionally required depending on the servo state, is reduced.
【図１】本発明光ディスク装置の一実施例の構成を示す
回路ブロック図である。FIG. 1 is a circuit block diagram showing a configuration of an embodiment of an optical disk device of the present invention.
【図２】図１例の光ディスク装置のうち、出力側レジス
タの詳細な構成を示す回路ブロック図である。2 is a circuit block diagram showing a detailed configuration of an output side register in the optical disc device of FIG.
【図３】図１例の光ディスク装置の動作説明に供される
タイミングチャートである。FIG. 3 is a timing chart provided for explaining the operation of the optical disc device of the example of FIG.
【図４】サーボ信号処理以外の処理の動作説明に供され
るフローチャートである。FIG. 4 is a flowchart provided for explaining an operation of a process other than a servo signal process.
【図５】従来の技術による光ディスク装置の構成を示す
回路ブロック図である。FIG. 5 is a circuit block diagram showing a configuration of an optical disc device according to a conventional technique.
３５〜３７，４０〜４２ レジスタ ６ Ａ／Ｄ変換回路 ３８ ＤＳＰ ５０ タイミング信号発生回路 ＳI 割り込み信号 ＳP サンプリングパルス35-37, 40-42 Register 6 A / D conversion circuit 38 DSP 50 Timing signal generation circuit S I interrupt signal S P Sampling pulse
─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───
【手続補正書】[Procedure amendment]
【提出日】平成５年１月７日[Submission date] January 7, 1993
【手続補正１】[Procedure Amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】請求項３[Name of item to be corrected] Claim 3
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【手続補正２】[Procedure Amendment 2]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００１５[Name of item to be corrected] 0015
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【００１５】さらに、本発明は、タイミング信号発生回
路５０からデジタルシグナルプロセッサ３８に供給され
るタイミング信号が、割り込み信号ＳI であり、デジタ
ルシグナルプロセッサ３８は、この割り込み信号ＳI が
供給されたときに、サーボ信号処理を行い、この割り込
み処理以外の時間には、サーボ信号処理以外の処理を行
うようにしたものである。Further, according to the present invention, the timing signal supplied from the timing signal generating circuit 50 to the digital signal processor 38 is the interrupt signal S I , and the digital signal processor 38 receives the interrupt signal S I when the interrupt signal S I is supplied. First, servo signal processing is performed, and processing other than servo signal processing is performed at times other than this interrupt processing.
【手続補正３】[Procedure 3]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００３２[Name of item to be corrected] 0032
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【００３２】ＤＳＰ３８は、インタフェース１７を通じ
てコントローラ１４に接続され、このコントローラ１４
は、ＳＣＳＩインタフェース１６を通じてホストコンピ
ュータ１５に接続されている。なお、コントローラ１４
からホストコンピュータ１５へは、光ディスク１から読
みだされた図示しないＲＦ信号に対応して形成される読
みだしデータなどが供給されるようになっている。ホス
トコンピュータ１５からは、ＳＣＳＩインタフェース１
６、コントローラ１４およびインタフェース１７を通じ
てコマンドなどがＤＳＰ３８に供給される。The DSP 38 is connected to the controller 14 through the interface 17, and the controller 14
Are connected to the host computer 15 through the SCSI interface 16. The controller 14
The host computer 15 is supplied with read data and the like formed corresponding to an RF signal (not shown) read from the optical disc 1. From the host computer 15, SCSI interface 1
6, commands are supplied to the DSP 38 through the controller 14 and the interface 17.
【手続補正４】[Procedure amendment 4]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００４３[Correction target item name] 0043
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【００４３】ＤＳＰ３８は、この割り込み信号ＳI が供
給されたとき、図３Ｈに示すように、割り込みルーチン
であるサーボ信号処理プログラム６１が実行されて、サ
ーボ信号処理を実行する。すなわち、ＲＡＭ１１に記憶
されているプログラムに基づきレジスタ３５〜３７から
データを取り込み、位相補償などのデータ処理（サーボ
信号処理）を行い、処理結果データをレジスタ４０〜４
２に書き込む。なお、サーボ信号処理プログラム６１の
実行期間の前の期間では、ＤＳＰ３８はその他の処理プ
ログラム６２を実行して、サーボ信号処理以外の処理を
行うようになっている。このサーボ信号処理以外の処理
としては、例えば、ＲＦ信号（図示していない）の記録
再生コントロール処理、装置全体のシステムコントロー
ル処理などがある。When this interrupt signal S I is supplied, the DSP 38 executes the servo signal processing program 61, which is an interrupt routine, as shown in FIG. 3H, and executes the servo signal processing. That is, data is fetched from the registers 35 to 37 based on the program stored in the RAM 11, data processing (servo signal processing) such as phase compensation is performed, and the processing result data is stored in the registers 40 to 4
Write to 2. In the period before the execution period of the servo signal processing program 61, the DSP 38 executes the other processing program 62 to perform processing other than the servo signal processing. As processing other than this servo signal processing, for example, recording of an RF signal (not shown)
Playback control process, there is etc. system control processing of the entire apparatus.
Claims (4)
プと、 この光ピックアップによって検出される検出信号に基づ
きサーボエラー信号を形成するサーボエラー信号形成回
路と、 上記サーボエラー信号を選択的に出力する選択回路と、 この選択回路の出力信号をデジタル信号に変換するＡ／
Ｄ変換回路と、 このＡ／Ｄ変換回路の出力データを記憶する入力側レジ
スタと、 この入力側レジスタにバス線を通じて接続されるデジタ
ルシグナルプロセッサと、 このデジタルシグナルプロセッサに上記バス線を通じて
接続される出力側レジスタと、 上記選択回路、上記入力側レジスタ、上記デジタルシグ
ナルプロセッサおよび上記出力側レジスタにタイミング
信号を供給するタイミング信号発生回路とを備え、 上記デジタルシグナルプロセッサは、上記入力側レジス
タに記憶されたデータに基づきサーボ信号処理処理を行
い処理後のデータを上記出力側レジスタに転送し、その
出力側レジスタに記憶されたデータに基づいて上記光ピ
ックアップを駆動するようにしたことを特徴とする光デ
ィスク装置。1. An optical pickup for accessing an optical disc, a servo error signal forming circuit for forming a servo error signal based on a detection signal detected by the optical pickup, and a selection circuit for selectively outputting the servo error signal. , A / which converts the output signal of this selection circuit into a digital signal
A D conversion circuit, an input side register for storing output data of the A / D conversion circuit, a digital signal processor connected to the input side register through a bus line, and a digital signal processor connected to the digital signal processor through the bus line. An output side register, a selection circuit, the input side register, the digital signal processor, and a timing signal generation circuit for supplying a timing signal to the output side register, the digital signal processor is stored in the input side register. The optical disc is characterized in that servo signal processing is performed based on the data, the processed data is transferred to the output side register, and the optical pickup is driven based on the data stored in the output side register. apparatus.
２つのレジスタで構成されていることを特徴とする請求
項１記載の光ディスク装置。2. The optical disk device according to claim 1, wherein the output side register is composed of two registers connected in series.
ジタルシグナルプロセッサに供給されるタイミング信号
は、割り込み信号であり、上記デジタルシグナルプロセ
ッサは、この割り込み信号が供給されたときに、上記サ
ーボ信号処理を行い、この割り込み処理の終了後には、
サーボ信号処理以外の処理を行うようにしたことを特徴
とする請求項１記載の光ディスク装置。3. The timing signal supplied from the timing signal generating circuit to the digital signal processor is an interrupt signal, and the digital signal processor performs the servo signal processing when the interrupt signal is supplied. , After the completion of this interrupt processing,
2. The optical disk device according to claim 1, wherein processing other than servo signal processing is performed.
ジタルシグナルプロセッサに供給されるタイミング信号
は、割り込み信号であり、上記デジタルシグナルプロセ
ッサは、この割り込み信号が供給されたとき、予め、サ
ーボ状態に応じて書き換えられている割り込みベクター
に基づき処理を開始するようにしたことを特徴とする請
求項１記載の光ディスク装置。4. The timing signal supplied from the timing signal generating circuit to the digital signal processor is an interrupt signal, and when the digital signal processor is supplied with the interrupt signal, the timing signal is previously determined according to the servo state. 2. The optical disk device according to claim 1, wherein the processing is started based on the rewritten interrupt vector.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20559292A JPH0652555A (en) | 1992-07-31 | 1992-07-31 | Optical disk device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20559292A JPH0652555A (en) | 1992-07-31 | 1992-07-31 | Optical disk device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0652555A true JPH0652555A (en) | 1994-02-25 |
Family
ID=16509438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20559292A Pending JPH0652555A (en) | 1992-07-31 | 1992-07-31 | Optical disk device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0652555A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5894463A (en) * | 1995-01-30 | 1999-04-13 | Sony Corporation | Focusing servo controlling apparatus |
-
1992
- 1992-07-31 JP JP20559292A patent/JPH0652555A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5894463A (en) * | 1995-01-30 | 1999-04-13 | Sony Corporation | Focusing servo controlling apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06337760A (en) | Optical disk device | |
| US5220545A (en) | Disk controller including format control unit instructing directly jump back operation | |
| EP0595225B1 (en) | Disk playback apparatus | |
| EP0261916A2 (en) | Servomechanism for recording disk reproducing system | |
| JPH0652555A (en) | Optical disk device | |
| JP2002354891A (en) | Stepping motor controlling method | |
| JP2931749B2 (en) | Data recording / reproducing device and servo processing method | |
| JP2002133686A (en) | Method of controlling position of optical pickup | |
| JPS62248169A (en) | Magnetic disk device system | |
| JP3154898B2 (en) | Optical information recording / reproducing device | |
| JP2001283509A (en) | Device and method for information recording and reproduction | |
| JP3805123B2 (en) | Digital signal processor | |
| JP4826354B2 (en) | Control circuit and optical disk apparatus | |
| JP2525680B2 (en) | Control system of information recording disk recording / reproducing device | |
| JPH1186581A (en) | Control device | |
| JP2913954B2 (en) | External storage controller | |
| JP2612691B2 (en) | Servo device in disk recording information reproducing device | |
| JP2606385B2 (en) | Digital controller | |
| JP3703502B2 (en) | Voice input operation device | |
| KR20050060433A (en) | Optical disc control apparatus | |
| JP2000123375A (en) | Recording/reproducing device for disk like recording medium | |
| KR100618790B1 (en) | Successive writing method for enhancing performance of recording medium and circuit thereof | |
| CN101373606A (en) | Method and system for signal gain control in optical disc drives | |
| KR0176470B1 (en) | Control method of priority of memory order | |
| JPH05290429A (en) | Head position deviation signal read-in device for magneto-optical disk device |