JPH0652473B2 - オ−トリズム演奏装置 - Google Patents

Description

【発明の詳細な説明】 この発明は、オートリズムにブレークパターンを挿入し
てリズムの単調さを解消したオートリズム演奏装置に関
する。

従来の例えば電子楽器等において、自動的にリズムを発
生するオートリズム演奏装置が用いられている。しか
し、このオートリズム演奏装置の発生するリズムはワン
パターンであり単調さを免れえなかった。この単調さを
解消する目的で４小節、８小節または１６小節ごとに１
小節の間、リズムを変化させるオートリズムバリエーシ
ョンを挿入するオートリズム演奏装置も知られている
が、未だオートリズムの単調さを解消するに充分なもの
とは言えない。

この発明は、上述の従来形における問題点に鑑みてなさ
れたもので、オートリズム演奏装置特にリズムパターン
が各リズム音の発音タイミングを示すデータを含み、こ
の発音タイミングと現タイミングが一致するかどうかを
チェックしつつ一致した場合にオートリズムの当該デー
タに対する発音を行なういわゆるイベント方式のパター
ンデータを用いたオートリズム演奏装置においてノーマ
ルリズムパターン（以下ノーマルパターンという）を進
行中、任意のタイミングでブレークパターンを挿入する
ことを可能にし、リズムの単調さを解消した、特にマイ
クロコンピュータシステムを応用したオートリズム演奏
装置に好適な技術を提供することを目的とする。

この目的を達成するためにこの発明においては、テンポ
に応じた所定周期の信号を発生する周期信号発生手段
と、それぞれ各リズム音についてその発音タイミングを
示すタイミングデータと、該タイミングに発生すべきリ
ズム音を示す楽音データからなる演奏データを含む第１
パターンおよび第２パターンの少なくとも２種類のリズ
ムパターンが格納されたパターンメモリと、所定周期の
信号に基づいて現在のリズム演奏タイミングを管理する
タイミング管理手段と、この第１パターンおよび第２パ
ターンの一方のリズムパターンの中から前記タイミング
管理手段によって示される現在のリズム演奏タイミング
に対応する前記演奏データを検出する第１の検出手段で
あって、リズムパターン中における現在の読出しアドレ
スを示す第１のアドレス指定手段を有し、前記検出がな
されたときに読出しアドレスを更新するものと、この第
１パターンおよび第２パターンの他方のリズムパターン
の中から前記タイミング管理手段によって示される現在
のリズム演奏タイミングに対応する前記演奏データを検
出する第２の検出手段であって、リズムパターン中にお
ける現在の読出しアドレスを示す第２のアドレス指定手
段を有し、前記検出がなされたときに読出しアドレスを
更新するものと、前記第１パターンと第２パターンのど
ちらかを出力すべきかをリズム演奏の任意のタイミング
で選択指定する手段と、前記選択指定手段により指定さ
れたリズムパターンの楽音データを前記第１または第２
の検出手段の検出結果に基づき出力する読出手段と、こ
の読出手段の出力するリズムパターンに従ってリズム音
を形成するリズム音源とを具備したことを特徴とする。

これにより、イベント方式のパターンデータに対しても
パターンの切換えを効果的に行うことができる。すなわ
ち、イベント方式のパターンでは、例えば第１のパター
ンから第２のパターンへの切換えが指示された時点で第
２のパターンから現在発音すべきリズム音のパターンを
検出していたのでは発音が遅れてしまう。この発明によ
れば第１および第２の検出手段は一方のパターンを検出
しそれが実際の発音に用いられている場合にも、他方の
検出手段は同じように他方のパターンを検出しいわば空
送りをしている。従って、いつパターンの切換えが指示
されても即時に反応できるのである。

なお、上記の「検出」とは、イベント方式において、リ
ズムパターンの中に含まれる各リズム音の発音タイミン
グと現タイミングが一致するかどうかをチェックし、こ
れが一致するイベントデータを探し出す処理をいう。

以下図面を用いてこの発明の実施例を説明する。

（実施例の全体構成説明） 第１図はこの発明のオートリズム演奏装置を適用した電
子楽器の構成を示す。同図において、鍵盤１は図示しな
い上鍵盤（ＵＫ）、下鍵盤（ＬＫ）およびペダル鍵盤
（ＰＫ）等を備え、演奏者の押鍵操作に応じた鍵情報を
発生する。パネル10は楽音選択用操作子15とリズム部用
操作子とを備え、楽音選択およびリズム種類選択などの
操作子情報を発生する。制御部30はこれらの鍵盤１およ
びパネル10を走査して、発生した鍵情報および操作子情
報を取り込み、これらの情報に基づいて鍵盤音やリズム
音に関する各種のデータを鍵楽音インターフェースやリ
ズムインターフェース等のインターフェースを介して送
出する。鍵盤音発生回路65は制御部30からの鍵盤音に関
するデータを入力して複数（例えば１０個）の時分割チ
ャンネルで鍵盤音データを形成し、これらのデータが時
分割多重化された鍵盤音信号を発生する。リズム音発生
回路70は、制御部30からのリズム音に関するデータを入
力して８個の時分割チャンネルごとに打楽器音信号を発
生し、これらの打楽器音信号が時分割多重化されたリズ
ム音信号を出力する。レジスタ85は鍵盤音信号およびリ
ズム音信号を入力し、このリズム音信号のうち中央スピ
ーカから発音する打楽器音信号と鍵盤音信号との全チャ
ンネル分のデータおよびリズム音信号の残部すなわち左
スピーカから発音する打楽器音信号の全チャンネル分の
データをそれぞれ演算し、音響的にミキシングした後、
それぞれ別個の並列データとして中央および左のサウン
ドシステムに出力する。レジスタ85からのこれら中央な
らびに左サウンドシステム用の並列データはそれぞれＤ
／Ａ変換器91、増巾器92およびスピーカ93を含む中央サ
ウンドシステム90ならびにＤ／Ａ変換器96、増巾器97お
よびスピーカ98を含む左サウンドシステム95を介して音
響信号に変換され発音される。

（各部の詳細説明） （１）リズム用操作子20 第２図はリズム用操作子20における各操作子の配列を示
す。同図において、ブレーク（フィルイン）スイッチ21
はノーマルパターンとバリエーションリズムパターン
（ブレークパターン）とを入れ替えるためのもので、バ
リエーション種類選択スイッチ22（22-1,22-2,22-3）
は、ブレークスイッチ21を押下したときノーマルパター
ンに代えて発生するブレークパターンをここでは３種類
のバリエーションパターンのうちから選択するものであ
る。演奏者がブレークスイッチ21を押下すると直ちにス
イッチ22で選択されているバリエーションパターンがブ
レークパターンとして切り替り、ブレークスイッチ21を
離すと小節内のリズム演奏が終了するともとのノーマル
パターンに復帰する。

イントロスイッチ23はオートリズム開始後所定の小節数
の間リズムを序奏に切り替えるためのスイッチで、通常
オートリズム開始前のリズム停止中に押下する。

オートブレークスイッチ24（24-1，24-2，24-3）は自動
的にブレークパターンを挿入するための小節周期を選択
するものである。このオートブレークの種類は４小節
（４bar ）、８小節（８bar ）および１６小節（１６ba
r ）が設けられている。

リズム選択スイッチ25（25-1,25-2,…）はマーチ、ワル
ツ、…、スイング等のリズム種類を選択するためのもの
である。

スタート・ストップスイッチ26はオートリズムの発生を
開始または停止させるためのものである。

バランス設定子27はドラム系音量とシンバル（ノイズ）
系音量との音量比を設定するためのものである。

トータルボリウム28はリズム音の音量（鍵盤音とのミキ
シング比）を設定するためのものである。

テンポ設定子29はオートリズムのテンポ設定用である。

これらのバランス設定子27、トータルボリウム28および
テンポ設定子29は多段のディジタルスイッチまたは両端
に電圧を印加した可変抵抗器とこの可変抵抗器の摺動端
子電圧をＡ／Ｄ変換するＡ／Ｄ変換器とを組み合せたも
の等を使用することができる。

（２）制御部30 第１図において、制御部30は、プログラムカウンタ（Ｐ
Ｃ）、Ａレジスタ（Ａ）、Ｘレジスタ（Ｘ）およびＹレ
ジスタ（Ｙ）等を有する中央処理装置（ＣＰＵ）31、プ
ログラムメモリ32、ワーキングメモリ33、リズムパター
ンメモリ34、パターン先頭アドレスメモリ35、対数音量
メモリ36、バスライン37、キースイッチインターフェー
ス38、パネルインターフェース39、鍵楽音インターフェ
ース40、リズムインターフェース41、およびパネルデー
タインターフェース42を具備する。

プログラムメモリ32は、リードオンリメモリ（ＲＯＭ）
からなり、ＣＰＵ31の制御プログラムが格納されてい
る。

ワーキングメモリ33はランダムアクセスメモリ（ＲＡ
Ｍ）からなり、その一部にＣＰＵ31が制御プログラムを
実行する際に発生する各種データを一時格納するための
ワーキングエリアが設けられている。このワーキングエ
リアは第１表に示すようなレジスタまたはフラグ等で構
成される。なお、以下の説明においては各レジスタ等お
よびその内容は同一のラベル名で表わすものとする。例
えば拍数レジスタもその内容もいずれもＨＫＰＥとな
る。また、第１表において、テンポレジスタＴＥＭＰ
Ｏ、トータル音量レジスタＴＯＴＬＥＶおよびリズム種
類レジスタＲＨＹＰＴＮにはそれぞれリズム用操作子20
のテンポ設定子29、トータルボリウム28およびリズム選
択スイッチ25の操作子情報が格納され、また、ドラム系
音量比レジスタＲＨＤＬＥＶ、およびシンバル（ノイ
ズ）系音量比レジスタＲＨＣＬＥＶにはバランス設定子
２７からの操作子情報が設定され、さらにバリエーショ
ン種類レジスタＶＡＲＩにはバリエーション種類選択ス
イッチ22によって選択されたバリエーション種類が記憶
される。さらにオートブレークレジスタＡＵＴＢＲＫに
はオートブレークスイッチ24による４小節、８小節、お
よび１６小節の選択に応じてそれぞれ３，７および15が
設定される。

表パターンＲＯＭ先頭アドレスレジスタＲＨＹＲＯＭ1
は各１バイトのＲＨＹＲＯＭ1 とＲＨＹＲＯＭ１′との
計２バイトのメモリからなり、リズムパターン読出のた
めのアドレス指定、裏パターンＲＯＭ先頭アドレスレジ
スタＲＨＹＲＯＭ2 との内容入れ替え等は１バイトずつ
順次処理する。なお、裏パターンＲＯＭ先頭アドレスレ
ジスタＲＨＹＲＯＭ2 （ＲＨＹＲＯＭ2,ＲＨＹＲＯＭ
２′）およびイントロパターンＲＯＭ先頭アドレスＩＮ
ＴＲＯＭ（ＩＮＴＲＯＭ，ＩＮＴＲＯＭ′）も同様に２
バイトのメモリの１バイトずつ順次処理する。

リズムパターンメモリ34はＲＯＭで構成され、第３図
（a ）に示すように、マーチ、ワルツ、…等の各リズム
種類ごとに１個のノーマルパターンと、３個のバリエー
ションパターンと、１個のイントロパターンが格納され
ている。これらのパターンはそれぞれ第３図（b ）の拡
大図に示すように、先頭アドレスにインストラメントグ
ループナンバＩＧＮが、続いて１拍ごとにその拍内で発
音すべきリズム音に関するイベントデータＥＶＴと１６
進法表示で「ＯＤ」（以下「＄ＯＤ」と記す）のデータ
からなる拍エンドデータＢＥが、さらにリズムパターン
の最後にはリターンデータ（１小節パターンの場合は小
節エンドデータ）ＲＴＮ（＄ＯＦ）が格納されている。
ここでインストラメントグループナンバＩＧＮとは、例
えばマーチ、タンゴ等13種類のリズム音を発生するため
のシンバル、マラカス等28種類の打楽器音の中からリズ
ム音発生回路70における音源形成チャンネル数と同数の
８種類の打楽器音を抽出して形成したグループで、この
インストラメントグループごとにグループを構成してい
る打楽器音を１つずつ前記音源形成チャンネルに割り当
てることにより、第１図の電子楽器においてはリズム種
類にかかわらず最大８種類の打楽器音からなるオートリ
ズムを発生することができる。因みに従来のオートリズ
ム演奏装置において同様のリズム種類およびリズム音を
発生させようとすれば28個の音源形成チャンネルを必要
とし、また８個の音源形成チャンネルで済まそうとすれ
ば１リズム音当りの打楽器音種類を減少させる等の処理
を施す必要がある。

第１図の電子楽器は１ビートすなわち１拍の１／12を単
位とするタイミングでリズムを発音するように構成され
ており、前記のリズムパターンメモリ34内のイベントデ
ータＥＶＴもこのビートで示される拍内タイミング順に
格納されている。このイベントデータＥＶＴは第３図
（c ）に示すように、８ビットのメモリの２バイトを用
い、第１バイトの下位４ビット（第４〜１ビット）にイ
ベントの発生する拍内タイミングＨＴＩＭＩＮＧ、第７
〜５ビットに音源形成チャンネルナンバＣＨＮＯ、第２
バイトの上位４ビット（第８〜５ビット）にその拍内タ
イミングＨＴＩＭＩＮＧで発生する打楽器音のピッチＰ
ＩＴＣＨ、第４ビットにサステインデータＳ／Ｌおよび
第３〜１ビットにその打楽器音の楽符上のレベルＬＥＶ
ＥＬすなわちそのタイミングで発生する打楽器音のレベ
ルがff〜ppのいずれであるかのデータが格納されてい
る。拍エンドデータＢＥは拍と拍との境界を示し、リタ
ーンデータＲＴＮはリズムパターンの最後尾（リズムが
１小節パターンであるときは小節エンド）を示す。ま
た、これらの拍エンドデータおよびリターンデータは直
前のイベントデータに示された拍内タイミング以後、そ
の拍内でのイベントはないことを示す。

第１図の電子楽器においては、リズム選択スイッチ（第
２図）25によって選択されたリズム種類のノーマルパタ
ーンとさらにバリエーション種類選択スイッチ22によっ
て選択されたバリエーションパターンとをそれぞれワー
キングメモリ33内の表パターンメモリポインタＲＨＰＮ
Ｔ1 と裏パターンメモリポインタＲＨＰＮＴ2 とで同一
タイミングのイベントを同一タイミングでサーチすると
もに、表パターンメモリポインタＲＨＹＰＴＮ1 でサー
チした側のリズムパターンのイベントデータを読み出し
て出力する。そして通常はノーマルパターンを表パター
ンメモリポインタＲＨＰＮＴ1 で読み出し表パターンと
して出力するとともに、バリエーションパターンは裏パ
ターンとして裏パターンメモリポインタＲＨＹＰＴＮ2
で同一タイミングにおけるイベントのサーチのみを行な
い空送りをする。ブレークスイッチ21が押下された後こ
のスイッチ21が解除された小節が終了するまではバリエ
ーションパターンとノーマルパターンとの表裏を入れ替
え、バリエーションパターンを表パターンメモリポイン
タＲＨＹＰＴＮ1 で順次読み出してブレークパターンと
して出力し、ノーマルパターンは裏パターンメモリポイ
ンタＲＨＹＰＴＮ2 により空送りする。

なお、この実施例では、表パターンメモリポインタＲＨ
ＹＰＴＮ１で指し示すパターンを常に発音し、裏パター
ンメモリポインタＲＨＹＰＴＮ２で指し示すパターンを
常に空送りし、パターンの切換えの際には表パターンメ
モリポインタＲＨＹＰＴＮ１の内容と裏パターンメモリ
ポインタＲＨＹＰＴＮ２の内容とを交換することとして
いるが、切換えの方式としてはこれに限られない。例え
ば、パターンメモリポインタＲＨＹＰＴＮ１は常にノー
マルパターンを指し示し、パターンメモリポインタＲＨ
ＹＰＴＮ２は常にバリエーションパターンを指し示すと
いうようにポインタとパターンとの対応を固定してお
き、切換えの際にはポインタＲＨＹＰＴＮ１／ＲＨＹＰ
ＴＮ２と発音／空送りとの対応関係を入換えるというよ
うにしてもよい。

第１図において、パターン先頭アドレスメモリ35はリズ
ムパターンメモリ34に格納された各リズム種類のノーマ
ル、第１〜３バリエーション、イントロの各リズムパタ
ーンの先頭アドレスが格納されており、リズム種類レジ
スタの内容ＲＨＹＰＴＮの入力によりこれらのパターン
先頭アドレスを出力する変換ＲＯＭである。このパター
ン先頭アドレスから読み出された先頭アドレスは、ノー
マルパターンの先頭アドレスをワーキングメモリ33内の
２バイト構成の表パターンメモリ先頭アドレスレジスタ
ＲＨＹＲＯＭ1 に、また３種類のバリエーションパター
ンのうちバリエーション種類選択スイッチ22によって選
択されたバリエーションパターンの先頭アドレスを裏パ
ターンメモリ先頭アドレスレジスタＲＨＹＲＯＭ2 に、
イントロパターンの先頭アドレスをイントロパターンメ
モリ先頭アドレスレジスタＩＮＴＲＯＭにそれぞれ格納
する。

対数音量メモリ36はそれぞれトータル音量ＴＯＴＬＥＶ
およびドラム系音量比ＲＨＤＬＥＶとノイズ系音量比Ｒ
ＨＣＬＥＶとを対数変換する変換ＲＯＭである。これら
の各音量および音量比は対数変換された後演算され、各
８ビットのノイズ系音量ＮＬＥＶおよびドラム系音量Ｄ
ＬＥＶとしてパネルデータインターフェース42を介して
リズム音発生回路70に送出される。ここでノイズ系音量
ＮＬＥＶはトータル音量ＴＯＴＬＥＶとノイズ系音量比
ＲＨＣＬＥＶとの積として得られるが、上述の対数音量
メモリ36において対数変換される結果、これらの対数値
の和として容易かつ速やかに演算することができる。

バスライン37はデータバス（ＤＢ）およびアドレスバス
（ＡＤＢ）からなり、ＣＰＵ31と各メモリ32〜36および
各インターフェース38〜42とを接続する。ＣＰＵ31とこ
れらのメモリ32〜36およびインターフェース38〜42はこ
のバスライン37を介してデータの授受を行なう。

リズムインターフェース41はＣＰＵ31が出力するリズム
音源データを一時格納したり、ＣＰＵ31からの指令によ
って格納しているデータをシリアルデータＯＰＣＩＤＡ
Ｔに変換してリズム音発生回路70に転送したり、ＣＰＵ
31からのリズムスタート信号を入力したときおよびその
後１ビートごとにＣＰＵ31にデータ転送処理を割込みで
行なわせるための割込信号ＲＩＮＴＲＰＴを発生したり
する。

第４図にリズムインターフェース41の詳細ブロック図を
示す。同図において、デコーダ43は、ＣＰＵ31（第１
図）がアドレスバスＡＤＢに送出するアドレス信号が、
テンポレジスタ44、リズム音源データレジスタ45、チャ
ンネルレジスタ46およびファンクションレジスタ47のい
ずれかであるとき、そのアドレス信号に応じて各レジス
タ44〜47にロード信号ＲＨＹＤＥＣ１〜４を送出する。
従ってＣＰＵ31がデータバスＤＢを介して送出するデー
タがＣＰＵ31がアドレスで指定するレジスタに格納され
る。

テンポレジスタ44にはテンポデータレジスタＴＥＭＰＯ
の内容が変更される都度、新たなテンポデータＴＥＭＰ
Ｏが格納され、テンポＲＯＭ48はテンポレジスタ44の出
力するテンポデータＴＥＭＰＯをカウンタ49のプリセッ
トデータＰＳＤに変換する。カウンタ49はロード端子Ｌ
ＤすなわちＯＲ回路50の出力が“１”のときプリセット
データＰＳＤがプリセットされ、続いてクロック発生回
路51の出力する一定周波数のクロック信号φをカウント
し、オーバーフローしたときに出力端子Ｃ_０に“１”を
出力する。この出力はＯＲ回路50の一方の入力端子に入
力され、カウンタ49はオーバーフローするたびにプリセ
ットされる。すなわち、このカウンタ49はオーバーフロ
ー値をＮ、プリセット値をＭとするとクロック信号φの
周波数を１／（Ｎ−Ｍ）に分周してテンポ設定子29（第
２図）に設定されたテンポの出力を発生する。なお、こ
のカウンタ49としてはプリセットした後クロック信号φ
をダウンカウントしてカウント値０で出力端子Ｃ_０に
“１”を出力し、クロック信号φを１／Ｍに分周するも
のでもよく、また他の周知の可変分周形のカウンタでも
よい。ＯＲ回路50の他方の入力端子はファンクションレ
ジスタ47のスタート出力端子に接続されており、ファン
クションレジスタ47が後述するスタート信号ＳＴＡＲＴ
を発生したときにもカウンタ49をプリセットする。この
ＯＲ回路の出力はさらに割込信号ＲＩＮＴＲＰＴとして
ＣＰＵ31に送出され、ＣＰＵ31はカウンタ49がプリセッ
トされると同時に後述の割込処理動作を開始する。クロ
ック発生回路51の出力はＯＲ回路52の一方の入力端子に
入力され、ＯＲ回路52の出力はクロック発生回路51のリ
セット端子に接続されているので、このクロック発生回
路51は出力を発生すると直ちにリセットされ、従って短
いパルス巾のクロック信号φを発生する。また、このＯ
Ｒ回路52の他方の入力端子には前記スタート信号ＳＴＡ
ＲＴが入力され、従ってスタート信号発生時にはカウン
タ49がプリセットされるとともにクロック発生回路51も
リセットされる。

ＣＰＵ31（第１図）によってリズムパターンメモリ34か
ら読み出されたイベントデータＥＶＴは、３ビットのレ
ベルＬＥＶＥＬ、１ビットのサスティンＳ／Ｌおよび４
ビットのピッチＰＩＴＣＨが８ビットのデータとしてリ
ズム音源データレジスタ45に格納され、チャンネルナン
バＣＨＮＯはチャンネルレジスタ46に一時格納される。
チャンネルカウンタ53はクロック信号φを分周して得ら
れるチャンネルタイミング信号Ｃh Ｔを０から７まで繰
り返しカウントし、比較器54はこのチャンネルカウンタ
53の出力とチャンネルレジスタ46の出力するチャンネル
ナンバＣＨＮＯとを比較して、これらが一致したときＡ
ＮＤ回路55を介してチャンネル合致信号ＣＨＥＱを送出
する。フリップフロップ56はチャンネルレジスタ46のロ
ード信号ＲＨＹＤＥＣ３によってセットされ、前記チャ
ンネル合致信号ＣＨＥＱによってリセットされるもの
で、チャンネル合致信号ＣＨＥＱは比較器54の出力とフ
リップフロップ56のセット出力Ｑとの論理積として出力
することにより、チャンネルナンバＣＨＮＯをロードし
た後は１回に限りチャンネルタイミング信号Ｃh Ｔ前縁
の微分波形としてのチャンネル合致信号ＣＨＥＱが出力
される。このチャンネル合致信号ＣＨＥＱはセレクタ57
のＳＢ端子に入力され、このチャンネル合致信号ＣＨＥ
Ｑが発生したときのみ８ステージ８ビットのシフトレジ
スタ58にリズム音源データレジスタ45に格納されたレベ
ルＬＥＶＥＬ等のデータがロードされる。また、チャン
ネル合致信号ＣＨＥＱはキーオン信号ＫＯＮとして８ス
テージ１ビットのシフトレジスタ59に格納され、さらに
８ステージ１ビットのシフトレジスタ60にチャンネル合
致信号ＣＨＥＱの反転信号“０”を入力してシフトレジ
スタ60の内容をクリアする。これらのシフトレジスタ5
8，59，60およびチャンネルカウンタ53はいずれも同一
のチャンネルタイミング信号Ｃh Ｔによって動作してい
るので、リズム音源データレジスタ45に格納されたデー
タはシフトレジスタ58〜60のチャンネルタイミングと同
期してチャンネルレジスタ46内にチャンネルナンバＣＨ
ＮＯに対応するチャンネルにロードされる。

ファンクションレジスタ47は、ＣＰＵ31のアドレス指定
によりデコーダ43の出力ＲＨＹＤＥＣ４が“１”のとき
にＣＰＵ31からデータバスＤＢを介して送出されるデー
タを取り込む。このデータ値が＄01のときは短い時間の
パルスのスタート信号ＳＴＡＲＴを送出した後スタート
出力を自動的にクリアする。また、データ値が＄04また
は＄20のときはそれぞれ８チャンネル分の全データがシ
リアルな出力として出力される時間バッファクリア信号
ＢＵＦＣＬＲ（＄04のとき）またはトランスファ信号Ｔ
ＲＡＮＳ（＄20のとき）を出力し、後は自動的にクリア
する。データ値が＄08および＄10のときはそれぞれブレ
ークセット信号およびブレークリセット信号を出力す
る。なお、このブレークセット・リセット信号としては
例えばブレーク出力ＢＲＥＡＫ“１”が転送されたとき
セット、“０”が転送されたときリセットするようにし
てもよい。

Ｐ／Ｓ変換器61にはそのパラレルデータ入力端子Ｐ１〜
Ｐ11に、シフトレジスタ58，59，60に８つのチャンネル
ごとに格納されたリズムデータがチャンネルタイミング
信号Ｃh Ｔと同期してチャンネルごとに順次入力してお
り、またロード端子ＬＤにはチャンネルタイミング信号
Ｃh Ｔが入力している。そしてファンクションレジスタ
47がトランスファ信号ＴＲＡＮＳを発生すると、このＰ
／Ｓ変換器61はチャンネルタイミング信号Ｃh Ｔが
“１”の区間にＰ１〜11のデータを１チャンネルづつ取
り込み、この取り込んだデータをチャンネルタイミング
信号Ｃh Ｔが“０”の区間にクロック信号φでシリアル
データＯＰＣＩＤＡＴに変換してリズム音発生回路70に
送出する。

第１図において、パネルデータインターフェース42は、
ＣＰＵ31がトータルボリウム28およびバランス設定子27
からそれぞれ読み込んだトータル音量ＴＯＴＬＥＶおよ
びドラム系音量比ＲＨＤＬＥＶ、ノイズ系音量比ＲＨＣ
ＬＥＶをそれぞれ対数音量メモリ36で対数変換し、かつ
演算して得た各８ビットのノイズ系音量ＮＬＥＶとドラ
ム系音量ＤＬＥＶを16ビットのシリアルデータＬＶＩＮ
Ｔに変換してリズム音発生回路70に送出するとともに、
イントロパターン発生時はイントロパターンＲＯＭ先頭
アドレスレジスタＩＮＴＲＯＭによりリズムパターンメ
モリ34から読み出したインストラメントグループナンバ
ＩＧＮを、また、イントロ中でないときは表裏各パター
ンメモリ先頭アドレスレジスタＲＨＹＲＯＭ1 およびＲ
ＨＹＲＯＭ2 によってリズムパターンメモリ34から読み
出した表および裏パターン発生用の各インストラメント
ナンバＩＧＮをシリアルデータＰＡＮＣＤＤに変換して
リズム音発生回路70に送出する。

（３）リズム音発生回路70 第５図はリズム音発生回路70の詳細ブロック図を示す。
このリズム音発生回路70はＳ／Ｐ変換器71、セレクタ7
2、８ステージ８ビットのシフトレジスタ73、Ｓ／Ｐ変
換ラッチ回路74、チャンネルカウンタ75、楽器ナンババ
ランスチャンネルＲＯＭ76、リズム音信号発生回路77、
エンベロープジェネレータ78、Ｓ／Ｐ変換回路79、音量
セレクタ80、レベル制御回路81、スピーカセレクタ82お
よびＰ／Ｓ変換回路83を具備し、制御部30（第１図）の
リズムインターフェース41およびパネルデータインター
フェース42からシリアルに送出されるリズムに関するデ
ータＯＰＣＩＤＡＴ、ＬＶＩＮＴ、ＰＡＮＣＤＤを入力
し、８個の時分割チャンネルのそれぞれにおいて打楽器
音信号を発生し、この打楽器音を発音チャンネルごとに
時分割多重化してレジスタ85に送出する。

このリズム音発生回路70全体はクロック信号φ_ＡＢで駆
動され、８つのリズム音源形成チャンネルがこのクロッ
ク信号φ_ＡＢの１周期ごとに順次区切られるタイムスロ
ットごとに時分割で形成される。この８つのチャンネル
のそれぞれにインストラメントグループを構成する８種
類の打楽器が１つずつ割り当てられる。

Ｓ／Ｐ変換器71は、リズムインターフェース41（第１
図）から転送されるシルアルデータＯＰＣＩＤＡＴをパ
ラレルデータに変換するとともに、内蔵するバッファー
メモリに８チャンネル分のパラレルデータを一時格納
し、チャンネルカウンタ75と同期して１チャンネル分ず
つ出力端子Ｐ11〜１に出力する。

セレクタ72は、通常セレクト端子ＳＢが“０”であるか
ら入力端子Ａに入力する信号を出力する。従ってシフト
レジスタ73は一旦入力した信号をクロック信号φ_ＡＢご
とに順次シフトして循環させながら記憶している。この
シフトレジスタ73は、Ｓ／Ｐ変換器71の出力端Ｐ2 にキ
ーオン信号ＫＯＮが発生してセレクタ72のセレクト端子
ＳＢが“１”のときＳ／Ｐ変換器71の出力端Ｐ11〜Ｐ4
に発生するリズム音源データが入力される。この場合、
送出側のリズムインターフェース41（第１図）とチャン
ネルを一致させるためには、例えばファンクションレジ
スタ47（第４図）のトランスファ信号をチャンネルカウ
ンタ53のチャンネル０に同期して発生させ、必らずチャ
ンネル０から順にチャンネル７までのデータを転送する
とともに、受入側のリズム発生回路70においてはＳ／Ｐ
変換器71の出力をチャンネルカウンタ75の出力するチャ
ンネル番号が０のところから順にチャンネルカウンタ75
の出力またはシステムクロック信号φ_ＡＢと同期して出
力させる。

Ｓ／Ｐ変換ラッチ回路74はパネルデータインターフェー
ス42（第１図）から転送される表、裏およびイントロ各
パターン発生用インストラメントグループナンバＩＧＮ
を含むシリアルデータＰＡＮＣＤＤをパラレルデータに
変換するとともにこのパラレルデータを次にシリアルデ
ータＰＡＮＣＤＤが入力するまでラッチする。またこの
Ｓ／Ｐ変換ラッチ回路74はリズムインターフェース41
（第１図）からＳ／Ｐ変換器71の出力端Ｐ3 を経て入力
されるブレークセット・リセット信号ＢＲＥＡＫによっ
てセットおよびリセットされるブレークフラグＢＲＫＦ
Ｇを有し、ブレークセット信号が入力してブレークフラ
グＢＲＫＦＧがセットされると選択されているバリエー
ションパターンのインストラメントグループナンバＩＧ
Ｎを出力し、ブレークリセット信号が入力してブレーク
フラグＢＲＫＦＧがリセットされるとノーマルパターン
のインストラメントグループナンバＩＧＮを出力する。
なお、イントロ中は１つのインストラメントグループナ
ンバＩＧＮのみが入力されるので、これを出力する。

チャンネルカウンタ75はシステムクロック信号φ_ＡＢを
カンウントして０〜７のチャンネルナンバＣＨＮＯを出
力する。

楽器ナンババランスチャンネルＲＯＭ76は、インストラ
メントグループナンバＩＧＮとチャンネルカウント値が
入力されると、５ビットのインストラメントナンバＩＮ
Ｏすなわち楽器名と、この楽器がシンバル（ノイズ）系
とドラム系のいずれかであるかを示す１ビットの音源群
信号ＢＡＬと、この楽器音を発音するスピーカが中央か
左かを示す１ビットの発音制御信号ＣＨＡとを発生する
変換ＲＯＭである。

リズム音信号発生回路77は楽器ナンババランスチャンネ
ルＲＯＭ76の出力する５ビットのインストラメントナン
バＩＮＯおよびシフトレジスタ73の出力する４ビットの
ピッチデータＰＩＴＣＨに基づいて打楽器音波形を発生
する。このリズム音信号発生回路77としては公知の波形
メモリ方式または演算方式のものを用いることができ
る。波形メモリ方式の場合はインストラメントナンバＩ
ＮＯとピッチデータＰＩＴＣＨでメモリのスタート・エ
ンドアドレスを指定する。演算方式の場合はピッチの決
定および音色を決定するための定数の設定をインストラ
メントナンダＩＮＯで行ない、ピッチデータＰＩＴＣＨ
はピッチの若干の修正に用いる。

エンベロープジェネレータ78は、Ｓ／Ｐ変換器71の出力
端Ｐ2 に発生するキーオン信号ＫＯＮをアタックとして
楽器ナンババランスチャンネルＲＯＭ76の出力するイン
ストラメントナンバＩＮＯおよびシフトレジスタ73から
のサスティング信号Ｓ／Ｌで定まる波形のエンベロープ
データＥＧを発生する。Ｓ／Ｐ変換器71の出力端Ｐ1 に
バッファクリア信号ＢＵＦＣＬＲが発生したときは８チ
ャンネル全部のエンベロープデータＥＧに直ちに０にし
てリズム音をダンプする。

Ｓ／Ｐ変換回路79はパネルデータインターフェース42の
出力するノイズ系音量ＮＬＥＶおよびドラム系音量ＤＬ
ＥＶからなるシリアルデータＬＶＩＮＴをパラレルデー
タに変換して一時記憶する。

音量セレクタ80は楽器ナンババランスチャンネルＲＯＭ
76の発生する音源群信号ＢＡＬに従いノイズ系音量ＮＬ
ＥＶまたはドラム系音量ＤＬＥＶのいずれかを選択して
レベル制御回路81に送出する。

レベル制御回路81は例えば乗算器よりなり、リズム音信
号発生回路77からの音源波形データ、音量セレクタ80か
らのノイズ系音量ＮＬＥＶまたはドラム系音量ＤＬＥ
Ｖ、シフトレジスタ73からのレベルデータＬＥＶＥＬお
よびエンベロープジェネレータ78からのエンベロープデ
ータＥＧをチャンネルごとに演算して時分割多重化した
打楽器音信号を発生する。

スピーカセレクタ82は楽器ナンババランスチャンネルＲ
ＯＭ76の発生する発音制御信号ＣＨＡに基づき、レベル
制御回路81で発生した打楽器音信号をそれぞれ中央およ
び左スピーカ向けに振り分ける。

Ｐ／Ｓ変換回路83は中央および左スピーカ向け打楽器音
信号をシリアルデータに変換して送出する。

（第１図の電子楽器の動作説明） 次に第６〜１３図のフローチャートを参照しながら第１
図の電子楽器の動作を特に制御部30について説明する。
第６図を参照して、この電子楽器に電源が投入される
と、ＣＰＵ31はプログラムメモリ32に格納された制御プ
ログラムに従って動作を開始する（ステップ 100）。ス
テップ 101ではＣＰＵ31、ワーキングメモリ33およびリ
ズムインターフェース41等の各レジスタ、フラグ等をク
リアして回路全体をイニシャライズし、ステップ 102で
鍵盤１およびパネル10の各操作子を走査して変更のあっ
た操作子およびその操作子情報を検出する。この検出
は、例えば各操作子ごとの操作子情報と各レジスタＴＥ
ＭＰＯ、ＴＯＴＬＥＶ、ＲＨＤＬＥＶ、ＲＨＣＬＥＶ、
ＲＨＹＰＴＮ、ＶＡＲＩ等に格納された前回の操作子情
報との排他的論理和が０でない場合を操作子情報変更す
なわちイベント有りとして検出することができる。な
お、このステップ 102ではリズムスタート・ストップス
イッチ24がスタートまたはストップ側に押圧された場合
にもその操作子情報を検出する。操作子情報としては例
えばトータルボリウム28およびバランス設定子27による
設定値をそれぞれディジタルデータ０〜15で表わし、こ
のデータをトータル音量レジスタＴＯＴＬＥＶ、ドラム
系音量比レジスタＲＨＤＬＥＶおよびノイズ系音量比レ
ジスタＲＨＣＬＥＶに格納する。

また、ブレークスイッチの操作に伴ってブレークチェン
ジフラグＢＣＨＮＧＦをセットする。

ステップ 103ではステップ 102でイベントが検出された
か否かを判定し、イベントがなければステップ 102に戻
ってさらにイベントの検出を行ない、イベント有ならば
以降のステップおいて検出されたイベントの種類に応じ
た処理を行なう。

ステップ 102で検出されたイベントが鍵の押下もしくは
解除または楽音選択用操作子15の押下による楽音変更で
あるときはステップ 110に進む。ステップ 110では、各
鍵データまたは楽音選択データを処理して鍵楽音に関す
るデータを作成し、鍵楽音インターフェース40に出力す
る。鍵楽音インターフェース40はこれらのデータをさら
に鍵盤音形成回路65に送出する。

前記イベントがスタート・ストップスイッチ26によるス
タート指令であれば、ステップ 120でワーキングメモリ
33内のリズムランフラグＲＨＹＲＵＮを＄80（最上位ビ
ットのみ１）にセットした後、ステップ 121でリズムテ
ンポを同期させる。これはリズムインターフェース41の
ファンクションレジスタ47（第４図）にデータ＄01をロ
ードしてファンクションレジスタ47にスタート信号ＳＴ
ＡＲＴを発生させ、このスタート信号によってカウンタ
49およびテンポクロック発生器51をリセットすることに
より行なう。また、このスタート信号ＳＴＡＲＴの発生
によってリズムインターフェース41からＣＰＵ31に割り
込みがかかり、ＣＰＵ31は後述するステップ 200以降の
割込処理ＲＨＩＲＱによりリズムインターフェース41お
よびパネルデータインターフェース42を介してリズム音
発生回路70にリズム音に関するシリアルデータＯＰＣＩ
ＤＡＴを送出する。

ステップ 102におけるイベントがスタート・ストップス
イッチ26によるリズムストップであるときは、ステップ
130でリズムインターフェース41のファンクションレジ
スタ47にデータ＄04をロードしてバッファクリア信号Ｂ
ＵＦＣＬＲを発生させ、シフトレジスタ60（第４図）の
全ステージ（８チャンネル分）を“１”にした後、さら
にステップ 131でデータ転送命令を出力してこのバッフ
ァクリアを含むリズムデータＯＰＣＩＤＡＴをリズムイ
ンターフェース41からリズム音発生回路70に送出する。
リズム音発生回路70ではこのバッファクリア信号ＢＵＦ
ＣＬＲによってエンベロープジェネレータ78をクリア
し、リズム音をダンプする。さらにステップ 132で第１
表に示すパターン変更フラグＰＣＨＮＧＦ、リズムラン
フラグＲＨＹＲＵＮ等のリズム関係レジスタ、フラグを
クリアする。

ステップ 102におけるイベントがテンポ設定子29による
テンポ変更であるときは、ステップ 140でテンポデータ
ＴＥＭＰＯをリズムインターフェース41のテンポレジス
タ44（第４図）にロードする。このテンポレジスタ44に
格納されたテンポデータにより１ビートのピッチすなわ
ちリズムパターンを読み出すテンポが決定される。

ステップ 102におけるイベントがトータルボリウム28に
よるリズム音量の変更であるときは、ステップ 150でパ
ネルレベルデータＴＯＴＬＥＶをパネルデータインター
フェース41に出力する。パネルデータインタフェース41
はこのパネルレベルデータＴＯＴＬＥＶをシリアルなリ
ズムレベルデータＬＶＩＮＴに変換してリズム音発生回
路70に出力する。

ステップ 102におけるイベントがリズム選択スイッチ23
の押下によるリズム種類ＲＨＹＰＴＮの変更であるとき
は、第７図に示すステップ 160以下のリズムセット処理
ＲＨＹＳＥＴを実行する。すなわち、ステップ 161でリ
ズムランフラグＲＨＹＲＵＮを検査してリズム進行中な
らばステップ 162でパターンチェンジフラグＰＣＨＮＧ
Ｆをセットした後、また、ステップ 161でリズムが進行
していなければステップ 162をスキップしてステップ 1
63に進む。ステップ 162でパターンチェンジフラグＰＣ
ＨＮＧＦをセットするのはリズム途中でリズム種類が変
ったとき前のリズム音をフォーシングダンプするため次
回の割込処理の際（ステップ 213参照）このパターン変
更フラグＰＣＨＮＧＦがセットされていればバッファク
リア信号ＢＵＦＣＬＲをリズム音形成回路70に送出する
ためである。ステップ 163ではタイミングカウンタＴＩ
ＭＩＮＧの内容を参照して拍数レジスタの拍数をタイミ
ングＴＩＭＩＮＧが０〜11なら１に、12〜23なら２に、
24〜35なら３に、36〜47なら４にセットする。これは変
更後のリズムを変更前と同一のタイミングで継続させる
ためで、ステップ 167で同一拍数、同一拍内タイミング
のリズムパターンデータが格納されたアドレスにパター
ンポインタＰＨＰＮＴ1,2 をセットする際に用いる。ス
テップ 164では再度リズムランフラグＲＨＹＲＵＮを検
査しリズム進行中であればステップ 165で拍エンドフラ
グＲＨＨＥＮＤ1,2 をクリアする。これは拍エンドフラ
グＲＨＨＥＮＤ1,2 がセットされたままになっている
と、変更後のリズムが変更時のタイミング以降にイベン
トデータを有するときこれらのイベントデータの読取を
スキップしてしまうからである（ステップ 401参照）。
変更後のリズムにおいても変更時のタイミング以降にイ
ベントデータが存在しないときはリズムポインタＲＨＰ
ＮＴ1,2 をセットする際に拍エンドフラグＲＨＨＥＮＤ
1,2 をセットする。ステップ 164の判定がリズム停止中
のときはリズムストップ処理の際ステップ 132において
拍エンドフラグＲＨＨＥＮＤ1,2 は既にクリアされてい
るのでステップ 165をスキップしてステップ 166に進
む。

ステップ 166では、リズム種類レジスタの内容ＲＨＹＰ
ＴＮで先頭パターンアドレスメモリ35をアドレスして選
択されたリズム種類のノーマルパターン、バリエーショ
ンパターンおよびイントロパターンの先頭アドレスを読
み出し、これらの先頭アドレスをそれぞれ表、裏および
イントロパターン先頭アドレスレジスタＲＨＹＲＯＭ1
、ＲＨＹＲＯＭ2 およびＩＮＴＲＯＭに格納する。ス
テップ 167ではリズムパターンメモリ34を表および裏パ
ターンの先頭アドレスＲＨＹＲＯＭ1 およびＲＨＹＲＯ
Ｍ2 から順次読み出し、読み出された拍エンドの数およ
び拍内タイミングと拍数ＨＫＰＥおよびタイミングＴＩ
ＭＩＮＧとを比較して、それぞれ表パターンポインタＲ
ＨＰＮＴ1 および裏パターンポインタＲＨＰＮＴ2 をセ
ットする。ステップ 168ではリズムパターンメモリ34の
各先頭アドレスＲＨＹＲＯＭ1 およびＲＨＹＲＯＭ2 に
格納されたインストラメントグループナンバＩＧＮを読
み出してパネルデータインターフェース41に出力する。
パネルデータインターフェース41はこれらの表パターン
および裏パターン用の、インストラメントグループナン
バＩＧＮをシリアル信号ＰＡＮＣＤＤに変換してリズム
音発生回路70に送出する。

ステップ 169ではリズム種類ＲＨＹＰＴＮが３拍子およ
び４拍子のいずれであるか判定し、４拍子であればステ
ップ 170で、３拍子であればステップ 171で最大テンポ
数レジスタＴＭＰＭＡＸにそれぞれ１小節内の最大タイ
ミング数である35および47を記憶させる。

ステップ 102におけるイベントがイントロスイッチ23の
押下であるときは第８図のイントロ処理ＩＮＴＲＯ180
を実行する。すなわち、ステップ 181でリズムランフラ
グＲＨＹＲＵＮを検査してリズムが進行中か否かを判定
し、リズム進行中であればイントロスイッチ23の押下は
無意味であるから、そのまま第６図ステップ 102のイベ
ント検出に戻る。ステップ 181の判定でリズム停止中で
あればイントロパターン先頭アドレスＩＮＴＲＯＭによ
りリズムパターンメモリ34の先頭アドレスを指定してそ
こに格納されているイントロ用のインストラメントグル
ープナンバＩＧＮを読み出してパネルデータインターフ
ェース42を介してリズム音発生回路70に送出する。

ステップ 102でイベント検出後、イベントの種類ごとの
処理を終了すると、再びステップ 102に戻って新たなイ
ベントの検出を行なう。

前述したように第１図の電子楽器においてはスタート・
ストップスイッチ26をスタートにしたとき、およびカウ
ンタ48が設定されたテンポに従って１拍の１／12すなわ
ち１ビートをカウントしたときリズムインターフェース
41からＣＰＵ31に割込信号ＲＩＮＴＰＴが送出される。
従ってＣＰＵ31はリズムスタート時と以後の１ビートご
とに第９図の割込処理ＩＮＴＲＰＴ200 を実行する。

先ず、ステップ 201では割込処理終了後もとの状態に復
帰できるように各レジスタ、プログラムカウンタ等をセ
ーブし、続いて第１０図に示すリズム音発生データ出力
処理ＲＨＩＲＱ210 を実行する。

第１０図を参照して、ステップ 211でリズムランフラグ
ＲＨＹＲＵＮを検査してリズムが進行中か否かを判定す
る。ＲＨＹＲＵＮ＝０すなわちリズムが停止している場
合はリズム音データを出力する必要はないからステップ
290（第９図）で直ちに割り込みを解除し、もとの第６
〜８図のルーチンに復帰する。ステップ 211でリズムが
進行中ならばステップ 212でイントロフラグＩＮＴＯＮ
を検査し、イントロフラグＩＮＴＯＮがセットされてい
ればステップ 250以下のイントロパターン読出処理を実
行する。イントロがセットされていないか、セットされ
ていたとしてもイントロパターンを終了してイントロフ
ラグＩＮＴＯＮがリセットされている場合は次のステッ
プ 213に進む。ステップ 213ではパターンチェンジフラ
グＰＣＨＮＧＦを検査し、パターンチェンジフラグが立
っていればリズム変更またはノーマルパターンとバリエ
ーションパターンとの切り替え後最初のデータ出力であ
るからステップ 214でリズムインターフェース41にバッ
ファクリア信号ＢＵＦＣＬＲを送出する。このバッファ
クリア信号は後述のステップ 225でリズム音発生回路70
に転送され、リズム音発生回路70ではエンベローブジェ
ネレータ78をクリアして前のリズム音をクリアする。次
いでステップ 215ではパターンチェンジフラグＰＣＨＮ
ＧＦをクリアして次のステップ 216に進む。ステップ 2
13の判定でリズム変更がなければステップ 214， 215を
スキップしてステップ 216に進む。ステップ 216では小
節アップフラグＲＤＩＳＰＦを検査して前回の割込処理
で前小節が終了したか否か、すなわち、今、小節の頭で
あるか否かを判定する。小節アップフラグＲＤＩＳＰが
＄ＦＦすなわち小節の頭であれば第１１図の交換サブル
ーチンＣＨＡＮＧ300 を実行する。

第１１図を参照して、ステップ 301では小節数カウンタ
ＳＹＯＣＮＴを歩進して小節アップの回数をカウントし
た後、ステップ 302でブレークフラグＢＲＫＯＮを検査
し、ＢＲＫＯＮ≠０すなわち前小節がブレークであった
ときはステップ 320に進み、ＢＲＫＯＮ＝０すなわち前
小節がブレークでなければステップ 303に進む。

ステップ 303ではオートブレークレジスタＡＵＴＢＲＫ
を検査してオートブレークが設定されているか否かを判
定し、オートブレークが設定されていればステップ 304
で今小節は設定されたオートブレーク種類すなわちブレ
ーク周期（４，８，１６bar ）の整数倍の小節か否かを
判定する。この判定は、小節数カウンタＳＹＯＣＮＴの
下位４ビットとオートブレークレジスタＡＵＴＢＲＫの
下位４ビットとの論理積によって行なう。この論理積が
０のときは今小節をブレーク周期の整数倍小節目すなわ
ちバリエーション挿入小節と判定し、ステップ 311でブ
レークフラグＢＲＫＯＮをセットした後、ステップ 312
で表パターンメモリポインタＲＨＰＮＴ1 の内容と裏パ
ターンメモリポインタＲＨＰＮＴ2 の内容とを交換し、
ステップ 313で表パターンメモリ先頭アドレスレジスタ
ＲＨＹＲＯＭ1 の内容と裏パターンメモリ先頭アドレス
レジスタＲＨＹＲＯＭ2 の内容とを交換する。このステ
ップ 312および 313の処理により前小節ではノーマルパ
ターンを表パターン、バリエーションパターンを裏パタ
ーンとして処理していたところ、今小節ではバリエーシ
ョンパターンをブレークパターンとして表側にノーマル
パターンを裏側に入れ替えて処理を行なう。次にステッ
プ 314でブレークフラグＢＲＫＯＮを再度検査し、今回
はステップ 311でブレークフラグＢＲＫＯＮはセットさ
れているのでステップ 315に進み、ファンクションレジ
スタ47（第４図）にデータ＄08をロードしてブレークセ
ット信号を発生させる。このブレークセット信号はステ
ップ 225において他のデータとともにリズム音発生回路
70（第５図）に送出され、Ｐ／Ｓ変換ラッチ回路74のブ
レークフラグＢＲＫＦＧをセットし、このためＰ／Ｓ変
換ラッチ回路74はブレークパターン発生用のインストラ
メントグループナンバＩＧＮを送出する。

ステップ 302の判定でＢＲＫＯＮ≠０すなわち前小節は
ブレークであったときはステップ 320でブレークスイッ
チ21（第２図）を検査し、ブレークスイッチ21が押下さ
れていれば今小節も引き続いてブレークパターンを発生
するのであり、表ポインタＲＨＰＮＴ1 およびインスト
ラメントグループナンバＩＧＮ等は既にブレークパター
ン側にセットされているので、ステップ 321でブレーク
チェンジフラグＢＣＨＮＧＦをリセットした後もとのル
ーチン（第１０図）に戻る。ステップ 320でブレークス
イッチ21（第２図）が解除されていたときは、ステップ
322でブレークチェンジフラグＢＣＨＮＧＦをクリア
し、ステップ 323でブレークフラグＢＲＫＯＮをリセッ
トした後、前述のステップ 312および 313で表ポインタ
ＲＨＰＮＴ1 の内容と裏ポインタＲＨＰＮＴ1 の内容と
を交換し、ステップ 313でパターン先頭アドレスを表裏
入れ替えて表パターン等をノーマル側にセットした後、
ステップ 314でブレークフラグＢＲＫＯＮを再度検査す
る。今度の場合、ブレークフラグＢＲＫＯＮはステップ
323でリセットされているので、次にステップ 316に進
み、リズム音発生回路70（第５図）におけるインストラ
メントグループナンバＩＧＮをノーマルパターン側に変
更するため、ファンクションレジスタ47（第４図）にブ
レークリセット用データ＄10をロードした後、もとのル
ーチン（第10図）に戻る。

ステップ 303でオートブレークが設定されていなかった
場合およびオートブレークが設定されていてもステップ
304で今小節がブレークパターン挿入小節でなかった場
合は、パターン交換をすることなく、そのままもとのル
ーチン（第１０図）に戻る。

第１０図を参照して、交換サブルーチンＣＨＡＮＧを実
行した後、またはステップ 216で小節の頭でなかったと
きは、ステップ 220でブレークチェンジフラグＢＣＨＮ
ＧＦを検査する。ＢＣＨＮＧＦ≠０のときはブレークス
イッチ21が押下されたのであるから、ステップ 221でブ
レークチェンジフラグＢＣＨＮＧＦをリセットした後、
前記交換サブルーチンＣＨＡＮＧの一部を流用したＣＨ
ＡＮＧ1 ルーチン310 で表パターンをブレークパターン
に交換し、次いでステップ 223で表拍エンドフラグＲＨ
ＨＥＮＤ1 の内容と裏拍エンドフラグＲＨＨＥＮＤ2 の
内容とを交換する。表パターンをブレークパターンから
ノーマルパターンへの変更およびオートブレークにおけ
る表裏パターンの交換は必らず小節の切り換わり時に生
じるため拍エンドフラグＲＨＨＥＮＤ1 ，2 は必らずリ
セットされているので交換する必要はないが、フィルイ
ンによるノーマルパターンからブレークパターンへの変
更は如何なるタイミングでも起こり得るので、ステップ
223の処理が必要となる。

上述のＣＨＡＮＧ1 サブルーチンを実行した後、および
ステップ 220においてブレークチェンジフラグＢＣＨＮ
ＧＦが０の場合は、続いてデータ出力サブルーチンＲＨ
ＹＣＮＶ400 （第１２図）を実行する。

第１２図を参照して、ステップ 401では表拍エンドフラ
グＲＨＨＥＮＤ1 を検査し、拍エンドであれば以降拍オ
ーバーするまでの拍内タイミングＴＭＰＣＮＴに表パタ
ーンのイベントデータは存在しないからそのままもとの
ルーチン（第１０図）に戻る。拍エンドでなければステ
ップ 402でリズムポインタＲＨＹＰＮＴ1 の内容をＹレ
ジスタにセットし、続いてステップ 403および 404で表
パターンメモリ先頭アドレスＲＨＹＲＯＭ1 Ｙレジスタ
の内容（すなわち表ポインタの内容ＲＨＰＮＴ1 ）との
和でリズムパターンメモリ34をアドレスして第３図（c
）の第１バイトのチャンネルデータＣＨＮＯおよび拍
内タイミングデータＨＴＩＭＩＮＧを読み出しＡレジス
タおよびＸレジスタに格納する。次にステップ 405でＡ
レジスタの内容と＄ＯＦとの論理積を求めＡレジスタの
内容を下位４ビットの拍内タイミングデータＨＴＩＭＩ
ＮＧだけ残し、ステップ 406でこの拍内タイミングＨＴ
ＩＭＩＮＧとテンポカウンタＴＭＰＣＮＴで示されるタ
イミングが一致するか否かを判定する。ステップ 406で
これらのタイミングが一致していればこのデータは現在
処理すべきタイミングＴＭＰＣＮＴのもので有効である
からステップ 407でポインタとしてのＹレジスタの内容
を歩進させ、ステップ 408で第３図（c ）のイベントデ
ータの第２バイトのピッチＰＩＴＣＨおよびレベルＬＥ
ＶＥＬデータを読み出してＡレジスタに格納する。ステ
ップ 409ではＡレジスタに格納されたピッチおよびレベ
ルデータをリズム音源データレジスタ45（第４図）に、
また、Ｘレジスタに格納されているチャンネルンバーＣ
ＨＮＯはチャンネルレジスタ46（第４図）に出力する。

ステップ 410ではさらに次のイベントデータＥＶＴを読
み出すべく表ポインタとしてのＹレジスタの内容をさら
に歩進する。ステップ 411〜 414ではステップ 403〜 4
06の手順を繰り返しステップ 407〜 414で現在のタイミ
ングＴＭＰＣＮＴと同一の拍内タイミングを有するイベ
ントデータを全て読み出す。ステップ 406または 414に
おいて同一拍内タイミングを有するイベントデータが存
在しないときは、ステップ 415に進み、ステップ 405ま
たは 413でＡレジスタに残したタイミングデータが＄０
Ｄ以上か否かすなわち拍エンドまたはリターンかを判定
する。拍内タイミングは必らず＄０〜＄Ｂであるので、
Ａレジスタの内容Ａが＄０Ｄ以上になるのは拍エンドデ
ータＢＥかリターンデータＲＴＮを読み取ったときであ
る。そこで上記判定でＡレジスタ≧＄ＯＤのときは次に
ステップ 416でＡレジスタ＝＄０Ｆが否かすなわちリタ
ーンかを判定し、Ａレジスタ＝＄０Ｆすなわちリターン
であれば、ステップ 417でＹレジスタをクリアし、拍エ
ンドであればステップ 417をスキップしてステップ 418
に進む。ステップ 418では表拍エンドフラグＲＨＨＥＮ
Ｄ1 をセットし、ステップ 419でＹレジスタの内容を歩
進し、ステップ 420で表ポインタＲＨＰＮＴ1 にＹレジ
スタの内容Ｙをセットしもとのルーチン（第１０図ステ
ップ 225）に戻る。上記のステップ 417， 419および 4
20の処理によりリターンデータＲＴＮが検出されたとき
表ポインタＲＨＰＮＴ1 は１にセットされ、また拍エン
ドデータＢＥが検出されたときは表ポインタＲＨＰＮＴ
1 はステップ 419において拍エンドデータＢＥが格納さ
れた番地の次の番地を示すこととなる。ステップ 415の
判定において拍内タイミングＴＭＰＣＮＴが＄０Ｄより
小さく拍エンドまたはリターンでない場合はステップ 4
20に進み、表ポインタＰＨＰＮＴ1 にタイミングＴＭＰ
ＣＮＴと一致しない拍内タイミングを読み出したときの
番地がそのまま格納された後第１０図のルーチンのステ
ップ 225に戻る。

第１０図を参照して、ステップ 225ではリズムインター
フェース41にデータ転送命令を送出する。これはファン
クションレジスタ47（第４図）をアドレスで指定して＄
２０をロードすることによって行なう。すると、ファン
クションレジスタ47が転送信号ＴＲＡＮＳを出力し、こ
の信号がＰ／Ｓ変換器61に印加され、ステップ 409でリ
ズムインターフェース41に出力され、シフトレジスタ58
にチャンネルごとに格納されているピッチＰＩＴＣＨ、
サスティンＳ／ＬおよびレベルＬＥＶＥＬ、シフトレジ
スタ59に格納されているキーオンデータＫＯＮ、シフト
レジスタ60に格納されているバッファクリア信号ＢＵＦ
ＣＬＲならびにファンクションレジスタ47の出力するブ
レークセット・リセット信号などがＰ／Ｓ変換器61で11
ビットのシリアルデータＯＰＣＩＤＡＴに変換されてリ
ズム音発生回路70（第５図）に送出される。

ステップ 225の次は裏パターン進行サブルーチンＲＨＹ
ＰＵＰ500 （第１３図）の処理を実行する。第１３図を
参照してステップ 501では裏拍エンドフラグＲＨＨＥＮ
Ｄ2 を検査し、拍エンドであれば以後拍オーバーするま
でのタイミングＴＭＰＣＮＴに裏パターンのイベントデ
ータは存在しないからそのままもとのルーチン（第１０
図）に戻る。拍エンドでなければステップ 502でリズム
ポインタＲＨＹＰＮＴ2 の内容をＹレジスタにセット
し、続いてステップ 503および 504で裏パターン先頭ア
ドレスＲＨＹＲＯＭ2 とＹレジスタの内容Ｙ（すなわち
裏ポインタの内容ＲＨＹＲＯＭ2 ）との和でリズムパタ
ーンメモリ34をアドレスして第３図（c ）の第１バイト
のチャンネルデータＣＨＮＯおよび拍内タイミングデー
タＨＴＩＭＩＮＧを読み出しＡレジスタおよびＸレジス
タに格納する。次にステップ 505でＡレジスタの内容と
＄ＯＦとの論理積を求めＡレジスタの内容を下位４ビッ
トの拍内タイミングデータだけ残し、ステップ 506でこ
の拍内タイミングとテンポカウンタＴＭＰＣＮＴで示さ
れるタイミングが一致するか否かを判定する。ステップ
506でこれらのタイミングが一致していれば現在のタイ
ミングＴＭＰＣＮＴで読み出すべきデータが存在してい
るのであるから、ステップ 507でポインタとしてのＹレ
ジスタの内容に２を加える。ステップ 508〜 511ではス
テップ 503〜 506の手順を繰り返し、現在のタイミング
ＴＭＰＣＮＴと同一の拍内タイミングを有するイベント
データを全て空送りする。ステップ 506または 511にお
いて現在と同一の拍内タイミングを有するイベントデー
タが存在しないときはステップ 512に進む。ステップ 5
12〜 517においてはステップ 415〜 420（第１２図）に
おけると同様に、ステップ 505または 510でＡレジスタ
に残したタイミングデータにより、次のイベントが発生
する拍内タイミングを判定し、裏ポインタＲＨＨＥＮＤ
2 を次のイベントを読み出しうるアドレスにセットした
後、もとのルーチン（第１０図ステップ 230）に戻る。

第１０図を参照して、ステップ 230および 231では拍小
節アップフラグをリセットし、ステップ 232ではテンポ
カウンタＴＭＰＣＮＴを歩進してステップ 233でテンポ
カウンタの内容ＴＭＰＣＮＴから拍オーバーか否かを判
定する。１拍内のタイミングは０〜１１の１２個である
からテンポカウンタの示すタイミングＴＭＰＣＮＴがオ
ーバーフローしたときは拍オーバーである。ステップ 2
33で拍オーバーと判定されると、次にステップ 234でタ
イミングカウンタＴＩＭＩＮＧを歩進する。小節オーバ
ーのときは必らず拍オーバーであり、拍オーバーは小節
オーバーでもある可能性があるから、次にステップ 235
でステップ 233の拍オーバーは小節オーバーが否かをタ
イミングカウンタの内容ＴＩＭＩＮＧが最大タイミング
数ＴＭＰＭＡＸに達したか否かで判定する。小節オーバ
ーであれば、ステップ 236で表、裏の拍エンドフラグＲ
ＨＨＥＮＤ 1および 2をリセットし、ステップ 237でタ
イミングカウンタＴＩＭＩＮＧおよびテンポカウンタＴ
ＭＰＣＮＴをリセットし、さらにステップ238 で拍・小
節アップフラグＲＤＩＳＰＦをディクリメントして内容
を小節アップを示す＄ＦＦにした（ディクリメントする
前はステップ 231でクリアされている）後、第９図のス
テップ 290に戻る。また拍オーバーではあるが、小節オ
ーバーでないときはステップ 240および 241で表拍エン
ドフラグＲＨＨＥＮＤ1 をリセットし、ステップ 242お
よび 243で裏拍エンドフラグＲＨＨＥＮＤ2 をリセット
し、ステップ 244で拍内タイミングカウンタＴＭＰＣＮ
Ｔをリセットし、ステップ 245で拍・小節アップフラグ
ＲＤＩＳＰＦをインクリメントして拍アップを示す＄01
にセットした後、第９図のステップ 290に戻る。

ステップ 233の判定が拍オーバーでないときは、ステッ
プ246 でタイミングカウンタＴＩＭＩＮＧをインクリメ
ントした後、第９図のステップ 290に戻る。

ステップ 212の判定でイントロ開始またはイントロ中で
あればステップ 250で表パターンメモリ先頭アドレスレ
ジスタＲＨＹＲＯＭ1 の内容とイントロパターンメモリ
先頭アドレスレジスタＩＮＴＲＯＭの内容とを交換し、
ステップ 251で表ポインタＲＨＹＰＮＴ1 の内容とイン
トロポインタＩＮＰＮＴの内容とを交換し、さらにステ
ップ 252で表拍エンドフラグＲＨＨＥＮＤ1 の内容とイ
ントロ拍エンドフラグＩＮＨＥＮＤの内容とを交換し、
イントロパターンの先頭アドレス、ポインタおよび拍エ
ンドフラグを表パターンにセットした後、前述のデータ
出力サブルーチンＲＨＹＣＮＶ400 （第１２図）を実行
してリズムパターンメモリ34のイントロパターンデータ
を読み出すとともにリズムインターフェース41（第４
図）に出力する。続いてステップ 255〜 257でイントロ
パターンを裏パターンに、かつノーマルパターンを表パ
ターンに入れ替えてステップ 212以前の状態に戻した
後、ステップ 258で前述のデータ出力サブルーチンＲＨ
ＹＣＮＶ400 で読み出したイントロパターンデータをリ
ズム音発生回路70に転送する。続くステップ 259および
260では拍・小節アップフラグＲＤＩＳＰＦをリセット
し、ステップ 261で拍内タイミングカウンタＴＭＰＣＮ
Ｔを歩進してステップ 262で拍内タイミングカウンタＴ
ＭＰＣＮＴの内容から拍オーバーか否かを判定する。拍
オーバーであれば、ステップ 263でタイミングカウンタ
ＴＩＭＩＮＧを歩進し、ステップ 264でタイミングカウ
ンタの内容ＴＩＭＩＮＧを検査する。ＴＩＭＩＮＧが最
大タイミング数ＴＭＰＭＡＸに達していれば小節オーバ
ーであるからステップ 265でイントロ拍エンドフラグＩ
ＮＨＥＮＤを検査する。ＩＮＨＥＮＤ＝＄ＯＦすなわち
イントロパターンが終了していればステップ 266でイン
トロオンフラグＩＮＴＯＮをリセットし、ステップ 267
で表および裏パターン先頭アドレスＲＨＹＲＯＭ1 およ
び 2でそれぞれノーマルおよびブレークパターン発生用
のインストラメントグループナンバＩＧＮを読み出しパ
ネルデータインターフェース42（第１図）からシリアル
データＰＡＮＣＤＤとしてリズム音発生回路70に送出し
た後、またステップ 265でＩＮＨＥＮＤ≠＄ＯＦでイン
トロパターンが未だ終了していないときはステップ 266
および 267をスキップしてステップ 268でイントロ拍エ
ンドフラグＩＮＨＥＮＤをリセットし、ステップ268 に
ジャンプする。ステップ 237および 238では前述のよう
に小節内タイミングカウンタＴＩＭＩＮＧおよび拍内タ
イミングカウンタＴＭＰＣＮＴをクリアし、かつ拍・小
節アップフラグＲＤＩＳＰＦをディクリメントして＄Ｆ
Ｆにセットした後、ステップ 290（第９図）に戻る。ス
テップ 264で拍オーバーではあるが小節オーバーでない
ときはステップ 270に進み、ステップ270 および 271で
イントロ拍エンドフラグＩＮＨＥＮＤをクリアしてステ
ップ244 にジャンプする。ステップ 244では拍内タイミ
ングカウンタＴＭＰＣＮＴをリセットし、ステップ 245
で拍・小節アップフラグＲＤＩＳＰＦをインクリメント
して＄01にセットした後、ステップ 290（第９図）に戻
る。ステップ 262で拍オーバーでないときはステップ 2
64にジャンプし、小節内タイミングカウンタＴＩＭＩＮ
Ｇを歩進した後ステップ 290（第９図）に戻る。

第９図を参照して、リズム音発生データ出力処理ＲＨＩ
ＲＱ（第１０図）のステップ 211、 238、 245および 2
46からリターンした後、ステップ 290ではこの割込処理
ＩＮＴＲＰＴを実行するために待避させていたプログラ
ムカウンタおよび各レジスタ等を復帰し、割込前の第６
〜８図の処理に戻る。

以上のようにこの発明によると、リズムパターンが各リ
ズム音の発音タイミングを示すデータを含みこの発音タ
イミングと現タイミングが一致するかどうかをチェック
しつつ一致した場合にオートリズムの当該データに対す
る発音を行なういわゆるイベント方式のパターンデータ
を用いたオートリズム演奏装置において、ノーマルパタ
ーンおよびブレークパターンとなるバリエーションパタ
ーンをそれぞれ表パターンおよび裏パターンとして常時
併進させ、演奏者によるブレークスイッチの押下によっ
て如何なるタイミングからも発音が遅れることなく直ち
にバリエーションを挿入することができるため、より変
化に富んだオートリズムを発生させることができる。

【図面の簡単な説明】

第１図は、この発明の１実施例に係る電子楽器のブロッ
ク構成図、 第２図は、第１図の楽器のパネルのリズム部における各
操作子の配置図、 第３図は、第１図の楽器のリズムパターンメモリに格納
されたデータ構成図、 第４図は、第１図の楽器のリズムインターフェースの詳
細ブロック図、 第５図は、第１図の楽器のリズム音発生回路の詳細ブロ
ック図、 第６図は、第１図の電子楽器の動作を説明するためのフ
ローチャート、 第７図は、リズムセット処理のサブルーチンを示すフロ
ーチャート、 第８図は、イントロ処理のサブルーチンを示すフローチ
ャート、 第９図は、割込処理を示すフローチャート、 第１０図（a ）および（b ）は、リズム音発生データ出
力処理のサブルーチンを示すフローチャート、 第１１図は、ノーマル・ブレーク交換処理のサブルーチ
ンを示すフローチャート、 第１２図は、データ出力処理のサブルーチンを示すフロ
ーチャート、 第１３図は、裏パターン進行処理のサブルーチンを示す
フローチャートである。 ２１……ブレークスイッチ、 ２３……オートブレークスイッチ、 ２５……リズム選択スイッチ、 ３１：ＣＰＵ、 ３３……ワーキングメモリ、 ３４……リズムパターンメモリ、 ７０……リズム音発生回路。

Claims (1)

【特許請求の範囲】
1. 【請求項１】各リズム音の発音タイミングを示すタイミ
   ングデータと、該タイミングに発生すべきリズム音を示
   す楽音データからなる演奏データを複数組み合わせて構
   成されるリズムパターンの該発音タイミングデータと現
   在の演奏タイミングとが一致するかどうかをチェック
   し、一致した場合に該楽音データに基づいた発音を行う
   イベント方式のオートリズム演奏装置において、 テンポに応じた所定周期の信号を発生する周期信号発生
   手段と、 それぞれ各リズム音についてその発音タイミングを示す
   タイミングデータと、該タイミングに発生すべきリズム
   音を示す楽音データからなる演奏データを含む第１パタ
   ーンおよび第２パターンの少なくとも２種類のリズムパ
   ターンが格納されたパターンメモリと、 所定周期の信号に基づいて現在のリズム演奏タイミング
   を管理するタイミング管理手段と、 この第１パターンおよび第２パターンの一方のリズムパ
   ターンの中から前記タイミング管理手段によって示され
   る現在のリズム演奏タイミングに対応する前記演奏デー
   タを検出する第１の検出手段であって、リズムパターン
   中における現在の読出しアドレスを示す第１のアドレス
   指定手段を有し、前記検出がなされたときに読出しアド
   レスを更新するものと、 この第１パターンおよび第２パターンの他方のリズムパ
   ターンの中から前記タイミング管理手段によって示され
   る現在のリズム演奏タイミングに対応する前記演奏デー
   タを検出する第２の検出手段であって、リズムパターン
   中における現在の読出しアドレスを示す第２のアドレス
   指定手段を有し、前記検出がなされたときに読出しアド
   レスを更新するものと、 前記第１パターンと第２パターンのどちらを出力すべき
   かをリズム演奏の任意のタイミングで選択指定する手段
   と、 前記選択指定手段により指定されたリズムパターンの楽
   音データを前記第１または第２の検出手段の検出結果に
   基づき出力する読出手段と、 この読出手段の出力するリズムパターンに従ってリズム
   音を形成するリズム音源と を具備したことを特徴とするオートリズム演奏装置。