JPH0652056A - Cache memory system - Google Patents
Cache memory systemInfo
- Publication number
- JPH0652056A JPH0652056A JP4200977A JP20097792A JPH0652056A JP H0652056 A JPH0652056 A JP H0652056A JP 4200977 A JP4200977 A JP 4200977A JP 20097792 A JP20097792 A JP 20097792A JP H0652056 A JPH0652056 A JP H0652056A
- Authority
- JP
- Japan
- Prior art keywords
- cache memory
- cache
- directory
- primary
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本願発明は、複数のキャシュメモ
リを備えたキャシュメモリシステムに係り、特にその複
数のキャシュメモリを直列に接続したときにキャシュメ
モリを有効活用するための手段を備えたキャシュメモリ
システムに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a cache memory system having a plurality of cache memories, and more particularly to a cache memory having means for effectively utilizing the cache memories when the plurality of cache memories are connected in series. Regarding memory system.
【０００２】[0002]
【従来の技術】従来のコンピュータシステムは、主記憶
装置等の高速メモリを備えた上位装置と、低速メモリを
備えた磁気ディスク装置との間に、高速化のためにキャ
シュメモリ制御装置が接続されたものが一般的であっ
た。前記上位装置は、磁気記憶装置装置へデータ読み出
しを命令すると、読み出されたデータはキャシュメモリ
制御装置を介し、上位装置へ送られる。同時に、キャシ
ュメモリ制御装置は、そのデータを保持し、そのデータ
を常駐させ続けていた。2. Description of the Related Art In a conventional computer system, a cache memory control device is connected between a host device having a high-speed memory such as a main storage device and a magnetic disk device having a low-speed memory for speeding up. It was common. When the host device issues a command to the magnetic storage device to read data, the read data is sent to the host device via the cache memory controller. At the same time, the cache memory controller kept the data and kept it resident.
【０００３】前記キャシュメモリ制御装置の内部には、
データ記憶容量は小さいが、高速アクセス可能なキャシ
ュメモリと前記キャシュメモリのディレクトリを示すキ
ャシュディレクトリとこれらを制御する手段とを備えて
おり、一度保持したデータを再度読み出す際、磁気ディ
スク装置にアクセスせずキャシュメモリで保持されたデ
ータを読み出すことにより、システム全体の処理速度を
向上させていた。Inside the cache memory controller,
Although it has a small data storage capacity, it is provided with a cache memory that can be accessed at high speed, a cache directory indicating the directory of the cache memory, and a means for controlling these, and when the data once held is read again, the magnetic disk device is accessed. Instead, the processing speed of the entire system is improved by reading the data held in the cache memory.
【０００４】また、キャシュメモリの記憶容量が一杯に
なると、古くて使用頻度の低い保持データを追い出し、
新たなデータを書き込むＬＲＵ(least recently used)
方式というアルゴリズムが一般的に使われている。When the storage capacity of the cache memory becomes full, old, infrequently used data is purged,
LRU (least recently used) to write new data
A method algorithm is generally used.
【０００５】ところで、近年の磁気記憶装置は、このキ
ャシュメモリ制御装置を内蔵したものがあり、この磁気
記憶装置とキャシュメモリ制御装置とを直列に配置した
コンピュータシステムが多くなってきた。その構成図を
図２に示し説明する。By the way, some magnetic storage devices of recent years have the cache memory control device built-in, and an increasing number of computer systems have the magnetic storage device and the cache memory control device arranged in series. The configuration is shown in FIG. 2 and will be described.
【０００６】バス５で上位装置１３と、バス６で磁気記
憶装置１２と接続されている２次キャシュメモリ制御装
置１は、２次キャシュディレクトリ３と２次キャシュメ
モリ４を具備している。２次キャシュディレクトリ３と
２次キャシュメモリ４は、通常ＳＲＡＭによって構成さ
れる。２次キャシュディレクトリ３は、２次キャシュメ
モリ４内に保持されるデータの保持位置を示すアドレス
などを持つ。The secondary cache memory controller 1, which is connected to the host device 13 via the bus 5 and the magnetic storage device 12 via the bus 6, comprises a secondary cache directory 3 and a secondary cache memory 4. The secondary cache directory 3 and the secondary cache memory 4 are usually composed of SRAM. The secondary cache directory 3 has an address or the like indicating the holding position of the data held in the secondary cache memory 4.
【０００７】前記磁気記憶装置１２は１次キャシュメモ
リ制御装置８と磁気ディスク装置１１を備えている。磁
気ディスク装置１１は、内部バス７で１次キャシュメモ
リ制御装置８と接続されている。１次キャシュディレク
トリ９と１次キャシュメモリ１０とを備える１次キャシ
ュメモリ制御装置８は、２次キャシュメモリ制御装置１
と同一の処理動作を行なうので詳細は省略する。The magnetic storage device 12 comprises a primary cache memory control device 8 and a magnetic disk device 11. The magnetic disk device 11 is connected to the primary cache memory control device 8 by the internal bus 7. The primary cache memory control device 8 including the primary cache directory 9 and the primary cache memory 10 is a secondary cache memory control device 1
Since the same processing operation is performed, the details are omitted.
【０００８】ここで、本システムの動作を簡単に説明す
る。上位装置１３からデータの読みだしコマンド、アド
レスがバス５を介し、２次キャシュメモリ制御装置１へ
送られる。送られてきたアドレスは２次キャシュメモリ
制御装置１内の２次キャシュディレクトリ３と比較され
る。比較結果の一致するものがあれば、そのアドレスに
対応する２次キャシュメモリ４内のデータをバス５を介
し、上位装置１３へ出力する。比較結果の一致するもの
がなければ、読みだしコマンド、アドレスを磁気記憶装
置１２内の１次キャシュメモリ制御装置８へ、バス６を
介し、送出される。送られてきたアドレスはキャシュメ
モリ制御装置８内の１次キャシュディレクトリ９と比較
される。比較結果の一致するものがあれば、そのアドレ
スに対応する１次キャシュメモリ１０内のデータをバス
６、２次キャシュメモリ制御装置１、バス５を介し、上
位装置１３へ出力する。比較結果の一致するものがなけ
れば、読みだしコマンド、アドレスを磁気記憶装置１２
内の磁気ディスク装置１１へ、バス７を介し送出され
る。磁気ディスク装置１１は送られてきたアドレスに基
づきデータを上位装置１３へ出力する。この際、通過す
る各キャシュメモリ制御装置１、８へ記憶領域の空きが
あれば、読み出されたデータとそのアドレスを保持す
る。もし、通過する各キャシュメモリ制御装置１、８の
記憶容量が満杯なら、ＬＲＵ方式に基づき、使用頻度が
低く古くなったデータをはき出し、容量を確保した後に
キャシュメモリへ登録していた。Here, the operation of this system will be briefly described. A data read command and an address are sent from the host device 13 to the secondary cache memory control device 1 via the bus 5. The sent address is compared with the secondary cache directory 3 in the secondary cache memory controller 1. If there is a match in the comparison result, the data in the secondary cache memory 4 corresponding to the address is output to the host device 13 via the bus 5. If there is no match in the comparison result, the read command and address are sent to the primary cache memory control device 8 in the magnetic storage device 12 via the bus 6. The sent address is compared with the primary cache directory 9 in the cache memory controller 8. If there is a match in the comparison result, the data in the primary cache memory 10 corresponding to the address is output to the higher-level device 13 via the bus 6, secondary cache memory control device 1 and bus 5. If there is no match in the comparison result, the read command and address are set to the magnetic storage device 12.
It is sent to the internal magnetic disk device 11 via the bus 7. The magnetic disk device 11 outputs data to the host device 13 based on the sent address. At this time, if there is a free storage area in each of the passing cache memory control devices 1 and 8, the read data and its address are held. If the storage capacity of each of the cache memory control devices 1 and 8 passing through is full, the old data that is infrequently used infrequently is wiped out based on the LRU method, and the cache memory is registered after the capacity is secured.
【０００９】なお、ここでは１次キャシュメモリ制御装
置を内蔵した磁気記憶装置を示したが、１次キャシュメ
モリ制御装置が外部にあっても全く同様な処理が行なわ
れていた。Although the magnetic storage device incorporating the primary cache memory control device is shown here, the same processing is performed even if the primary cache memory control device is external.
【００１０】[0010]
【発明が解決しようとする課題】このように上位装置と
磁気ディスク装置との間に、直列に複数接続されたキャ
シュメモリ制御装置を備えたキャシュメモリシステム
は、それぞれのキャシュメモリ制御装置で保持されるデ
ータがほぼ同一である可能性が高く、複数のキャシュメ
モリ制御装置を備えても記憶容量は単一のキャシュメモ
リ制御装置の容量とほぼ変わりないため、キャシュメモ
リが有効に活用されない。A cache memory system including a plurality of cache memory control devices connected in series between the host device and the magnetic disk device in this manner is held by each cache memory control device. The cache memory is not effectively utilized because the storage capacity is almost the same and even if a plurality of cache memory controllers are provided, the storage capacity is almost the same as the capacity of a single cache memory controller.
【００１１】また、キャシュメモリ制御装置を内蔵した
磁気記憶装置を使用した場合、磁気記憶装置に内蔵され
るキャシュメモリのサイズが固定的になり、サイズを大
きくしたい時、上述したように直列に２次キャシュメモ
リ制御装置を接続させるが、２次キャシュメモリは１次
キャシュメモリに在るデータをほぼ含むことになり、キ
ャシュメモリの無駄が生じる。本願発明は、以上の点に
鑑み、直列に複数段備えたキャシュメモリ制御装置の記
憶容量を有効活用したキャシュメモリシステムを提供す
る。When a magnetic memory device incorporating a cache memory control device is used, the size of the cache memory incorporated in the magnetic memory device becomes fixed, and when it is desired to increase the size, as described above, the two memory cells are connected in series. Although the secondary cache memory control device is connected, the secondary cache memory almost contains the data existing in the primary cache memory, resulting in waste of the cache memory. In view of the above points, the present invention provides a cache memory system that effectively utilizes the storage capacity of a cache memory control device having a plurality of stages in series.
【００１２】[0012]
【課題を解決するための手段】上記目的を達成するため
に、本願発明のキャシュメモリシステムは、In order to achieve the above object, the cache memory system of the present invention comprises:
【００１３】処理速度の早いＣＰＵ等の上位装置と処理
速度の遅い記憶装置との間に、データを保持するキャシ
ュメモリとそのデータの保持位置を示すキャシュディレ
クトリを備えたキャシュメモリ制御装置を、直列に複数
個接続されたキャシュメモリシステムにおいて、前記キ
ャシュメモリ制御装置のうち１つのキャシュメモリ制御
装置内に、他のキャシュメモリ制御装置内のキャシュデ
ィレクトリを具備する。また、第２の本願発明のキャシ
ュメモリシステムは、A cache memory control device having a cache memory for holding data and a cache directory indicating a holding position of the data is serially arranged between a host device such as a CPU having a high processing speed and a storage device having a low processing speed. In the cache memory system connected to a plurality of cache memory control devices, one of the cache memory control devices has a cache directory in another cache memory control device. The cache memory system of the second invention of the present application is
【００１４】ＣＰＵ等の上位装置と、データを保持する
キャシュメモリとそのデータの保持位置を示すキャシュ
ディレクトリを備えたキャシュメモリ制御装置を備えた
磁気記憶装置と、前記上位装置と前記磁気記憶装置との
間に接続され、前記キャシュメモリ制御装置とは別の２
次キャシュメモリ制御装置を備えたキャシュメモリシス
テムにおいて、前記２次キャシュメモリ制御装置内に、
磁気記憶装置内のキャシュディレクトリと同一のキャシ
ュディレクトリを付加する。A magnetic storage device including a host device such as a CPU, a cache memory that holds data, and a cache memory control device that includes a cache directory indicating a holding position of the data, the host device and the magnetic storage device. 2 connected to the cache memory control device.
In a cache memory system including a secondary cache memory controller, in the secondary cache memory controller,
A cache directory identical to the cache directory in the magnetic storage device is added.
【００１５】[0015]
【作用】上記のように１次キャシュメモリ装置の内部に
１次ディレクトリ以外に、他のキャシュディレクトリを
付加したので、２次キャシュメモリ以外の他のキャシュ
メモリ（例えば１次キャシュ）に２次キャシュメモリと
同じデ−タを記憶しないように制御できる。As described above, since a cache directory other than the primary directory is added to the inside of the primary cache memory device, the secondary cache is added to the cache memory other than the secondary cache memory (for example, the primary cache). It can be controlled not to store the same data as the memory.
【００１６】[0016]
【実施例】以下本発明によるキャシュメモリ制御装置の
一実施例を図１及び図２を参照して説明する。なお、従
来の構成と同一構成には同一符号を付けて詳細な説明は
省略する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the cache memory control device according to the present invention will be described below with reference to FIGS. It should be noted that the same components as those of the conventional configuration are designated by the same reference numerals and detailed description thereof is omitted.
【００１７】２次キャシュメモリ制御装置１は２次キャ
シュメモリ４と１次キャシュディレクトリ２と２次キャ
シュディレクトリ３とを備えている。２次キャシュメモ
リ４は、２次キャシュディレクトリ３と対応している。
１次キャシュディレクトリ２は、２次キャシュメモリ制
御装置１内に対応するキャシュメモリを持たず、磁気記
憶装置１２内の１次キャシュディレクトリ９と同一の情
報を備えている。次に図２に示す回路の動作について説
明する。The secondary cache memory control device 1 includes a secondary cache memory 4, a primary cache directory 2 and a secondary cache directory 3. The secondary cache memory 4 corresponds to the secondary cache directory 3.
The primary cache directory 2 does not have a corresponding cache memory in the secondary cache memory control device 1, but has the same information as the primary cache directory 9 in the magnetic storage device 12. Next, the operation of the circuit shown in FIG. 2 will be described.
【００１８】初期状態ではキャシュメモリ４、１０は共
に空きの状態であるから、上位装置１３からの要求があ
れば１次キャシュメモリ１０は磁気ディスク１１から該
当するデ−タを読み出す。１次キャシュディレクトリ９
にその状態がセットされ、その後１次キャシュディレク
トリ２へも同一情報がセットされる。Since the cache memories 4 and 10 are both empty in the initial state, the primary cache memory 10 reads the corresponding data from the magnetic disk 11 when there is a request from the host device 13. Primary cache directory 9
Is set to that state, and then the same information is set to the primary cache directory 2.
【００１９】一方、２次キャシュメモリ制御装置１も、
２次キャシュディレクトリ３を用いて１次キャシュメモ
リ制御手段８と同様の動作を行ってもよい。これは従来
のキャシュメモリ制御装置１、８における処理と同様の
処理である。ただし、説明の簡略化のために２次キャシ
ュディレクトリ３は、無効化されているとする。デ−タ
転送が繰り返し行なわれると、１次キャシュメモリ１０
に空きがなくなるため、１次キャシュメモリ１０から旧
いデ−タを吐き出す必要がある。On the other hand, the secondary cache memory control device 1 also
The same operation as the primary cache memory control means 8 may be performed using the secondary cache directory 3. This is a process similar to the process in the conventional cache memory control devices 1 and 8. However, for simplification of description, it is assumed that the secondary cache directory 3 is invalidated. When data transfer is repeated, the primary cache memory 10
Since there is no space left in the cache memory, it is necessary to discharge old data from the primary cache memory 10.
【００２０】上位装置１３からの要求デ−タが、１次キ
ャシュメモリ制御装置８に存在せず（ミスヒット）かつ
満杯になっていた場合、バス７を通して磁気ディスク１
１からデ−タが１次キャシュメモリ１０に入る。これと
同時にＬＲＵによって１次キャシュメモリ１０から吐き
出されたデ−タはバス６を通って２次キャシュディレク
トリ３を生成し、２次キャシュメモリ４に蓄えられる。
同時に、１次キャシュディレクトリ９が変更された部分
を１次キャシュディレクトリ２でも同じく変更される。If the request data from the host device 13 does not exist in the primary cache memory control device 8 (miss hit) and is full, the magnetic disk 1 is passed through the bus 7.
Data from 1 enters the primary cache memory 10. At the same time, the data discharged from the primary cache memory 10 by the LRU passes through the bus 6 to generate the secondary cache directory 3 and is stored in the secondary cache memory 4.
At the same time, the changed portion of the primary cache directory 9 is also changed in the primary cache directory 2.
【００２１】このように、２次キャシュメモリ制御装置
１の内部に、１次キャシュディレクトリを持つことによ
り、２次キャシュメモリ制御システム１は、１次キャシ
ュディレクトリ２、２次キャシュディレクトリをキャシ
ュメモリ３に登録するか否かの条件とすることができる
ため、２次キャシュメモリ３は１次キャシュメモリ１０
とは別のデータを登録することができる。また、本実施
例のようにキャシュを内蔵した磁気記憶装置を用いる
と、内蔵のキャシュの容量は可変できないので、より効
果的である。As described above, by having the primary cache directory inside the secondary cache memory control device 1, the secondary cache memory control system 1 stores the primary cache directory 2 and the secondary cache directory in the cache memory 3. Since it can be a condition of whether or not to register in the secondary cache memory 3,
Other data can be registered. Further, the use of the magnetic storage device having a built-in cache as in this embodiment is more effective because the capacity of the built-in cache cannot be changed.
【００２２】[0022]
【発明の効果】以上の説明のように、この発明のキャシ
ュメモリシステムは、どれか１つのキャシュメモリ制御
装置内に他のキャシュディレクトリを付加することによ
り、そのキャッシュメモリ制御装置で各キャシュメモリ
全体の管理ができるので、重複デ−タが各キャシュメモ
リに保持されることを回避して、キャシュメモリの効率
を上ることが可能となる。As described above, according to the cache memory system of the present invention, by adding another cache directory in any one cache memory control device, the cache memory control device is able to operate the entire cache memory. Therefore, it is possible to avoid holding duplicated data in each cache memory and improve the efficiency of the cache memory.
【図１】キャシュメモリ制御装置内蔵の磁気記憶装置を
使用した、本願発明のキャシュメモリシステムを示す。FIG. 1 shows a cache memory system of the present invention using a magnetic storage device with a built-in cache memory control device.
【図２】キャシュメモリ制御装置内蔵の磁気記憶装置を
使用した、従来のキャシュメモリシステムを示す。FIG. 2 shows a conventional cache memory system using a magnetic storage device with a built-in cache memory control device.
１・・２次キャシュメモリ制御装置 ２・・１次キャシュディレクトリ ３・・２次キャシュディレクトリ ４・・２次キャシュメモリ ５、６、７・・バスライン ８・・１次キャシュメモリ制御装置 ９・・１次キャシュディレクトリ １０・・１次キャシュメモリ １１・・磁気ディスク装置 １２・・磁気記憶装置 １３・・上位装置 Primary cache memory controller 2 ... Primary cache directory 3 ... Secondary cache directory 4 ... Secondary cache memory 5, 6, 7 ... Bus line 8 ... Primary cache memory controller 9 ... Primary cache directory 10 Primary cache memory 11 Magnetic disk unit 12 Magnetic storage unit 13 Host device
Claims (2)
速度の遅い記憶装置との間に、データを保持するキャシ
ュメモリとそのデータの保持位置を示すキャシュディレ
クトリを備えたキャシュメモリ制御装置を、直列に複数
個接続されたキャシュメモリシステムにおいて、前記キ
ャシュメモリ制御装置のうち１つのキャシュメモリ制御
装置内に、他のキャシュメモリ制御装置内のキャシュデ
ィレクトリを具備したことを特徴とするキャシュメモリ
システム。1. A cache memory control device having a cache memory for holding data and a cache directory indicating a holding position of the data between a high-order device such as a CPU having a high processing speed and a storage device having a low processing speed. In a cache memory system in which a plurality of cache memory control devices are connected in series, one of the cache memory control devices has a cache directory of another cache memory control device. .
キャシュメモリとそのデータの保持位置を示すキャシュ
ディレクトリを備えたキャシュメモリ制御装置を備えた
磁気記憶装置と、前記上位装置と前記磁気記憶装置との
間に接続され、前記キャシュメモリ制御装置とは別の２
次キャシュメモリ制御装置を備えたキャシュメモリシス
テムにおいて、前記２次キャシュメモリ制御装置内に、
磁気記憶装置内のキャシュディレクトリと同一のキャシ
ュディレクトリを付加した事を特徴とするキャシュメモ
リシステム。2. A magnetic storage device comprising a host device such as a CPU, a cache memory holding data, and a cache memory control device having a cache directory indicating a holding position of the data, the host device and the magnetic storage. 2 connected to the device and separate from the cache memory control device.
In a cache memory system including a secondary cache memory controller, in the secondary cache memory controller,
A cache memory system characterized by adding a cache directory identical to the cache directory in the magnetic storage device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4200977A JPH0652056A (en) | 1992-07-28 | 1992-07-28 | Cache memory system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4200977A JPH0652056A (en) | 1992-07-28 | 1992-07-28 | Cache memory system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0652056A true JPH0652056A (en) | 1994-02-25 |
Family
ID=16433467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4200977A Pending JPH0652056A (en) | 1992-07-28 | 1992-07-28 | Cache memory system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0652056A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5740399A (en) * | 1995-08-23 | 1998-04-14 | International Business Machines Corporation | Modified L1/L2 cache inclusion for aggressive prefetch |
| US5758119A (en) * | 1995-08-23 | 1998-05-26 | International Business Machines Corp. | System and method for indicating that a processor has prefetched data into a primary cache and not into a secondary cache |
-
1992
- 1992-07-28 JP JP4200977A patent/JPH0652056A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5740399A (en) * | 1995-08-23 | 1998-04-14 | International Business Machines Corporation | Modified L1/L2 cache inclusion for aggressive prefetch |
| US5758119A (en) * | 1995-08-23 | 1998-05-26 | International Business Machines Corp. | System and method for indicating that a processor has prefetched data into a primary cache and not into a secondary cache |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5434993A (en) | Methods and apparatus for creating a pending write-back controller for a cache controller on a packet switched memory bus employing dual directories | |
| US5287512A (en) | Computer memory system and method for cleaning data elements | |
| US7069409B2 (en) | System for addressing a data storage unit used in a computer | |
| EP0474356A1 (en) | Cache memory and operating method | |
| JPH0652056A (en) | Cache memory system | |
| JP2852232B2 (en) | Computer | |
| JPH01303547A (en) | Control system for information memory | |
| JPH0421222B2 (en) | ||
| EP0787326B1 (en) | System and method for processing of memory data and communication system comprising such system | |
| GB2221066A (en) | Address translation for I/O controller | |
| JPH03232034A (en) | Cache controller | |
| EP4328755A1 (en) | Systems, methods, and apparatus for accessing data in versions of memory pages | |
| JPH05324473A (en) | Cache memory system and microprocessor unit | |
| JPH0863396A (en) | Disk cache device | |
| JP2964504B2 (en) | Document processing device | |
| JPS6237754A (en) | Virtual extension storage system | |
| JPH1091527A (en) | Storage device and storage medium | |
| JPH1055308A (en) | Cache memory | |
| JPH0793215A (en) | Semiconductor memory | |
| JP3299147B2 (en) | Cache control circuit | |
| JP2000285019A (en) | Cache control circuit | |
| EP0377969A2 (en) | I/O cached computer systems | |
| JPS63240649A (en) | Data processor | |
| JPH07152642A (en) | Data area expansion system | |
| JPS62145342A (en) | Cache memory system |